JP2000151107A - Multilayer printed wiring board and manufacture thereof - Google Patents

Multilayer printed wiring board and manufacture thereof

Info

Publication number
JP2000151107A
JP2000151107A JP31926498A JP31926498A JP2000151107A JP 2000151107 A JP2000151107 A JP 2000151107A JP 31926498 A JP31926498 A JP 31926498A JP 31926498 A JP31926498 A JP 31926498A JP 2000151107 A JP2000151107 A JP 2000151107A
Authority
JP
Japan
Prior art keywords
via hole
conductive filler
wiring board
printed wiring
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31926498A
Other languages
Japanese (ja)
Inventor
Kiyotaka Tsukada
輝代隆 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP31926498A priority Critical patent/JP2000151107A/en
Publication of JP2000151107A publication Critical patent/JP2000151107A/en
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer printed wiring board and a manufacturing method thereof that has high electrical continuity reliability of laminated through holes and a reduced number of manufacturing processes can make the board thinner. SOLUTION: There are provided a first via hole 31 provided in a first insulating layer 11 and second via holes 30, 32 provided at the positions corresponding to apertures at the upper and lower ends of the first via hole 31. A second insulating layer 10, 12 provided with the second via hole 30, 32 is laminated on at least one of the upper surface side and lower surface side of the first insulating layer 11. The first via hole 31 is a solid hole filled with a conductive filler 7. The second via holes 30, 32 are coated with metal film plating 362 on the inner wall and the bottom part.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【技術分野】本発明は,多層プリント配線板及びその製
造方法に関し,特にスルーホールによるパターン間の接
続構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed wiring board and a method of manufacturing the same, and more particularly, to a connection structure between patterns by through holes.

【0002】[0002]

【従来技術】多層プリント配線板としては,従来,図7
に示すごとく,積層された複数の絶縁層910,91
1,912と,絶縁層910〜912の表面に設けた導
体パターン2と,各層の導体パターン2の間を電気的に
接続するスルーホール93とを設けたものがある。絶縁
層911,912は電子部品搭載用の搭載用穴4を有す
る。多層プリント配線板90の裏面に設けた導体パター
ン2には,外部接続用の半田ボール6が接合されてい
る。多層プリント配線板90は,ソルダーレジスト14
により被覆されている。
2. Description of the Related Art Conventionally, as a multilayer printed wiring board, FIG.
As shown in the figure, a plurality of laminated insulating layers 910, 91
1, 912, a conductor pattern 2 provided on the surface of the insulating layers 910-912, and a through hole 93 for electrically connecting the conductor patterns 2 of each layer. The insulating layers 911 and 912 have mounting holes 4 for mounting electronic components. Solder balls 6 for external connection are joined to the conductor pattern 2 provided on the back surface of the multilayer printed wiring board 90. The multilayer printed wiring board 90 is made of the solder resist 14.
Coated with

【0003】スルーホール93は,各絶縁層910〜9
12に設けたビアホール930を金属層931を介して
積層した構造である。この積層構造は,内部の絶縁層9
11にドリルでビアホール930を形成し,その開口部
を金属層931を被覆し,更にその表面にプリプレグか
らなる絶縁層910,912を最外層として積層し,レ
ーザ法やフォトビア法により微小な径のビアホール93
0を形成することにより形成される。フォトビア法によ
る場合には,プリプレグとして感光性樹脂を用いる。各
ビアホール930には金属メッキ膜936を形成する。
中間層である絶縁層911に設けたビアホール930の
内部には,樹脂937を充填する。
The through holes 93 are formed in the respective insulating layers 910-9.
12 has a structure in which via holes 930 provided in the semiconductor device 12 are stacked via a metal layer 931. This laminated structure has an internal insulating layer 9.
11, a via hole 930 is formed by drilling, the opening is covered with a metal layer 931, and insulating layers 910 and 912 made of prepreg are further laminated on the surface as an outermost layer. Via hole 93
0 is formed. In the case of the photo via method, a photosensitive resin is used as a prepreg. A metal plating film 936 is formed in each via hole 930.
A resin 937 is filled in the inside of the via hole 930 provided in the insulating layer 911 as an intermediate layer.

【0004】上記積層型のスルーホール93は,内部に
比較的大きい径のビアホール930を形成しても,外側
開口部を微小径にすることができるため,多層プリント
配線板の表面の高密度実装化を図ることができる。
[0004] Even if a via hole 930 having a relatively large diameter is formed in the laminated type through hole 93, the outer opening can be made to have a very small diameter. Can be achieved.

【0005】[0005]

【解決しようとする課題】しかしながら,上記従来の積
層型のスルーホール93においては,各ビアホール93
0の間に設けた金属層931は,レーザ法によりビアホ
ール930を形成する際に,金属層931がレーザによ
り破損を受けることがある。そのため,金属層931の
表面に金属メッキ膜936が形成されにくくなり,スル
ーホール93の電気的な接続信頼性は低い。
However, in the conventional laminated type through hole 93, each via hole 93 is provided.
When the via hole 930 is formed by the laser method, the metal layer 931 provided between 0 may be damaged by the laser. Therefore, it is difficult to form the metal plating film 936 on the surface of the metal layer 931, and the electrical connection reliability of the through hole 93 is low.

【0006】また,フォトビア法の場合には,金属層9
31と,その表面を被覆する金属メッキ膜936との密
着性が低い。そのため,レーザー法の場合と同様に,ス
ルーホール93の電気的導通信頼性が低い。
In the case of the photo via method, the metal layer 9 is formed.
31 and the metal plating film 936 covering the surface thereof have low adhesion. Therefore, as in the case of the laser method, the electrical conduction reliability of the through hole 93 is low.

【0007】また,金属層931はある程度の厚みを有
するため,多層プリント配線板の薄層化を妨げる。ま
た,中間の絶縁層911に導体パターンを設けない場合
には,金属層931を形成するためにだけ,パターン形
成工程を行わなければならず,製造工程数が多くなる場
合がある。
Further, since the metal layer 931 has a certain thickness, it prevents the multilayer printed wiring board from being thinned. Further, when the conductor pattern is not provided on the intermediate insulating layer 911, the pattern forming step must be performed only to form the metal layer 931 and the number of manufacturing steps may be increased.

【0008】本発明はかかる従来の問題点に鑑み,積層
型のスルーホールの電気的導通信頼性が高く,かつ基板
の薄層化を実現でき,製造工程数の少ない多層プリント
配線板及びその製造方法を提供しようとするものであ
る。
The present invention has been made in view of the above-mentioned conventional problems, and a multilayer printed wiring board which has a high reliability of electrical conduction of a laminated through hole, can realize a thin substrate, and has a small number of manufacturing steps, and a method of manufacturing the same. It seeks to provide a way.

【0009】[0009]

【課題の解決手段】本発明は,第1絶縁層に設けた第1
ビアホールと,該第1ビアホールの上端又は下端の開口
部に対応する位置に設けた第2ビアホールとを有すると
ともに,上記第1絶縁層の上面側又は下面側の少なくと
も一方に,上記第2ビアホールを設けた第2絶縁層を積
層してなる多層プリント配線板であって,上記第1ビア
ホールは,その内部に導電性充填材を充填した中実ホー
ルであり,上記第2ビアホールは,その内壁及び底部を
金属膜で被覆されていることを特徴とする多層プリント
配線板である。
According to the present invention, a first insulating layer provided on a first insulating layer is provided.
The semiconductor device includes a via hole and a second via hole provided at a position corresponding to an opening at an upper end or a lower end of the first via hole. The second via hole is formed on at least one of an upper surface side and a lower surface side of the first insulating layer. A multilayer printed wiring board formed by laminating provided second insulating layers, wherein the first via hole is a solid hole filled with a conductive filler therein, and the second via hole is formed of an inner wall and A multilayer printed wiring board having a bottom portion covered with a metal film.

【0010】本発明において最も注目すべきことは,第
1ビアホールの内部に導電性充填材を充填し,その開口
端部を第2ビアホールの金属膜で被覆していることであ
る。
The most remarkable feature of the present invention is that the inside of the first via hole is filled with a conductive filler, and the opening end is covered with the metal film of the second via hole.

【0011】本発明の作用及び効果について説明する。
第1ビアホールの内部に導電性充填材を充填してなる中
実ホールと,その上端又は下端に積層した第2ビアホー
ルであってその内壁及び底部を金属メッキ膜などの金属
膜で被覆してなる被膜ホールとは,1本の積層型スルー
ホールを構成する。導電性充填材は,第2ビアホールの
金属膜で被覆されていることから,第1ビアホールと第
2ビアホールとの電気的接続を確実に行う。
The operation and effect of the present invention will be described.
A solid hole in which a conductive filler is filled in a first via hole, and a second via hole laminated on an upper end or a lower end thereof, wherein the inner wall and the bottom are covered with a metal film such as a metal plating film. The coating hole constitutes one laminated through hole. Since the conductive filler is covered with the metal film of the second via hole, electrical connection between the first via hole and the second via hole is reliably performed.

【0012】また,第1ビアホール内の導電性充填材と
その上の第2ビアホールの金属膜との密着によって,第
1,第2ビアホールとの間の電気的導通を得ることがで
きるため,従来のようにビアホール間に金属層を介在さ
せる必要はない。よって,金属層を形成するための製造
工程を行う必要はなく,製造工程を少なくすることがで
きる。また,金属層の厚み分の薄層化を図ることができ
る。
Further, since the conductive filler in the first via hole and the metal film of the second via hole adhere to each other, electrical conduction between the first and second via holes can be obtained. It is not necessary to interpose a metal layer between via holes as in the above. Therefore, there is no need to perform a manufacturing process for forming a metal layer, and the number of manufacturing processes can be reduced. Further, the thickness can be reduced by the thickness of the metal layer.

【0013】次に,本発明の詳細について説明する。第
1ビアホールと,その開口部に対応する位置に設けた第
2ビアホールとは,積層型のスルーホールを構成してい
る。第1ビアホール内部に充填された導電性充填材とし
ては,導電性フィラーと合成樹脂との複合材を用いるこ
とが好ましい。第2ビアホールをレーザ法やフォトビア
で穿設する際に,上記複合材からなる導電性充填材は,
合成樹脂の一部が除去されることはあるが,それによっ
て導電性フィラーが露出するため,却って第2ビアホー
ルの金属膜との電気的導通が高くなる。よって,第1ビ
アホールと第2ビアホールとの高い電気的導通信頼性を
得ることができる。
Next, details of the present invention will be described. The first via hole and the second via hole provided at a position corresponding to the opening form a stacked through hole. It is preferable to use a composite material of a conductive filler and a synthetic resin as the conductive filler filled in the first via hole. When the second via hole is formed by a laser method or a photo via, the conductive filler made of the composite material is
Although a part of the synthetic resin may be removed, the conductive filler is thereby exposed, so that the electrical conductivity of the second via hole with the metal film is rather increased. Therefore, high electrical conduction reliability between the first via hole and the second via hole can be obtained.

【0014】導電性充填材は,導電性フィラー30〜9
0vol%と,合成樹脂10〜70vol%とからなる
ことが好ましい。導電性フィラーが30vol%未満の
場合,又は合成樹脂が70vol%を超える場合には,
導電性充填材の導電性が低下し,第2ビアホールの金属
膜との電気導通性が低下するおそれがある。また,導電
性フィラーが90vol%を超える場合,又は合成樹脂
が10vol%未満の場合には,金属膜との密着性が低
下するおそれがある。
The conductive fillers are conductive fillers 30 to 9
It is preferable that it is composed of 0 vol% and 10 to 70 vol% of the synthetic resin. When the conductive filler is less than 30 vol% or the synthetic resin exceeds 70 vol%,
There is a possibility that the conductivity of the conductive filler decreases and the electrical conductivity of the second via hole with the metal film decreases. If the conductive filler exceeds 90 vol% or the synthetic resin is less than 10 vol%, the adhesion to the metal film may be reduced.

【0015】上記導電性フィラーの平均粒径は,0.1
〜5μmであることが好ましい。0.1μm未満の場合
には,金属膜に対する密着強度が小さくなるおそれがあ
り,5μmを超える場合には金属膜との接触面積が小さ
くなり電気導通性が低下するおそれがあるからである。
The average particle size of the conductive filler is 0.1%.
It is preferably about 5 μm. If the thickness is less than 0.1 μm, the adhesion strength to the metal film may be reduced, and if it is more than 5 μm, the contact area with the metal film may be reduced and the electrical conductivity may be reduced.

【0016】導電性フィラーを合成樹脂に添加するにあ
たっては,大小が異なる導電性フィラーを混ぜて合成樹
脂に添加することが好ましい。これにより,導電性充填
材に多量の導電性フィラーを混合することができる。ま
た,ほぼ同一の大きさの導電性フィラーを合成樹脂に添
加してもよい。
When the conductive filler is added to the synthetic resin, it is preferable to mix conductive fillers of different sizes and to add the mixed filler to the synthetic resin. Thereby, a large amount of conductive filler can be mixed with the conductive filler. Further, conductive fillers having substantially the same size may be added to the synthetic resin.

【0017】導電性フィラーとしては,例えば,Pb,
Zn,Cu,Ag,Ni,Feの単体,又はこれらの合
金(例えば鉛等),或いは樹脂芯材を上記単体又は合金
でコーティングしたものを用いることができる。また,
アルミナ,セラミックなどの無機フィラーに,Cu,A
g,Ni,Auなどの金属メッキをしたものでもよい。
As the conductive filler, for example, Pb,
A simple substance of Zn, Cu, Ag, Ni, Fe, an alloy thereof (for example, lead or the like), or a resin core material coated with the above simple substance or alloy can be used. Also,
Cu, A to inorganic fillers such as alumina and ceramic
It may be one plated with a metal such as g, Ni, or Au.

【0018】導電性充填材に含まれる合成樹脂として
は,例えば,エポキシ系樹脂,ビスマレイミドトリアジ
ン,及び変性ポリイミドのグループから選ばれる1種又
は2種以上からなることが好ましい。導電性充填材の第
1ビアホール内への充填が容易だからである。
The synthetic resin contained in the conductive filler is preferably made of, for example, one or more selected from the group consisting of an epoxy resin, bismaleimide triazine, and modified polyimide. This is because the conductive filler can be easily filled into the first via hole.

【0019】第1ビアホールの壁面は金属膜で被覆され
ていてもいなくてもよいが,被覆されている方が好まし
い。内部の導電性充填材が,その開口端部の金属膜だけ
でなく,第1ビアホール内壁の金属膜とも電気的に接続
するため,電気導通信頼性が高くなる。
The wall surface of the first via hole may or may not be coated with a metal film, but is preferably coated. Since the internal conductive filler is electrically connected not only to the metal film at the opening end but also to the metal film on the inner wall of the first via hole, the electrical conduction reliability is improved.

【0020】第2ビアホールの内壁及び底部を被覆する
金属膜の厚みは,1〜20μmであることが好ましい。
1μm未満の場合には,導電性充填材の開口端部を均一
に被覆せず,電気的接続性が低下するおそれがある。ま
た20μmを超える場合にはその厚みに見合う電気的導
通性は得られないおそれがある。
The thickness of the metal film covering the inner wall and the bottom of the second via hole is preferably 1 to 20 μm.
If it is less than 1 μm, the open end of the conductive filler is not uniformly covered, and the electrical connectivity may be reduced. If it exceeds 20 μm, electrical conductivity corresponding to the thickness may not be obtained.

【0021】第1ビアホールと第2ビアホールとの直径
は同一でも異なっていてもよく,またいずれが大であっ
てもよいが,最外層となる方の開口径が小さいことが好
ましい。多層プリント配線板の表面の高密度実装化のた
めである。
The diameters of the first via hole and the second via hole may be the same or different, and either may be large, but it is preferable that the opening diameter of the outermost layer is small. This is for high-density mounting on the surface of the multilayer printed wiring board.

【0022】上記第1,第2ビアホールの積層構造は,
何層でも繰り返して形成できる(図1,図6(a))。
中実ホールとなる第1ビアホールが連続して積層されて
いてもよい。また,被膜ホールとなる第2ビアホール
も,連続して積層されていてもよい。
The laminated structure of the first and second via holes is as follows.
Any number of layers can be repeatedly formed (FIGS. 1 and 6A).
The first via holes serving as solid holes may be continuously stacked. Further, the second via hole serving as the coating hole may be continuously stacked.

【0023】上記多層プリント配線板の製造方法として
は,例えば,第1絶縁層に第1ビアホールを形成する工
程と,該第1ビアホール内部に,導電性フィラーと合成
樹脂とからなる導電性充填材を充填する工程と,第1絶
縁層の表面に第2絶縁層を積層する工程と,第2絶縁層
にレーザ法またはフォトビア法にて上記第1ビアホール
の開口部に対応する位置に,上記導電性充填材を底部と
する第2ビアホールを穿設する工程と,上記第2ビアホ
ールの内壁及び底部を金属メッキ膜により被覆する工程
とからなることを特徴とする多層プリント配線板の製造
方法がある。
The method of manufacturing the multilayer printed wiring board includes, for example, a step of forming a first via hole in a first insulating layer, and a step of forming a conductive filler made of a conductive filler and a synthetic resin in the first via hole. Filling a second insulating layer on the surface of the first insulating layer, and placing the conductive layer on the second insulating layer at a position corresponding to the opening of the first via hole by a laser method or a photo via method. A step of forming a second via hole having a conductive filler as a bottom, and a step of covering an inner wall and a bottom of the second via hole with a metal plating film. .

【0024】上記製造方法においては,第2ビアホール
をレーザ法又はフォトビア法で穿設している。レーザ法
とは,第2絶縁層にレーザを照射して穴あけする方法を
いう。フォトビア法とは,第2絶縁層を感光性樹脂で作
製し,フォトマスクを用いて露光し,現像することによ
り穴あけする方法をいう。
In the above manufacturing method, the second via hole is formed by a laser method or a photo via method. The laser method refers to a method of irradiating a laser to the second insulating layer to form a hole. The photovia method refers to a method in which a second insulating layer is made of a photosensitive resin, exposed using a photomask, and developed to form a hole.

【0025】第2ビアホールをレーザ法で穿設する場合
に,その底部を構成する第1ビアホール内の導電性充填
材は,レーザによりその中の合成樹脂の一部が焼失する
ことがある。その場合にも,内部の導電性フィラーでレ
ーザは反射され穴明けは停止し,導電性フィラーの一部
が露出する。このように露出した導電性フィラーは,金
属メッキ膜との密着性が高い。また,レーザ法又はフォ
トビア法で第2ビアホールを穿設すると,その底部の導
電性充填材は粗面となる。この粗面に対して金属メッキ
膜を被覆すると,アンカー効果により,粗面に対して金
属メッキ膜が強固に密着する。
When the second via hole is formed by the laser method, a part of the synthetic resin in the first via hole constituting the bottom of the second via hole may be burned out by the laser. Also in this case, the laser is reflected by the internal conductive filler, the drilling is stopped, and a part of the conductive filler is exposed. The exposed conductive filler has high adhesion to the metal plating film. When the second via hole is formed by the laser method or the photo via method, the conductive filler at the bottom becomes rough. When the metal plating film is coated on the rough surface, the metal plating film firmly adheres to the rough surface due to the anchor effect.

【0026】従って,上記製造方法によれば,導電性充
填材に対する金属メッキ膜の優れた密着強度が得られ,
かつ,第1,第2ビアホール間で高い電気的接続信頼性
が得られる。また,レーザ法及びフォトビア法では,微
小径の第2ビアホールを穿設できるため,表面実装密度
の高い多層プリント配線板を製造できる。
Therefore, according to the above manufacturing method, excellent adhesion strength of the metal plating film to the conductive filler can be obtained,
In addition, high electrical connection reliability is obtained between the first and second via holes. In the laser method and the photo via method, a second via hole having a small diameter can be formed, so that a multilayer printed wiring board having a high surface mounting density can be manufactured.

【0027】第1ビアホールの穿設は,第2ビアホール
を穿設する場合と同様にレーザ法及びフォトビア法によ
り行うことができる。また,ドリルにより穿設すること
もできる。
The first via hole can be formed by a laser method and a photo via method as in the case of forming the second via hole. It can also be drilled with a drill.

【0028】絶縁層としては,ガラスエポキシ基板,ポ
ラスポリイミド基板,ガラスビスマレイミドトリアジン
基板などを用いることができる。また,プリプレグやソ
ルダーレジストを用いることもできる。フォトビア法を
行う場合には,感光性樹脂を用いる。
As the insulating layer, a glass epoxy substrate, a porous polyimide substrate, a glass bismaleimide triazine substrate, or the like can be used. Also, prepreg or solder resist can be used. When a photo via method is used, a photosensitive resin is used.

【0029】[0029]

【発明の実施の形態】実施形態例1 本発明の実施形態にかかる多層プリント配線板につい
て,図1〜図4を用いて説明する。本例の多層プリント
配線板1は,図1に示すごとく,第1絶縁層11に設け
た第1ビアホール31と,第1ビアホール31の上端又
は下端の開口部に対応する位置に設けた第2ビアホール
30,32とを有する。第1絶縁層11の上面側及び下
面側には,上記第2ビアホール30,32を設けた第2
絶縁層10,12が積層されている。第1ビアホール3
1及び第2ビアホール30,32は,多層プリント配線
板1の厚み方向に連続する3積層型スルーホール3を構
成している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 A multilayer printed wiring board according to an embodiment of the present invention will be described with reference to FIGS. As shown in FIG. 1, the multilayer printed wiring board 1 of the present embodiment has a first via hole 31 provided in a first insulating layer 11 and a second via hole provided at a position corresponding to an opening at an upper end or a lower end of the first via hole 31. And via holes 30 and 32. On the upper surface side and the lower surface side of the first insulating layer 11, the second via holes 30 and 32 are provided.
The insulating layers 10 and 12 are stacked. 1st via hole 3
The first and second via holes 30 and 32 constitute a three-layered through hole 3 that is continuous in the thickness direction of the multilayer printed wiring board 1.

【0030】第1ビアホール31は,その内部に導電性
充填材7を充填した中実ホールである。第2ビアホール
30,32は,その内壁及び底部を金属メッキ膜362
で被覆した被覆ホールである。導電性充填材7は,第2
ビアホール30,32の底部を構成している。導電性充
填材7の開口端部は,第2ビアホール30,32の内壁
及び底部を被覆する金属メッキ膜362により被覆され
ている。第1ビアホール31の内壁も金属メッキ膜37
2により被覆されている。
The first via hole 31 is a solid hole in which the conductive filler 7 is filled. The second via holes 30 and 32 have metal plating films 362 on their inner walls and bottom.
It is a covering hole covered with. The conductive filler 7 is a second filler.
The bottom of the via holes 30 and 32 is formed. The open end of the conductive filler 7 is covered with a metal plating film 362 that covers the inner walls and the bottom of the second via holes 30 and 32. The inner wall of the first via hole 31 is also a metal plating film 37.
2 coated.

【0031】導電性充填材7は,導電性フィラー71が
45vol%と,合成樹脂72が55vol%とからな
る。導電性フィラー71の平均粒径は,0.1〜5μm
である。導電性フィラー71としては銅を用い,合成樹
脂72としてはエポキシ樹脂を用いる。
The conductive filler 7 is composed of 45 vol% of the conductive filler 71 and 55 vol% of the synthetic resin 72. The average particle size of the conductive filler 71 is 0.1 to 5 μm.
It is. Copper is used as the conductive filler 71 and epoxy resin is used as the synthetic resin 72.

【0032】多層プリント配線板1は,電子部品を搭載
するための搭載用穴4を有している。多層プリント配線
板1の上面及び下面には導体パターン2が設けられてい
る。多層プリント配線板1の表面はソルダーレジスト1
4により被覆されており,その一部は第2ビアホール3
0,32の内部に進入している。その他は,従来例と同
様である(図7参照)。
The multilayer printed wiring board 1 has mounting holes 4 for mounting electronic components. Conductive patterns 2 are provided on the upper and lower surfaces of the multilayer printed wiring board 1. The surface of the multilayer printed wiring board 1 is solder resist 1
4 is partially covered by the second via hole 3.
It has entered inside 0,32. Others are the same as the conventional example (see FIG. 7).

【0033】次に,本例の多層プリント配線板の製造方
法について説明する。まず,図3(a)に示すごとく,
銅箔20を貼着したエポキシ樹脂基板からなる第1絶縁
層11を準備する。第1絶縁層11にドリルにより,第
1ビアホール31,及び電子部品を搭載するための搭載
用穴4を穴明けする。
Next, a method of manufacturing the multilayer printed wiring board of the present embodiment will be described. First, as shown in FIG.
A first insulating layer 11 made of an epoxy resin substrate to which a copper foil 20 is adhered is prepared. A first via hole 31 and a mounting hole 4 for mounting an electronic component are formed in the first insulating layer 11 by a drill.

【0034】図3(b)に示すごとく,第1ビアホール
31の内壁に,銅からなる金属メッキ膜372を被覆す
る。また,銅箔20をエッチングして,第1絶縁層11
の表面に導体パターン2を形成する。
As shown in FIG. 3B, the inner wall of the first via hole 31 is covered with a metal plating film 372 made of copper. Further, the copper foil 20 is etched to form the first insulating layer 11.
The conductor pattern 2 is formed on the surface of the substrate.

【0035】次いで,図3(c)に示すごとく,上記組
成の導電性充填材7を準備しこれを溶剤によってペース
ト状とする。次いで,ペースト状の導電性充填材7を第
1ビアホール31の内部に充填する。
Next, as shown in FIG. 3 (c), a conductive filler 7 having the above composition is prepared, and this is made into a paste with a solvent. Next, the inside of the first via hole 31 is filled with the paste-like conductive filler 7.

【0036】次いで,図4(a)に示すごとく,第1絶
縁層11の上面及び下面に,プリプレグからなる第2絶
縁層10,12を積層する。最上層の第1絶縁層12と
なるプリプレグには,予め搭載用穴4を設けておく。次
いで,第2絶縁層10,12の表面に銅箔20を被覆す
る。次いで,加熱により第2絶縁層10,12を硬化さ
せる。次いで,銅箔20における,第2ビアホール形成
部分300,320及び搭載用穴4を被覆する部分を,
エッチングにより穴あけし,開口穴200を形成する。
Next, as shown in FIG. 4A, second insulating layers 10 and 12 made of prepreg are laminated on the upper and lower surfaces of the first insulating layer 11. The mounting hole 4 is provided in advance on the prepreg to be the uppermost first insulating layer 12. Next, the surfaces of the second insulating layers 10 and 12 are covered with a copper foil 20. Next, the second insulating layers 10 and 12 are cured by heating. Next, a portion of the copper foil 20 covering the second via hole forming portions 300 and 320 and the mounting hole 4 is
A hole is formed by etching to form an opening hole 200.

【0037】次いで,図4(b)に示すごとく,第2絶
縁層10,12における第1ビアホール31に対応する
位置にレーザを照射して,導電性充填材7を底部とする
第2ビアホール30,32を穿設する。次いで,第2ビ
アホール30,32の内壁を,銅からなる金属メッキ膜
362により被覆する。また,銅箔20をエッチングし
て,第2絶縁層10,12の表面に導体パターン2を形
成する。その後,第2絶縁層10,12の表面にソルダ
ーレジストを被覆し,多層プリント配線板を得る(図7
参照)。
Next, as shown in FIG. 4B, a laser is irradiated to a position corresponding to the first via hole 31 in the second insulating layers 10 and 12, and the second via hole 30 having the conductive filler 7 as a bottom is irradiated. , 32 are drilled. Next, the inner walls of the second via holes 30 and 32 are covered with a metal plating film 362 made of copper. Further, the copper foil 20 is etched to form the conductor pattern 2 on the surfaces of the second insulating layers 10 and 12. Thereafter, the surfaces of the second insulating layers 10 and 12 are coated with a solder resist to obtain a multilayer printed wiring board (FIG. 7).
reference).

【0038】次に,本例の作用及び効果について説明す
る。第1ビアホール31内部に充填された導電性充填材
7は,導電性フィラー71と合成樹脂72との複合材で
あり,導電性を有する。導電性充填材7は,第2ビアホ
ール30,32の金属メッキ膜362で被覆されている
ことから,第2ビアホール30,32と第1ビアホール
31との電気的接続を行う。
Next, the operation and effect of this embodiment will be described. The conductive filler 7 filled in the first via hole 31 is a composite material of the conductive filler 71 and the synthetic resin 72 and has conductivity. Since the conductive filler 7 is covered with the metal plating film 362 of the second via holes 30 and 32, the second via holes 30 and 32 and the first via hole 31 are electrically connected.

【0039】図2(a)に示すごとく,第2ビアホール
30,32をレーザ8で穴あけすると,その底部に位置
する導電性充填材7中の合成樹脂72の一部が除去さ
れ,導電性フィラー71の一部が露出する。露出した導
電性フィラー71は,図2(b)に示すごとく,金属メ
ッキ膜362との密着性が高い。また,レーザ法で第2
ビアホールを穿設すると,その底部の導電性充填材7は
粗面となる。この粗面に対して金属メッキ膜362を被
覆すると,アンカー効果により,粗面に対して金属メッ
キ膜362が強固に密着する。
As shown in FIG. 2A, when the second via holes 30 and 32 are drilled by the laser 8, a part of the synthetic resin 72 in the conductive filler 7 located at the bottom is removed and the conductive filler 7 is removed. A part of 71 is exposed. The exposed conductive filler 71 has high adhesion to the metal plating film 362 as shown in FIG. In addition, the laser method
When a via hole is formed, the conductive filler 7 at the bottom becomes rough. When the metal plating film 362 is coated on the rough surface, the metal plating film 362 firmly adheres to the rough surface due to the anchor effect.

【0040】従って,第1ビアホール31と第2ビアホ
ール30,32との間で高い電気的接続信頼性が得られ
る。また,そのため,従来のようにビアホール間に金属
層を介在させる必要はない。よって,金属層を形成する
ための製造工程を行う必要はなく,金属層の厚み分の薄
層化を図ることができる。
Therefore, high electrical connection reliability between the first via hole 31 and the second via holes 30 and 32 can be obtained. Therefore, it is not necessary to interpose a metal layer between via holes as in the related art. Therefore, there is no need to perform a manufacturing process for forming the metal layer, and the thickness can be reduced by the thickness of the metal layer.

【0041】実施形態例2 本例においては,図5に示すごとく,導電性充填材7に
おける導電性フィラー711,712の含有率が90v
ol%であり,合成樹脂72の含有率が10vol%で
ある。
Embodiment 2 In this embodiment, as shown in FIG. 5, the content of the conductive fillers 711 and 712 in the conductive filler 7 is 90 V.
ol%, and the content of the synthetic resin 72 is 10 vol%.

【0042】導電性フィラー711,712は大小異な
る2種類の大きさのものを用いている。大きい導電性フ
ィラー711の直径は20μmであり,小さい導電性フ
ィラー712の直径は0.05μmである。その他は,
実施形態例1と同様である。
The conductive fillers 711 and 712 are of two different sizes. The diameter of the large conductive filler 711 is 20 μm, and the diameter of the small conductive filler 712 is 0.05 μm. Others
This is the same as the first embodiment.

【0043】本例においては,導電性充填材7の中に含
まれている導電性フィラー711,712の含有量が9
0vol%と多い。これは,大きい導電性フィラー71
1の間隙に,小さい導電性フィラー712が充填される
ためである。このように高密度に導電性フィラーを含有
する導電性充填材7は,特に導電性に優れている。従っ
て,本例における第1ビアホール31は上記導電性充填
材7を通じて第2ビアホール30,32との電気的導通
性に優れている。その他,本例においても実施形態例1
と同様の効果を得ることができる。
In this example, the conductive fillers 711 and 712 contained in the conductive
It is as large as 0 vol%. This is because the large conductive filler 71
This is because a small conductive filler 712 is filled in the gap 1. The conductive filler 7 containing the conductive filler at a high density as described above is particularly excellent in conductivity. Accordingly, the first via hole 31 in the present example has excellent electrical conductivity with the second via holes 30 and 32 through the conductive filler 7. In addition, also in this example, the first embodiment
The same effect as described above can be obtained.

【0044】実施形態例3 本例の多層プリント配線板は,図6(a)に示すごと
く,第1ビアホール31,321と第2ビアホール3
0,33とから構成された4積層型スルーホール34を
有している。中央の2層が第1ビアホール31,321
であり,内部には導電性充填材7が充填されている。一
方,最下層及び最上層の2層には第2ビアホール30,
33が設けられており,その内壁及び底部は金属メッキ
膜362で被覆されている。第1ビアホール31,32
1は第1絶縁層11,121に,第2ビアホール30,
33は第2絶縁層10,13に形成されている。本例の
多層プリント配線板におけるその他の構成は,実施形態
例1と同様である。
Embodiment 3 As shown in FIG. 6A, the multilayer printed wiring board of this embodiment has first via holes 31 and 321 and second via holes 3.
0, 33 are provided. The two central layers are the first via holes 31 and 321
And the inside is filled with a conductive filler 7. On the other hand, the second via hole 30,
The inner wall and the bottom are covered with a metal plating film 362. First via holes 31, 32
Reference numeral 1 denotes a second via hole 30 in the first insulating layers 11 and 121,
33 is formed on the second insulating layers 10 and 13. Other configurations of the multilayer printed wiring board of this example are the same as those of the first embodiment.

【0045】次に,本例の多層プリント配線板の製造方
法について説明する。まず,実施形態例1と同様に3層
構造の多層プリント配線板を製造し,その上面に,第2
絶縁層13の形成,第2ビアホール33の形成,金属メ
ッキ膜362の被覆を行う。その後,積層した第1,第
2絶縁層の表面をソルダーレジストで被覆して,本例の
多層プリント配線板を得る。本例においても,実施形態
例1と同様の効果を得ることができる。
Next, a method of manufacturing the multilayer printed wiring board of the present embodiment will be described. First, a multilayer printed wiring board having a three-layer structure was manufactured in the same manner as in the first embodiment, and a second
The formation of the insulating layer 13, the formation of the second via hole 33, and the covering of the metal plating film 362 are performed. Thereafter, the surfaces of the laminated first and second insulating layers are covered with a solder resist to obtain the multilayer printed wiring board of the present example. Also in this example, the same effect as in the first embodiment can be obtained.

【0046】実施形態例4 本例の多層プリント配線板は,図6(b)に示すごと
く,第1ビアホール31と第2ビアホール32とから構
成された2積層型スルーホール35を有している。第1
ビアホール31の底部は,導体パターン2により被覆さ
れている。
Embodiment 4 The multilayer printed wiring board of this embodiment has a double-layered through hole 35 composed of a first via hole 31 and a second via hole 32, as shown in FIG. 6B. . First
The bottom of the via hole 31 is covered with the conductor pattern 2.

【0047】第1ビアホール31は,底部に導体パター
ン2を形成した状態で第1絶縁層11にレーザを照射し
て穴あけすることにより形成される。第1ビアホール3
1の内部には,導電性充填材7を充填して中実ホールと
する。その他は,実施形態例1と同様である。本例にお
いても実施形態例1と同様の効果を得ることができる。
The first via hole 31 is formed by irradiating the first insulating layer 11 with a laser beam in a state where the conductive pattern 2 is formed on the bottom portion. 1st via hole 3
1 is filled with a conductive filler 7 to form a solid hole. Other configurations are the same as those of the first embodiment. In this example, the same effect as that of the first embodiment can be obtained.

【0048】[0048]

【発明の効果】本発明によれば,積層型のスルーホール
の電気的導通信頼性が高く,かつ基板の薄層化を実現で
き,製造工程数の少ない多層プリント配線板及びその製
造方法を提供することができる。
According to the present invention, there is provided a multilayer printed wiring board which has high reliability of electrical conduction of a laminated type through hole, can realize a thinned substrate, and has a small number of manufacturing steps, and a method for manufacturing the same. can do.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施形態例1の多層プリント配線板の要部断面
図。
FIG. 1 is a sectional view of a main part of a multilayer printed wiring board according to a first embodiment.

【図2】実施形態例1における,レーザ法にて第2ビア
ホールを穿設したときの導電性充填材への影響を示す説
明図(a)および導電性充填材を金属メッキ膜で被覆し
たときの状態を示す説明図(b)。
FIGS. 2A and 2B are explanatory diagrams showing an effect on a conductive filler when a second via hole is formed by a laser method in Embodiment 1 and a case where the conductive filler is covered with a metal plating film; Explanatory drawing (b) which shows the state of FIG.

【図3】実施形態例1における,多層プリント配線板の
製造方法の説明図(a)〜(c)。
FIGS. 3A to 3C are diagrams illustrating a method for manufacturing a multilayer printed wiring board according to the first embodiment.

【図4】図3に続く,多層プリント配線板の製造方法の
説明図(a),(b)。
4A and 4B are explanatory diagrams of the method for manufacturing the multilayer printed wiring board, following FIGS.

【図5】実施形態例2の多層プリント配線板の要部断面
図。
FIG. 5 is a sectional view of a principal part of a multilayer printed wiring board according to a second embodiment.

【図6】実施形態例3の多層プリント配線板の要部断面
図(a),及び実施形態例4の多層プリント配線板の要
部断面図(b)。
6A is a cross-sectional view of a main part of a multilayer printed wiring board according to a third embodiment, and FIG. 6B is a cross-sectional view of a main part of a multilayer printed wiring board according to a fourth embodiment.

【図7】従来例の多層プリント配線板の断面図。FIG. 7 is a sectional view of a conventional multilayer printed wiring board.

【符号の説明】[Explanation of symbols]

1...多層プリント配線板, 10,12,13...第2絶縁層, 11,121...第1絶縁層, 14...ソルダーレジスト, 2...導体パターン, 30,32,33...第2ビアホール, 31,321...第1ビアホール, 362,372...金属メッキ膜, 4...搭載用穴, 7...導電性充填材, 71...導電性フィラー, 72...合成樹脂, 8...レーザ, 1. . . Multilayer printed wiring board, 10, 12, 13. . . Second insulating layer, 11, 121. . . 13. first insulating layer; . . 1. Solder resist, . . Conductor pattern, 30, 32, 33. . . Second via hole, 31, 321. . . First via hole, 362, 372. . . 3. metal plating film; . . 6. mounting holes, . . Conductive filler, 71. . . Conductive filler, 72. . . 7. synthetic resin, . . laser,

フロントページの続き Fターム(参考) 4E351 AA03 BB01 BB30 BB31 BB33 BB49 CC06 CC11 CC20 DD04 DD05 DD08 DD12 DD19 DD21 DD52 EE01 GG08 GG20 5E346 AA43 CC08 CC31 CC32 DD23 FF07 FF13 FF23 FF37 GG15 GG17 HH07 HH24 HH32 Continued on the front page F term (reference) 4E351 AA03 BB01 BB30 BB31 BB33 BB49 CC06 CC11 CC20 DD04 DD05 DD08 DD12 DD19 DD21 DD52 EE01 GG08 GG20 5E346 AA43 CC08 CC31 CC32 DD23 FF07 FF13 FF23 FF37 GG15 HGG17 HH07H

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 第1絶縁層に設けた第1ビアホールと,
該第1ビアホールの上端又は下端の開口部に対応する位
置に設けた第2ビアホールとを有するとともに,上記第
1絶縁層の上面側又は下面側の少なくとも一方に,上記
第2ビアホールを設けた第2絶縁層を積層してなる多層
プリント配線板であって,上記第1ビアホールは,その
内部に導電性充填材を充填した中実ホールであり,上記
第2ビアホールは,その内壁及び底部を金属膜で被覆さ
れていることを特徴とする多層プリント配線板。
A first via hole provided in the first insulating layer;
A second via hole provided at a position corresponding to an opening at an upper end or a lower end of the first via hole, and a second via hole provided on at least one of an upper surface side and a lower surface side of the first insulating layer. A multilayer printed wiring board comprising two insulating layers laminated, wherein the first via hole is a solid hole filled with a conductive filler therein, and the second via hole has a metal inner wall and a bottom portion. A multilayer printed wiring board characterized by being coated with a film.
【請求項2】 請求項1において,上記導電性充填材
は,導電性フィラー30〜90vol%と,合成樹脂1
0〜70vol%とからなることを特徴とする多層プリ
ント配線板。
2. The conductive filler according to claim 1, wherein the conductive filler comprises 30 to 90 vol% of the conductive filler and 1% of the synthetic resin.
A multilayer printed wiring board comprising 0 to 70 vol%.
【請求項3】 請求項1において,上記導電性フィラー
の平均粒径は,0.1〜5μmであることを特徴とする
多層プリント配線板。
3. The multilayer printed wiring board according to claim 1, wherein the conductive filler has an average particle size of 0.1 to 5 μm.
【請求項4】 第1絶縁層に第1ビアホールを形成する
工程と,該第1ビアホール内部に,導電性フィラーと合
成樹脂とからなる導電性充填材を充填する工程と,第1
絶縁層の表面に第2絶縁層を積層する工程と,第2絶縁
層にレーザ法またはフォトビア法にて上記第1ビアホー
ルの開口部に対応する位置に,上記導電性充填材を底部
とする第2ビアホールを穿設する工程と,上記第2ビア
ホールの内壁及び底部を金属メッキ膜により被覆する工
程とからなることを特徴とする多層プリント配線板の製
造方法。
4. A step of forming a first via hole in the first insulating layer, a step of filling the inside of the first via hole with a conductive filler composed of a conductive filler and a synthetic resin,
Laminating a second insulating layer on the surface of the insulating layer; and forming a second insulating layer on the second insulating layer at a position corresponding to the opening of the first via hole by a laser method or a photo via method, using the conductive filler as a bottom. A method for manufacturing a multilayer printed wiring board, comprising: a step of forming two via holes; and a step of covering an inner wall and a bottom of the second via hole with a metal plating film.
JP31926498A 1998-11-10 1998-11-10 Multilayer printed wiring board and manufacture thereof Pending JP2000151107A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31926498A JP2000151107A (en) 1998-11-10 1998-11-10 Multilayer printed wiring board and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31926498A JP2000151107A (en) 1998-11-10 1998-11-10 Multilayer printed wiring board and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000151107A true JP2000151107A (en) 2000-05-30

Family

ID=18108269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31926498A Pending JP2000151107A (en) 1998-11-10 1998-11-10 Multilayer printed wiring board and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000151107A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016331A (en) * 2000-06-28 2002-01-18 Ibiden Co Ltd Interlayer connection structure of wiring board and its manufacturing method, and apparatus for punching interlayer insulating layer
KR20060071914A (en) * 2004-12-22 2006-06-27 주식회사 엠. 씨. 텍 The combination method of multi flex printed board
KR100772113B1 (en) * 2006-09-28 2007-11-01 주식회사 하이닉스반도체 Solid printed circuit board
JP2016225611A (en) * 2015-05-27 2016-12-28 サムソン エレクトロ−メカニックス カンパニーリミテッド. Chip inductor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016331A (en) * 2000-06-28 2002-01-18 Ibiden Co Ltd Interlayer connection structure of wiring board and its manufacturing method, and apparatus for punching interlayer insulating layer
JP4481442B2 (en) * 2000-06-28 2010-06-16 イビデン株式会社 Manufacturing method of wiring board having interlayer connection structure
KR20060071914A (en) * 2004-12-22 2006-06-27 주식회사 엠. 씨. 텍 The combination method of multi flex printed board
KR100772113B1 (en) * 2006-09-28 2007-11-01 주식회사 하이닉스반도체 Solid printed circuit board
US7880093B2 (en) 2006-09-28 2011-02-01 Hynix Semiconductor Inc. 3-dimensional substrate for embodying multi-packages and method of fabricating the same
JP2016225611A (en) * 2015-05-27 2016-12-28 サムソン エレクトロ−メカニックス カンパニーリミテッド. Chip inductor

Similar Documents

Publication Publication Date Title
US5317801A (en) Method of manufacture of multilayer circuit board
JP4564342B2 (en) Multilayer wiring board and manufacturing method thereof
US8158503B2 (en) Multilayer interconnection substrate and method of manufacturing the same
US20090241332A1 (en) Circuitized substrate and method of making same
US20060284640A1 (en) Structure of circuit board and method for fabricating the same
JP2007221089A (en) Circuit board structure, and method for manufacturing same
US7968803B2 (en) Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate
JP2003209366A (en) Flexible multilayer wiring board and manufacturing method therefor
JP2009088469A (en) Printed circuit board and manufacturing method of same
KR100757910B1 (en) Buried pattern substrate and manufacturing method thereof
JPH07283538A (en) Manufacture of multilayered printed wiring board
JP2522869B2 (en) Method for manufacturing multilayer circuit device
JP3577421B2 (en) Package for semiconductor device
KR100751984B1 (en) Process for producing electronic component and electronic component
TW200411879A (en) Substrate with stacked via and fine circuit thereon, and method for fabricating the same
JP2001053188A (en) Method for manufacturing multilayer wiring board
JP3299679B2 (en) Multilayer wiring board and method of manufacturing the same
KR100965341B1 (en) Method of Fabricating Printed Circuit Board
JP2000151107A (en) Multilayer printed wiring board and manufacture thereof
JP2001308484A (en) Circuit board and manufacturing method therefor
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JP2007235176A (en) Multilayer interconnection board, and semiconductor device using same
JPH11289165A (en) Multilayer wiring board and method for manufacturing the same
JP4176283B2 (en) Manufacturing method of flexible fine multilayer circuit board
KR100468195B1 (en) A manufacturing process of multi-layer printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20051018

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20080819

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090106