JP2000150802A - Method for shielding analog signal pad and semiconductor integrated circuit - Google Patents
Method for shielding analog signal pad and semiconductor integrated circuitInfo
- Publication number
- JP2000150802A JP2000150802A JP32848798A JP32848798A JP2000150802A JP 2000150802 A JP2000150802 A JP 2000150802A JP 32848798 A JP32848798 A JP 32848798A JP 32848798 A JP32848798 A JP 32848798A JP 2000150802 A JP2000150802 A JP 2000150802A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- digital
- analog
- analog signal
- signal pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はアナログ回路とディ
ジタル回路が混在するＬＳＩのノイズ対策に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a countermeasure against noise in an LSI in which an analog circuit and a digital circuit are mixed.
【０００２】[0002]
【従来の技術】近年、高集積技術の進展により、アナロ
グ回路とディジタル回路を混在させたシステムを１チッ
プ上で実現しようとする動きがある。また、このような
システムオンチップの方向性から、多ピン化かつピン間
隔が狭くなる傾向があり、チップ上のパッドを千鳥足状
に配置したりパッドとパッドの間隔を縮小すること等が
実施される。その結果、多くの場合、高精度な信号を扱
うアナログ回路側が、電源電圧間をフルスイングするデ
ィジタル回路が発生するノイズの影響を受け、パッド間
ではディジタルパッドからアナログ信号パッドにノイズ
が直接的に飛び込むことが起こる。2. Description of the Related Art In recent years, there has been a movement to realize a system in which analog circuits and digital circuits are mixed on one chip with the development of high integration technology. In addition, due to the directionality of such a system-on-chip, there is a tendency that the number of pins is increased and the pin interval is narrowed. For example, pads on the chip are arranged in a staggered pattern, and the interval between pads is reduced. You. As a result, in many cases, the analog circuit that handles high-precision signals is affected by the noise generated by the digital circuit that fully swings between the power supply voltages, and between the pads, noise is directly transmitted from the digital pad to the analog signal pad. Jumping happens.
【０００３】そこで、この種のアナログ／ディジタル混
在ＬＳＩ上のパッド配置においては、アナログ信号パッ
ドへの直接的なノイズの飛び込みによる影響を防ぐ（あ
るいは、小さくする）ように、以下の方法がこれまで採
られてきた。In order to prevent (or reduce) the influence of direct noise intrusion on analog signal pads, this type of pad arrangement on an analog / digital mixed LSI has been proposed. Has been taken.
【０００４】一つは、図１０に示す様に、アナログ信号
用のパッド３６の周りにアナログ電源用のパッド３３，
３５やアナロググランド用のパッド３４、または未使用
のパッド３８等を配置する方法である。これは、大きな
ノイズ源となるディジタルパッドをアナログ信号用パッ
ドの周りに配置せずアナログ信号用パッドにその周りか
ら極力ノイズが乗らないようにする方法である。As shown in FIG. 10, an analog power supply pad 33 and an analog power supply pad 33 are provided around an analog signal pad 36, as shown in FIG.
This is a method of arranging a pad 35, an analog ground pad 34, an unused pad 38, and the like. This is a method in which a digital pad serving as a large noise source is not arranged around an analog signal pad, and noise is minimized from being applied to the analog signal pad from around the pad.
【０００５】また一つは、アナログ信号用のパッド３６
とディジタル信号用のパッド３２又は３９との間にみら
れる様に、これら間にそれぞれアナロググランド用のパ
ッド３４や未使用のパッド３８、またはアナログ電源の
パッドなどをノイズの緩和材として用いてアナログ信号
用のパッド３６にノイズが直接飛び込まない様にする方
法である。The other is a pad 36 for analog signals.
And a digital signal pad 32 or 39, an analog ground pad 34, an unused pad 38, or an analog power supply pad are used as noise mitigation materials between them. This is a method for preventing noise from directly entering the signal pad 36.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、これら
の方法は外部ピンに接続するアナログ電源やアナロググ
ランドのパッドが少なく、アナログ信号パッドの周りの
パッドを全てアナログ系で配置することが困難であると
か、レイアウト上の配線の引き回しが難しくなり不要な
チップ面積の増大を招いてしまうとか、または、未使用
のパッドを用いることでチップ面積を増加させてしまう
といった問題が生じてしまうという欠点があった。However, in these methods, there are few analog power supply and analog ground pads connected to external pins, and it is difficult to arrange all pads around analog signal pads in an analog system. However, there is a drawback in that routing of wiring on the layout becomes difficult and an unnecessary chip area is increased, or a problem that the chip area is increased by using an unused pad is caused. .
【０００７】なお、特開平６−７７２２８号公報（同公
報の第４図、第５図など）において、ＬＳＩ素子の電極
パッド上のバンプの周りをグランド層で囲んでバンプを
シールドし、バンプへのノイズの進入を低減する技術が
開示されている。しかし、この公報によるものでは、図
１１に示すように、ノイズをシールドするグランド層４
１は平面方向においてバンプ４２の側面の周りだけを囲
み、パッド４３の側面の周りを囲んでいない。したがっ
て、この技術においてもパッドがアナログ信号用のもの
である場合、その近くのパッドがディジタルパッドであ
ると、アナログ信号用パッドにディジタルパッドからノ
イズが飛び込む問題は依然として残る。そこで本発明の
目的は、上記従来技術の欠点に鑑み、アナログ／ディジ
タル混在型半導体回路装置において、配線レイアウトの
際にパッド配置による制限を受けることなく、アナログ
信号パッドへの直接的なノイズの飛び込みによる影響を
防止、あるいは小さく出来るアナログ／ディジタル混在
型半導体集積回路およびアナログ信号パッドのシールド
方法を提供することにある。In Japanese Unexamined Patent Publication No. 6-77228 (FIGS. 4 and 5 of the publication), a bump is shielded by surrounding a bump on an electrode pad of an LSI element with a ground layer, and the bump is shielded. There is disclosed a technique for reducing the ingress of noise. However, according to this publication, as shown in FIG.
1 surrounds only the side surface of the bump 42 in the plane direction, and does not surround the side surface of the pad 43. Therefore, even in this technique, when a pad for an analog signal is used, if a nearby pad is a digital pad, the problem that noise jumps into the analog signal pad from the digital pad still remains. In view of the above-mentioned drawbacks of the prior art, it is an object of the present invention to provide an analog / digital mixed type semiconductor circuit device, in which a noise is directly injected into an analog signal pad without being restricted by a pad layout in a wiring layout. It is an object of the present invention to provide an analog / digital mixed type semiconductor integrated circuit and an analog signal pad shielding method which can prevent or reduce the influence of the signal.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に本願の第１発明は、アナログ回路とディジタル回路が
混在する領域を含む半導体集積回路、および該半導体集
積回路におけるアナログ信号パッドのシールド方法にお
いて、前記アナログ回路用のアナログ信号パッドの周り
を配線層で囲み、該配線層をアナロググランドに接続し
たことを特徴とする。この方法およびこの方法を実施し
た半導体集積回路によれば、アナログ信号パッドへの周
辺パッドからのノイズの影響を小さくできるので、パッ
ド配置上の制限を受けることが無い。つまり、ノイズ源
の近くにアナログ信号パッドを配置することが可能であ
る。In order to achieve the above object, a first invention of the present application is directed to a semiconductor integrated circuit including a region where an analog circuit and a digital circuit are mixed, and a method of shielding an analog signal pad in the semiconductor integrated circuit. Wherein an analog signal pad for the analog circuit is surrounded by a wiring layer, and the wiring layer is connected to an analog ground. According to this method and the semiconductor integrated circuit in which this method is implemented, the influence of noise from peripheral pads on the analog signal pad can be reduced, so that there is no restriction on pad arrangement. That is, it is possible to arrange the analog signal pad near the noise source.
【０００９】第２発明は、アナログ回路とディジタル回
路が混在する領域を含む半導体集積回路、および該半導
体集積回路におけるアナログ信号パッドのシールド方法
において、前記ディジタル回路用のディジタルパッドの
周りを配線層で囲み、該配線層をディジタルグランドに
接続したことを特徴とする。この方法およびこの方法を
実施した半導体集積回路によれば、他のパッドに与える
ノイズの影響を小さくできるので、パッド配置上の制限
を受けることが無い。つまり、ノイズに敏感なアナログ
系の近くにディジタルパッドを配置することが可能であ
る。According to a second aspect of the present invention, there is provided a semiconductor integrated circuit including a region where an analog circuit and a digital circuit are mixed, and a method for shielding an analog signal pad in the semiconductor integrated circuit, wherein a wiring layer surrounds the digital pad for the digital circuit. And wherein the wiring layer is connected to a digital ground. According to this method and the semiconductor integrated circuit in which this method is implemented, the influence of noise on other pads can be reduced, so that there is no restriction on pad arrangement. That is, it is possible to arrange a digital pad near an analog system that is sensitive to noise.
【００１０】第３発明は、アナログ回路とディジタル回
路が混在する領域を含む半導体集積回路、および該半導
体集積回路におけるアナログ信号パッドのシールド方法
において、前記アナログ回路用のアナログ信号パッドの
周りと前記ディジタル回路用のディジタルパッドの周り
とをそれぞれ配線層で囲み、該配線層のうち、前記アナ
ログ信号パッドの周りを囲んだ配線層についてはアナロ
ググランドへ、前記ディジタルパッドの周りを囲んだ配
線層についてはディジタルグランドへ接続することを特
徴とする。この発明による方法およびこの方法を実施し
た半導体集積回路によれば、アナログ信号パッドに対し
て、周辺のディジタルパッドからのノイズの影響を小さ
くできるので、パッド配置上の制限を受けることが無
い。つまり、ノイズ源となるディジタルパッドの近くに
アナログ信号パッドを配置することが可能である。According to a third aspect of the present invention, there is provided a semiconductor integrated circuit including a region where an analog circuit and a digital circuit are mixed, and a method of shielding an analog signal pad in the semiconductor integrated circuit. Around a digital pad for a circuit is surrounded by a wiring layer, and among the wiring layers, a wiring layer surrounding the analog signal pad is connected to analog ground, and a wiring layer surrounding the digital pad is connected. It is characterized by being connected to digital ground. According to the method of the present invention and the semiconductor integrated circuit implementing the method, the influence of noise from peripheral digital pads on the analog signal pad can be reduced, so that there is no restriction on pad arrangement. That is, it is possible to arrange an analog signal pad near a digital pad that is a noise source.
【００１１】第４発明は、第１又は第３発明において、
前記アナログ信号パッドの周りの全てを配線層で囲むこ
とを特徴とする。この発明よる方法およびこの方法を実
施した半導体集積回路によれば、パッド配置上の制限を
受けること無く、アナログ信号パッドに対して、平面的
に全ての方向からのノイズの影響を小さくすることが可
能である。A fourth invention is the first or third invention, wherein
The entirety of the periphery of the analog signal pad is surrounded by a wiring layer. According to the method of the present invention and the semiconductor integrated circuit in which the method is implemented, it is possible to reduce the influence of noise from all directions in a plane on the analog signal pad without restriction on pad arrangement. It is possible.
【００１２】第５発明は、第２又は第３の発明におい
て、前記ディジタルパッドの周りの全てを配線層で囲む
ことを特徴とする。この発明よる方法およびこの方法を
実施した半導体集積回路によれば、パッド配置上の制限
を受けること無く、他のパッドに与えるノイズの影響を
小さくできる。In a fifth aspect based on the second or third aspect, the entire area around the digital pad is surrounded by a wiring layer. According to the method of the present invention and the semiconductor integrated circuit in which the method is implemented, the influence of noise on other pads can be reduced without being restricted by pad arrangement.
【００１３】第６発明は、第３発明において、前記アナ
ログ信号パッドの周りの前記ディジタルパッド側のみを
配線層で囲むことを特徴とする。この発明によれば、第
４発明よりも小さな配線面積で、隣接するディジタルパ
ッドからのノイズの影響を小さくすることが可能であ
る。According to a sixth aspect, in the third aspect, only the digital pad side around the analog signal pad is surrounded by a wiring layer. According to the present invention, it is possible to reduce the influence of noise from an adjacent digital pad with a smaller wiring area than in the fourth invention.
【００１４】第７発明は、第３発明において、前記ディ
ジタルパッドの周りの前記アナログ信号パッド側のみを
配線層で囲むことを特徴とする。この発明によれば、第
５発明よりも小さな配線面積で、アナログ信号パッドの
方向に出ていくディジタルパッドからのノイズを小さく
することが可能である。According to a seventh aspect, in the third aspect, only the analog signal pad side around the digital pad is surrounded by a wiring layer. According to the present invention, it is possible to reduce the noise from the digital pad coming out in the direction of the analog signal pad with a smaller wiring area than the fifth invention.
【００１５】第８発明は、前記シールド配線が半導体集
積回路の最上配線層に設けられていることを特徴とす
る。この発明によれば、他の最上配線層からのノイズの
影響を小さくすることが可能である。An eighth invention is characterized in that the shield wiring is provided in an uppermost wiring layer of a semiconductor integrated circuit. According to the present invention, it is possible to reduce the influence of noise from other uppermost wiring layers.
【００１６】第９発明は、第８発明において、前記シー
ルド配線が、前記最上配線層と、半導体集積回路の中間
配線層と、前記最上配線層と前記中間配線層を接続する
スルー層とにより設けられ、前記パッドの周りが前記最
上配線層から前記中間配線層にわたって囲まれたことを
特徴とする。この発明によれば、最上から中間までの他
の配線層から受けるアナログ信号パッドへのノイズの影
響を小さくすることが可能である。In a ninth aspect based on the eighth aspect, the shield wiring is provided by the uppermost wiring layer, an intermediate wiring layer of the semiconductor integrated circuit, and a through layer connecting the uppermost wiring layer and the intermediate wiring layer. Wherein the periphery of the pad is surrounded from the uppermost wiring layer to the intermediate wiring layer. According to the present invention, it is possible to reduce the influence of noise on analog signal pads received from other wiring layers from the top to the middle.
【００１７】第１０発明は、第８発明において、前記シ
ールド配線が、前記最上配線層と、半導体集積回路の最
下配線層と、前記最上配線層と前記最下配線層を接続す
るスルー層とにより設けられ、前記パッドの周りが前記
最上配線層から前記最下配線層にわたって囲まれたこと
を特徴とする。この発明によれば、最上から最下までの
他の配線層から受けるアナログ信号パッドへのノイズの
影響を小さくすることが可能である。In a tenth aspect based on the eighth aspect, the shield wiring comprises: the uppermost wiring layer; a lowermost wiring layer of the semiconductor integrated circuit; and a through layer connecting the uppermost wiring layer and the lowermost wiring layer. Wherein the periphery of the pad is surrounded from the uppermost wiring layer to the lowermost wiring layer. According to the present invention, it is possible to reduce the influence of noise on analog signal pads received from other wiring layers from the top to the bottom.
【００１８】第１１発明は、第１０発明において、前記
最下配線層に、前記パッドと相対する面状の配線が設け
られていることを特徴とする。この発明によれば、半導
体基板の全ての層から受けるアナログ信号パッドへのノ
イズの影響を小さくすることが可能である。An eleventh invention is characterized in that, in the tenth invention, a planar wiring opposed to the pad is provided in the lowermost wiring layer. According to the present invention, it is possible to reduce the influence of noise on analog signal pads received from all layers of the semiconductor substrate.
【００１９】[0019]
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。Embodiments of the present invention will now be described with reference to the drawings.
【００２０】図１は本発明によるアナログ信号パッドの
シールド方法を好適に実施したアナログ／ディジタル混
在半導体集積回路の一例を示す平面図である。FIG. 1 is a plan view showing an example of an analog / digital mixed semiconductor integrated circuit in which a method for shielding an analog signal pad according to the present invention is suitably implemented.
【００２１】図１において、アナログ回路とディジタル
回路が混在する領域１がシリコンチップに形成されてい
る。このシリコンチップを別の回路基板と接続可能にす
るため、チップ表面にはアナログ回路のアナログ信号パ
ッド３とアナログ電源パッド５とアナロググランドパッ
ド７、並びにディジタル回路のディジタルパッド２とデ
ィジタル電源パッド４とディジタルグランドパッド６が
それぞれ任意の数で配置されている。さらに、チップ表
面にはアナロググランド８やディジタルグランド９など
も配置されている。これは近年のＬＳＩの低電圧化のた
め、Ｉ／Ｏバッファと内部回路領域とを分離するため
に、電源やグランドをガードリングとして用いている。
本例では例えばパッド間隔は５０〜１００μｍ、パッド
径はφ５０〜１００μｍである。なお、図１では、各パ
ッドから領域１のアナログ回路やディジタル回路、さら
にはアナロググランド８やディジタルグランド９に引き
回す配線を省略している。In FIG. 1, an area 1 in which an analog circuit and a digital circuit are mixed is formed on a silicon chip. To enable this silicon chip to be connected to another circuit board, the analog signal pad 3, analog power supply pad 5, and analog ground pad 7, analog circuit digital pad 2, digital power supply pad 4, An arbitrary number of digital ground pads 6 are arranged. Further, an analog ground 8 and a digital ground 9 are arranged on the chip surface. This uses a power supply and a ground as a guard ring in order to separate an I / O buffer and an internal circuit region in order to lower the voltage of an LSI in recent years.
In this example, for example, the pad interval is 50 to 100 μm, and the pad diameter is φ50 to 100 μm. Note that, in FIG. 1, the wiring leading from each pad to the analog circuit or digital circuit in the area 1 and further to the analog ground 8 or digital ground 9 is omitted.
【００２２】本発明によれば、図１に示すようにアナロ
グ信号パッド３の隣りまたは周辺にディジタルパッド２
を配置することができ、配線レイアウトの際にパッド配
置による制限を受けることがない。このような効果を奏
する本発明の好ましい様々な実施例を以下に挙げる。According to the present invention, as shown in FIG.
Can be arranged, and there is no restriction due to pad arrangement in the wiring layout. Various preferred embodiments of the present invention exhibiting such effects will be described below.
【００２３】図２に本発明の第１の実施形態によるアナ
ログ信号パッドのシールド方法を示す。この図に示すよ
うに、アナロググランド８に接続されたシールド配線１
０がアナログ信号パッド３の周囲に施されている。この
ように、アナログ信号パッド３の周りを全てシールド配
線１０で囲み、シールド配線１０をアナロググランド８
に接続したことで、アナログ信号パッド３の周辺から飛
び込むノイズの影響を小さくすることができる。FIG. 2 shows a method for shielding an analog signal pad according to the first embodiment of the present invention. As shown in this figure, the shield wiring 1 connected to the analog ground 8
0 is provided around the analog signal pad 3. As described above, the entire periphery of the analog signal pad 3 is surrounded by the shield wiring 10 and the shield wiring 10 is
, It is possible to reduce the influence of noise jumping in from around the analog signal pad 3.
【００２４】なお、この例ではアナログ信号パッド側を
シールド配線１０で囲んだが、ノイズ発生源であるディ
ジタルパッド側を囲んでもよい。すなわち、ディジタル
パッドの周りを全て配線で囲み、その配線をディジタル
グランドに接続する構成でもよい。Although the analog signal pad side is surrounded by the shield wiring 10 in this example, the digital pad side which is a noise source may be surrounded. That is, the configuration may be such that the entire area around the digital pad is surrounded by wiring and the wiring is connected to the digital ground.
【００２５】また、図３に本発明の第２の実施形態によ
るアナログ信号パッドのシールド方法を示す。この図に
示す形態では、アナロググランド８に接続されたシール
ド配線１１がアナログ信号パッド３の周りのディジタル
パッド２側のみに施されている。このように、アナログ
信号パッド３の周りのディジタルパッド２側のみをシー
ルド配線１１で囲み、シールド配線１１をアナロググラ
ンド８に接続したことでも、ディジタルパッド２側から
飛び込むノイズの影響を小さくすることができる。FIG. 3 shows a method of shielding an analog signal pad according to a second embodiment of the present invention. In the embodiment shown in the figure, the shield wiring 11 connected to the analog ground 8 is provided only on the digital pad 2 side around the analog signal pad 3. In this way, by surrounding only the digital pad 2 around the analog signal pad 3 with the shield wiring 11 and connecting the shield wiring 11 to the analog ground 8, the influence of noise entering from the digital pad 2 can be reduced. it can.
【００２６】また、図４に本発明の第３の実施形態によ
るアナログ信号パッドのシールド方法を示す。この図に
示す形態では、ディジタルグランド９に接続されたシー
ルド配線１２がディジタル信号パッド２の周囲に施さ
れ、アナロググランド８に接続されたシールド配線１３
がアナログ信号パッド３の周囲に施されている。このよ
うに、ディジタル信号パッド２の周りを全てシールド配
線１２で囲み、シールド配線１２をディジタルグランド
９に接続し、かつ、アナログ信号パッド３の周りを全て
シールド配線１３で囲み、シールド配線１３をアナログ
グランド８に接続したことで、アナログ信号パッドの周
辺から飛び込むノイズの影響を小さくすることができ、
更に図３に示した実施形態よりも、隣接するディジタル
パッド２から飛び込むノイズの影響を小さくすることが
できる。FIG. 4 shows a method for shielding an analog signal pad according to a third embodiment of the present invention. In the embodiment shown in the figure, the shield wiring 12 connected to the digital ground 9 is provided around the digital signal pad 2 and the shield wiring 13 connected to the analog ground 8 is provided.
Are provided around the analog signal pad 3. In this manner, the digital signal pad 2 is entirely surrounded by the shield wiring 12, the shield wiring 12 is connected to the digital ground 9, and the analog signal pad 3 is entirely surrounded by the shield wiring 13. By connecting to the ground 8, it is possible to reduce the influence of noise jumping in from around the analog signal pad,
Further, it is possible to reduce the influence of noise jumping from the adjacent digital pad 2 as compared with the embodiment shown in FIG.
【００２７】また図５に本発明の第４の実施形態による
アナログ信号パッドのシールド方法を示す。この図に示
す形態では、ディジタルグランド９に接続されたシール
ド配線１４がディジタル信号パッド２の周りのアナログ
信号パッド３側のみに施され、アナロググランド８に接
続されたシールド配線１５がアナログ信号パッド３の周
りのディジタルパッド２側のみに施されている。このよ
うに、ディジタル信号パッド２の周りのアナログ信号パ
ッド３側のみをシールド配線１４で囲み、シールド配線
１４をディジタルグランド９に接続し、かつ、アナログ
信号パッド３の周りのディジタルパッド２側をシールド
配線１５で囲み、シールド配線１５をアナロググランド
８に接続したことで、図３に示した実施形態よりもディ
ジタルパッド２側から飛び込むノイズの影響を小さくす
ることができ、更に図４に示した実施形態よりもパッド
周辺の配線面積を小さくすることができる。FIG. 5 shows a method of shielding an analog signal pad according to a fourth embodiment of the present invention. In the embodiment shown in this figure, the shield wiring 14 connected to the digital ground 9 is provided only on the analog signal pad 3 side around the digital signal pad 2, and the shield wiring 15 connected to the analog ground 8 is connected to the analog signal pad 3. Is provided only on the side of the digital pad 2 around the. Thus, only the analog signal pad 3 side around the digital signal pad 2 is surrounded by the shield wiring 14, the shield wiring 14 is connected to the digital ground 9, and the digital pad 2 side around the analog signal pad 3 is shielded. By being surrounded by the wiring 15 and connecting the shield wiring 15 to the analog ground 8, the influence of noise entering from the digital pad 2 side can be reduced as compared with the embodiment shown in FIG. 3, and the embodiment shown in FIG. The wiring area around the pad can be made smaller than in the embodiment.
【００２８】また図６に、上記第１から第４の実施形態
としてそれぞれ挙げたアナログ信号パッドのシールド方
法を好適に実施する半導体集積回路の断面構造の一例を
示す。この図において、シリコン基板上にＳｉＯ2が形
成されている。そのＳｉＯ2の最下層には第１Ａｌ（ア
ルミニウム）層１６からなる配線が形成されている。前
記ＳｉＯ2の中間層には第２Ａｌ層１７からなる配線が
形成され、第２Ａｌ層１７からなる中間配線層は第１Ａ
ｌ層１６からなる最下配線層に第１スルー層１９によっ
て接続されている。さらに前記ＳｉＯ2の最上層には第
３Ａｌ層１８からなるアナログ信号パッド３およびシー
ルド配線３０ａが少なくとも形成されている。つまり、
アナロググランドに接続されアナログ信号パッド３の周
りを囲むシールド配線１０はアナログ信号パッド３と同
じ最上配線層から構成されている。なお、シールド配線
３０ａの平面形状は図２及び図３に示したようにアナロ
グ信号パッドの周りを全て囲む円形や多角形などの形
状、あるいはディジタルパッド側のみを囲むＵ形やＶ形
などの形状である。FIG. 6 shows an example of a cross-sectional structure of a semiconductor integrated circuit in which the analog signal pad shielding method described as the first to fourth embodiments is preferably performed. In this figure, SiO 2 is formed on a silicon substrate. A wiring made of a first Al (aluminum) layer 16 is formed in the lowermost layer of SiO 2 . A wiring made of the second Al layer 17 is formed on the SiO 2 intermediate layer, and the intermediate wiring layer made of the second Al
The first through layer 19 is connected to the lowermost wiring layer composed of the l layer 16. Further, at least the analog signal pad 3 made of the third Al layer 18 and the shield wiring 30a are formed on the uppermost layer of SiO 2 . That is,
The shield wiring 10 connected to the analog ground and surrounding the analog signal pad 3 is formed of the same uppermost wiring layer as the analog signal pad 3. As shown in FIGS. 2 and 3, the planar shape of the shield wiring 30a may be a circle or polygon surrounding the entire analog signal pad, or a U or V shape surrounding only the digital pad. It is.
【００２９】このように最上配線層のアナログ信号パッ
ド３と同じ層において、アナログ信号パッド３の周りを
シールド配線３０ａで囲み、シールド配線３０ａをアナ
ロググランドへ接続することにより、アナログ信号パッ
ド３に、その隣りまたは周辺の最上層に存在しているデ
ィジタルパッドから飛び込むノイズを小さくすることが
できる。As described above, in the same layer as the analog signal pad 3 in the uppermost wiring layer, the analog signal pad 3 is surrounded by the shield wiring 30a, and the shield wiring 30a is connected to the analog ground. It is possible to reduce noise that jumps in from the digital pad existing on the uppermost layer next to or around the same.
【００３０】なお、ここではアナログ信号パッド３とシ
ールド配線３０ａが最上配線層のみで構成されている
が、最上配線層が他の層の配線層とスルー層により接続
されている場合にも本発明は適用される。Although the analog signal pad 3 and the shield wiring 30a are composed of only the uppermost wiring layer here, the present invention is applicable to a case where the uppermost wiring layer is connected to another wiring layer by a through layer. Is applied.
【００３１】図７に、本発明の第５の実施形態によるア
ナログ信号パッドのシールド方法を好適に実施した半導
体集積回路の断面図を示す。この図において、シリコン
基板上に形成されたＳｉＯ2の最下層には、第１Ａｌ層
２０からなる配線が形成されている。前記ＳｉＯ2の中
間層には第２Ａｌ層２１からなる配線が形成されてい
る。さらに前記ＳｉＯ2の最上層には、第３Ａｌ層２２
からなるアナログ信号パッド３およびシールド配線３０
ｂの一部が少なくとも形成されている。なお、最上配線
層におけるシールド配線３０ｂの一部の平面形状は図２
及び図３に示したようにアナログ信号パッドの周りを全
て囲む円形や多角形などの形状、あるいはディジタルパ
ッド側のみを囲むＵ形やＶ形などの形状である。FIG. 7 is a cross-sectional view of a semiconductor integrated circuit in which a method of shielding an analog signal pad according to a fifth embodiment of the present invention is suitably performed. In this figure, a wiring made of a first Al layer 20 is formed in the lowermost layer of SiO 2 formed on a silicon substrate. A wiring made of the second Al layer 21 is formed in the intermediate layer of SiO 2 . Further, a third Al layer 22 is formed on the uppermost layer of the SiO 2.
Signal pad 3 and shield wiring 30 made of
b is at least partially formed. The plan shape of a part of the shield wiring 30b in the uppermost wiring layer is shown in FIG.
And a shape such as a circle or polygon surrounding the entire periphery of the analog signal pad as shown in FIG. 3, or a shape such as a U shape or V shape surrounding only the digital pad side.
【００３２】さらに、第２Ａｌ層２１からなる中間配線
層は、最上配線層に在るシールド配線３０ｂの一部と同
じ環形状の配線２１ａを有し、この中間配線層の配線２
１ａと最上配線層に在るシールド配線３０ｂの一部とは
環状の第２のスルー層２４で接続されている。第１Ａｌ
層２０からなる最下配線層もまた、最上配線層に在るシ
ールド配線３０ｂの一部と同じ環形状の配線２０ａを有
し、この最下配線層の配線２０ａと中間配線層の配線２
１ａとは環状の第１のスルー層２３で接続されている。Further, the intermediate wiring layer made of the second Al layer 21 has the same ring-shaped wiring 21a as a part of the shield wiring 30b in the uppermost wiring layer.
1a and a part of the shield wiring 30b in the uppermost wiring layer are connected by an annular second through layer 24. 1st Al
The lowermost wiring layer composed of the layer 20 also has the same ring-shaped wiring 20a as a part of the shield wiring 30b in the uppermost wiring layer, and the lowermost wiring layer wiring 20a and the intermediate wiring layer wiring 2
1a is connected by an annular first through layer 23.
【００３３】以上のようにシールド配線３０ｂは、アナ
ログ信号パッド３を囲む最上層の配線と中間層の環状配
線２１ａとを環状の第２スルー層２４により接続し、さ
らに中間層の環状配線２１ａと最下層の環状配線２０ａ
とを環状の第１スルー層２３により接続した構成からな
る。つまり、アナログ信号パッド３の周りを最上配線層
から中間配線層さらには最下配線層にわたって囲むシー
ルド配線３０ｂを設け、シールド配線３０ｂをアナログ
グランドに接続することで、アナログ信号パッド３に、
その隣りまたは周辺に存在する最上層のディジタルパッ
ドおよび該ディジタルパッドに繋がる上層から下層まで
の内層の配線から伝わるノイズの影響を小さくでき、図
６に示した構造よりもその効果は大きい。As described above, the shield wiring 30b connects the uppermost wiring surrounding the analog signal pad 3 and the intermediate annular wiring 21a by the annular second through layer 24, and further connects the intermediate wiring with the annular wiring 21a. Lowermost annular wiring 20a
Are connected by an annular first through layer 23. That is, by providing the shield wiring 30b surrounding the analog signal pad 3 from the uppermost wiring layer to the intermediate wiring layer and further to the lowermost wiring layer, and connecting the shield wiring 30b to the analog ground, the analog signal pad 3
The effect of the noise transmitted from the uppermost digital pad adjacent to or around the uppermost layer and the wiring of the inner layer from the upper layer to the lower layer connected to the digital pad can be reduced, and the effect is larger than that of the structure shown in FIG.
【００３４】また図８に、本発明の第６の実施形態によ
るアナログ信号パッドのシールド方法を好適に実施した
半導体集積回路の断面図を示す。この図で示す形態は、
上記の第５の実施の形態に示した最下層である第１Ａｌ
層２０の環状配線２０ａに、アナログ信号パッド３と相
対する面状の配線２０ｂを接続した構成である。したが
って、シールド配線３０ｃは、アナログ信号パッド３を
囲む最上層の配線と中間層の環状配線２１ａとを環状の
第２スルー層２４により接続し、さらに中間層の環状配
線２１ａと最下層の面状配線２０ｂとを環状の第１スル
ー層２３により接続したものになる。FIG. 8 is a sectional view of a semiconductor integrated circuit in which the method for shielding an analog signal pad according to the sixth embodiment of the present invention is suitably performed. The form shown in this figure is
The first Al, which is the lowermost layer shown in the fifth embodiment,
In this configuration, a planar wiring 20b facing the analog signal pad 3 is connected to an annular wiring 20a of the layer 20. Therefore, the shield wiring 30c connects the uppermost wiring surrounding the analog signal pad 3 and the intermediate annular wiring 21a by the annular second through layer 24, and further connects the intermediate annular wiring 21a and the lowermost planar surface. The wiring 20b is connected to the first through layer 23 in an annular shape.
【００３５】このようにアナログ信号パッド３の周り
（最上層から最下層まで）と、アナログ信号パッド３の
下方とにおいてシールド配線３０ｃで囲み、シールド配
線３０ｃをアナロググランドに接続したことにより、半
導体基板の全ての層からアナログ信号パッドが受けるノ
イズの影響を小さくすることができ、図７に示した構造
よりもその効果は大きい。As described above, the surroundings of the analog signal pad 3 (from the uppermost layer to the lowermost layer) and below the analog signal pad 3 are surrounded by the shield wiring 30c, and the shield wiring 30c is connected to the analog ground. The effect of noise on the analog signal pad from all the layers can be reduced, and the effect is greater than the structure shown in FIG.
【００３６】上記の第４から第６の実施の形態では３層
からなる配線層を示したが、本発明は他の多層配線にも
適用される。また、これらの形態ではアナログ信号パッ
ドの周りにシールド配線を施す場合を示したが、ディジ
タルパッドの周りにシールド配線を施す場合もこれらの
形態と同じ構成を採ることができる。ただし、ディジタ
ルパッドの周りに施したシールド配線はディジタルグラ
ンドに接続する必要がある。In the above-described fourth to sixth embodiments, three wiring layers have been described, but the present invention can be applied to other multilayer wirings. Further, in these embodiments, the case where the shield wiring is provided around the analog signal pad is shown. However, the same configuration as these embodiments can be adopted when the shield wiring is provided around the digital pad. However, the shield wiring provided around the digital pad must be connected to the digital ground.
【００３７】さらに、上記の種々の形態として挙げたシ
ールド方法は、画像処理や音声処理に用いるＬＳＩに好
ましく適用できる。図９に本発明のシールド方法を適用
した画像処理用ＬＳＩの一例を示す。この図に示すよう
に画像処理用ＬＳＩでは、内部回路領域１に例えばＣＰ
Ｕ、ＬＯＧＩＣなどのディジタル回路とＳＲＡＭ（Stat
ic RAM）、ＡＤＣ（AD Converter）、ＤＡＣ（DA Co
nverter）、ＰＬＬ（Phase Locked Loop circuit）
などのアナログ／ディジタル混在回路とが含まれてい
る。このような内部回路領域１の周囲には外部端子とし
てのパッドが千鳥足状に複数個配置されている。このよ
うな画像処理用ＬＳＩにおいても、本発明のシールド方
法を採ると、図９に見られるように、アナログ信号パッ
ド３に隣接した場所にディジタルパッド２やディジタル
電源パッド４を配置することができる。つまり、ノイズ
対策として、図１０に示した従来例のように、アナログ
信号パッドとディジタルパッドの間やアナログ信号パッ
ドの周囲にアナログ系のパッドを配置する必要がなくな
り、パッド配置が制限されないので、従来よりもチップ
面積が減少し、配線の引き回しの自由度も高くなる。Further, the above-described shield methods described in the various embodiments can be preferably applied to an LSI used for image processing and audio processing. FIG. 9 shows an example of an image processing LSI to which the shielding method of the present invention is applied. As shown in this figure, in an image processing LSI, for example, a CP
Digital circuits such as U and LOGIC and SRAM (Stat
ic RAM), ADC (AD Converter), DAC (DA Co
nverter), PLL (Phase Locked Loop circuit)
And an analog / digital mixed circuit. Around the internal circuit region 1, a plurality of pads as external terminals are arranged in a staggered pattern. Even in such an image processing LSI, when the shielding method of the present invention is adopted, the digital pad 2 and the digital power supply pad 4 can be arranged at a position adjacent to the analog signal pad 3 as shown in FIG. . In other words, as a countermeasure against noise, there is no need to arrange analog pads between analog signal pads and digital pads or around analog signal pads as in the conventional example shown in FIG. 10, and the pad arrangement is not limited. The chip area is reduced as compared with the conventional case, and the degree of freedom of wiring is increased.
【００３８】[0038]
【発明の効果】以上説明したように、本発明は、アナロ
グ回路とディジタル回路が混在する半導体集積回路にお
いて、アナロググランドに接続されたシールド配線でア
ナログ信号パッドを囲む事と、ディジタルグランドに接
続されたシールド配線でディジタルパッドを囲む事の両
方またはいずれか一方を実施することにより、配線レイ
アウトの際にパッド配置による制限を受けることなく、
アナログ信号パッドにそれと隣り合うディジタルパッド
やその周辺から飛び込むノイズを防ぐあるいは小さくで
きるという効果を奏する。As described above, according to the present invention, in a semiconductor integrated circuit in which an analog circuit and a digital circuit are mixed, an analog signal pad is surrounded by a shield wiring connected to an analog ground, and the semiconductor integrated circuit is connected to a digital ground. By enclosing the digital pad with shielded wiring, or both, or both, the wiring layout is not restricted by the pad layout,
This has the effect of preventing or reducing the noise that jumps into the analog signal pad from the digital pad adjacent thereto and its surroundings.
【図１】本発明によるアナログ信号パッドのシールド方
法を好適に実施したアナログ／ディジタル混在半導体集
積回路の一例を示す平面図である。FIG. 1 is a plan view showing an example of an analog / digital mixed semiconductor integrated circuit in which a method for shielding an analog signal pad according to the present invention is suitably implemented.
【図２】本発明の第１の実施形態によるアナログ信号パ
ッドのシールド方法を表す平面図である。FIG. 2 is a plan view illustrating a method for shielding an analog signal pad according to the first embodiment of the present invention.
【図３】本発明の第２の実施形態によるアナログ信号パ
ッドのシールド方法を表す平面図である。FIG. 3 is a plan view illustrating a method of shielding an analog signal pad according to a second embodiment of the present invention.
【図４】本発明の第３の実施形態によるアナログ信号パ
ッドのシールド方法を表す平面図である。FIG. 4 is a plan view illustrating a method for shielding an analog signal pad according to a third embodiment of the present invention.
【図５】本発明の第４の実施形態によるアナログ信号パ
ッドのシールド方法を表す平面図である。FIG. 5 is a plan view illustrating a method of shielding an analog signal pad according to a fourth embodiment of the present invention.
【図６】本発明の第１から第４の実施形態としてそれぞ
れ挙げたアナログ信号パッドのシールド方法を好適に実
施するアナログ／ディジタル混在半導体集積回路の断面
構造の一例を示す図である。FIG. 6 is a diagram showing an example of a cross-sectional structure of an analog / digital mixed semiconductor integrated circuit which preferably implements the analog signal pad shielding method described as the first to fourth embodiments of the present invention.
【図７】本発明の第５の実施形態によるアナログ信号パ
ッドのシールド方法を好適に実施した半導体集積回路を
示す断面図である。FIG. 7 is a sectional view showing a semiconductor integrated circuit in which a method for shielding an analog signal pad according to a fifth embodiment of the present invention is suitably performed.
【図８】本発明の第６の実施形態によるアナログ信号パ
ッドのシールド方法を好適に実施した半導体集積回路を
示す断面図である。FIG. 8 is a cross-sectional view showing a semiconductor integrated circuit in which a method of shielding an analog signal pad according to a sixth embodiment of the present invention is suitably performed.
【図９】本発明のシールド方法の種々の実施形態を適用
可能な画像処理用ＬＳＩの一例を示す平面図である。FIG. 9 is a plan view showing an example of an image processing LSI to which various embodiments of the shield method of the present invention can be applied.
【図１０】従来のアナログ／ディジタル混在ＬＳＩ上の
パッド配置の一例を示す平面図である。FIG. 10 is a plan view showing an example of a pad arrangement on a conventional analog / digital mixed LSI.
【図１１】特開平６−７７２２８号公報によるバンプの
シールド構造を示す断面図である。FIG. 11 is a cross-sectional view showing a shield structure of a bump according to Japanese Patent Application Laid-Open No. 6-77228.
１ アナログ回路とディジタル回路の混在する領域 ２ ディジタルパッド ３ アナログ信号パッド ４ ディジタル電源パッド ５ アナログ電源パッド ６ ディジタルグランドパッド ７ アナロググランドパッド ８ アナロググランド ９ ディジタルグランド １０，１１，１２，１３，１４，１５，３０ａ，３０
ｂ，３０ｃ シールド配線 １６，２０，２５ 第１Ａｌ層 １７，２１，２６ 第２Ａｌ層 １８，２２，２７ 第３Ａｌ層 １９，２３，２８ 第１スルー層 ２４，２９ 第２スルー層Reference Signs List 1 area where analog circuit and digital circuit are mixed 2 digital pad 3 analog signal pad 4 digital power pad 5 analog power pad 6 digital ground pad 7 analog ground pad 8 analog ground 9 digital ground 10, 11, 12, 13, 14, 14 and 15 , 30a, 30
b, 30c Shield wiring 16, 20, 25 First Al layer 17, 21, 26 Second Al layer 18, 22, 27 Third Al layer 19, 23, 28 First through layer 24, 29 Second through layer
Claims (23)
る領域を含む半導体集積回路におけるアナログ信号パッ
ドのシールド方法において、前記アナログ回路用のアナ
ログ信号パッドの周りを配線層で囲み、該配線層をアナ
ロググランドに接続することを特徴とするアナログ信号
パッドのシールド方法。1. A method of shielding an analog signal pad in a semiconductor integrated circuit including a region where an analog circuit and a digital circuit are mixed, wherein a wiring layer surrounds the analog signal pad for the analog circuit, and the wiring layer is connected to an analog ground. A method for shielding an analog signal pad, comprising:
る領域を含む半導体集積回路におけるアナログ信号パッ
ドのシールド方法において、前記ディジタル回路用のデ
ィジタルパッドの周りを配線層で囲み、該配線層をディ
ジタルグランドに接続することを特徴とするアナログ信
号パッドのシールド方法。2. A method for shielding an analog signal pad in a semiconductor integrated circuit including a region where an analog circuit and a digital circuit are mixed, wherein the digital pad for the digital circuit is surrounded by a wiring layer, and the wiring layer is connected to a digital ground. A method for shielding an analog signal pad, comprising connecting.
る領域を含む半導体集積回路におけるアナログ信号パッ
ドのシールド方法において、前記アナログ回路用のアナ
ログ信号パッドの周りと前記ディジタル回路用のディジ
タルパッドの周りとをそれぞれ配線層で囲み、該配線層
のうち、前記アナログ信号パッドの周りを囲んだ配線層
についてはアナロググランドへ、前記ディジタルパッド
の周りを囲んだ配線層についてはディジタルグランドへ
接続することを特徴とするアナログ信号パッドのシール
ド方法。3. A method of shielding an analog signal pad in a semiconductor integrated circuit including a region where an analog circuit and a digital circuit are mixed, wherein the area around the analog signal pad for the analog circuit and the area around the digital pad for the digital circuit are arranged. Each of the wiring layers is surrounded by a wiring layer, and among the wiring layers, a wiring layer surrounding the analog signal pad is connected to an analog ground, and a wiring layer surrounding the digital pad is connected to a digital ground. Analog signal pad shielding method.
配線層で囲むことを特徴とする請求項１又は３に記載の
アナログ信号パッドのシールド方法。4. The method for shielding an analog signal pad according to claim 1, wherein the entire area around the analog signal pad is surrounded by a wiring layer.
線層で囲むことを特徴とする請求項２又は３に記載のア
ナログ信号パッドのシールド方法。5. The method for shielding an analog signal pad according to claim 2, wherein an entire area around the digital pad is surrounded by a wiring layer.
ィジタルパッド側のみを配線層で囲むことを特徴とする
請求項３に記載のアナログ信号パッドのシールド方法。6. The method according to claim 3, wherein only the digital pad side around the analog signal pad is surrounded by a wiring layer.
ログ信号パッド側のみを配線層で囲むことを特徴とする
請求項３に記載のアナログ信号パッドのシールド方法。7. The method according to claim 3, wherein only the analog signal pad side around the digital pad is surrounded by a wiring layer.
る領域を含む半導体集積回路において、該アナログ回路
用のアナログ信号パッドと、アナロググランドに接続さ
れ該アナログ信号パッドの周りを囲むシールド配線とを
有することを特徴とした半導体集積回路。8. A semiconductor integrated circuit including an area in which an analog circuit and a digital circuit are mixed, the semiconductor integrated circuit having an analog signal pad for the analog circuit and a shield wiring connected to an analog ground and surrounding the analog signal pad. A semiconductor integrated circuit characterized by the following.
る領域を含む半導体集積回路において、該アナログ回路
用のアナログ信号パッドと、該アナログ信号パッドの隣
りに配置された前記ディジタル回路用のディジタルパッ
ドと、アナロググランドに接続され前記アナログ信号パ
ッドの周りを囲むシールド配線と、ディジタルグランド
に接続され前記ディジタル信号パッドの周りを囲む配線
とを有することを特徴とした半導体集積回路。9. A semiconductor integrated circuit including a region in which an analog circuit and a digital circuit are mixed, wherein: an analog signal pad for the analog circuit; a digital pad for the digital circuit disposed adjacent to the analog signal pad; A semiconductor integrated circuit comprising: a shield wire connected to an analog ground and surrounding the analog signal pad; and a wire connected to a digital ground and surrounding the digital signal pad.
する領域を含む半導体集積回路において、該アナログ回
路用のアナログ信号パッドと、該アナログ信号パッドの
隣りに配置された前記ディジタル回路用のディジタルパ
ッドと、アナロググランドに接続され前記アナログ信号
パッドの周りを囲むシールド配線とを有することを特徴
とした半導体集積回路。10. A semiconductor integrated circuit including an area in which an analog circuit and a digital circuit are mixed, wherein: an analog signal pad for the analog circuit; a digital pad for the digital circuit disposed adjacent to the analog signal pad; And a shield wiring connected to an analog ground and surrounding the analog signal pad.
する領域を含む半導体集積回路において、該アナログ回
路用のアナログ信号パッドと、該アナログ信号パッドの
隣りに配置された前記ディジタル回路用のディジタルパ
ッドと、ディジタルグランドに接続され前記ディジタル
パッドの周りを囲む配線とを有することを特徴とした半
導体集積回路。11. A semiconductor integrated circuit including an area in which an analog circuit and a digital circuit are mixed, wherein: an analog signal pad for the analog circuit; a digital pad for the digital circuit disposed adjacent to the analog signal pad; And a wiring connected to a digital ground and surrounding the digital pad.
ールド配線が前記アナログ信号パッドの周りを全て囲む
ことを特徴とした請求項８から１１のいずれか１項に記
載の半導体集積回路。12. The semiconductor integrated circuit according to claim 8, wherein the shield wiring connected to the analog ground entirely surrounds the analog signal pad.
ールド配線が前記ディジタルパッド側のみを囲むことを
特徴とした請求項８から１１の何れか１項に記載の半導
体集積回路。13. The semiconductor integrated circuit according to claim 8, wherein a shield wiring connected to the analog ground surrounds only the digital pad side.
配線が前記ディジタルパッドの周りを全て囲むことを特
徴とした請求項１１に記載の半導体集積回路。14. The semiconductor integrated circuit according to claim 11, wherein a wiring connected to the digital ground entirely surrounds the digital pad.
配線が前記アナログ信号パッド側のみを囲むことを特徴
とした請求項１１に記載の半導体集積回路。15. The semiconductor integrated circuit according to claim 11, wherein a wiring connected to said digital ground surrounds only said analog signal pad side.
ールド配線が前記アナログ信号パッドの周りを全て囲
み、前記ディジタルグランドに接続された配線が前記デ
ィジタルパッドの周りを全て囲むことを特徴とした請求
項９に記載の半導体集積回路。16. The semiconductor device according to claim 9, wherein the shield wiring connected to the analog ground surrounds all around the analog signal pad, and the wiring connected to the digital ground surrounds all around the digital pad. 3. The semiconductor integrated circuit according to claim 1.
ールド配線が前記アナログ信号パッドの周りを全て囲
み、前記ディジタルグランドに接続された配線が前記ア
ナログ信号パッド側のみを囲むことを特徴とした請求項
９に記載の半導体集積回路。17. The semiconductor device according to claim 9, wherein the shield wiring connected to the analog ground surrounds all around the analog signal pad, and the wiring connected to the digital ground surrounds only the analog signal pad side. 3. The semiconductor integrated circuit according to claim 1.
ールド配線が前記ディジタルパッド側のみを囲み、前記
ディジタルグランドに接続された配線が前記ディジタル
パッドの周りを全て囲むことを特徴とした請求項９に記
載の半導体集積回路。18. The method according to claim 9, wherein the shield wiring connected to the analog ground surrounds only the digital pad side, and the wiring connected to the digital ground entirely surrounds the digital pad. Semiconductor integrated circuit.
ールド配線が前記ディジタルパッド側のみを囲み、前記
ディジタルグランドに接続された配線が前記アナログ信
号パッド側のみを囲むことを特徴とした請求項９に記載
の半導体集積回路。19. The apparatus according to claim 9, wherein the shield wiring connected to the analog ground surrounds only the digital pad side, and the wiring connected to the digital ground surrounds only the analog signal pad side. Semiconductor integrated circuit.
最上配線層に設けられていることを特徴とした請求項
８，９，１０，１２，１３，１６，１７，１８または１
９のいずれか１項に記載の半導体集積回路。20. The semiconductor device according to claim 8, wherein the shield wiring is provided on an uppermost wiring layer of the semiconductor integrated circuit.
10. The semiconductor integrated circuit according to any one of 9.
と、半導体集積回路の中間配線層と、前記最上配線層と
前記中間配線層を接続するスルー層とにより設けられ、
前記パッドの周りが前記最上配線層から前記中間配線層
にわたって囲まれたことを特徴とした請求項２０に記載
の半導体集積回路。21. The shield wiring is provided by the uppermost wiring layer, an intermediate wiring layer of a semiconductor integrated circuit, and a through layer connecting the uppermost wiring layer and the intermediate wiring layer,
21. The semiconductor integrated circuit according to claim 20, wherein the periphery of the pad is surrounded from the uppermost wiring layer to the intermediate wiring layer.
と、半導体集積回路の最下配線層と、前記最上配線層と
前記最下配線層を接続するスルー層とにより設けられ、
前記パッドの周りが前記最上配線層から前記最下配線層
にわたって囲まれたことを特徴とした請求項２０に記載
の半導体集積回路。22. The shield wiring is provided by the uppermost wiring layer, a lowermost wiring layer of a semiconductor integrated circuit, and a through layer connecting the uppermost wiring layer and the lowermost wiring layer,
21. The semiconductor integrated circuit according to claim 20, wherein the periphery of the pad is surrounded from the uppermost wiring layer to the lowermost wiring layer.
する面状の配線が設けられていることを特徴とした請求
項２２に記載の半導体集積回路。23. The semiconductor integrated circuit according to claim 22, wherein a planar wiring facing the pad is provided in the lowermost wiring layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32848798A JP3221415B2 (en) | 1998-11-18 | 1998-11-18 | Analog signal pad shielding method and semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32848798A JP3221415B2 (en) | 1998-11-18 | 1998-11-18 | Analog signal pad shielding method and semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150802A true JP2000150802A (en) | 2000-05-30 |
| JP3221415B2 JP3221415B2 (en) | 2001-10-22 |
Family
ID=18210834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32848798A Expired - Fee Related JP3221415B2 (en) | 1998-11-18 | 1998-11-18 | Analog signal pad shielding method and semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3221415B2 (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002082539A2 (en) * | 2001-04-06 | 2002-10-17 | Motorola Inc | A radio frequency (rf) device and its method of manufacture |
| JP2004045091A (en) * | 2002-07-09 | 2004-02-12 | Oki Electric Ind Co Ltd | Apparatus and method for measuring capacity |
| US6841886B2 (en) | 2001-08-22 | 2005-01-11 | Nec Electronics Corporation | Layout structure for a flip chip semiconductor integrated circuit |
| EP1538672A1 (en) * | 2003-05-29 | 2005-06-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2006310540A (en) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | Semiconductor device |
| CN1311552C (en) * | 2003-09-01 | 2007-04-18 | 松下电器产业株式会社 | Semiconductor device |
| US7576382B2 (en) | 2005-02-02 | 2009-08-18 | Ricoh Company, Ltd. | Semiconductor integrated device and method of providing shield interconnection therein |
| JP2013232651A (en) * | 2008-10-03 | 2013-11-14 | Qualcomm Inc | Double broken seal ring |
| US9484857B2 (en) | 2013-11-07 | 2016-11-01 | Seiko Epson Corporation | Semiconductor circuit device, electronic device, electronic apparatus, and moving object |
| CN108770214A (en) * | 2018-07-24 | 2018-11-06 | 苏州福莱盈电子有限公司 | A kind of side electro-plating method preventing wiring board signals leakiness |
| WO2023032859A1 (en) * | 2021-08-30 | 2023-03-09 | 株式会社デンソー | Signal transmission device |
| WO2023074137A1 (en) * | 2021-10-25 | 2023-05-04 | ローム株式会社 | Transformer chip and signal transmission device |
-
1998
- 1998-11-18 JP JP32848798A patent/JP3221415B2/en not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002082539A3 (en) * | 2001-04-06 | 2003-07-31 | Motorola Inc | A radio frequency (rf) device and its method of manufacture |
| WO2002082539A2 (en) * | 2001-04-06 | 2002-10-17 | Motorola Inc | A radio frequency (rf) device and its method of manufacture |
| US6841886B2 (en) | 2001-08-22 | 2005-01-11 | Nec Electronics Corporation | Layout structure for a flip chip semiconductor integrated circuit |
| JP2004045091A (en) * | 2002-07-09 | 2004-02-12 | Oki Electric Ind Co Ltd | Apparatus and method for measuring capacity |
| EP1538672A1 (en) * | 2003-05-29 | 2005-06-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| EP1538672A4 (en) * | 2003-05-29 | 2005-10-19 | Mitsubishi Electric Corp | Semiconductor device |
| CN1311552C (en) * | 2003-09-01 | 2007-04-18 | 松下电器产业株式会社 | Semiconductor device |
| US7576382B2 (en) | 2005-02-02 | 2009-08-18 | Ricoh Company, Ltd. | Semiconductor integrated device and method of providing shield interconnection therein |
| JP2006310540A (en) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | Semiconductor device |
| JP4583233B2 (en) * | 2005-04-28 | 2010-11-17 | 三洋電機株式会社 | Semiconductor device |
| JP2013232651A (en) * | 2008-10-03 | 2013-11-14 | Qualcomm Inc | Double broken seal ring |
| US8803290B2 (en) | 2008-10-03 | 2014-08-12 | Qualcomm Incorporated | Double broken seal ring |
| JP2015222823A (en) * | 2008-10-03 | 2015-12-10 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | Double broken seal ring |
| US9484857B2 (en) | 2013-11-07 | 2016-11-01 | Seiko Epson Corporation | Semiconductor circuit device, electronic device, electronic apparatus, and moving object |
| CN108770214A (en) * | 2018-07-24 | 2018-11-06 | 苏州福莱盈电子有限公司 | A kind of side electro-plating method preventing wiring board signals leakiness |
| WO2023032859A1 (en) * | 2021-08-30 | 2023-03-09 | 株式会社デンソー | Signal transmission device |
| WO2023074137A1 (en) * | 2021-10-25 | 2023-05-04 | ローム株式会社 | Transformer chip and signal transmission device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3221415B2 (en) | 2001-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7397138B2 (en) | Semiconductor device | |
| JP3221415B2 (en) | Analog signal pad shielding method and semiconductor integrated circuit | |
| US6130484A (en) | Semiconductor device | |
| JPH1012667A (en) | Flip chip package with reduced number of package layers | |
| US20060261451A1 (en) | Semiconductor circuit | |
| KR100457366B1 (en) | Semiconductor integrated circuit device | |
| JPWO2006059547A1 (en) | Semiconductor device | |
| US20110285448A1 (en) | Semiconductor integrated circuit | |
| US6933600B2 (en) | Substrate for semiconductor package | |
| US8772915B2 (en) | Mask programmable interface selection | |
| JPH06244235A (en) | Semiconductor integrated circuit | |
| JPS59181041A (en) | Semiconductor integrated circuit device | |
| CN102124561A (en) | ESD networks for solder bump integrated circuits | |
| JP2005142281A (en) | Semiconductor integrated circuit chip and semiconductor integrated circuit | |
| US20070040284A1 (en) | Two layer substrate ball grid array design | |
| JPH06163694A (en) | Integrated circuit | |
| JP2903668B2 (en) | Semiconductor integrated circuit | |
| JP2004103751A (en) | Semiconductor device | |
| JPH0730067A (en) | Semiconductor device | |
| JPH04348048A (en) | Semiconductor device | |
| JPH05326712A (en) | Semiconductor integrated circuit device | |
| JP2012146979A (en) | Area efficient arrangement of interface device within integrated circuit | |
| JPH07153915A (en) | Semiconductor device | |
| JPH0513582A (en) | Power source wiring of semiconductor device | |
| JP2003086694A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |