JP2000150563A - ワイヤボンディング接合部の接合状態の予測方法 - Google Patents

ワイヤボンディング接合部の接合状態の予測方法

Info

Publication number
JP2000150563A
JP2000150563A JP10316259A JP31625998A JP2000150563A JP 2000150563 A JP2000150563 A JP 2000150563A JP 10316259 A JP10316259 A JP 10316259A JP 31625998 A JP31625998 A JP 31625998A JP 2000150563 A JP2000150563 A JP 2000150563A
Authority
JP
Japan
Prior art keywords
joint
bonding
wire
junction
strength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10316259A
Other languages
English (en)
Inventor
Motoyuki Kondo
基志 近藤
Yoichiro Baba
陽一郎 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP10316259A priority Critical patent/JP2000150563A/ja
Publication of JP2000150563A publication Critical patent/JP2000150563A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49431Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 実物による信頼性評価を最小限に抑え、容易
に接合部の接合状態を予測することができるワイヤボン
ディング接合部の接合状態の予測方法を得る。 【解決手段】 素子12の上面には電極蒸着膜14が形
成されている。この電極蒸着膜14にワイヤ16がボン
ディングされ、電気的に接続されている。このボンディ
ングされた接合部分の接合強度を計算により求めるため
に、まず、接合部の温度変化、接合長さl等から素子1
2とワイヤ16の最大ひずみ振幅を求める。そして、求
めた最大ひずみ振幅から最大亀裂長さαf を求め、この
最大亀裂長さαf から接合面積Wを求める。この接合面
積Wから接合強度を求めることができる。これにより、
計算によるシミュレーションで接合状態を予測すること
ができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ワイヤボンディン
グ接合部の接合状態の予測方法に係り、特に、計算によ
るシミュレーションによりワイヤボンディング接合部の
接合状態を予測するワイヤボンディング接合部の接合状
態の予測方法に関する。
【0002】
【従来の技術】従来より、スイッチングデバイスとし
て、IGBT(Insulated Gate Bip
olar Transister)、パワーMOS−F
ET、パワートランジスタ等の大電流用のパワー半導体
素子が知られている。例えば、モータを駆動源とする電
気自動車や、モータ及びエンジンを駆動源とするハイブ
リッド車において、モータの駆動装置にIGBT等のパ
ワー半導体素子を用いる場合がある。
【0003】これらのパワー半導体素子は、該パワー半
導体素子上のボンディングパッドとリード線との接続
を、例えば20μ〜30μm径の金やアルミ等のワイヤ
で熱圧着法、または超音波ボンディング法等の方法でワ
イヤボンディングして結線する。
【0004】ところで、大電流用のワイヤボンディング
して結線する部位、すなわち接合部は、その使用目的か
ら、信頼性の評価が必要である。このため、従来では、
一例として、パワーサイクルと呼ばれる信頼性評価をワ
イヤ径や接合部の面積等の接合条件を変更する毎に、実
物を用いて行っていた。このため、最適な条件を決定す
るには、時間及びコストを必要としていた。
【0005】この問題を解消するものとして、ワイヤボ
ンディングされた接合部の強度を評価する方法、例えば
接合部の圧縮・引張り試験の計測結果から接合部内の詳
細な強度分布をシミュレーションにより得る方法が提案
されている(特開平6−117993号公報参照)。こ
の技術では、引っ張り試験により得た接合強度情報と、
有限要素法等による物理シミュレーション法を用いた解
析により得たひずみの分布情報とを関連させて、接合部
の強度分布情報を算出している。
【0006】
【発明が解決しようとする課題】しかしながら、従来の
技術では、強度分布を求めるものであるため、接合条件
が変更される毎に再度解析しなければならず、時々刻々
と変化したり、接合条件により変化したりする接合状態
が定まらず、最適な接合条件を得るためには膨大な時間
及びコストを必要としていた。
【0007】本発明は上記問題を解決すべく成されたも
ので、接合部の接合状態を容易に予測することができる
ワイヤボンディング接合部の接合状態の予測方法を得る
ことが目的である。
【0008】
【課題を解決するための手段】ワイヤボンディング接合
部は、その使用によって、機械的疲労等が進行して、結
果的には継続使用が困難となる(所謂寿命)状態へ到達
することがある。接合部の寿命は、通電作用による電気
的な寿命であり、耐久寿命となる。また、接合部の耐久
寿命は、接合条件と関係を有し、特に仕様から特定され
る場合がある。この耐久寿命は、接合状態により決定す
ることができる。従って、接合部の設計仕様等の条件を
許容する接合状態を予測できれば、接合部の耐久寿命を
予測することができ、最適な接合条件の導出も容易とな
る。
【0009】そこで、請求項1に記載の発明のワイヤボ
ンディング接合部の接合状態の予測方法は、ワイヤボン
ディングされた接合部に関する予め定めた初期値を与え
て、通電により生じる平衡状態での接合部温度に関係す
る接合部ひずみに基づいて、前記接合部温度における接
合部面積を求め、前記求めた接合部面積に基づいて接合
部強度を求め、前記接合部温度と前記接合部強度との対
応関係を求め、前記対応関係に基づいて接合状態を予測
することを特徴としている。
【0010】請求項2に記載の発明は、請求項1に記載
のワイヤボンディング接合部の接合状態の予測方法にお
いて、前記初期値を変更して前記接合部強度を繰り返し
求めることを特徴としている。
【0011】請求項3に記載の発明は、請求項2に記載
のワイヤボンディング接合部の接合状態の予測方法にお
いて、前記接合部面積は、前記接合部ひずみに基づいて
前記接合部の亀裂長さを求め、該求めた亀裂長さに基づ
いて求めることを特徴としている。
【0012】請求項1記載のワイヤボンディング接合部
の接合状態の予測方法では、接合部に関する予め定めた
初期値を与える。接合部は、ワイヤと半導体素子とを所
謂ワイヤボンディングにより接合した部分であり、通電
させる電力量や初期の温度、接合面積、接合長さ等の初
期値により定めることができる。この初期値を与えるこ
とにより、通電により生じる平衡状態での接合部温度を
求めることができ、この接合部温度に基づいて接合部ひ
ずみを求めることができる。
【0013】また、求めた接合部ひずみにより接合部面
積を求める。すなわち、接合部は、その温度変化と接合
部ひずみとが関係している。そして、接合部ひずみは接
合部の亀裂に関係することから、その亀裂により接合部
の面積を求めることができる。これにより、接合部温度
から接合部強度が求まる。
【0014】接合部面積は接合部強度に対応するので、
接合部面積から接合部強度を求め、接合部温度と接合部
強度との対応関係が求まる。接合状態は、ある接合部温
度に対する接合強度ということができるので、前記対応
関係から接合状態を予測することができる。例えば、接
合部強度が略零であるときは接合部としての機能を有し
ないので、ワイヤと半導体素子とは分離された状態とな
り、この状態では使用できない。
【0015】しかし、接合部強度が略零にならなくて
も、予め実験的に求めた所定値、例えば安定的に作動を
可能とする許容値の最低値よりも低い場合には、接合部
としての機能を有しないものと等価となる。これによ
り、接合状態から接合部の耐久寿命を予測することがで
きる。すなわち、耐久寿命は接合部強度が略零の場合
や、安定的に作動を可能とする許容値の最低値近傍の値
となる。この値となる接合部温度及び接合部強度を耐久
寿命と予測することができる。これにより、ワイヤ径や
接合面積等の接合条件を容易に決定することができる。
このように、計算により接合状態を予測することで耐久
寿命を予測することができるので、接合部の信頼性の評
価にかける時間及びコストを大幅に削減することができ
る。
【0016】ここで、一般的に用いられている信頼性評
価として、所謂パワーサイクル試験がある。これは任意
の電力を周期的に供給し、そのサイクル数に応じて接合
部強度を測定するものである。このパワーサイクル試験
では電力を供給することにより温度変化を伴う。従っ
て、パワーサイクル試験による温度変化で接合状態を予
測できる。このようにパワーサイクル試験では、任意の
電力を周期的に供給することが必要である。
【0017】そこで、請求項2にも記載したように、前
記初期値を変更して前記接合部強度を繰り返し求める。
初期値は上述したように、通電させる電力量や初期の温
度、接合面積、接合長さ等である。この通電させる電力
量、すなわち、サイクル数の初期値を変更することによ
り、パワーサイクル試験により電力を周期的に供給する
ことを模擬的に行うことができる。そして、初期値を変
更するごとに接合面積を繰り返し求めることで、通電さ
せる電力量の変化、すなわち、温度変化に応じた接合部
強度を求めることができる。なお、接合部強度を繰り返
し求める際、接合部強度が零になるまで求めても良い
し、安定的に作動を可能とする許容値の最低値になるま
で求めても良い。
【0018】このように、接合部強度を繰り返し求める
ことにより、接合部温度と接合部強度との詳細な対応関
係を求めることができるので、この対応関係から特性曲
線を求めることができ、精度よく接合状態を予測するこ
とができる。
【0019】ここで、接合面積は接合部の亀裂に関係す
ることから、請求項3にも記載したように、前記接合部
面積は、前記接合部ひずみに基づいて前記接合部の亀裂
長さを求め、該求めた亀裂長さに基づいて求める。この
ため、初期値を変化させて接合部強度を繰り返し求める
ことにより、温度変化に応じた接合部の接合部ひずみ及
び亀裂長さを求めることができる。
【0020】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態の一例を詳細に説明する。
【0021】まず、本発明者は、半導体素子とワイヤと
を接合した接合部における破断寿命について、熱疲労の
観点からそのメカニズムを解析し、接合部の耐久寿命に
対する関係を見出した。以下に詳細を説明する。
【0022】熱疲労は、接合部の温度変化による熱ひず
みによって進行する。パワーサイクル試験における接合
部の温度は半導体素子の発熱ばかりでなく、電流が流れ
ることによるワイヤの自己発熱の影響を受けることが考
えられる。そこで、電流が温度上昇に寄与する度合い、
破断寿命に寄与する度合いに対する関係を以下のように
して求めた。
【0023】熱疲労寿命の経験式であるManson−
Coffinの式では、寿命Nf(サイクル数)は次の
(1)式で示される。
【0024】 Nf=C・Δεp -n・ln{(Aαf +B)/(Aα0 +B)} ・・・ (1) ただし、 α0 :初期亀裂長さ(m) αf :最大亀裂長さ(m) Δεp :最大ひずみ振幅 A、B、C、n:材料依存定数 この(1)式は、最大ひずみ振幅Δεp と最大亀裂長さ
αf とが寿命に影響することを示している。このうち、
最大ひずみ振幅Δεp は以下のようにして導かれる。例
えば、図1に示すように、線膨張係数の異なる部材50
と部材52とが接合されており、それぞれの線膨張係数
をα1 、α2 、接合部の温度が変化した場合の最高温度
をTH 、最低温度をTL とすると、部材50の伸び
1 、部材52の伸びx2 は次の(2)式、(3)式で
それぞれ表される。
【0025】 x1 =α1 ・l・(TH −TL )・・・(2) x2 =α2 ・l・(TH −TL )・・・(3) (2)、(3)式より、 Δx=x2 −x1 =(α2 −α1 )・l・(TH −TL ) =Δα・l・ΔT・・・(4) (4)式より、最大ひずみ振幅Δεp は次の(5)式で
表される。
【0026】
【数1】 ただし、 Δα:部材50と部材52の線膨張係数差(/°C) ΔT:低高温度差(°C) l:接合中心(拘束点)からの距離(接合長さ)(m) h:変形範囲(m) ここで、Δαやhは材料の構成で予め決まる値であり、
lは接合状況で決まる値である。ΔTは接合部の温度変
化であり、素子の温度とワイヤに流れる電流による発熱
で決まる。このように、最大ひずみ振幅Δεp は、接合
部の温度変化ΔTにより線膨張率が異なる部材間に発生
するひずみとして表される。
【0027】また、接合部温度は、図2に示すような素
子12にワイヤボンディングしたワイヤ16の接合部の
熱収支の関係式(後述)から求めることができる。図2
に示すように、素子12は、一例としてシリコン(S
i)等の半導体素子で構成され、その上面には電極蒸着
膜14が形成されている。この電極蒸着膜14に一例と
してアルミ(Al)で構成されるワイヤ16の一端がボ
ンディングされている。また、ワイヤ16の他端は、リ
ード線18にボンディングされている。このワイヤ16
の接合部の熱収支の関係は、次の(6)式で表される。
【0028】
【数2】 ただし、 If:供給電流(A) σ:アルミ電気伝導度(/Ω・m) λ:アルミ熱伝導率(W/m・°C) ρ:アルミ密度(g/m3 ) c:アルミ熱容量(J/°C・g) 2l:接合長さ(m) W:接合面積(m2 ) W0 :初期接合面積(m2 ) D:ワイヤ断面積(m2 ) h0 :素子電極蒸着膜厚(m) L:ワイヤ全長(m) tf :通電時間(s) Th :接合部温度(°C) Tsi:素子温度(°C) T0 :雰囲気温度(°C) d:接合部高さ(m) (6)式では、左辺はワイヤ16に流れる電流による発
熱量を示しており、右辺の第1項は、ワイヤ16の接合
端側から素子12側への伝熱量を示しており、右辺の第
2項はワイヤ16の図示しない他端への伝熱量を示して
いる。なお、ワイヤ16から周辺雰囲気への伝熱量は、
ワイヤ16の各端部における伝熱量と比較して十分小さ
いと考えられるので無視している。なお、図2中のH
は、電極蒸着膜厚の表面からクラック(亀裂)までの高
さ(m)を示している。
【0029】また、(6)式から通電により生じる平衡
状態、すなわち、tf →∞での接合部温度Th を導く
と、次の(7)式のようになる。
【0030】
【数3】 上記の(1)、(5)、(7)式から、接合部温度と、
熱疲労寿命との関係を導くことができる。
【0031】次に、上記の関係を用いて電流の影響をシ
ミュレートする本実施の形態のシミュレート装置を説明
する。
【0032】図3にはシミュレート装置70が示されて
いる。シミュレート装置70は、各々バス72によって
コマンドやデータ授受が可能なように接続されているC
PU74、RAM76、ROM78、及び入出力ポート
(I/O)80からなるマイクロコンピュータ82を備
えている。なお、ROM78には後述する制御プログラ
ムが記憶されている。入出力ポート80にはモニタ84
及びキーボードやマウス等で構成される入力装置86が
接続されている。
【0033】次にワイヤボンディング接合部の耐久寿命
の予測方法について説明する。まず、接合面積W、供給
電流If、接合長さl及び変形範囲hが既に知られてい
る図1に示す如くワイヤボンディングされたテストピー
スで、所定周期(例えば100msecごと)で電流を
流し、所定サイクル数(本実施の形態では6000サイ
クルとする)行い、接合強度の測定を行う(パワーサイ
クル試験)。なお、例えば1サイクルごとに接合部の温
度も測定する。
【0034】接合強度の測定は、図4に示すような変形
しにくい棒状または板状の部材32を用いて行う。ま
ず、部材32の長手方向がワイヤ16と素子12との接
合面に対して略垂直の状態で、かつ部材32の先端部と
素子12との間隔が10μmとなるようにして図中矢印
方向へ移動させてワイヤ16と当接させ、ワイヤ16へ
所定の圧力を加える。そして、部材32に接続された図
示しないセンサ等によって抵抗力(単位:N(ニュート
ン))を測定する。この測定した抵抗力がすなわち接合
強度となる。
【0035】なお、パワーサイクル試験は、一例として
素子12の素子温度Tsiが100°C、雰囲気温度T0
が25°Cを維持するようにして試験を行う。そして、
接合部の温度変化、すなわち、接合部の最高温度と最低
温度との差や、接合部の最大亀裂長さを測定する。
【0036】次に、測定した接合部の最高温度と最低温
度との差、すなわち低高温度差ΔT、線膨張係数差Δ
α、既知の接合長さl及び変形範囲hを(5)式に代入
して最大ひずみ振幅Δεp を求める。なお、線膨張係数
差Δαは、予め定められた素子12の材料であるシリコ
ンの線膨張係数α2 とワイヤ16の材料であるアルミの
線膨張係数α1 との差である。そして、求めた最大ひず
み振幅Δεp 、測定した最大亀裂長さαf 、初期亀裂長
さα0 及びサイクル数Nf(ここでは6000)を
(1)式に代入し、この(1)式が成立するような材料
依存定数A、B、C、nを求める。そして、この求めた
材料依存定数A、B、C、nを、入力装置86により入
力する。入力された材料依存定数A、B、C、nはRA
M76へ記憶される。
【0037】次に、CPU74において実行される制御
プログラムを図5に示すフローチャートに従って説明す
る。
【0038】図5に示すステップ100では、ROM7
8に記憶された初期値を読み出して各パラメータに設定
する。例えば、接合部面積Wを初期接合面積W0 、接合
長さlを初期接合長さl0 、サイクル数Nfを100
0、供給電流Ifを10、低高温度差ΔTを100と設
定する。なお、初期値は入力装置86により入力するよ
うにしてもよい。
【0039】次のステップ102では、式(7)により
接合部温度Th を求め、サイクル数Nfと対応付けてR
AM76に記憶する。ここで、素子温度Tsi及び雰囲気
温度T0 は、パワーサイクル試験を行ったときの条件で
ある100°C及び25°Cをそれぞれ代入する。
【0040】次に、ステップ102において、式(5)
により最大ひずみ振幅Δεp を求め、次のステップ10
6で(1)式により最大亀裂長さαf を求める。ここ
で、材料依存定数A、B、C、nは、RAM76に記憶
されたパワーサイクル試験の結果から求めた値であり、
この値を(1)式へ代入して最大亀裂長さαf を求め
る。
【0041】次に、ステップ108で、ステップ106
で求めた最大亀裂長さαf が接合長さlよりも小さいか
否かを比較し、最大亀裂長さαf が接合長さlよりも大
きい場合はステップ108で否定されてステップ116
へ進む。最大亀裂長さαf が接合長さl以下だった場合
にはステップ108で肯定され、ステップ110へ進
む。
【0042】ステップ110では、最大亀裂長さαf
パラメータとする所定の関数fw ()及びfl ()から
接合面積W及び接合長さlをそれぞれ求め、求めた接合
面積W、接合長さlをサイクル数と対応付けてRAM7
6へ記憶させる。
【0043】接合面積Wを求める関数fw ()は以下の
ように設定する。例えば、図6に示すように、接合部5
4が正方形であり、接合部の外側から同じ長さで亀裂5
6が入ったとして、接合部を図中点線で示す円58であ
ると仮定する。この場合、円58の半径lはl0 −αf
で表される。これにより、関数fw ()は円58の面積
を求める式、すなわち、π・(l0 −αf 2 とする。
また、接合長さlは円58の半径lと仮定し、関数fl
()は、l0 −αf とする。
【0044】次のステップ112では、ステップ110
で求めた接合面積Wにアルミ破断強度係数τを乗じて接
合強度S(N:ニュートン)を求め、サイクル数Nfと
対応付けてRAM76へ記憶させる。次のステップ11
4では、サイクル数Nfを1000インクリメントし、
低高温度差ΔTをΔTh (ステップ102で求めた接合
部温度Th とΔTとの差)に設定する。そして、ステッ
プ102へ戻ってステップ108で否定されるまで、す
なわち、最大亀裂長さαf が接合長さlよりも大きくな
るまで上記と同様の処理を繰り返す。このようにして供
給電流Ifを10Aとした場合の1000サイクルごと
の接合部強度S、接合部温度Th を求めることができ
る。
【0045】ステップ108で否定されると、ステップ
116で、ステップ112でRAM76に記憶された1
000サイクルごとの接合強度S及びサイクル数Nfか
ら図7の実線で示すようなサイクル数Nf−接合強度S
の特性曲線を最小二乗法等の近似や補間を用いて求め
る。同じように、RAM76に記憶された1000サイ
クルごとの接合部温度Th 及びサイクル数Nfから図8
の実線で示すようなサイクル数Nf−接合部温度Th
特性曲線を最小二乗法等の近似や補間を用いて求める。
【0046】また、供給電流Ifを0として上記と同様
の処理を行うことにより、図7の点線で示すようなサイ
クル数Nf−接合強度Sの特性曲線が、図8の点線で示
すようなサイクル数Nf−接合部温度Th の特性曲線が
それぞれ求まる。このように、供給電流Ifの値を変更
して上記の処理を行うことより容易に供給電流に応じた
接合部強度S、接合部温度Th の特性曲線を求めること
ができる。なお、求めた特性曲線をモニタ84に表示さ
せるようにしてもよい。
【0047】図7に示す如く、電流を流す場合と流さな
い場合とで接合部強度Sに大きな差が確認され、この差
はサイクル数Nfの増加に伴って増加する。これは、接
合面積Wが小さくなり、式(7)におけるIf2 /Wの
影響が大きくなるので接合部温度Th が図8に示す如く
上昇し、これによりクラック(亀裂)の進行が加速する
ためである。これは、接合部に流れる電流による接合部
の温度上昇が接合部強度に大きく影響していることを示
している。
【0048】このようにしてシミュレーションにより得
られた結果から、サイクル数に対する接合強度やサイク
ル数に対する接合部温度、すなわち接合状態を予測する
ことができる。これにより、耐久寿命を予測することが
できる。例えば、接合部強度Sが略零の場合や、安定的
に作動を可能とする許容値の最低値近傍の値を耐久寿命
とした場合、この値となる接合部強度S、接合部温度T
h 及びサイクル数Nfを耐久寿命と予測することができ
る。
【0049】そして、製品に必要な供給電流Ifの特性
曲線から予測した耐久寿命に対応する接合長さl及び接
合面積Wを求める。上述したように、接合長さl及び接
合面積Wは、接合部強度S,接合部温度Th とともにサ
イクル数Nfと対応付けてRAM76に記憶されている
ので、耐久寿命、すなわち、接合部強度S、接合部温度
h 及びサイクル数Nfのいずれか1つを決めれば、こ
れに対応する接合長さl及び接合面積Wが一義的に求ま
る。そして、この接合長さl及び接合面積Wが求まれ
ば、使用するワイヤのワイヤ径やワイヤ全長、素子電極
蒸着厚膜等の接合条件を容易に決定することができる。
【0050】ところで、本発明者は、上記のシミュレー
ション結果を確認するため、以下に示すような確認実験
を行った。確認実験には、図9に示すようなテストピー
ス20を用いて行った。テストピース20は、素子22
上にワイヤ24及び26の一端がそれぞれボンディング
されている。なお、ワイヤ24の他端は図示しないリー
ド線にボンディングされているが、ワイヤ26の他端は
切断されている。すなわち、図中点線28で示す領域に
ボンディングされているワイヤ24には電流が流れる
が、図中点線30で示す領域にボンディングされている
ワイヤ26には電流が流れないようになっている。
【0051】確認実験は以下のようにして行った。ま
ず、テストピース20のワイヤボンディングされた接合
部の接合強度の測定を行う。接合強度の測定は、上述し
たように、図4に示すような構成でワイヤ24及び26
についてそれぞれ抵抗力、すなわち接合強度を測定し
た。
【0052】次に、ワイヤ24へ所定周期(例えば10
0msec)で10Aの電流を流し、これを18000
サイクル行った。なお、6000サイクル、12000
サイクル及び18000サイクル行った後に、上述した
抵抗力の測定を行った。これにより図10に示すような
結果が得られた。図10において実線は電流を10A流
した場合、すなわち、ワイヤ24の接合部におけるサイ
クル数−接合強度特性を示しており、点線は電流が流れ
ない場合、すなわち、ワイヤ26の接合部におけるサイ
クル数−接合強度特性を示している。ここで、シミュレ
ーションの結果である図7と比較してみると、ほぼシミ
ュレーションと同様の結果となっており、上記のパワー
サイクル試験により、ワイヤボンディング接合部の接合
強度は、電流による温度上昇が大きく影響することがわ
かった。
【0053】このように、ワイヤボンディング接合部の
耐久寿命をシミュレーションにより容易に予測すること
ができるので、製品に使用するワイヤの条件や接合条件
等を容易に決定することができ、接合部の信頼性評価に
かける手間及びコストを大幅に削減することができる。
【0054】なお、本実施の形態では、最大亀裂長さα
f が接合長さlよりも大きくなった時点でシミュレーシ
ョンを止めるようにしたが、予め必要な接合強度を定め
ておき、求めた接合強度が予め定めた接合強度よりも小
さくなった時点でシミュレーションを止めるようにして
もよい。また、接合強度に限らず、予め設定したサイク
ル数や接合部温度に基づいてシミュレーションを止める
ようにしてもよい。
【0055】
【発明の効果】以上説明したように請求項1に記載した
発明によれば、予め定めた初期値を与えて、接合部温度
と接合部強度との対応関係を求めて、該対応関係に基づ
いて接合状態を予測するので、接合部の信頼性評価にか
ける時間及びコストを大幅に削減することができる、と
いう効果を有する。
【0056】請求項2に記載した発明によれば、初期値
を変更して接合部強度を繰り返し求めるので、接合部温
度と接合部強度との詳細な対応関係を求めることがで
き、前記対応関係から精度よく接合状態を予測すること
ができる、という効果を有する。
【0057】請求項3に記載した発明によれば、初期値
を変化させて接合部強度を繰り返し求める過程におい
て、接合部ひずみに基づいて接合部の亀裂長さを求め、
該求めた亀裂長さに基づいて接合部面積を求めるので、
温度変化に応じた接合部の接合部ひずみ及び亀裂長さを
求めることができる。
【図面の簡単な説明】
【図1】最大ひずみ振幅を説明するための図である。
【図2】本発明の実施の形態に係るワイヤボンディング
された素子を示す図である。
【図3】シミュレート装置の概略構成を示すブロック図
である。
【図4】抵抗力の測定を説明するための図である。
【図5】接合強度の計算によるシミュレーションの流れ
を示すフローチャートである。
【図6】接合部面積を説明するための図である。
【図7】シミュレーションの結果によるサイクル数と接
合強度との関係を示す線図である。
【図8】シミュレーションの結果によるサイクル数と接
合部温度との関係を示す線図である。
【図9】テストピースの概略を示す斜視図である。
【図10】確認実験の結果を示す線図である。
【符号の説明】
12 素子 14 電極蒸着膜 16 ワイヤ 18 リード線 70 シミュレート装置

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 ワイヤボンディングされた接合部に関す
    る予め定めた初期値を与えて、通電により生じる平衡状
    態での接合部温度に関係する接合部ひずみに基づいて、
    前記接合部温度における接合部面積を求め、 前記接合部面積に基づいて接合部強度を求め、 前記接合部温度と前記接合部強度との対応関係を求め、 前記対応関係に基づいて接合状態を予測することを特徴
    とするワイヤボンディング接合部の接合状態の予測方
    法。
  2. 【請求項2】 前記初期値を変更して前記接合部強度を
    繰り返し求めることを特徴とする請求項1に記載のワイ
    ヤボンディング接合部の接合状態の予測方法。
  3. 【請求項3】 前記接合部面積は、前記接合部ひずみに
    基づいて前記接合部の亀裂長さを求め、該求めた亀裂長
    さに基づいて求めることを特徴とする請求項2に記載の
    ワイヤボンディング接合部の接合状態の予測方法。
JP10316259A 1998-11-06 1998-11-06 ワイヤボンディング接合部の接合状態の予測方法 Pending JP2000150563A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10316259A JP2000150563A (ja) 1998-11-06 1998-11-06 ワイヤボンディング接合部の接合状態の予測方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10316259A JP2000150563A (ja) 1998-11-06 1998-11-06 ワイヤボンディング接合部の接合状態の予測方法

Publications (1)

Publication Number Publication Date
JP2000150563A true JP2000150563A (ja) 2000-05-30

Family

ID=18075117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10316259A Pending JP2000150563A (ja) 1998-11-06 1998-11-06 ワイヤボンディング接合部の接合状態の予測方法

Country Status (1)

Country Link
JP (1) JP2000150563A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108960A (ja) * 2006-10-26 2008-05-08 Nippon Avionics Co Ltd 超音波接合強度の予測方法
KR100931839B1 (ko) * 2008-01-14 2009-12-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 와이어 디자인 방법
JP2011171529A (ja) * 2010-02-19 2011-09-01 Nippon Steel Corp 電力用半導体素子
US8714015B2 (en) 2009-03-31 2014-05-06 Toyota Jidosha Kabushiki Kaisha Joint quality inspection and joint quality inspection method
CN116859206A (zh) * 2023-09-04 2023-10-10 湖南大学 一种功率模块中键合界面最小剩余长度预测方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108960A (ja) * 2006-10-26 2008-05-08 Nippon Avionics Co Ltd 超音波接合強度の予測方法
KR100931839B1 (ko) * 2008-01-14 2009-12-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 와이어 디자인 방법
US8714015B2 (en) 2009-03-31 2014-05-06 Toyota Jidosha Kabushiki Kaisha Joint quality inspection and joint quality inspection method
JP2011171529A (ja) * 2010-02-19 2011-09-01 Nippon Steel Corp 電力用半導体素子
CN116859206A (zh) * 2023-09-04 2023-10-10 湖南大学 一种功率模块中键合界面最小剩余长度预测方法
CN116859206B (zh) * 2023-09-04 2024-01-30 湖南大学 一种功率模块中键合界面最小剩余长度预测方法

Similar Documents

Publication Publication Date Title
Pedersen et al. Dynamic modeling method of electro-thermo-mechanical degradation in IGBT modules
JP2006503307A5 (ja)
Mirone et al. Material characterization and warpage modeling for power devices active metal brazed substrates
Zhang et al. Thermal fatigue analysis of gold wire bonding solder joints in MEMS pressure sensors by thermal cycling tests
JP2000150563A (ja) ワイヤボンディング接合部の接合状態の予測方法
JP6854480B2 (ja) 試験方法、試験サンプル、試験システム、評価方法、評価システム、及び評価プログラム
JP5136107B2 (ja) 接合良否検査方法および接合良否検査装置
JP4766613B2 (ja) 金属表面の接合性・接続性評価方法および評価装置
KR20150019936A (ko) 표면실잘용 솔더 접합부의 피로수명 예측 방법
Benabou et al. Continuum damage approach for fatigue life prediction of viscoplastic solder joints
Grams et al. A geometry-independent lifetime modelling method for aluminum heavy wire bond joints
JP4728852B2 (ja) 接合評価方法及びその装置
JP4669424B2 (ja) 接合評価方法及びその装置
Moser et al. A measurement structure for in-situ electrical monitoring of cyclic delamination
Meyyappan et al. Wire flexure fatigue model for asymmetric bond height
Hager Lifetime estimation of aluminium wire bonds based on computational plasticity
JP2002174577A (ja) 熱衝撃試験装置および熱衝撃試験方法
JP2001021512A (ja) 熱伝導率測定装置
Mayer et al. Measuring stress next to Au ball bond during high temperature aging
JP4068549B2 (ja) き裂進展特性評価方法およびシステム
JPH07146273A (ja) 温湿度センサ
Dagdelen Failure analysis of thick wire bonds
JP2007273580A (ja) 半導体デバイス評価装置及び評価方法
JPH06342027A (ja) 配線の評価方法及び評価装置
Mayer et al. Ultrasonic friction power in microelectronic wire bonding