JP2000138653A - 1次元タイムスロットデ―タのcdma送信のための2次元インタ―リ―ブプロセス - Google Patents

1次元タイムスロットデ―タのcdma送信のための2次元インタ―リ―ブプロセス

Info

Publication number
JP2000138653A
JP2000138653A JP11259578A JP25957899A JP2000138653A JP 2000138653 A JP2000138653 A JP 2000138653A JP 11259578 A JP11259578 A JP 11259578A JP 25957899 A JP25957899 A JP 25957899A JP 2000138653 A JP2000138653 A JP 2000138653A
Authority
JP
Japan
Prior art keywords
symbol
symbols
ram
address
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11259578A
Other languages
English (en)
Inventor
Selim Shlomo Rakib
シュロモ ラキブ セリム
Zvi Bernstein
バーンスタイン スビ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arris Technology Inc
Original Assignee
Terayon Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Terayon Communication Systems Inc filed Critical Terayon Communication Systems Inc
Publication of JP2000138653A publication Critical patent/JP2000138653A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/275Interleaver wherein the permutation pattern is obtained using a congruential operation of the type y=ax+b modulo c
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276Interleaving address generation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789Interleaver providing variable interleaving, e.g. variable block sizes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H04L1/0003Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • H04L1/0043Realisations of complexity reduction techniques, e.g. use of look-up tables
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 符号領域多重化通信において、バースト雑音
や符号間干渉に強い通信方法を提供する。 【解決手段】 第1は、RAMの中での記憶のためのi
とjの値を、TDMAのストリームにおけるシンボルイ
ンデックス、利用される符号の数、バースト雑音によっ
て悪影響を受け得るアレーの中での列の数、つまり、シ
ンボル時間を表わす列空間のデザインパラメータ、そし
てアレーの中での列の計算された総数の関数として計算
する。結果として、任意の列の中の2つのシンボルのイ
ンデックス、または列空間の列の間の2つのシンボルの
インデックスがデザインパラメータの縦の距離よりも互
いに近い事がない1つのアレーができる。もう1つの方
法は、結果として生じる如何なるエラーも冗長ECCビ
ットの検出と補正の範囲内であるように、バースト雑音
および符号間の干渉双方の影響を拡散するために、行空
間に加えて列空間との双方でインターリーブする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は一般のデジタルデー
タ通信の分野に適応することができる。特に、時間領域
多重化されたシステムのタイムスロットからのデータの
CDMA多重化された送信を行うのに有用である。
【0002】
【従来の技術および発明が解決しようとする課題】ケー
ブルテレビ業界では、HFC上でのアナログ画像信号一
方通行の送信に加えて、同じHFCメディア上でデジタ
ルデータを双方向的に通信できるシステムに向けて変化
してきている。これはケーブル加入者への高速インター
ネット接続と電話サービスの提供のために有用である。
これらのデジタルサービスはケーブルモデムによって提
供される。ケーブルモデム間の互換性のために生まれつ
つある2つの緊密に関連した標準は、多数の加入者にメ
ディアへの多重の同時接続を提供するための、時間領域
多重化を利用する802.14標準とMCNS標準であ
る。本発明の譲受人は、現時点で一般に利用可能で、多
数の加入者にHFCメディアへの同時多重接続を提供す
るための同期符号領域多重接続(SCDMA)を利用す
るケーブルモデムを開発した。
【0003】テレビ放送システムを介してのデジタルマ
ルチサービス伝送に使う標準で確固たるものになりつつ
あるものはMCNSである。この標準においては、MA
Cレーヤのデータフレームは64−QAMまたは256
−QAM変調されたMPEGパケットへと分解され、F
EC符号化の後で連続的なストリームとしてダウンスト
リームに送られる。FEC符号化は、MPEGパケット
を分解し、MPEGパケットの境界とは何の関係も無い
ブロックの境界を持つリード−ソロモン(Reed−S
olomom)ブロックへと符号化し;結果として得ら
れる7ビットのシンボルをインターリーバーで混合し、
時間上で元々繋がっていたシンボルをもはや繋がってい
ないようにし;インターリーバーの出力を受けるランダ
マイザで、シンボルを擬似乱数化した順序に撹乱し;そ
して、トレリスエンコーダで冗長ビットを幾つか加え
る;という4レーヤのプロセスを含んでいる。ダウンス
トリームのデータには、マスターチップクロックを運び
フレームの境界を示すバーカー符号をCUが送る事ので
きるギャップは存在しない。MPEGパケットフレーム
に関連したダウンストリームのフレーム境界はないが、
64−QAMでは1つ1つのR−Sブロックが7ビット
のシンボルを128個含み、60個のR−Sブロックの
終端にある42ビットのFEC syncトレーラーが
FECフレームの境界を定める。このトレーラーの始め
の4つのシンボルには28ビットの特有なsyncパタ
ーンがある。残る14のビットはインターリーバーの制
御に使用される。トレーラーはR−Sエンコーダが挿入
し、FECフレーム境界を探すためにR−Sデコーダが
検出する。MPEGパケットがプロセスされるFECレ
ーヤとトランスポートレーヤの間をカップルする同期化
は存在しない。
【0004】802.14標準はTDMA方式のミニス
ロットを使いデータをアップストリームとダウンストリ
ームに送信する。MCNS標準は、802.14標準と
同じくミニスロットとTDMA方式を使う。
【0005】本発明の譲受人は、ヘッドエンドの中央局
(CU)そして加入者のサイト(遠隔局つまりRU)で
の802.14およびMCNSに準拠したメディア接続
制御(MAC)用ソフトウエアのレーヤのTDMA方式
に基づいたミニスロットと合致する、新世代のケーブル
モデムを開発する努力を行っている。これらのケーブル
モデムもメディアを介しての送信のためのSCDMA技
術を使い、ミニスロットにあるシンボルを2次元符号−
時間マトリックスにおける様々な拡散符号とフレームへ
とマップするのである。
【0006】この発明の譲受人に譲渡された、「アパレ
イタス アンド メソッド フォーシンクロナイジング
アン エスシーディーエムエイ アップストリーム
オア エニー アザー タイプ アップストリーム ツ
ー アン エムシーエヌエス ダウンストリーム オア
エニー アザー タイプ ダウンストリーム ウイズ
ア ディファレント クロック レイト ザン ザ
アップストリーム(APPARATUS AND ME
THOD FOR SYNCHRONIZING AN
SCDMA UPSTREAM OR ANY OT
HER TYPE UPSTREAM TO AN M
CNS DOWNSTREAM ORANY OTHE
R TYPE DOWNSTREAM WITH A
DIFFERENT CLOCK RATE THAN
THE UPSTREAM)」という名称の、5/6
/98に出願された、出願番号09/074,036の
同時係属出願は、SCDMAをMCNSまたは802.
14のミニスロットの環境に適用する事に関する問題点
の幾つかに対する解決策を記述している。出願番号09
/074,036の特許出願の内容全てが、ここに引用
文献として取り入れられている。
【0007】このような2次元マトリックスに割り当て
られたミニスロットからのシンボルの送信に使う事に関
しての問題の1つは、バースト干渉である。例えば、ア
ップストリームかダウンストリームに送信される1つの
ミニスロットの8個のシンボルが、短い時間の間に時間
上で繋がって送信されるように、インターリーブする事
なくマトリックスの中に入れられるとする。この状況で
は、もし短い干渉のバーストの継続時間が長すぎてこの
ミニスロットの8個のシンボルの大部分が無効になって
しまうとすると、データ損失がペイロードデータに加え
られたECCビットのエラー検出訂正能力を超えてしま
う事が有り得るので、結果としてペイロードデータを失
ってしまう。同様に、SCDMA送信機でのシステムの
タイミングが完璧でないために、もし異なるRUから送
信される同じフレーム番号のデータが、時間上において
確実にそろってCUに到着しないと(1つ1つのRUに
とっての道のりの距離が異なるにも関わらず、全てのR
Uが送信するフレーム全てのフレーム境界がCUで時間
的に重なっている)、隣り合う直交周期的符号の異なる
符号上で送信されるデータの間で干渉が起こる。もしこ
の干渉が大きいと、ペイロードデータが無効になり、E
CCビットのエラー検出訂正能力を超してしまうのであ
る。
【0008】従って、バースト雑音や符号間干渉を防ぐ
ために、同じミニスロットからのシンボルがお互いに時
間的に近接して送信されないように、または周期的符号
のシーケンスにおいて近すぎる符号上で送信されないよ
うに、時間と符号の次元双方においてミニスロットから
のシンボルをインターリーブする方法及び装置に対する
必要性が生じてきている。
【0009】
【課題を解決するための手段】本発明の教示する事は、
符号領域多重化されたシステムにおいて送信されるシー
ケンスに沿ったシンボルの1次元のアレーを、1つの軸
が符号次元に沿いもう一方の軸が時間次元に沿った、イ
ンターリーブされた2次元のアレーにインターリーブす
る事のできるインターリーバーの類を考察するものであ
る。インターリーブする方法の一番めの方法では、シン
ボルをRAMに記憶するか読み取るためのRAMアドレ
スを生成する事に使用するiインデックスとjインデッ
クスとを計算するものである。インデックスiは、記憶
し読み取るシンボルのインデックスと、割り当てられた
符号の数、つまりマトリックスにおける行の数の関数と
して計算され、インデックスjは、バースト雑音によっ
た影響を受け得る順番になった列の数の整数のものに等
しいデザインファクターCol_Spaceの関数とし
て計算される。結果として得られるiインデックスとj
インデックスは、連続して隣り合うある数の列のうちの
任意の列からの対になっている2つのシンボルが、デザ
インパラメータである縦の距離dよりも少ない個数のイ
ンデックス、つまりシンボル送信時間よりも時間的に近
くならないように、順番に受け取られたシンボルがイン
ターリーブされるようにする。
【0010】インターリーブする方法の2番めの方法で
は、デザインパラメータCol_Spaceと計算され
たパラメータROWSPACEの双方においてインター
リーブするもので、ROWSPACEは、アレーの行ま
たは符号の内で、システムにおけるフレームのアライン
メントや他の不完全性によって生じる符号間干渉が悪影
響を及ぼす隣り合う行または符号の整数の個数である。
ここでまた、インデックスiとjは計算によって選ら
れ、それらからRAMアドレスが生成される。インデッ
クスIは、ROWSPACEと、シンボルインデックス
nと、そして方法2において使用するために計算される
符号の個数との関数として計算される。インデックスj
は、Col_Spaceと、シンボルインデックスn
と、アレーにある列の個数との関数として計算される。
結果はインターリーブされたアレーで、このアレーにお
いては、Col_Spaceによって定められる個数の
列の隣り合う列の中において、どこにある2つのシンボ
ルも縦の距離dよりも近くはなく、ROWSPACEに
よって定められる個数の行の隣り合う行の中において、
どこにある2つのシンボルもインターリーバーに与えら
れたデザインパラメータであるHOR_DISTよりも
近くはないのである。
【0011】
【発明の実施の形態】本願は、SCDMA送信機及び受
信機の詳細に関して、1997年3月6日公開のPCT
番号WO97/08861の教示する事を引用文献とし
て取り入れ、データ転送の目的でATMセルを利用する
ためのファイバー同軸ハイブリッド設備においてSCD
MAを使用する装置と方法に関して、1997年9月1
8日公開のPCT番号WO97/34421の教示する
事を引用文献として取り入れている。また、IEEE
802.14とMCNSの公開されている標準も引用文
献としてここに取り入れている。
【0012】802.14システムとMCNSシステム
においては、RUにはアップストリームの送信のために
普通ミニスロットのブロックが、CUにあるメディア接
続制御ソフトウエアレーヤによってダウンストリームの
管理及び制御メッセージとして割り当てられる。アップ
ストリームのデータは、IEEE 802.14仕様に
定められるAPDUの形態に整理されている。1つのA
PDUは1つのATMプロトコルデータユニットであ
る。基本的には、54から74バイトの(リード−ソロ
モン符号化がオンかオフかによる)データのパケット
で、802.14MACレーヤのプロセスが物理レーヤ
の回路へとデータを手渡すために使われる標準的な方法
である。1つのブロックのアップストリームのミニスロ
ットがRU1つに割り当てられた時には、持っているA
PDUのどれかを取り、それらを送り整数個のミニスロ
ットへと割り振る。SCDMA送信機は非常に正確にR
Uのミニスロットの境界を時間的にCUのミニスロット
の境界と合わせるために測距回路を含むので、1つ1つ
のSPDUに対して整数個のミニスロットを達成する事
は、1つ1つのブロックの一つ目のミニスロットのプロ
グラム可能な大きさのガードバンドは0バイトに設定で
きるので、より簡単になるのである。
【0013】こうしたミニスロットに傾倒した環境にお
いてSCDMA手法を使うには、SCDMAフレームを
ミニスロットへとマップする事が必要である。一般的な
SCDMAフレーム構造では、1つ1つのフレームの中
に8個のサブフレームと1つのギャップがあり、それら
はフレーム同期を達成するための測距に利用される。8
02.14システムとMCNSシステムは8ビットのバ
イトを使うので、1つのフレームが8バイトの場合は、
1つ1つのサブフレームで幾つのビットが送信されよう
とも、結果は常に整数個のバイトがこれらの8個のサブ
フレームで送信される。もしC個の符号が符号ブックに
あるならば、1つ1つのサブフレームはC個のシンボル
から成る。SCDMAシステムにおいては、1ボードつ
まり1シンボル時間の間に、お互いに干渉し合わないよ
うに異なった割り当て符号上で、様々なRUがC個のシ
ンボルを同時に送信する。
【0014】もし符号ブックが156個の符号を持ち、
1つ1つの符号が156個の要素を持ち、そして1つ1
つの符号が2次元CDMA拡散符号マトリックス内の1
つの行であるならば、このマトリックスは156の列を
持ち、ある1つの列の1つ1つの行要素は1つの符号の
1つの要素と成る。1つ1つの符号は、従って1x15
6のベクトル1つであり、このベクトルはCDMA拡散
符号マトリックスの中の1つの行と成る。1つ1つのサ
ブフレームは、1x156のベクトル1つであり、ここ
では156符号の符号ブックが使われ、1つ1つの要素
は、使用されている変調の種類に応じたある数のビット
から成る1つのシンボルである。16−QAMは、1つ
のシンボル当たり4つのビットへと変換する。そのサブ
フレームをSCDMA送信機を使って送信するには、こ
の1x156のサブフレームのベクトル(情報ベクトル
とも呼ばれる)は、拡散符号マトリックスによってマト
リックス積算され、156個のチップを持つ1x156
の結果ベクトルを1つ生み出す。1つ1つのチップは1
56個の部分積の合計である。この結果、ベクトルは、
SCDMAフレームのそのサブフレームの時間内に送信
される。
【0015】一般的に、ミニスロットのマッピングへの
符号の割り当ては固定化されていて、CUとRUの双方
に知られており、よってミニスロットの1つのブロック
が1つのRUに割り当てられた時には、それはどの符号
を使ってこれらのミニスロットからのデータを送信すべ
きかを知っている。
【0016】図1は、一般的なミニスロットから符号と
フレームへのマッピングを示す。図1は、ミニスロット
の割り当てを受信するRUによって送信されるシンボル
および符号と、割り当てられたミニスロットの番号との
間のプログラム可能なマッピングの1つの例だけを示
す。802.14およびMCNSのCUのMAC、そし
てターミナル制御(TC)レーヤは、もし従来技術のも
のとすると、アップストリーム中のミニスロットを理解
するだけで、HS−CDMAフレームを理解したり、ま
たは再組立てする用意は無い。本発明の譲受人によって
提供されるCUおよびRUのモデムに準拠する、80
2.14またはMCNSのTCレーヤは、HS−CDM
Aフレームにあるギャップの中の測距符号およびバーカ
ー符号を理解し、HS−CDMAフレーム、サブフレー
ム、シンボル、そして符号からミニスロットへのプログ
ラム可能なマッピングを理解するように変更されてい
る。このマッピングは、CUおよびRUのTCレーヤの
プロセスによって、CUのMACレーヤおよびRUのM
ACレーヤにとってはトランスペアレントなものとされ
る。
【0017】このマッピングにおいては、1つ1つのミ
ニスロットは番号を持ち、CUとRUのTCレーヤまた
はMACレーヤは1つ1つのミニスロットの番号を管理
する能力がある。1つのRUが送信すべきアップストリ
ームのデータを受信した時は、それはアップストリーム
管理及び制御メッセージをヘッドエンドのコントローラ
に送り、「私はそれらへのアップストリームのトラフィ
ックを持っています」と告げる。これは接続要求と呼ば
れる。ヘッドエンドのコントローラは何時RUがこれら
の接続要求を送ってくるかまったく分からないので、そ
れはこの目的のためにミニスロットのサブセットを割り
当てる。これらのミニスロットは、同じミニスロット内
で多数のRUが接続要求を送り得て、よってお互いに競
合、つまり衝突するので、しばしば競合ミニスロットと
呼ばれる。これらのRUは、この目的のためのPCT刊
行物に記載される測距競合解決アルゴリズムと同様な競
合解決アルゴリズムを持つ。
【0018】ヘッドエンドのコントローラは、接続要求
に対してダウンストリーム管理及び制御メッセージをも
って対応し、整数個の特定のミニスロットをそのRUへ
与える。このダウンストリームのメッセージは、変られ
る事なくCUのTCレーヤを通り、全てのRUにあるR
UのMACレーヤのプロセスに到着する。かかるメッセ
ージが宛てられた特定のRUはアドレスを認識し、その
RUのTCレーヤのプロセスに指示を送り、割り当てら
れたミニスロットにおいて送信するように告げる。
【0019】図1は、如何にミニスロットが特定のシン
ボル番号と特定の符号へとマップされるかを示す。1つ
1つのフレームは箱によって表わされていて、箱92
0、箱922、箱924が典型的なものである。1つ1
つのフレームはシンボル番号を持ち、それらのシンボル
番号はそのフレームの間にその中に書かれて送信され
る。1つ1つのシンボルは、そのデータ内容によって、
例えばQPSK、16−QAM等といった使用されてい
る特定の変調のタイプのコンステレーションの1つのコ
ンステレーション点へとマップされる。
【0020】ミニスロットからSCDMA物理レーヤの
符号とフレームへとシンボルをマッピングするマトリッ
クスには、2つの次元がある。縦軸に沿った符号次元
と、横軸に沿った時間次元とである。縦軸に沿った数字
は符号ブックにおける符号に対する符号IDである。
【0021】図1にあるフレームの内の幾つかは、シン
ボル0からシンボル47が送信されるミニスロット0を
形成するフレーム等のように、太線の枠を持つ。シンボ
ルの0から47は、ミニスロット0のデータ内容の48
個のシンボル全てを成す。ミニスロット0においてシン
ボルの0から7までは時間的に続いている仮定すると、
図1に示すマッピングは、物理レーヤ上のSCDMA符
号領域における符号0上で時間的に続いて送信されるミ
ニスロットの生データの入力において、時間的に続いた
シンボルを持つ事になる、という事に留意していただき
たい。もしフレーム920の間にメディア上で干渉の短
いバーストが生じると、フレーム920にある全てのシ
ンボル0から7までと、マトリックスの1番目の列にあ
る残りのシンボルが無くなってしまうかもしれない。つ
まり、フレーム924の符号1上のシンボル16から2
3まで、シンボル32から39まで、シンボル48から
55まで、シンボル64から71まで等が全て無くなる
事もあり得る。もし8個のシンボルが無くなったとき
に、これを検出補正するに足るECCビットが加えられ
ていない場合は、8個のシンボルのこれらのグループの
1つ1つの中にあるペイロードデータは失われてしま
う。
【0022】同様に、もしSCDMA物理レーヤにおけ
る不完全な同期の結果、符号0で送信したデータと符号
1で送信したデータとの間で干渉が生じたとすると、符
号0によって拡散されたフレーム920のシンボル0か
ら7までが符号1によって拡散されたシンボル16から
23までによる干渉によって失われる事も有り得、また
はその逆も有り得、または相互の干渉により双方の組み
のシンボルが失われる事も有り得る。続いた周期的符号
上で送信される他のシンボルまたは続いたシンボルの組
みは、また、符号同士がお互いに干渉する場合は、失わ
れやすい。
【0023】1つ1つのフレームは8個のサブフレーム
(図示されていない)を持ち、フレーム同士の間に1つ
のギャップを持つ。1つ1つのサブフレームはその中に
C個のシンボルを持ち(図示されていない)、ここでC
は符号ブック(図示されていない)にある符号の個数に
等しく、ここで与えられた例では156となっている。
この与えられた特定の例では、シンボルからミニスロッ
トへのマッピングは、1つ1つのミニスロットの間に4
8個のシンボルが送信される事を要求する(「シンボ
ル」とは新しい定義であり、1つの情報ベクトルの1つ
の要素に対応し、PCT刊行物における古い定義のもと
での情報ベクトル全体または結果ベクトル全体ではな
い)。CUおよびRUにあるミニスロット計数器は、図
1の例では208を数えたところでロールオーバーす
る。1つ1つのCUとRUは、ミニスロットの境界でリ
セットするシンボル計数器を持ち、これらのシンボル計
数器は、ミニスロット計数器が208でロールオーバー
する時に、9984(208x48)を数えたところで
同時にロールオーバーする。フレーム926は、シンボ
ル計数器ミニスロット計数器がそれぞれ9984と20
8でロールオーバーした後の、最初のフレームを表わ
す。フレーム926は、次の208個のミニスロットの
組みのミニスロット0における最初のフレームである。
【0024】SCDMAのアップストリームには、8個
のSCDMAフレームで定義されるスーパーフレームと
いう構造がある。スーパーフレームの境界は、ミニスロ
ット計数器とシンボル計数器が同時にロールオーバーす
る位置にある。
【0025】測距とは、もしパルスがちょうど1つのR
Uにおけるスーパーフレームの境界で送信されたとする
と、それがちょうどCUの対応するスーパーフレームの
境界においてCUに到着するように、そのRUにおける
オフセットを確立するプロセスの事である。
【0026】1つ1つのRUに1個からC個まで任意の
数の符号を割り当ててもよく、これらの符号上でそのR
Uが1つのサブフレームの間に送信する事ができる。こ
の符号割り当ては、ミニスロットの番号は特定のシンボ
ルの番号(インターリーブする前)だけでなく、特定の
符号へとマップするので、ミニスロットをそのRUに割
り当てる事によってヘッドエンドのコントローラ(また
ここではHCはCUとも呼ばれる)によって間接的に為
される。
【0027】割り当てられたミニスロットの番号は、次
のようにシンボル番号(インターリーブする前)と符号
番号へとマップされる。スーパーフレームの境界、つま
りフレーム0の始めに対応するミニスロット0の始めか
ら開始して、シンボルはプログラム可能な値L(個々で
の例では16個のシンボル)に達するまで1番目の符号
上で時間次元に沿って番号付けられる。インターリーブ
した後で、シンボル0は符号0によって拡散されるよう
に割り当てられたと仮定する。このシンボルを拡散する
のに符号0だけが使われるので、結果ベクトルはその中
に156個の要素を持ち、要素の1つ1つはシンボル0
と、インデックスにおいて結果ベクトルの要素のインデ
ックスに対応する符号要素との積である。こうして、も
しシンボル0が値Xを持ち、符号0の個々の符号要素が
1、2、‥‥‥、C等の数で象徴する内容を持つとする
と、結果ベクトルの要素はX*1、X*2、X*3、‥‥
‥、X*Cといった要素となる。その最初の結果ベクト
ルが、トレリス変調がオフであると仮定して、フレーム
1の最初のサブフレームの間に送信される。
【0028】まだLに達していないので(シンボル1
5)、シンボル1もまた符号0によって拡散され(本発
明のインターリーブするプロセスがない)、よって、そ
の結果ベクトルはフレーム920の第2のサブフレーム
として送信される。もしシンボル1が内容Yを持つなら
ば、フレーム0の第2のサブフレームとして送信される
結果ベクトルは、要素Y*1、Y*2、‥‥‥、Y*Cを
持つ。1つのフレームごとに8個のサブフレームしかな
いので、920において示される最初のフレームつまり
フレーム0の間には8個のシンボルだけ(シンボル0−
7)が送信される。Lは16なので、次の8個のシンボ
ル(シンボル8−15)は、第2のフレーム(922に
示されるフレーム1)の8個のサブフレームの間に送信
される。いったんLに到達すると、Lをゼロにリセット
し、マップされているミニスロットの始めに戻り、符号
次元を上り次の符号上でシンボルの番号を再び付け始め
る事によって、シンボル番号のミニスロットと符号への
マッピングを続ける。ここでの例においては、これは1
6から23までのシンボルは924において示されるフ
レームへと符号1上でマップされる事を意味する。1つ
のシンボルが1つのフレームとサブフレームと符号にマ
ップされる度に、Lは1つ増やされる。このプロセス
は、24から31までのシンボルを928において示さ
れるフレームへとマッピングする事によって、Lがまた
16に達するまで続く。このプロセスは全ての符号に対
して繰り返される。L個のシンボルに対する全ての符号
が時間軸に沿ってマップされると、最初の符号(符号
0)に戻り、まだマップされていないフレームへと時間
軸にそって1つ増やし、再び開始する。例えば、シンボ
ル2495が符号156上で、930において示される
フレームの最後のサブフレームへとマップされた後で、
シンボル2496は符号0上で、932において示され
るフレームの最初のサブフレームへとマップされる。こ
のプロセスは、スーパーフレームにある全ての9984
個のシンボルと156個の符号が特定のミニスロットへ
とマップされるまで繰り返される。それから、かかるプ
ロセスはCUとRUにあるミニスロットとシンボル計数
器がロールオーバーするところで再び開始され、新しい
シンボル0は、926において示されるフレームと共に
始まる新しいミニスロット0へと符号0上でマップされ
る。これは、時間次元に沿ってはインターリーブしない
が、符号次元に沿ってはインターリーブするマッピング
の例である事に留意願いたい。このような理由で、この
マッピングはバースト雑音干渉に弱いのである。
【0029】図2Aは、バースト雑音と符号間の干渉に
よって生じるエラーを除去するか最小限にするための、
下記に記述するインターリーブする2つの方法のどちら
でも実行する事のできる、本発明の教示する事に従った
インターリーバーに対する1つの実施例のブロックダイ
アグラムである。図2Bは、図2Aのインターリーバー
の動作を例示するために使われる典型的なミニスロット
の図で、このミニスロットは下記に記述するインターリ
ーブする方法1と2の例において使われる生のシンボル
データの源となる。802.14標準とMCNS標準に
おけるミニスロットは他の整数個のシンボルを持つかも
しれないが、図2Bのミニスロットは28個のシンボル
を持つ。1つ1つのシンボルは、使用される変調の種類
に依存する整数個のビットである。例えば、トレリス符
号化された16−QAM変調では4ビットのシンボルと
なる。32−QAMのトレリス符号化された変調では5
ビットのシンボルとなる。64−QAMのトレリス符号
化された変調は6ビットのシンボルとなる。1つ1つの
シンボルは、ミニスロットの中のインデックスを持つ1
つのシンボルの位置に記憶される。シンボル1はインデ
ックス位置1に記憶され、シンボル2はインデックス位
置2に記憶される等々となる。ミニスロットは時間にお
いてのみ1次元である。SCDMAシステムを利用して
このミニスロットの中でデータを送信するために、ミニ
スロットのシンボルは図1に示されるように、時間と異
なる幾つかの拡散符号へとマップされる。
【0030】図2Aのインターリーバーを利用する1つ
の方法は、RAM940にシンボルを順番に記憶し、イ
ンターリーブした状態で読み取る事である。図2Aのイ
ンターリーバーを利用するもう1つの方法は、RAMの
中にシンボルをインターリーブした状態で記憶し、順番
に送信するために読み取る事である。シンボルデータを
順番に記憶するには、マルチプレクサー942にライン
944上の選択制御信号によって指示をし、ライン94
6上の計数器出力を、940のアドレスバス入力に与え
られるアドレス入力として選択する。計数器950は、
シンボルクロック952の周期とともに順番に記憶アド
レスを計数する。シンボルは、1つのシンボルクロック
周期につき1つのシンボルの割合でデータ入力954に
与えられ、RAM940に順番に図3に示されるような
アレーとして記憶される。図3は、結果として得られる
RAMに順番に記憶されたシンボルのアレーを示す。
【0031】この順番に記憶されたアレーを送信するに
は(もしバースト雑音も符号間の干渉も無い場合にだけ
推薦する)、かかるアレーは図3に示すように、縦軸が
符号を表わし横軸がシンボル時間を表わす符号−シンボ
ル時間空間へとマップされなければならない。送信する
には、図示していない送信アドレシング回路が1つ1つ
のシンボル時間の間に4つのアドレス時間を数えるか、
または1つ1つのメモリ記憶場所がシンボル4つ分の広
さで、データバス954がシンボル4つ分の広さで、ア
ドレス生成回路が1つの読み取りアドレスを1つ1つの
シンボル送信時間に対して数え、結果として1つ1つの
シンボル時間の間に1つの列の4つのシンボルが同時に
シンボル4つ分の広さを持つデータバスに出力される。
こうして最初のシンボル時間にシンボル1、2、3、4
が同時にバス954上に出力され、送信機によって符号
1、2、3、4上で拡散するために分解される。それか
ら、これらの4つのシンボルは最初のシンボル時間の間
に同時に送信される。2番目のシンボル時間の間には、
シンボル5、6、7、8が同時に出力され、拡散符号
1、2、3、4でもって同時に送信され、再び必要とす
る共有チャンネル上での多重化を提供する。
【0032】もちろん、シンボル時間ごとにRAM94
0から多数のシンボルを出力するための上記記載の方式
は、全てのRUが4符号の符号割り当てを受けると知っ
ているシステムにおいてうまく機能する。同様に、かか
るコンセプトは1つ1つのRUへの1つ1つの符号割り
当てにおいての固定された他の全ての個数に容易に拡張
する事ができる。このような固定された符号割り当てシ
ステムは複雑でなく、用途によっては有用である。
【0033】しかし、トラフィックのレベルによって1
つ1つのRUへの符号割り当てが代わるシステムにおい
ては、異なるアプローチが必要である。もし符号割り当
てが0と使える最大数の符号の間で変わる場合は、1つ
1つの列にある行の数が割り当てられた符号の数に等し
いRAMから、1つ1つのシンボル時間の間に1つ1つ
の列にあるシンボルの数を読む事が必要である。これを
実施する1つの方法は、幅がシンボル1つ分のデータバ
ス954を使い、シンボルを読み取るアドレスを生成す
るためのプログラム可能なクロックとしてもっと速いも
のを使う事である。このタイプのアレンジメントを図7
に示す。このアレンジメントにおいて、幅がシンボル1
つ分のデータバス954上でのシンボルの記憶の間に、
アドレス計算器回路958は適切な入力からのパラメー
タを使い、iとjの値を全てのシンボルインデックスに
対して計算し、順番に与えられるシンボルをバス954
上でRAM940のiとjの値から生成されるアドレス
に記憶し、図4にある例によって示されるようなインタ
ーリーブされたアレーを得る。
【0034】図7の装置において、図2Aにおける装置
と同じ参照番号を持つ装置と信号は、同じ構造を持ち同
じ機能を果たす。図7においては、図4のインターリー
ブされたアレーにあるシンボルを送信する時が来る前
に、もしくは、もしかかるプロセスを行う時間がある場
合は同時に、このアレーが準備される。図4のアレーを
作るには、アドレス計算器958が図7に示す入力から
の適切な入力を使って、シンボルをRAM940にイン
ターリーブした状態で、ライン952上のシンボルクロ
ックの1つの周期毎に1つのシンボルずつ、記憶するた
めの方法1か方法2に従って、RAMのアドレスを計算
する。
【0035】CDMAシステムにおいて図4にある既に
インターリーブされたアレーのシンボルを送信するに
は、1つ1つのシンボル時間の間に1つの列のシンボル
全部を読み出さなければならない。符号割り当てにおけ
る符号の数Rがフレームからフレームへと変わるシステ
ムにおいては、ライン952上のシンボルクロックより
も遥かに速い高速クロック953が、プログラム可能な
クロック分周器955を駆動するために使われる。この
プログラム可能なクロック分周器は、典型的には位相ロ
ックループであるが、ライン959上で整数Rを受け取
る。ここでRは、シンボルデータを送信するために送信
機に割り当てられた符号の数で、アレーの行の数を定め
る。ファクターRは、ライン957上のプログラム可能
な分周器のクロック出力が、アレーの1つ1つの列にあ
る行の数に等しい数のクロック周期を、シンボルクロッ
ク信号の1つの周期毎に持つように、ライン953上の
高速クロックをライン952上のシンボルクロック信号
と位相がコヒーレントなように分周するために使われ
る。こうする事によって、計数器950がバス946上
にアドレスを出力し、1つ1つのシンボル時間の間に1
つの列全部のシンボルがアレーから読み取られ、シンボ
ル1つ分の幅のデータバス954上で縦に繋がったデー
タのストリームとして現れるように、これらのアドレス
は送信の間にマルチプレクサー942を通してバス94
8に与えられる。
【0036】図9は、符号の数Rがフレームからフレー
ムへと変わる事のできるCDMAシステムにおいて、図
3のインターリーブされていないアレーをインターリー
ブされていない状態で送信するための装置のブロックダ
イアグラムである。図9の装置において、図7の装置と
同じ参照番号を持つ装置と信号は、下記に特別に示す以
外は、同じ構造を持ち同じ機能を果たす。図9の装置の
全体的な機能は、まず、シンボル1つ分の幅のバス95
4上の線形アレー入力からのシンボルを、RAM940
にある順番に記憶する場所に、1つ1つのメモリの場所
に1つのシンボルを記憶するようにして、順番に記憶す
る事である。シンボルを記憶した後には、図3に示され
るようなアレーができる。ここで、ライン959上で割
り当てられる符号の数Rと行の数は、時間とともに変え
る事ができるをご理解願いたい。
【0037】図3のアレーを送信するには、シンボルの
読み取りを制御するためのインターリーブされたアドレ
スを、1つのシンボル時間あたりR個の割合で生成しな
ければならない。これは、プログラム可能なクロック分
周器955と一緒にアドレス計算器958によって行わ
れる。クロック分周器は、ライン959上で符号割り当
て数Rを受信し、ライン953上で高速クロック信号を
受信する。シンボルクロック信号は、ライン952上で
プログラム可能なクロック分周器へと供給され、ライン
957上の分周されたクロック信号をシンボルクロック
信号と位相がコヒーレントな状態に保つ。プログラム可
能なクロック分周器は、ライン953上の高速クロック
信号をファクターRで分周し、ライン957上のクロッ
ク信号を生成する。このライン957上のクロック信号
は、ライン952上のシンボルクロック信号の1つのク
ロック周期毎にR個のクロック周期を持つ。アドレス計
算回路は、インターリーブされるシンボルの組、つまり
パケットにある最初のシンボルのインデックスである、
シンボルインデックス番号を受信する。この番号nは、
ライン957上のクロック信号によって1つずつ加算さ
れる計数器(図示せず)へと入れられる。計数器の値
は、方法1または方法2の式においてインデックスnと
して使われ、他の適切な入力とともに、iとjの値の計
算に当てられる。これらの値を使って、ライン952上
のシンボルクロックの1つ1つの周期に対して、ライン
956上のインターリーブされたRAMアドレスを生成
する。これらのアドレスは、シンボルクロックの1つ1
つの周期に対して、RAM940にあるインターリーブ
された場所からR個のシンボルを読み出すために使われ
る。これらのシンボルは、バス954上の縦に繋がった
データのストリームとして出力され、拡散符号回路(図
示せず)へと送られる。
【0038】図2Bのミニスロットのシンボルをインタ
ーリーブされた状態で送信するには、図4に示されるよ
うなインターリーブされた状態でミニスロットからの2
8個のシンボルを記憶し、それから上記記載のようにR
AM940にあるメモリーの場所を順番に送信するの
が、一番容易である。
【0039】図2Bのミニスロットのシンボルをインタ
ーリーブされた状態で記憶するために、ライン944上
の選択制御信号は、アドレス計算回路958によって出
力されるライン956上のアドレス出力を選択し、アド
レスバス948へと与えるように制御される。アドレス
計算回路は、下記に記述する方法1または方法2のアル
ゴリズムの計算を実行でき、計算の結果であるiとjか
らライン956上のRAMアドレスを生成できるなら、
どんなデジタルコンピュータ、ゲートアレー、PAL、
状態装置等でもよい。また、アドレス計算回路は、方法
1または方法2に関して下記に与えられる式の計算にお
いて必要な様々なパラメータを受け取る幾多の入力を持
つように示されている。示されている全てのパラメータ
が方法1で必要とされる訳ではなく、示されている全て
のパラメータが方法2で必要とされる訳ではない。選択
された方法に応じて、下記で選択された方法に対して与
える式において必要とされるパラメータのみが供給され
ると仮定する。同様に、パラメータはアドレス計算器回
路958内部の揮発性か不揮発性のメモリに記憶しても
よく、そうすると、実施例によっては入力を必要としな
いものもあり得る。好ましい実施例においては、これら
のパラメータの1つ1つはプログラム可能であるが、実
施例の幾つかにおいてはパラメータの一部または全てが
固定されていても良い。
【0040】下記に記載の方法1のアルゴリズムは、あ
る与えられた縦の距離D、つまり1つの列内のシンボル
の任意の対の間の、またはある与えられた個数の隣り合
う列の間(Col_Space)のインデックスの最小
数、に基づいてデータをインターリーブするだけであ
る。下記に記載の方法2は、ある与えられた縦の距離と
ある与えられた横の距離(Hor_Dist)、つま
り、1つの行内の任意の2つのシンボルの間の、または
ある与えられた個数の隣り合う行の間(Row_Spa
ce)のインデックスの最小数に基づいてデータをイン
ターリーブする。
【0041】インターリーブする方法1を利用して記憶
したシンボルの、結果として得られるアレーは、図4の
アレーのように見える。RAM940にある1つ1つの
メモリの場所が、1つのシンボルを記憶する。図4のア
レーにあるシンボルは、それらのインデックスの値で表
わされる。もし1つのミニスロットの中の1つ目のシン
ボルがインデックス1を持ち、そのミニスロットの中の
次のシンボルがインデックス2を持ち、そして1つのミ
ニスロットには28個のシンボルがあるとすると、図4
のアレーは、4つの符号がこのミニスロットからのデー
タを拡散するために割り当てられ、Col_Space
が2で、縦の距離Dが3であると仮定した時に、28個
のミニスロットが方法1を利用してどのようにインター
リーブされるかを表わす。Col_Spaceは、予期
されるバースト雑音の予期される継続時間を列の数で表
わしたもの、つまりシンボル送信時間、を表わすプログ
ラム可能な数字の形でのデザインパラメータである。縦
の距離Dは、1つの列内の任意の2つのシンボルの間
の、またはCol_Spaceの任意の2つの列の間
の、インデックスの最小数、を表わすプログラム可能な
数字の形でのデザインパラメータである。図4のアレー
では、列1には他の全てのシンボルからインデックスが
3以上近いシンボルはない事に留意願いたい。
【0042】図4のアレーは上記記載とまったく同じよ
うに送信されるが(一時に4つの順番のアドレスを同時
に読み取り、1つ1つのアドレスが図4のアレーからの
1つのシンボルを含む)、シンボルをインターリーブす
る事は、アドレス計算回路958において実施されるイ
ンターリーブの方法によって、バースト雑音、または符
号間の干渉、またはその両方によって生じるエラーに対
してより強くなる。
【0043】インターリーブするプロセスを1つより多
いミニスロットを形成するシンボルのパケットへ、そし
て4つより多いか、4つより少ない符号へ拡張する事
は、方法1か方法2に対して下記で与えられる式からの
iとjの計算から生成されるRAMアドレスを利用し
た、上記記載のかかるプロセスの単純な拡張に過ぎな
い。
【0044】図2Aにあるアドレス計算回路958は、
インターリーブする方法1を実施するための図5のフロ
ーチャートに示される計算を実行しなければならない。
図5において、ブロック960はかかるプロセスの開始
を表わし、ブロック962はインターリーブのプロセス
を制御するプログラム可能な定数を取ってくるプロセス
を表わす。特に、ブロック962は送信されるパケット
またはミニスロットからのデータを拡散するために割り
当てられた符号の数を表わす値Rを取ってくるプロセス
を表わす。ブロック962では、また、Dの値、インタ
ーリーブの度合いのために望まれる縦の距離のプログラ
ム可能な値を取ってくる。最後にまた、ステップ962
は、Col_Spaceのプログラム可能な値、その間
にはバースト雑音がシンボルデータの送信を無駄にして
しまう、予期される列の数またはシンボル時間を取って
くるプロセスを表わす。典型的には、本発明の教示する
事を取り入れたシステムにおいては、これらの変数は変
化するエラーレートに応じて、メディア上の変化する状
態とともに変えられる。
【0045】ブロック964は、インターリーブされた
マトリックスにおける列の数を表わす値Cを計算するプ
ロセスを表わす。Cに関する式は、 (1) C=(Col_Space*D)+1 であり、ここで、Col_SpaceとDは上記に定義
する通りだが、Col_Spaceはまた、「縦の距
離」Dを満足させなければならない時間間隔を、列の整
数個数で表わしたものでもある。またDは、Col_S
pace*Rと等しい長さを持つ一連のシンボルにおけ
る任意の2つのシンボルの間の「空間」、つまりシンボ
ルのインデックスの最小値としても表わされる。こうし
て、もしCol_Spaceが2で、4つの符号がRと
してデータを拡散するために割り当てられたならば、1
つ1つの列が4つの符号つまり行を持つとして、隣り合
う任意の2つの列から送信される8個のシンボルの組み
それぞれにおいて、これらの8シンボルの内で、その8
個の組みの中の他の全てのシンボルへの距離が、Dイン
デックスよりも近いシンボルは1つもない。図5のブロ
ック964は、Cの値を計算するプロセスを表わす。
【0046】図4に示すインターリーブされたマトリッ
クスで、D=3で、Col_Space=2である場
合、ミニスロットの28個のシンボルをインターリーブ
するために使われたインターリーブされたマトリックス
における列の数は7である。図4のマトリックスにある
行の数Rは、割り当てられた、プログラム可能な数であ
り、この数はミニスロットからのデータを拡散するため
に割り当てられた符号の数に対応している。この符号割
り当ては、普通はヘッドエンドのコントローラーつまり
CUからRUへとダウンストリームに管理及び制御メッ
セージとして送られる。
【0047】CとRには制限があり、この制限はテスト
され、図5にあるテスト966によって満足されている
事を確認する。その制限とは、 (2) GCD(C,R)=1 であり、CとRの最大公約数が1でなければならない事
を意味する。このテストはユークリッドによって発明さ
れた公知のアルゴリズムを使って実行され、現在市場で
入手できる数学的な様々なプログラムで実施されてい
る。もしブロック966がCとRの最大公約数が1でな
いと判断すると、ステップ968が実行されて、Cの値
が1だけ増やされて、テスト966をもう一度行なう。
【0048】もしテスト966がCとRの最大公約数が
1であると判断すると、ブロック970のプロセスが実
行される。ブロック970の機能は、RAMのインデッ
クスiに対する値を計算する事で、iの値はRAMアド
レスを形成するために使われるが、iは1つ1つのシン
ボルに対してそのシンボルのインデックスnの関数とし
て計算される。1つ1つのRUにおいて、シンボル計数
器はシンボルクロックの周期を計数する。このシンボル
計数器は、インターリーブが始まる時に、送信されるシ
ンボルの組みの1つ1つの中で送信される最初のシンボ
ルのシンボルインデックスnにセットされ、それ以降シ
ンボルのインデックスnはシンボルのクロックの1つ1
つの周期において1づつ増やされる。計数器の出力は図
2Aまたは図7にあるアドレス計算器958へのn入力
として供給されるか、まったくこのアドレス計算器の内
でだけでのものである。iに対する値は下にある式
(3)から計算される。
【0049】(3) i=modulo(n,R) ここで、nはRAMインデックスiを計算している対象
の特定なシンボルのインデックスで、Rはこのシンボル
が送信されるその送信に対して割り当てられた符号の個
数である。modulo(n,R)という用語の意味
は、nをRで割り、除余を取り、結果は無視し、よって
iはnをRで割った除余に等しくなる、という事であ
る。
【0050】次に、ブロック972において、この同じ
シンボルに対してこのシンボルのインデックスnの関数
としてRAMインデックスjを計算するプロセスが実行
される。Jの値は下記の式(4)に従って計算される。
【0051】 (4) j=modulo[(Col_Space*n)−1,C] ここで、Col_Spaceは上記に定義した通りで、
nはこのシンボルのインデックスで、CはCol_Sp
aceの値と選択された「縦の距離」dの値に対して生
成されたアレーにある列の数である。この式の意味は、
Col_Spaceとインデックスnの積の結果から1
を引いた値を被除数とし、除数がCに等しい時、除算の
商は無視し、jは除余に等しいとする、という事であ
る。
【0052】最後に、ステップ974において、図5の
ステップを実行しているアドレス計算器が、iとjの値
に基づいてRAM940に対するRAMアドレスをバス
956上に生成し、これらのiとjの値が生成される元
となったインデックスnを持つバス954上のシンボル
を記憶する。これで、1つのシンボルを記憶するプロセ
スが終了する。アレーの残りのシンボルに対しては、n
が1づつ増やされ、ステップ970、ステップ972、
そしてステップ974が繰り返され、このプロセスは全
てのシンボルが記憶されるまで繰り返される。
【0053】方法2を利用したインターリーブの仕方は
図6のフローチャートによって示される。このインター
リーブのプロセスにおいて、バースト雑音と符号間の干
渉の双方の影響を拡散でき、こうしてデータのストリー
ムに加えられたECCビットのエラー検出補正能力を超
えないようにする。一方、図5の方法1はバースト雑音
の影響を最小限にするに過ぎない。方法2にはROWS
PACEというファクターがあり、これはCol_Sp
aceに対する説明と同じようなものに対応するが、符
号間の干渉によって影響を受けると予期される隣り合う
符号の数である。しかし、方法2においてはROWSP
ACEの値はインターリーブするシステムによって計算
される値であるのに対し、方法1ではCol_Spac
eの値はプログラム可能な数で、インターリーブするシ
ステムに与えられるデザインパラメータである。結果と
して得られるインターリーブは、アレーのシンボルイン
デックスで、ROWSPACE内の任意の1つ行の中の
1対のシンボルインデックス、またはROWSPACE
上の行同士の間の1対のシンボルインデックスが、プロ
グラム可能なファクターHor_Distよりもお互い
に近くなる事がない事を、確かなものとする。方法2の
インターリーブは、また、インターリーブされたアレー
において、Col_Spaceによって定義されるプロ
グラム可能な数の列の中の1対のシンボルインデックス
が、Col_Spaceのどの列の中の、または列同士
の間のお互いに対して、「縦の距離」dよりも近くなる
事がない事を、確かなものとする。
【0054】方法2のプロセスはブロック976で開始
される。ブロック978において、計算のために必要と
する様々なファクターはメモリから取ってくる。必要と
するファクターは、Vert_DistつまりD(これ
らの2つの用語はお互いに入れ替える事ができる)、b
sym、Pack_Size、Col_Spaceであ
る。これらのファクターは、コンフィグレーションメモ
リまたはプログラム可能な可変メモリから取ってくる。
ファクターVert_DistつまりDは選択されたデ
ザインパラメータで、任意の列の中の1対のシンボルの
インデックスの間の最小限の望まれる間隔、または任意
のCol_Spaceの隣り合う列同士の間の最小限の
望まれる間隔を定義するものである。ファクターbsy
mはシンボル毎のビットの数である。ファクターPac
k_Sizeは、送られるべきパケットの中の、ヘッダ
を含む全てのバイトの数である。ファクターCol_S
paceは方法1に対して前に定義したものである。
【0055】ブロック980は、インターリーブされた
最終的なアレーに含まれる列の数Cを計算する。方法2
におけるCは、 (5) C=(Vert_Dist*Col_Space)+1 に等しい。ここで、Vert_DistとCol_Sp
aceは前の段落で定義したものである。
【0056】ブロック982が次に実施され、インター
リーブされたマトリックスに対して必要とされる行と符
号の数を計算する。方法2では、計算すべき符号数が、
利用できる帯域幅の使用有効性を最適化する事を要求さ
れる事を留意する。ブロック982の計算から結果する
行の計算された数は、送られるべきパケットからインタ
ーリーブすべきデータの量を送信するために必要とする
最小限の行の数となる。必要とする符号の数は次のよう
に計算される。
【0057】
【数3】
【0058】ここで、Pack_Size=送られるべ
きパケットの中のヘッダを含む全てのバイトの数、C=
式(5)において計算される、アレーにある全ての列の
数、そしてbsym=1つのシンボルにあるビットの数
で、現在使用される変調の種類によって変わる。括弧の
中の式に対して演算する数学演算子ceilは、括弧の中の
式の計算結果の少数部分が0.5よりも大きいか小さい
かに関わらず、次に最も大きな整数を選択する事によっ
て、少数部分を切り捨てる事を意味する。
【0059】計算された符号の数は、符号に分配に関し
て制限をするに留意する。使用できる符号の総数は固定
で、CUつまりヘッドエンドのコントローラはRUに符
号を割り当てる義務があるので、実施例の幾つかにおい
ては、ブロック982の計算はヘッドエンドの中で行わ
れ、RUからアップストリームに送られた帯域幅要求に
対する返事としてダウンストリームへと送られる。これ
らの実施例においては、CUつまりヘッドエンドのコン
トローラは、また、一般のエラーレートまたは特にある
特定のRUに関してのエラーレートを監視し、ある特定
のRUに分配すべき行または符号の数を計算するために
使用されたbsymファクターの中のビットの数に対応
する異なるタイプへ変調のタイプを変更するようにと、
全てのRUまたは特定のものに対し告げるダウンストリ
ームのメッセージを送る事もできる。CUはこのような
計算を1つ1つのRUに対して行い、それから1つ1つ
のRUに対して計算された符号の数の間の仲裁をし、ど
のRUが計算された符号の数を受けるかに関する最終的
な決定をし、それからダウンストリームのメッセージを
RUに送り、それらのRUの符号の割付と使うべき変調
のタイプを与える。通常は、ファクターPack_Si
zeはある特定のアプリケーションに対して固定だが、
1つのタイプのアプリケーションまたは提供されるサー
ビスから他のタイプへと変わり得る。
【0060】他の実施例においては、ブロック982の
計算はRUにおいて実施され、帯域幅に対するCUへの
アップストリームの要求の中で「R個の符号をくださ
い。またはR個の符号を与えられるようになるまで、何
も送らないでください。」という趣旨のメッセージを送
る。
【0061】Rの計算の後で、テスト984が実行さ
れ、CとRとの最大公約数が1に等しいかどうかを判断
する。もしそうでなければ、ブロック986においてC
は1だれ増やされ、テスト984が再び行われる。
【0062】もしCとRとの最大公約数が1に等しけれ
ば、ブロック988のプロセスが実行され、ROWSP
ACEの値がデータを送信するために使われる符号の数
Rの関数として計算される。ROWSPACEの値は下
記の式(7)によって計算される。
【0063】 (7) ROWSPACE=fix(√R) ここで、ROWSPACEは、システムのフレームアラ
インメントにおける不完全性によって生じる符号間の干
渉からの劣化を被る符号または行の整数の個数である。
式fix(√R)は、ROWSPACEは√Rの整数部
分である事を意味する。
【0064】ROWSPACEを計算した後で、ブロッ
ク990のテストが実行され、RとROWSPACEの
最大公約数が1に等しいか等しくないかを判断する。等
しくなければ、ROWSPACEはブロック992のプ
ロセスにおいて1だけ減らされ、ブロック990のテス
トが再び実行される。
【0065】最大公約数が1であるROWSPACEと
Rの値が一旦求められたら、ブロック994によって象
徴されるように、RAMのインデックスiがROWSP
ACEの値Rと、式(8)に従って記憶または読み取る
べき特定のシンボルのインデックスの関数として計算さ
れる。
【0066】 (8) i=modulo[(ROWSPACE*n),R]+1 ここで、nは記憶または読み取るべきシンボルのインデ
ックスで、Rはアレーにある符号つまり行の数である。
式(8)はiが1に、
【0067】
【数4】
【0068】の除算の商は無視し、結果の除余を加えた
ものである事を意味する。iのこの値はRAMのアドレ
スの一部分を形成するために使い、RAM940の中の
インデックスnを持つシンボルを記憶するか、RAMか
らそのシンボルを読み取る。
【0069】次に、ブロック996において、RAMの
インデックスjは、下記の式(9)に従ってCol_S
paceと、nと、Cの関数として計算される。
【0070】 (9) j=modulo[(Col_Space*n),C]+1 ここで、Col_Space=バースト雑音によって損
なわれた可能性のある列の数で、プログラム可能なデザ
インパラメータ、n=記憶または読み取られるシンボル
のインデックス、そしてC=マトリックスにある列の
数。式(9)はjの値は1に、除算
【0071】
【数5】
【0072】の商は無視し、結果の除余を加えたものに
等しい事を意味する。
【0073】最後に、ステップ998において、RAM
アドレスがiとjから生成され、かかるシンボルを記憶
するか、送信のために読み取るために使われる。
【0074】図6の計算は、iとjを1つのシンボルに
対してのみ計算する。iとjの値をパケットにある残り
のシンボルに対して計算するために、ステップ994、
ステップ996、ステップ998が他のシンボル1つ1
つに対して、そのインデックスnを使って繰り返され
る。
【0075】方法2を使った結果として得られるインタ
ーリーブされたアレーを図8に示す。図8のインターリ
ーブに対するデザインパラメータは、Vert_Dis
t=3、Col_Space=2、Pack_Size
=54、そしてbsym=5であった。それらのパラメ
ータから、アドレス計算回路によって実施された方法2
のアルゴリズムは、列の数C=7、行つまり符号の数R
=13、ROWSPACEが3、そして水平の距離Ho
r_Dist=4を計算する。
【0076】共有されたデータの道筋を多重化するため
に2つの自由度、つまり符号と時間を持つSCDMAま
たはCDMAシステムにおける送信のためのシンボルの
1次元アレーをインターリーブする上記の方法は、TD
MAシステムに比べて幾つかの有利な点を提供する。ま
ず、CDMAシステムの全てのユーザが必要とする帯域
幅が使える符号を超えないと仮定すると、送信する全て
のユーザが固定したビットレートで同時に送信する事が
できる。これは、必要とするバッファーメモリの量がC
DMAシステムにおいてはTDMAシステムにおいてよ
りも少ない事も意味する。これは、TDMAシステムに
おいては、もし1人のユーザが固定したビットレートで
の送信を希望する場合、そのユーザに対してのタイムス
ロットの割り当てが一定時間毎だけだったり、またはた
まにだけだったりすると、このユーザは送信するための
タイムスロットが存在しない間中のビット出力を全て記
憶するに足るバッファーメモリを持たなければならない
からである。バッファーメモリは高価なので、CDMA
システムは必要とするメモリの量に関してはTDMAシ
ステムよりも安価である。
【0077】本発明は2つの好ましい方法とこれらの方
法を実施するための装置について記載されているが、当
業者には分かるとおり、記載したものの数々の変更また
は少しの変形は、本発明の教示する事の精神から逸脱す
る事なく可能である。こうした変更および変形は本願に
付す請求項の範囲の範疇に含まれるものである。
【0078】
【発明の効果】本発明によれば、符号領域多重化通信に
おいて、バースト雑音や符号間干渉に強い通信方法を提
供することができる。
【図面の簡単な説明】
【図1】ミニスロットの線形アレーから符号と時間にお
ける2次元アレーへとシンボルをインターリーブなしに
マップする1つの形態の図である。
【図2】図2Aは、1つのRUに与えられる符号の個数
が常に同じであるシステムにおいて、方法1か方法2に
従ってインターリーブした形でRAMの中にシンボルを
記憶できるインターリーバー装置の一形態のブロックダ
イアグラムであり、図2Bは、28個のシンボルを持つ
1次元ミニスロットの一般的なものの図である。
【図3】図2Bのミニスロットからの28個のシンボル
のインターリーブされていないアレーの図である。
【図4】図4は、方法1を使ってRAMアドレスを計算
した結果から得られたR=4、D=3、Col_Spa
ce=2に対するインターリーブされたアレーの図であ
る。
【図5】図5は、インターリーブ方法1のプロセスのフ
ローチャートである。
【図6】図6は、インターリーブ方法2のプロセスのフ
ローチャートである。
【図7】CDMAシステムの応用において有用なインタ
ーリーブ装置の1つの実施例のブロックダイアグラム
で、1つ1つのRUに割り当てられた符号の個数は可変
である。
【図8】方法2から結果するインターリーブされたアレ
ーを示す図である。
【図9】フレーム間でコードRの数が変化し得るCDM
Aシステムにおいて、図3のインターリーブされてない
アレーをインターリーブされた状態で伝送する装置のブ
ロックダイヤグラムである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 セリム シュロモ ラキブ アメリカ合衆国、95014 カリフォルニア 州、クパティノ、ウェスト エーカーズ 10271 (72)発明者 スビ バーンスタイン アメリカ合衆国、95129 カリフォルニア 州、サンホセ、フォレスト ビュー ドラ イブ 5087

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 シンボルの時間においての1次元アレー
    から、時間と拡散符号においてインターリーブされたシ
    ンボルの2次元のインターリーブされたアレーへと、シ
    ンボルをインターリーブする方法で、Rはデータを送信
    するために割り当てられた拡散符号の数であり、Dは1
    つの列の中の任意の2つのシンボルの間の間隔、または
    Col_Spaceによって定義される数の隣り合う列
    の内の隣り合う列の間の間隔をシンボルインデックスn
    で表わしたもので、ここでCol_Spaceはバース
    ト雑音によって悪影響を受け得る隣り合う列の整数の個
    数で、ここで前記インターリーブされたアレーにおける
    1つ1つの列はRに等しい数の行を含み、1つ1つの行
    には1つのシンボルがあり、そしてここでシンボルイン
    デックスは前記1次元アレーの中のシンボルの位置に対
    応するが、変数R、D、そしてCol_Spaceの値
    をコンフィグレーションデータまたはプログラム可能な
    可変の記憶メモリから取ってくる事と、次のように形成
    されるインターリーブされたアレーにおいて、列の数C
    の値を次の式 C=(Col_Space*D)+1; を使って計算する事と、CとRの最大公約数が1に等し
    いかどうか判断し、そしてもし等しくなければ、Cを1
    増やし、そしてCとRの最大公約数が1に等しいかどう
    か判断するプロセスを繰り返し、そして、もし等しくな
    ければ、CとRの最大公約数が1になるまでCを1増や
    す事と、RAMの中のシンボルインデックスnを持つ1
    つのシンボルを記憶する事において使用するためのRA
    Mにおける1つのアドレスを生成する事において使うた
    めのRAMのインデックスiを、ここで、nは記憶され
    る特定のシンボルのシンボルインデックスであるが、次
    の式 i=modulo(n,R) を使う事によって計算する事と、RAMの中のシンボル
    インデックスnを持つ1つのシンボルを記憶する事にお
    いて使用するためのRAMにおける1つのアドレスを生
    成する事において使うためのRAMのインデックスj
    を、次の式 j=modulo[(Col_Space*n)−1,
    C]; を使う事によって計算する事と、計算されたiとjの値
    に基づいてRAMアドレスを生成し、そして前記RAM
    アドレスを使ってインデックスnを持つ前記シンボルを
    RAMの中に記憶する事と、から成る前記方法。
  2. 【請求項2】 シンボルの時間においての1次元アレー
    から、時間と拡散符号においてインターリーブされたシ
    ンボルの2次元のインターリーブされたアレーへと、シ
    ンボルをインターリーブする方法で、Rはデータを送信
    するために割り当てられた拡散符号の数であり、Dは1
    つの列の中の任意の2つのシンボルの間の間隔、または
    Col_Spaceによって定義される数の隣り合う列
    の内の隣り合う列の間の間隔をシンボルインデックスn
    で表わしたもので、ここでCol_Spaceはバース
    ト雑音によって悪影響を受け得る隣り合う列の整数の個
    数で、ここで前記インターリーブされたアレーにおける
    1つ1つの列はRに等しい数の行を含み、1つ1つの行
    には1つのシンボルがあり、そしてここでシンボルイン
    デックスは前記1次元アレーの中のシンボルの位置に対
    応するが、変数R、D、そしてCol_Spaceの値
    をコンフィグレーションデータまたはプログラム可能な
    可変の記憶メモリから取ってくる事と、次のように形成
    されるインターリーブされたアレーにおいて、列の数C
    の値を次の式 C=(Col_Space*D)+1; を使って計算する事と、CとRの最大公約数が1に等し
    いかどうか判断し、そしてもし等しくなければ、Cを1
    増やし、そしてCとRの最大公約数が1に等しいかどう
    か判断するプロセスを繰り返し、そして、もし等しくな
    ければ、CとRの最大公約数が1になるまでCを1増や
    す事と、RAMからシンボルインデックスnを持つ1つ
    のシンボルを読み取る事において使用するためのRAM
    における1つのアドレスを生成する事において使うため
    のRAMのインデックスiを、ここで、nは読み取られ
    る特定のシンボルのシンボルインデックスであるが、次
    の式 i=modulo(n,R) を使う事によって計算する事と、RAMからシンボルイ
    ンデックスnを持つ1つのシンボルを読み取る事におい
    て使用するためのRAMにおける1つのアドレスを生成
    する事において使うためのRAMのインデックスjを、
    次の式 j=modulo[(Col_Space*n)−1,
    C]; を使う事によって計算する事と、計算されたiとjの値
    に基づいてRAMアドレスを生成し、そして前記RAM
    アドレスを使ってインデックスnを持つ前記シンボルを
    RAMから読み取る事と、から成る前記方法。
  3. 【請求項3】 シンボルの時間においての1次元アレー
    から、時間と拡散符号においてインターリーブされたシ
    ンボルの2次元のインターリーブされたアレーへと、シ
    ンボルをインターリーブする方法で、DつまりVert
    _Distは選択されたデザインパラメーターであり、
    1つの列の中の任意の2つのシンボルの間の間隔、また
    はCol_Spaceによって定義される数の隣り合う
    列の内の隣り合う列の間の間隔をシンボルインデックス
    nで表わしたもので、ここでCol_Spaceはバー
    スト雑音によって悪影響を受け得る隣り合う列の整数の
    個数で、ここで前記インターリーブされたアレーにおけ
    る1つ1つの列はRに等しい数の行を含み、1つ1つの
    行には1つのシンボルがあり、そしてここでbsymは
    シンボル1つ毎のビットの数であり、そしてここでPa
    ck_Sizeは送られるシンボルの1つのパケットに
    あるヘッダを含めたバイトの総数であり、そしてここで
    シンボルインデックスnは前記1次元アレーの中のシン
    ボルの位置に対応するが、変数DつまりVert_Di
    st、bsym、Pack_Size、そしてCol_
    Spaceの値をコンフィグレーションデータまたはプ
    ログラム可能な可変の記憶メモリから取ってくる事と、
    次のように形成されるインターリーブされたアレーにお
    いて、Cの値を次の式 C=(Vert_Dist*Col_Space)+
    1; を使って列の数Cの値を計算する事と、かかるインター
    リーブされたアレーのR個の行にあるシンボルを拡散す
    るために使用する符号の数Rを、次の式、 【数1】 において数学演算子「cel」は括弧の中の式を演算
    し、括弧の中の式の計算結果の少数部分が0.5よりも
    大きいか小さいかに関わらず、次に最も大きな整数を選
    択する事によって、少数部分を切り捨てる事を意味する
    が、この式のように計算する事と、CとRの最大公約数
    が1に等しいかどうか判断し、そしてもし等しくなけれ
    ば、Cを1増やし、そしてCとRの最大公約数が1に等
    しいかどうか判断するプロセスを繰り返し、そして、も
    し等しくなければ、CとRの最大公約数が1になるまで
    Cを1増やす事と、符号間の干渉によって悪影響を受け
    得る符号を持つ前記インターリーブされたマトリックス
    における隣り合う行の整数個数を表わすROWSPAC
    Eファクターを計算する事で、次の式、 ROWSPACE=fix(√R) においてfix(√R)という表現はROWSPACE
    が√Rの整数部分である事を意味するが、ROWSPA
    CEをこの式のように計算する事と、RとROWSPA
    CEの最大公約数が1に等しいかどうか判断し、そして
    もし等しくなければ、ROWSPACEを1減らし、そ
    してRとROWSPACEの最大公約数が1に等しいか
    どうか判断するプロセスを繰り返し、そして、もし等し
    くなければ、RとROWSPACEの最大公約数が1に
    なるまでROWSPACEを1減らす事と、RAMの中
    のシンボルインデックスnを持つ1つのシンボルを記憶
    する事において使用するためのRAMにおける1つのア
    ドレスを生成する事において使うためのRAMのインデ
    ックスiを、ここで、nは記憶される特定のシンボルの
    シンボルインデックスであるが、次の式 i=modulo[(ROWSPACE*n),R]+
    1 を使う事によって計算する事と、RAMの中のシンボル
    インデックスnを持つ1つのシンボルを記憶する事にお
    いて使用するためのRAMにおける1つのアドレスを生
    成する事において使うためのRAMのインデックスj
    を、次の式 j=modulo[(Col_Space*n),C]
    +1; を使う事によって計算する事と、計算されたiとjの値
    に基づいてRAMアドレスを生成し、そして前記RAM
    アドレスを使ってインデックスnを持つ前記シンボルを
    RAMの中に記憶する事と、から成る前記方法。
  4. 【請求項4】 シンボルの時間においての1次元アレー
    から、時間と拡散符号においてインターリーブされたシ
    ンボルの2次元のインターリーブされたアレーへと、シ
    ンボルをインターリーブする方法で、DつまりVert
    _Distは選択されたデザインパラメーターであり、
    1つの列の中の任意の2つのシンボルの間の間隔、また
    はCol_Spaceによって定義される数の隣り合う
    列の内の隣り合う列の間の間隔をシンボルインデックス
    nで表わしたもので、ここでCol_Spaceはバー
    スト雑音によって悪影響を受け得る隣り合う列の整数の
    個数で、ここで前記インターリーブされたアレーにおけ
    る1つ1つの列はRに等しい数の行を含み、1つ1つの
    行には1つのシンボルがあり、そしてここでbsymは
    シンボル1つ毎のビットの数であり、そしてここでPa
    ck_Sizeは送られるシンボルの1つのパケットに
    あるヘッダを含めたバイトの総数であり、そしてここで
    シンボルインデックスnは前記1次元アレーの中のシン
    ボルの位置に対応するが、変数DつまりVert_Di
    st、bsym、Pack_Size、そしてCol_
    Spaceの値をコンフィグレーションデータまたはプ
    ログラム可能な可変の記憶メモリから取ってくる事と、
    次のように形成されるインターリーブされたアレーにお
    いて、列の数Cの値を次の式 C=(Vert_Dist*Col_Space)+
    1; を使って計算する事と、かかるインターリーブされたア
    レーのR個の行にあるシンボルを拡散するために使用す
    る符号の数Rを、次の式、 【数2】 において数学演算子「cei」は括弧の中の式を演算
    し、括弧の中の式の計算結果の少数部分が0.5よりも
    大きいか小さいかに関わらず、次に最も大きな整数を選
    択する事によって、少数部分を切り捨てる事を意味する
    が、この式のように計算する事と、CとRの最大公約数
    が1に等しいかどうか判断し、そしてもし等しくなけれ
    ば、Cを1増やし、そしてCとRの最大公約数が1に等
    しいかどうか判断するプロセスを繰り返し、そして、も
    し等しくなければ、CとRの最大公約数が1になるまで
    Cを1増やす事と、符号間の干渉によって悪影響を受け
    得る符号を持つ前記インターリーブされたマトリックス
    における隣り合う行の整数個数を表わすROWSPAC
    Eファクターを計算する事で、次の式、 ROWSPACE=fix(√R) においてfix(√R)という表現はROWSPACE
    が√Rの整数部分である事を意味するが、ROWSPA
    CEをこの式のように計算する事と、RとROWSPA
    CEの最大公約数が1に等しいかどうか判断し、そして
    もし等しくなければ、ROWSPACEを1減らし、そ
    してRとROWSPACEの最大公約数が1に等しいか
    どうか判断するプロセスを繰り返し、そして、もし等し
    くなければ、RとROWSPACEの最大公約数が1に
    なるまでROWSPACEを1減らす事と、RAMの中
    のシンボルインデックスnを持つ1つのシンボルを読み
    取る事において使用するためのRAMにおける1つのア
    ドレスを生成する事において使うためのRAMのインデ
    ックスiを、ここで、nは読み取られる特定のシンボル
    のシンボルインデックスであるが、次の式 i=modulo[(ROWSPACE*n),R]+
    1 を使う事によって計算する事と、RAMからシンボルイ
    ンデックスnを持つ1つのシンボルを読み取る事におい
    て使用するためのRAMにおける1つのアドレスを生成
    する事において使うためのRAMのインデックスjを、
    次の式 j=modulo[(Col_Space*n),C]
    +1; を使う事によって計算する事と、計算されたiとjの値
    に基づいてRAMアドレスを生成し、そして前記RAM
    アドレスを使ってインデックスnを持つ前記シンボルを
    RAMの中から読み取る事と、から成る前記方法。
  5. 【請求項5】 線形アレーの中での1つ1つのシンボル
    の位置が1つのシンボルインデックスによって規定され
    る前記線形アレーで、符号領域多重化されたシステムに
    おける送信のめたの1つまたはそれ以上のミニスロット
    またはパケットにおける1つの前記線形アレーとして、
    複数の順番のシンボルを受信する事と、前記シンボル
    を、複数の列と複数の行を持つ2次元アレーで、1つ1
    つの列が1つのシンボル送信時間を表わし、シンボルか
    ら成る1つ1つの行が1つの異なる拡散符号で拡散され
    る1つの2次元アレーへと、インターリーブする事と、
    そして前記アレーの1つの列の中のシンボルを全て同時
    に、前記シンボルのデータを拡散するために1つ1つの
    行と関連された拡散符号を使って、送信する事と、から
    成るプロセス。
  6. 【請求項6】 前記シンボルをインターリーブする前記
    ステップが、可変のCol_Spaceによって定義さ
    れる整数個数の隣り合う列にある1つの列の中の2つの
    シンボル、または、前記列の間の2つのシンボルが、シ
    ンボルインデックスにおいて可変の整数Dよりもお互い
    に近くないように、行われる事を特徴とする請求項5記
    載のプロセス。
  7. 【請求項7】 前記シンボルをインターリーブする前記
    ステップが、可変のCol_Spaceに等しい整数個
    数の隣り合う列にある1つの列の中の2つのシンボル、
    または、前記列の間の2つのシンボルが、シンボルイン
    デックスにおいて可変の整数Dよりもお互いに近くない
    ように行われ、そしてまた、可変のROWSPACEに
    等しい整数個数の隣り合う行にある1つの行の中の2つ
    のシンボル、または、前記行の間の2つのシンボルが、
    シンボルインデックスにおいて可変の整数Hor_Di
    stよりもお互いに近くないように行われる事を特徴と
    する請求項5記載のプロセス。
  8. 【請求項8】 1つのクロック信号を受信するための1
    つの入力と、RAMメモリの中に1つのシンボルが記憶
    される時間か、RAMメモリから1つのシンボルが読み
    取られる時間を定義する1つのクロック信号の1つ1つ
    の周期の間に1つのRAMアドレスが生じる1つの出力
    とを持つ1つのアドレス計算回路で、前記アドレス計算
    回路はiとjの計算された値から前記RAMアドレスを
    計算する機能を果たし、iとjのそれぞれは、前もって
    定められた変数の前もって定められた関数、そして/ま
    たは、インターリーブするアルゴリズムの2つの内のど
    ちらかの運用を定義する数学式に従って計算された数の
    前もって定められた関数である、前記アドレス計算回路
    と、1つのクロック信号を受信するための1つの入力
    と、RAMアドレスの現れる1つの出力とを持つ1つの
    計数器と、前記アドレス計算回路の前記出力と前記計数
    器の前記出力とにそれぞれ結合された第1のアドレス入
    力と第2のアドレス入力とを持つ1つのマルチプレクサ
    ーで、そして前記マルチプレクサーは、前記入力の内の
    選ばれた1つにおいて現れるアドレスが現れる1つの出
    力を持ち、そして前記入力の内のどちらが前記出力へと
    結合されるかを制御する選択信号が現れる1つの入力を
    持つ前記マルチプレクサーと、そして前記マルチプレク
    サーの前記出力へと結合された1つのアドレス入力を持
    つ1つのRAMで、1つのデータバス入力/出力ポート
    を持つ、前記RAMとから成る装置。
  9. 【請求項9】 1つのシンボルクロック信号を受信する
    ための1つの入力と、RAMメモリの中に1つのシンボ
    ルが記憶される時間を定義する前記シンボルクロック信
    号の1つ1つの周期の間に1つのRAMアドレスが生じ
    る1つの出力とを持つ1つのアドレス計算回路で、前記
    アドレス計算回路は、1つの符号領域多重化送信機を利
    用して送信されるシンボルのインターリーブされた1つ
    のアレーに記憶される複数のシンボルの数に等しい数の
    インターリーブされたRAMアドレスを順番に出力する
    前記アドレス計算回路と、1つのクロック信号を受信す
    るための1つの入力と、RAMアドレスの現れる1つの
    出力とを持つ1つの計数器と、1つの高速クロック信号
    を受信するための1つの入力を持つ1つのプログラム可
    能なクロック分周器で、そして前記プログラム可能なク
    ロック分周器は、送信される前記複数のシンボルのデー
    タを拡散するために使われる符号の数Rが幾つであるか
    を示す1つの符号割り当て信号を受信するための1つの
    入力を持ち、そして前記シンボルクロック信号と位相が
    コヒーレントな1つのクロック信号で、前記シンボルク
    ロックの1つ1つの周期に対してR個の周期を持つ前記
    クロック信号が現れる1つの出力を持ち、前記出力が前
    記計数器の前記クロック入力へと結合されている前記プ
    ログラム可能なクロック分周器と、前記アドレス計算回
    路の前記出力と前記計数器の前記出力とにそれぞれ結合
    された第1のアドレス入力と第2のアドレス入力とを持
    つ1つのマルチプレクサーで、そして前記マルチプレク
    サーは、前記入力の内の選ばれた1つにおいて現れるア
    ドレスが現れる1つの出力を持ち、そして前記入力の内
    のどちらが前記出力へと結合されるかを制御する選択信
    号が現れる1つの入力を持つ前記マルチプレクサーと、
    そして前記マルチプレクサーの前記出力へと結合された
    1つのアドレス入力を持つ1つのRAMで、1つのデー
    タバス入力/出力ポートを持つ、前記RAMとから成る
    装置。
  10. 【請求項10】 前記アドレス計算回路は前もって定め
    られた数の下記の入力が受信される複数の入力を持ち、
    どの入力かは前記アドレス計算回路がインターリーブす
    るための第1の方法か第2の方法の何れを使って前記シ
    ンボルをインターリーブするかによって決定され、前記
    第1の方法はシンボルインデックスの最小間隔Dを達成
    するためにCol_Spaceの数の列にわたってイン
    ターリーブされた1つのアレーにおいてシンボルをイン
    ターリーブし、そして前記第2の方法はシンボルインデ
    ックスの最小間隔Dを達成するためにCol_Spac
    eの数の列にわたってインターリーブされた1つのアレ
    ーにおいてシンボルをインターリーブし、シンボルイン
    デックスの最小間隔Hor_Distを達成するために
    ROWSPACEの数の行にわたってインターリーブ
    し、前記第1の方法のために含まれる前記入力はR、
    D、そしてCol_Spaceの値に対する入力を含
    み、ここでRは前記複数のインターリーブされたシンボ
    ルを送信するために使われる拡散符号の数で、DはCo
    l_Space個の列の任意の組みの中のシンボルイン
    デックスの間隔の最小の度合いで、そしてCol_Sp
    aceはバースト雑音によって悪影響を受け得る隣り合
    う列の整数の個数で、ここで前記インターリーブされた
    アレーにおける1つ1つの列はRに等しい数の行を含
    み、1つ1つの行には1つのシンボルがあり、そして前
    記入力は前記第2の方法のD、bsym、Pack_S
    ize、そしてCol_Spaceに対する値を受信す
    るための入力を含み、ここでbsymは1つ1つのシン
    ボルの中のビットの数で、そしてPack_Sizeは
    送られるシンボルの1つのパケットの中のヘッダを含む
    バイトの総数である事を特徴とする請求項9記載の装
    置。
  11. 【請求項11】 1つのクロック信号を受信するための
    1つの入力と、RAMメモリから1つのシンボルが読み
    取られる時間を定義する前記シンボルクロック信号の1
    つ1つの周期の間に1つのRAMアドレスが生じる1つ
    の出力とを持つ1つのアドレス計算回路で、前記アドレ
    ス計算回路は、1つの符号領域多重化送信機を利用して
    送信されるRAMの中のシンボルのインターリーブされ
    た1つのアレーにから読み取られる複数のシンボルの数
    に等しい数のインターリーブされたRAMアドレスを順
    番に出力する前記アドレス計算回路と、1つのシンボル
    クロック信号を受信するための1つの入力と、RAMア
    ドレスの現れる1つの出力とを持つ1つの計数器と、1
    つの高速クロック信号を受信するための1つの入力と、
    1つのシンボルクロック信号するための1つの入力とを
    持つ1つのプログラム可能なクロック分周器で、そして
    前記プログラム可能なクロック分周器は、送信される前
    記複数のシンボルのデータを拡散するために使われる符
    号の数Rが幾つであるかを示す1つの符号割り当て信号
    を受信するための1つの入力を持ち、そして前記シンボ
    ルクロック信号と位相がコヒーレントな1つのクロック
    信号で、前記シンボルクロックの1つ1つの周期に対し
    てR個の周期を持つ前記クロック信号が現れる1つの出
    力を持ち、前記出力が前記アドレス計算器の前記クロッ
    ク入力へと結合されている、前記プログラム可能なクロ
    ック分周器と、前記アドレス計算回路の前記出力と前記
    計数器の前記出力とにそれぞれ結合された第1のアドレ
    ス入力と第2のアドレス入力とを持つ1つのマルチプレ
    クサーで、そして前記マルチプレクサーは、前記入力の
    内の選ばれた1つにおいて現れるアドレスが現れる1つ
    の出力を持ち、そして前記入力の内のどちらが前記出力
    へと結合されるかを制御する選択信号が現れる1つの入
    力を持つ前記マルチプレクサーと、そして前記マルチプ
    レクサーの前記出力へと結合された1つのアドレス入力
    を持つ1つのRAMで、1つのデータバス入力/出力ポ
    ートを持つ前記RAMとから成る装置。
  12. 【請求項12】 前記アドレス計算回路は前もって定め
    られた数の下記の入力が受信される複数の入力を持ち、
    どの入力かは前記アドレス計算回路がインターリーブす
    るための第1の方法か第2の方法の何れを使って前記シ
    ンボルをインターリーブするかによって決定され、前記
    第1の方法はシンボルインデックスの最小間隔Dを達成
    するためにCol_Spaceの数の列にわたってイン
    ターリーブされた1つのアレーにおいてシンボルをイン
    ターリーブし、そして前記第2の方法はシンボルインデ
    ックスの最小間隔Dを達成するためにCol_Spac
    eの数の列にわたってインターリーブされた1つのアレ
    ーにおいてシンボルをインターリーブし、シンボルイン
    デックスの最小間隔Hor_Distを達成するために
    ROWSPACEの数の行にわたってインターリーブ
    し、前記第1の方法のために含まれる前記入力はR、
    D、そしてCol_Spaceの値に対する入力を含
    み、ここでRは前記複数のインターリーブされたシンボ
    ルを送信するために使われる拡散符号の数で、DはCo
    l_Space個の列の任意の組みの中のシンボルイン
    デックスの間隔の最小の度合いで、そしてCol_Sp
    aceはバースト雑音によって悪影響を受け得る隣り合
    う列の整数の個数で、ここで前記インターリーブされた
    アレーにおける1つ1つの列はRに等しい数の行を含
    み、1つ1つの行には1つのシンボルがあり、そして前
    記入力は前記第2の方法のD、bsym、Pack_S
    ize、そしてCol_Spaceに対する値を受信す
    るための入力を含み、ここでbsymは1つ1つのシン
    ボルの中のビットの数で、そしてPack_Sizeは
    送られるシンボルの1つのパケットの中のヘッダを含む
    バイトの総数である事を特徴とする請求項11記載の装
    置。
JP11259578A 1998-09-14 1999-09-13 1次元タイムスロットデ―タのcdma送信のための2次元インタ―リ―ブプロセス Pending JP2000138653A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/152,643 US6466564B1 (en) 1998-09-14 1998-09-14 Two dimensional interleave process for CDMA transmissions of one dimensional timeslot data
US09/152643 1998-09-14

Publications (1)

Publication Number Publication Date
JP2000138653A true JP2000138653A (ja) 2000-05-16

Family

ID=22543778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11259578A Pending JP2000138653A (ja) 1998-09-14 1999-09-13 1次元タイムスロットデ―タのcdma送信のための2次元インタ―リ―ブプロセス

Country Status (5)

Country Link
US (1) US6466564B1 (ja)
EP (2) EP0987850B1 (ja)
JP (1) JP2000138653A (ja)
CA (1) CA2281480C (ja)
DE (2) DE69943327D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100860660B1 (ko) * 2002-01-09 2008-09-26 삼성전자주식회사 통신시스템의 인터리빙 장치 및 방법
JP2015136017A (ja) * 2014-01-16 2015-07-27 日本放送協会 インターリーブ装置及びデインターリーブ装置、並びにインターリーブ方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000062461A2 (en) * 1999-04-09 2000-10-19 Sony Electronics Inc. Interleavers and de-interleavers
KR100359814B1 (ko) * 2000-03-11 2002-11-07 엘지전자 주식회사 인터리버 메모리 제어 장치 및 방법
US6845104B2 (en) * 2000-06-14 2005-01-18 Ipr Licensing, Inc. Receiver for time division multiplex system without explicit time slot assignment
US7406104B2 (en) * 2000-08-25 2008-07-29 Lin Yang Terrestrial digital multimedia/television broadcasting system
US8054810B2 (en) * 2001-06-25 2011-11-08 Texas Instruments Incorporated Interleaver for transmit diversity
FI20021222A (fi) * 2002-06-20 2003-12-21 Nokia Corp Informaatiobittien limitys
US20060076418A1 (en) * 2002-11-21 2006-04-13 Koninlijke Philips Electronics N.V. Electronic memory component or memory module, and method of operating same
US7343530B2 (en) * 2004-02-10 2008-03-11 Samsung Electronics Co., Ltd. Turbo decoder and turbo interleaver
TWI263229B (en) * 2005-03-17 2006-10-01 Sunplus Technology Co Ltd Memory device with interface for serial transmission and error correction method for serial transmission interface
US7721182B2 (en) * 2005-05-27 2010-05-18 International Business Machines Corporation Soft error protection in individual memory devices
US20060282755A1 (en) * 2005-05-31 2006-12-14 Jong-Hoon Oh Random access memory having ECC
US7797614B2 (en) * 2006-10-17 2010-09-14 Northrop Grumman Corporation Non-redundant multi-error correcting binary differential demodulator
CN101217349A (zh) 2007-01-05 2008-07-09 中兴通讯股份有限公司 一种混合自动重传请求中比特收集的装置与方法
US8050355B2 (en) * 2008-06-11 2011-11-01 Korea Electronics Technology Institute Transmitter and receiver using pseudo-orthogonal code
KR20100071490A (ko) * 2008-12-19 2010-06-29 한국전자통신연구원 디레이트 매칭하는 방법 및 그 장치
CN109495207B (zh) * 2017-09-11 2021-08-10 上海诺基亚贝尔股份有限公司 用于在无线通信系统中交织数据的方法和设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK2302806T3 (da) * 1995-02-01 2013-06-17 Sony Corp Flerkanalstransmission med interleaving ved adressering på stedet af RAM-hukommelse
US5805583A (en) * 1995-08-25 1998-09-08 Terayon Communication Systems Process for communicating multiple channels of digital data in distributed systems using synchronous code division multiple access
US5881093A (en) * 1997-02-10 1999-03-09 Motorola, Inc. Method of interleaving a convolutionally coded signal in a spread spectrum communication system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100860660B1 (ko) * 2002-01-09 2008-09-26 삼성전자주식회사 통신시스템의 인터리빙 장치 및 방법
JP2015136017A (ja) * 2014-01-16 2015-07-27 日本放送協会 インターリーブ装置及びデインターリーブ装置、並びにインターリーブ方法

Also Published As

Publication number Publication date
EP0987850A2 (en) 2000-03-22
EP0987850A3 (en) 2004-04-07
DE69943327D1 (de) 2011-05-12
US6466564B1 (en) 2002-10-15
CA2281480A1 (en) 2000-03-14
EP1760891A1 (en) 2007-03-07
EP1760891B1 (en) 2011-03-30
EP0987850B1 (en) 2006-12-20
DE69934465D1 (de) 2007-02-01
DE69934465T2 (de) 2007-09-27
CA2281480C (en) 2004-05-11

Similar Documents

Publication Publication Date Title
JP2000138653A (ja) 1次元タイムスロットデ―タのcdma送信のための2次元インタ―リ―ブプロセス
US6055242A (en) Method and apparatus enabling synchronous transfer mode, variable length and packet mode access for multiple services over a broadband communication network
US6349138B1 (en) Method and apparatus for digital transmission incorporating scrambling and forward error correction while preventing bit error spreading associated with descrambling
KR101292851B1 (ko) 가변적 fec 오버헤드 및 보호 구간을 이용하는 스트리밍및 버퍼링
AU706233B2 (en) Variable length burst transmission over the physical layer of a multilayer transmission format
JP3380768B2 (ja) Scdmaアップストリーム又は他のタイプのアップストリームをアップストリームとは異なるクロックレートを有するmcnsダウンストリーム又は他のタイプのダウンストリームと同期させる装置及び方法
CN1288573C (zh) 提供自适应前向纠错的装置和方法
US5481542A (en) Interactive information services control system
CN110166400B (zh) 高速工业通信系统的同步方法、装置、网络设备及存储介质
CN110266612A (zh) 数据传输方法及装置、网络设备及存储介质
US20080263426A1 (en) Method and apparatus for performing trellis coded modulation of signals for transmission on a TDMA channel of a cable network
CN101542961A (zh) 在通信网络中加密数据
US7269208B2 (en) Device for sending/receiving digital data capable of processing different bit rates, in particular in a VDSL environment
CN110336765B (zh) 高速工业通信系统的同步方法、装置、网络设备及存储介质
US7577881B1 (en) Method and apparatus for an interleaver
KR20130045788A (ko) 오디오/비디오 네트워크에서의 데이터 스트리밍 다중화를 위한 방법 및 시스템
US5410309A (en) Method and system for communicating data
US6192493B1 (en) Data element interleaving/deinterleaving
CN109845217B (zh) 灵活以太网中传输数据的方法和设备
US6463074B1 (en) Receiver for time division multiplex system without explicit time slot assignment
EP1432138B1 (en) Digital data distribution method and system
US5754484A (en) Apparatus and method for utilization of limited write memory
CN113287266B (zh) 一种数据传输的方法、网络芯片以及通信系统
CN100384118C (zh) 处理通用成帧规程帧的方法和装置
US6697993B1 (en) Transmission and reception methods and devices in a transmission system comprising convolutional interleaving/deinterleaving

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040330