JP2000134186A - Infrared communication method and its system - Google Patents

Infrared communication method and its system

Info

Publication number
JP2000134186A
JP2000134186A JP10299729A JP29972998A JP2000134186A JP 2000134186 A JP2000134186 A JP 2000134186A JP 10299729 A JP10299729 A JP 10299729A JP 29972998 A JP29972998 A JP 29972998A JP 2000134186 A JP2000134186 A JP 2000134186A
Authority
JP
Japan
Prior art keywords
chip
data
section
chips
preamble
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10299729A
Other languages
Japanese (ja)
Other versions
JP3766217B2 (en
Inventor
Takeshi Ichikawa
岳史 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP29972998A priority Critical patent/JP3766217B2/en
Publication of JP2000134186A publication Critical patent/JP2000134186A/en
Application granted granted Critical
Publication of JP3766217B2 publication Critical patent/JP3766217B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve a data transmission efficiency in an infrared communication system. SOLUTION: Transmission efficiency is improved by desirably assigning and using 12 ways of chip patterns not used for a data part to a preamble part and a start flag part and a stop flag part in the IrDA standard frame format, so as to reduce number of chips in parts other than the data part in the frame format. That is, the preamble part consists of 4-chip dummy strings and compare strings not used for data respectively to reduce a redundant bit string of the preamble part. Furthermore, the start flag part and the stop flag part use respectively 4-chips which are not used for data. Thus, the preamble part that conventionally required 256 chips uses only 8 chips, and the start flag part and the stop flag part having respectively required conventionally 32 chips use only 4 chips, resulting that 304 chips can be reduced per one frame overall.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は赤外線通信方式及び
システムに関し、特に送信データの1シンボルを4値P
PM(Pulse Position Modulation )の4チップパター
ンにより表してフレームフォーマット化して送受信する
ようにした赤外線通信方式及びシステムに関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an infrared communication system and system, and more particularly, to a method of transmitting one symbol of transmission data to a quaternary P
The present invention relates to an infrared communication system and a system for transmitting and receiving a frame format represented by a four-chip pattern of PM (Pulse Position Modulation).

【0002】[0002]

【従来の技術】IrDA(Infrared Data Association)
により規定されたIrDA規格に則った赤外線通信機能
を有するパーソナルコンピュータ等から赤外線通信によ
って印字データを受取り、プリンタケーブルを使用する
ことなく、プリンタコントローラに印字データを転送す
る方式がある。この様な赤外線通信方式のフレームフォ
ーマットのIrDA規格を図7に示している。
2. Description of the Related Art IrDA (Infrared Data Association)
There is a method in which print data is received by infrared communication from a personal computer or the like having an infrared communication function conforming to the IrDA standard specified by the JIS, and the print data is transferred to a printer controller without using a printer cable. FIG. 7 shows the IrDA standard of such a frame format of the infrared communication system.

【0003】通信速度4MbpsのIrDA規格で定められ
ているプリアンブル(Preamble)部には、決められたチッ
プ列(16チップ)を16回繰り返して合計256チッ
プを伝送することで、フレーム同期を取る様になってい
る。このプリアンブル部に続くスタートフラグ部は、こ
れまた決められた32チップ列からなり、次のデータ部
は4×nチップ列(nは6<n≦2006の自然数)で
ある。そして、ストップフラグ部は、スタートフラグ部
と同様に、決められた32チップ列からなる。
[0003] A preamble (Preamble) part defined by the IrDA standard with a communication speed of 4 Mbps transmits a total of 256 chips by repeating a predetermined chip sequence (16 chips) 16 times, thereby achieving frame synchronization. It has become. The start flag portion following the preamble portion is composed of a predetermined 32 chip sequence, and the next data portion is a 4 × n chip sequence (n is a natural number of 6 <n ≦ 2006). The stop flag section is composed of a predetermined 32 chip row, like the start flag section.

【0004】データ部においては、4Mbpsの赤外線転送
の変調方式として4値PPM方式が採用されている。こ
の4値PPMでは、図8(A)に示す如く、500nsの
単位時間(シンボルタイム)を4等分した時に生ずる4
つの「チップ」のうち、どの赤外光を発射するかによっ
て、2ビットデータの組合せを(“00”,“01”,
“10”,“11”)を表す様になっている。つまり、
4値PPMでは、4チップで一つの単位時間(1シンボ
ルタイム)となる。
[0004] In the data section, a quaternary PPM system is employed as a modulation system for infrared transmission at 4 Mbps. In the four-valued PPM, as shown in FIG. 8A, four times are generated when a 500 ns unit time (symbol time) is divided into four equal parts.
The combination of 2-bit data (“00”, “01”,
"10", "11"). That is,
In the quaternary PPM, one chip is one unit time (one symbol time) in four chips.

【0005】従って、4値PPMでは、データを4通り
のチップパターンで表し、考えられる残余の12通りの
チップパターンは、図8(B)に示す如くデータとして
使用しない様になっている。
Therefore, in the 4-level PPM, data is represented by four types of chip patterns, and the remaining 12 possible chip patterns are not used as data as shown in FIG.

【0006】[0006]

【発明が解決しようとする課題】この様な赤外線通信方
式のフレームフォーマット形式では、プリアンブル部は
16チップ×16回=256チップ必要であり、また、
スタートフラグ部及びストップフラグ部に関しては、3
2チップ+32チップ=64チップ必要である。従っ
て、冗長な部分があり、伝送効率が悪いという問題があ
る。
In such a frame format of the infrared communication system, the preamble portion requires 16 chips × 16 times = 256 chips.
Regarding the start flag section and the stop flag section, 3
2 chips + 32 chips = 64 chips are required. Therefore, there is a problem that there is a redundant portion and transmission efficiency is poor.

【0007】本発明の目的は、伝送効率の向上を図った
赤外線通信方式及びシステムを提供することである。
An object of the present invention is to provide an infrared communication system and a system that improve transmission efficiency.

【0008】[0008]

【課題を解決するための手段】本発明によれば、プリア
ンブル部、スタートフラグ部、データ部及びストップフ
ラグ部をこの順に有するフレームフォーマットからな
り、前記データ部の1シンボルが4値PPMの4チップ
パターンにより表される赤外線通信方式であって、前記
プリアンブル部に対して前記データ部のチップパターン
以外の4×2チップパターンを割当て、前記スタートフ
ラグ部及びストップフラグ部に対して前記データ部のチ
ップパターン以外の4チップパターンを夫々割当てるよ
うにしたことを特徴とする赤外線通信方式が得られる。
According to the present invention, there is provided a frame format having a preamble section, a start flag section, a data section, and a stop flag section in this order, wherein one symbol of the data section is a 4-level PPM 4-chip. An infrared communication system represented by a pattern, wherein a 4 × 2 chip pattern other than the chip pattern of the data section is assigned to the preamble section, and the chip of the data section is assigned to the start flag section and the stop flag section. An infrared communication system characterized in that four chip patterns other than the pattern are assigned respectively.

【0009】そして、前記プリアンブル部は、4チップ
のダミー列と、それに続く4チップのコンペア列とから
なり、前記コンペア列は受信側でのコンペア対象列との
比較処理がなされるものであることを特徴とする。
[0009] The preamble portion is composed of a 4-chip dummy column and a 4-chip compare column following the 4-chip dummy column, and the compare column is to be compared with a comparison target column on a receiving side. It is characterized by.

【0010】また、本発明によれば、プリアンブル部、
スタートフラグ部、データ部及びストップフラグ部をこ
の順に有するフレームフォーマットからなり、前記デー
タ部の1シンボルが4値PPMの4チップパターンによ
り表される赤外線通信システムであって、前記プリアン
ブル部に対して前記データ部のチップパターン以外の4
×2チップパターンを割当て、前記スタートフラグ部及
びストップフラグ部に対して前記データ部のチップパタ
ーン以外の4チップパターンを夫々割当てて送信する送
信手段を含むことを特徴とする赤外線通信システムが得
られる。
Further, according to the present invention, a preamble portion,
An infrared communication system comprising a frame format having a start flag section, a data section, and a stop flag section in this order, wherein one symbol of the data section is represented by a 4-chip pattern of quaternary PPM. 4 other than the chip pattern of the data section
A transmission means for allocating a × 2 chip pattern and allocating and transmitting four chip patterns other than the chip pattern of the data part to the start flag part and the stop flag part, respectively, is obtained. .

【0011】そして、前記プリアンブル部は、4チップ
のダミー列と、それに続く4チップのコンペア列とから
なり、前記コンペア列は受信側でのコンペア対象列との
比較処理がなされるものであることを特徴とし、また、
前記送信手段からのフレームフォーマット信号を受信し
て、前記ダミー列に続く前記4チップコンペア列と前記
コンペア対象列との比較処理をなす比較手段を有し、前
記比較処理により一致が検出された時にそれに続くチッ
プパターンを前記スタートフラグとして認識する受信手
段を含むことを特徴とする。
[0011] The preamble portion is composed of a 4-chip dummy column and a 4-chip compare column following the 4-chip dummy column, and the compare column is to be compared with a comparison target column on a receiving side. It is characterized by
A comparing unit that receives a frame format signal from the transmitting unit and performs a comparison process between the 4-chip compare sequence following the dummy sequence and the comparison target sequence; and when a match is detected by the comparison process. It is characterized by including receiving means for recognizing a subsequent chip pattern as the start flag.

【0012】本発明の作用を述べる。プリアンブル部、
スタート及びストップフラグ部として、データ部に使用
されない12通りのチップパターンを所望に割当てて使
用することにより、フレームフォーマットのデータ部以
外のチップ数を削減して伝送効率の向上を図るものであ
る。具体的には、プリアンブル部としては、夫々データ
として使用されない4チップのダミー列及びコンペア列
により構成し、プリアンブル部の冗長なビット列を短く
する。また、スタートフラグ及びストップフラグ部に
は、夫々データとして使用されない4チップを使用す
る。
The operation of the present invention will be described. Preamble part,
As the start and stop flag portions, twelve types of chip patterns not used in the data portion are arbitrarily assigned and used, thereby reducing the number of chips other than the data portion of the frame format and improving transmission efficiency. More specifically, the preamble portion is configured by a 4-chip dummy column and a compare column, each of which is not used as data, to shorten the redundant bit sequence of the preamble portion. The start flag and the stop flag use four chips that are not used as data.

【0013】これにより、プリアンブル部は256チッ
プ必要だったものが、8チップとなり、またスタートフ
ラグ及びストップフラグ部は夫々32チッブ必要だった
ものが、夫々4チップとなり、全体では、1フレーム当
り304チップの削減が可能となるのである。
As a result, the preamble portion requires 256 chips, but becomes 8 chips, and the start flag and stop flag portions require 32 chips, but each becomes 4 chips. Chips can be reduced.

【0014】[0014]

【発明の実施の形態】以下に図面を参照しつつ本発明の
実施の形態につき説明する。図3は本発明によるフレー
ムフォーマットの構成を示す図である。図3に示す様
に、プリアンブル部は「ダミー列」4チップと「コンペ
ア列」4チップとからなる。「ダミー列」はその後に続
く「コンペア列」を、受信側において確実に認識させる
ために必要な部分であり、「コンペア列」は実際にフレ
ーム同期をとるために必要な部分である。この「コンペ
ア列」と同一のチップ列を受信側で有しており、これを
「コンペア対象列」と称するものとする。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 3 is a diagram showing a configuration of a frame format according to the present invention. As shown in FIG. 3, the preamble portion is composed of four chips of "dummy column" and four chips of "compare column". The “dummy string” is a part necessary for the receiving side to reliably recognize the subsequent “compare string”, and the “compare string” is a part necessary for actually achieving frame synchronization. The receiving side has the same chip row as the “compare row”, which is referred to as a “comparison target row”.

【0015】図2(A)は本発明の一実施例によるプリ
アンブル部の設計例を示す図であり、「ダミー列」=1
111、「コンペア列」=0110とする。すなわち、
図2の例では、プリアンブル部=11110110の8
チップで構成される。このデータ列が送信された場合、
受信側では、図2(B)ので示す「コンペア列」と同
じチップパターンを有する「コンペア対象列」を予め用
意しておく。図2(B)の〜は、受信側でデータ受
信バッファにプリアンブル部が格納される様子を時間を
追って示しており、受信側では、受信バッファ内のデー
タと「コンペア対象列」とを比較し、順次1チップ毎に
シフトしていく。
FIG. 2A is a diagram showing a design example of a preamble part according to one embodiment of the present invention, where "dummy column" = 1.
111, “compare sequence” = 0110. That is,
In the example of FIG. 2, the preamble part = 11110110 = 8
Consists of chips. If this data string is sent,
On the receiving side, a “comparison target column” having the same chip pattern as the “compare column” shown in FIG. 2B is prepared in advance. (B) in FIG. 2B shows the state in which the preamble portion is stored in the data receiving buffer on the receiving side with time, and the receiving side compares the data in the receiving buffer with the “column to be compared”. , One by one.

【0016】ここで、受信側が「コンベア対象列」と受
信バッファのデータとを比較するのは、受信開始を行っ
てからとする。なぜならば、受信開始を行う前は、受信
バッファは、全て不定状態であり、「コンベア対象列」
と同一のチップ列になり得るからである。図2(B)の
〜までは、受信バッファ内に不定データが存在す
る。これを「X」で示す。この時、「X」の不定部分が
「0」であっても「1」であっても「コンペア対象列」
と同一のチップ列は現れない。また、〜までも、
「コンペア対象列」と同一のチップ列は現れない。受信
側は、の状態になって初めて受信側が持つ「コンペア
対象列」と同一のチップ列が認識できる。この時、受信
側は、送信データが赤外線フレームであることを認識
し、同期がとれる。
Here, the receiving side compares the "conveyer target column" with the data in the receiving buffer after starting the reception. Because, before the start of reception, the reception buffers are all in an undefined state,
This is because the same chip row can be used. In FIG. 2B, the indeterminate data exists in the reception buffer. This is indicated by "X". At this time, even if the undefined part of “X” is “0” or “1”, “comparison target column”
Does not appear. Also,
A chip row identical to the “comparison target row” does not appear. The receiving side can recognize the same chip row as the “comparison target row” that the receiving side has only when the state is set. At this time, the receiving side recognizes that the transmission data is an infrared frame, and synchronization is achieved.

【0017】つまり、本発明では、「コンペア列」が全
て出現するまで、「コンペア列」と同一のチップ列が受
信バッファ内に現れない、という設計を行うことで、従
来256チップ必要だったプリアンブル部は、8チップ
で設計することができる。これによる、1フレームあた
りの伝送時間の短縮は、 {(256−8)/4}×500nS=31μS となる(図7に示す如く、4チップ=500nSとし、
以下同じ)。
In other words, in the present invention, the design is made such that the same chip row as the "compare row" does not appear in the reception buffer until all of the "compare row" appear, so that the preamble which conventionally required 256 chips is required. The unit can be designed with 8 chips. Thus, the transmission time per frame can be reduced by {(256-8) / 4} × 500 nS = 31 μS (4 chips = 500 nS as shown in FIG.
same as below).

【0018】図3(A)は本発明で行ってはいけない、
違反設計例を示す図である。「ダミー列」=1111、
「コンペア列」=0101とする。すなわち、図3の設
計例では、プリアンブル部=11110101の8チッ
プで構成される。このデータが送信された場合、受信側
では、図3(B)のに示す「コンペア列」と同じチッ
プを持つ「コンペア対象列」を用意する。〜は受信
側がデータ受信バッファに格納される様子を示し、受信
側は、受信バッファと「コンペア対象列」とを比較し、
順に1チップ毎にシフトしていく。
FIG. 3 (A) must not be used in the present invention.
It is a figure showing an example of a violation design. “Dummy column” = 1111,
It is assumed that “compare sequence” = 0101. That is, in the design example of FIG. 3, the preamble portion is constituted by 8 chips of 11110101. When this data is transmitted, the receiving side prepares a “comparison target column” having the same chip as the “compare column” shown in FIG. 3B. ~ Show how the receiving side is stored in the data receiving buffer, the receiving side compares the receiving buffer with the "comparison target column",
The shift is performed for each chip in order.

【0019】この時、で、もし、受信バッファ内の不
定データ「X」が不定データ=010であれば、この
の状態における受信バッファは、「コンペア対象列」と
同一のチップ列となり、受信側は、フレーム同期がとれ
たものと間違え、次のチップ列から、スタートフラグと
して認識してしまい、正しい同期がとれない。すなわ
ち、「コンペア列」が全て出現する前に「コンペア比較
列」と同一のチップ列が受信バッファに出現する様な本
設計は行ってはならない。
At this time, if the undefined data "X" in the reception buffer is undefined data = 010, the reception buffer in this state becomes the same chip row as the "comparison target row", and Is mistaken for a frame synchronization, and is recognized as a start flag from the next chip row, so that correct synchronization cannot be achieved. That is, this design must not be performed such that the same chip row as the "compare comparison row" appears in the reception buffer before all the "compare rows" appear.

【0020】図4は本発明のプリアンブル部に「ダミー
列」が必要な説明図である。「ダミー列」を入れず、
「コンペア列」だけの設計とした場合、「コンペア列」
=0110とする。すなわち、図4(A)の例では、プ
リアンブル部=0110の4チップで構成される。この
データが送信された場合、受信側では、図4(B)の
に示す「コンペア列」と同じチップを持つ「コンペア対
象列」を用意する。〜は受信側がデータ受信バッフ
ァに格納される様子を示し、受信側は、受信バッファと
「コンペア対象列」とを比較し、順に1チップ毎にシフ
トしていく。
FIG. 4 is an explanatory diagram in which a "dummy column" is required in the preamble portion of the present invention. Without "dummy columns"
In the case of design with only "Compare column", "Compare column"
= 0110. That is, in the example of FIG. 4A, the preamble portion is constituted by four chips of 0110. When this data is transmitted, the receiving side prepares a “comparison target column” having the same chip as the “compare column” shown in FIG. 4B. Indicate that the receiving side is stored in the data receiving buffer, and the receiving side compares the receiving buffer with the "comparison target column" and shifts the order in units of one chip.

【0021】この時、で、もし、受信バッファ内の不
定データ「X」が不定データ=011であれば、この
の状態における受信バッファは、「コンペア対象列」と
同一のチップ列となり、受信側は、フレーム同期がとれ
たものと間違え、次のチップ列から、スタートフラグと
して認識してしまい、正しい同期がとれない。従って、
図2で示した、本発明の正しい「コンペア列」を用いて
も「ダミー列」無しではフレームの正しい同期がとれな
い。従って、「ダミー列」は必要である。
At this time, if the undefined data “X” in the reception buffer is undefined data = 011, the reception buffer in this state becomes the same chip row as the “comparison target row”, and Is mistaken for a frame synchronization, and is recognized as a start flag from the next chip row, so that correct synchronization cannot be achieved. Therefore,
Even if the correct "compare column" of the present invention shown in FIG. 2 is used, the frame cannot be properly synchronized without the "dummy column". Therefore, "dummy columns" are necessary.

【0022】本発明のスタートフラグ部については、図
1に示す様に、従来技術のスタートフラグが32チップ
必要であったが、プリアンブル部終了でフレームの同期
がとれることから、次のスタートフラグはデータとして
使用されない12種類のチップのいずれかを用いる。こ
こで用いるチップ列は、データを表すものではないの
で、受信側は、このチップ列を認識した後、この後に続
くデータ部を認識することができる。これによる、1フ
レームあたりの伝送時間の短縮は、 {(32−4)/4}×500nS=3.5μS となる。
As shown in FIG. 1, the start flag section of the present invention requires 32 chips of the conventional start flag. However, since the frame is synchronized at the end of the preamble section, the next start flag is One of 12 types of chips not used as data is used. Since the chip sequence used here does not represent data, the receiving side can recognize the chip sequence and then recognize the subsequent data part. Accordingly, the reduction of the transmission time per frame is {(32-4) / 4} × 500 nS = 3.5 μS.

【0023】本発明のストップフラグ部については、図
1に示す様に、従来技術のストップフラグが32チップ
必要であったが、本発明では、データとして使用されな
い12種類のチップのいずれかを用いる。ここで用いる
チップ列は、データを表すものではないので、受信側
は、このチップ列を認識し、フレームの終了を認識する
ことができる。これによる、1フレームあたりの伝送時
間の短縮は、 {(32−4)/4}×500nS=3.5μS となる。
In the stop flag section of the present invention, as shown in FIG. 1, 32 chips of the prior art stop flag were required, but in the present invention, any one of 12 types of chips not used as data is used. . Since the chip sequence used here does not represent data, the receiving side can recognize the chip sequence and recognize the end of the frame. Accordingly, the reduction of the transmission time per frame is {(32-4) / 4} × 500 nS = 3.5 μS.

【0024】以上のことから分かる様に、本発明では、
1フレームあたりの伝送時間を、 31+3.5+3.5=38μS 短縮することが可能となり、従来技術に比べ、伝送効率
をアップすることができる。
As can be seen from the above, in the present invention,
The transmission time per frame can be reduced by 31 + 3.5 + 3.5 = 38 μS, so that the transmission efficiency can be improved as compared with the prior art.

【0025】図5は本発明によるプリアンブル部の設計
例の全てを示す図であり、これ以外は違反となるもので
ある。
FIG. 5 is a diagram showing all the design examples of the preamble part according to the present invention.

【0026】図6は本発明の実施例の概略機能ブロック
図であり、(A)は送信部のブロック図、(B)は受信
部のブロック図を夫々示す。図示せぬCPU等が接続さ
れたホストバス1からの送信データは4値PPM部2へ
供給されてPPM処理され、フレームフォーマット化さ
れてLED3にて光信号に変換され送信される。
FIGS. 6A and 6B are schematic functional block diagrams of an embodiment of the present invention. FIG. 6A is a block diagram of a transmitting unit, and FIG. 6B is a block diagram of a receiving unit. Transmission data from the host bus 1 to which a CPU (not shown) or the like is connected is supplied to the quaternary PPM unit 2, subjected to PPM processing, frame-formatted, converted into an optical signal by the LED 3, and transmitted.

【0027】4値PPM部2においてはフレームフォー
マット形成部21と、ダミー列及びコンペア列生成部2
2と、スタートフラグ部及びストップフラグ部生成部2
3とが設けられている。ダミー列及びコンペア列生成部
22では、図5に示したチップパターンの組合せの1つ
が予め定められて生成される。また、スタートフラグ部
及びストップフラグ部生成部23においては、データ部
に使用されない4チップパターンが予め定められて生成
される。フレームフォーマット形成部21において、こ
れ等各チップパターンが、4値PPMデータと共にフレ
ームフォーマット化されて出力される。
The quaternary PPM unit 2 includes a frame format forming unit 21 and a dummy column and compare column generating unit 2.
2, a start flag section and a stop flag section generation section 2
3 are provided. In the dummy column and compare column generating unit 22, one of the combinations of the chip patterns shown in FIG. 5 is generated in advance. In the start flag section and the stop flag section generating section 23, a 4-chip pattern not used for the data section is generated in advance. In the frame format forming section 21, these chip patterns are frame-formatted together with the quaternary PPM data and output.

【0028】受信部においては、4値PPM化されたフ
レームフォーマットを有する赤外線信号が受光素子4に
て電気信号とされ、復調部(4値PPM)5へ導入され
る。この復調部5においては、フレーム同期部51にて
フレーム同期がとられるが、この時、「コンペア対象
列」とデータ受信バッファ(図示せず)内のデータパタ
ーンとが比較されることにより、フレーム同期が行われ
るのである。こうしてフレーム同期がとられた後、スタ
ートフラグ部が検出されると、次に続くデータ部の4値
PPM復調がなされ、復調データはホストバス1へ供給
されるのである。
In the receiving section, an infrared signal having a quaternary PPM-converted frame format is converted into an electric signal by the light receiving element 4 and introduced to a demodulating section (4-level PPM) 5. In the demodulation unit 5, the frame synchronization is performed by the frame synchronization unit 51. At this time, the “comparison target column” is compared with the data pattern in the data reception buffer (not shown), so that the frame is synchronized. Synchronization takes place. When the start flag section is detected after the frame synchronization is established in this way, the quaternary PPM demodulation of the subsequent data section is performed, and the demodulated data is supplied to the host bus 1.

【0029】[0029]

【発明の効果】以上述べた様に、本発明によれば、従来
のフレームフォーマットに比較して304チップの削減
が可能となり、従って1フレームあたり、(304チッ
プ/4)×500ns=38μSだけ伝送時間を短縮す
ることができるという効果がある。
As described above, according to the present invention, it is possible to reduce the number of chips by 304 chips as compared with the conventional frame format. Therefore, it is necessary to transmit (304 chips / 4) × 500 ns = 38 μS per frame. There is an effect that time can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のフレームフォーマットの構成図であ
る。
FIG. 1 is a configuration diagram of a frame format according to the present invention.

【図2】本発明の実施例におけるプリアンブル部の一設
計例を示す図である。
FIG. 2 is a diagram illustrating a design example of a preamble section according to the embodiment of the present invention.

【図3】本発明のプリアンブル部の違反設計例を示す図
である。
FIG. 3 is a diagram showing an example of a violation design of a preamble part according to the present invention.

【図4】本発明のプリアンブル部にダミー列が必要な説
明図である。
FIG. 4 is an explanatory diagram in which a dummy column is required in a preamble part according to the present invention.

【図5】本発明のプリアンブル部の全ての例を示す図で
ある。
FIG. 5 is a diagram showing all examples of a preamble section according to the present invention.

【図6】本発明の実施例の概略ブロック図である。FIG. 6 is a schematic block diagram of an embodiment of the present invention.

【図7】従来のIrDA規格フレームフォーマットの構
成を示す図である。
FIG. 7 is a diagram showing a configuration of a conventional IrDA standard frame format.

【図8】図7のフレームフォーマットにおけるデータ部
の4値PPMを説明する図である。
FIG. 8 is a diagram illustrating quaternary PPM of a data part in the frame format of FIG. 7;

【符号の説明】[Explanation of symbols]

1 ホストバス 2 4値PPM 3 LED(発光ダイオード) 4 受光素子(フォトダイオード) 5 復調部 21 フレームフォーマット形成部 22 ダミー列及びコンペア列生成部 23 スタートフラグ及びストップフラグ生成部 51 フレーム同期部 REFERENCE SIGNS LIST 1 host bus 2 4-level PPM 3 LED (light emitting diode) 4 light receiving element (photodiode) 5 demodulation unit 21 frame format formation unit 22 dummy column and compare column generation unit 23 start flag and stop flag generation unit 51 frame synchronization unit

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 プリアンブル部、スタートフラグ部、デ
ータ部及びストップフラグ部をこの順に有するフレーム
フォーマットからなり、前記データ部の1シンボルが4
値PPM(Pulse Position Modulation )の4チップパ
ターンにより表される赤外線通信方式であって、前記プ
リアンブル部に対して前記データ部のチップパターン以
外の4×2チップパターンを割当て、前記スタートフラ
グ部及びストップフラグ部に対して前記データ部のチッ
プパターン以外の4チップパターンを夫々割当てるよう
にしたことを特徴とする赤外線通信方式。
1. A frame format having a preamble part, a start flag part, a data part, and a stop flag part in this order, wherein one symbol of the data part is 4 symbols.
An infrared communication system represented by a 4-chip pattern of a value PPM (Pulse Position Modulation), wherein a 4 × 2 chip pattern other than the chip pattern of the data section is assigned to the preamble section, and the start flag section and the stop An infrared communication system, wherein four chip patterns other than the chip pattern of the data part are assigned to the flag part.
【請求項2】 前記プリアンブル部は、4チップのダミ
ー列と、それに続く4チップのコンペア列とからなり、
前記コンペア列は受信側でのコンペア対象列との比較処
理がなされるものであることを特徴とする請求項1記載
の赤外線通信方式。
2. The preamble section comprises a 4-chip dummy column, followed by a 4-chip compare column,
2. The infrared communication system according to claim 1, wherein the comparison sequence is subjected to comparison processing with a comparison target sequence on a receiving side.
【請求項3】 プリアンブル部、スタートフラグ部、デ
ータ部及びストップフラグ部をこの順に有するフレーム
フォーマットからなり、前記データ部の1シンボルが4
値PPM(Pulse Position Modulation )の4チップパ
ターンにより表される赤外線通信システムであって、前
記プリアンブル部に対して前記データ部のチップパター
ン以外の4×2チップパターンを割当て、前記スタート
フラグ部及びストップフラグ部に対して前記データ部の
チップパターン以外の4チップパターンを夫々割当てて
送信する送信手段を含むことを特徴とする赤外線通信シ
ステム。
3. A frame format having a preamble section, a start flag section, a data section, and a stop flag section in this order, wherein one symbol of the data section is 4 symbols.
An infrared communication system represented by a 4-chip pattern of a value PPM (Pulse Position Modulation), wherein a 4 × 2 chip pattern other than the chip pattern of the data section is assigned to the preamble section, the start flag section and the stop. An infrared communication system comprising transmitting means for allocating and transmitting four chip patterns other than the chip pattern of the data part to the flag part, respectively.
【請求項4】 前記プリアンブル部は、4チップのダミ
ー列と、それに続く4チップのコンペア列とからなり、
前記コンペア列は受信側でのコンペア対象列との比較処
理がなされるものであることを特徴とする請求項3記載
の赤外線通信システム。
4. The preamble section includes a 4-chip dummy column and a 4-chip compare column following the dummy column.
4. The infrared communication system according to claim 3, wherein the comparison sequence is subjected to comparison processing with a comparison target sequence on a receiving side.
【請求項5】 前記送信手段からのフレームフォーマッ
ト信号を受信して、前記ダミー列に続く前記4チップコ
ンペア列と前記コンペア対象列との比較処理をなす比較
手段を有し、前記比較処理により一致が検出された時に
それに続くチップパターンを前記スタートフラグとして
認識する受信手段を含むことを特徴とする請求項4記載
の赤外線通信システム。
5. A comparison means for receiving a frame format signal from the transmission means and comparing the four-chip compare string following the dummy string with the comparison target string, and comparing the four-chip compare string with the comparison target string. 5. The infrared communication system according to claim 4, further comprising a receiving unit for recognizing a chip pattern subsequent to the detected start flag as the start flag.
JP29972998A 1998-10-21 1998-10-21 Infrared communication system and system Expired - Fee Related JP3766217B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29972998A JP3766217B2 (en) 1998-10-21 1998-10-21 Infrared communication system and system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29972998A JP3766217B2 (en) 1998-10-21 1998-10-21 Infrared communication system and system

Publications (2)

Publication Number Publication Date
JP2000134186A true JP2000134186A (en) 2000-05-12
JP3766217B2 JP3766217B2 (en) 2006-04-12

Family

ID=17876266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29972998A Expired - Fee Related JP3766217B2 (en) 1998-10-21 1998-10-21 Infrared communication system and system

Country Status (1)

Country Link
JP (1) JP3766217B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006123697A1 (en) * 2005-05-20 2006-11-23 Nakagawa Laboratories, Inc. Data transmitting apparatus and data receiving apparatus
KR100784964B1 (en) 2006-07-19 2007-12-11 송주환 The infrared data transmission method for remote control of multimedia devices
WO2008050569A1 (en) 2006-10-18 2008-05-02 Ishida Co., Ltd. Encoding device, pulse generation device, and communication system
CN105262565B (en) * 2015-09-11 2018-10-09 烽火通信科技股份有限公司 A kind of coding method and system for transmitting clock and data based on phase-modulation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006123697A1 (en) * 2005-05-20 2006-11-23 Nakagawa Laboratories, Inc. Data transmitting apparatus and data receiving apparatus
KR100784964B1 (en) 2006-07-19 2007-12-11 송주환 The infrared data transmission method for remote control of multimedia devices
WO2008050569A1 (en) 2006-10-18 2008-05-02 Ishida Co., Ltd. Encoding device, pulse generation device, and communication system
US7750827B2 (en) 2006-10-18 2010-07-06 Ishida Co. Ltd. Coding device, pulse regenerating device, and communications system
CN105262565B (en) * 2015-09-11 2018-10-09 烽火通信科技股份有限公司 A kind of coding method and system for transmitting clock and data based on phase-modulation

Also Published As

Publication number Publication date
JP3766217B2 (en) 2006-04-12

Similar Documents

Publication Publication Date Title
EP0162327B1 (en) Digital remote control method
JPH1174945A (en) Parallel data skew detection circuit
JP3080907B2 (en) Modulation / demodulation method and modulation / demodulation device
JP2000134186A (en) Infrared communication method and its system
EP1176753A2 (en) Method and system for sychronizing serial data
US6980616B1 (en) Transmission method and device
US6134692A (en) Information identification system for identifying response units by a control unit, and the control unit and the response units for the information identification system
US7352301B2 (en) Method for transmitting a data flow over an optical bus, corresponding system and computer program product
JPH10322404A (en) Serial data communication method and system
JP3687947B2 (en) Infrared communication device, communication method, and information apparatus
JPH02266724A (en) Optical transmission equipment
US20040113891A1 (en) Method for transmitting and receiving data of wireless keyboard
US5504749A (en) Apparatus for reading out address information
JP3229732B2 (en) Infrared transmitter and infrared receiver
JP2699754B2 (en) Frame synchronous data transfer system
JPS6314599A (en) Digital remote control transmitter
US6570690B1 (en) Optical parallel transmission system
JPS5977745A (en) Transmission control system
US20030067937A1 (en) System for transmitting data between modules and method for controlling the same
JPH11136295A (en) Biphase code transmission system
JPH0563690A (en) Frame synchronization system serial data transfer method
JP4032347B2 (en) Signal transmission system
JPS62180611A (en) Code conversion transmission system
JP2001144823A (en) Time-division multiple transmission method
JPS61201534A (en) Transmission and reception equipment with collision detection function

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030624

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090203

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090203

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100203

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100203

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110203

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140203

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees