JP2000123718A - Electron emitting element, electron source, image forming device, and their manufacture - Google Patents

Electron emitting element, electron source, image forming device, and their manufacture

Info

Publication number
JP2000123718A
JP2000123718A JP29318498A JP29318498A JP2000123718A JP 2000123718 A JP2000123718 A JP 2000123718A JP 29318498 A JP29318498 A JP 29318498A JP 29318498 A JP29318498 A JP 29318498A JP 2000123718 A JP2000123718 A JP 2000123718A
Authority
JP
Japan
Prior art keywords
electron
voltage
emitting
emitting device
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP29318498A
Other languages
Japanese (ja)
Inventor
Kazuhiro Takada
一広 高田
Hitoshi Oda
仁 織田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP29318498A priority Critical patent/JP2000123718A/en
Publication of JP2000123718A publication Critical patent/JP2000123718A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To stably manufacture an election emitting element having high efficiency of electron emission capable of realizing a high-performance image forming device having high brightness and excellent operational stability. SOLUTION: In this manufacturing method for the electron emitting element having a conductive film including an electron emitting part between a pair of element electrodes, cracks are formed in the conductive film, thereafter pulse voltage is impressed between the element electrodes in the atmosphere including an organic material such that the length (T10-T1N) of the pulse voltage impressing time is increased gradually to the length of the non-impressing time.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子、該
電子放出素子を多数個配置してなる電子源、該電子源を
用いて構成した表示装置や露光装置等の画像形成装置、
及びそれらの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, an electron source having a large number of such electron-emitting devices, and an image forming apparatus such as a display device or an exposure device using the electron source.
And their production methods.

【0002】[0002]

【従来の技術】従来より、電子放出素子としては大別し
て熱電子放出素子と冷陰極電子放出素子を用いた2種類
のものが知られている。冷陰極電子放出素子には電界放
出型(以下、「FE型」と称す。)、金属/絶縁層/金
属型(以下、「MIM型」と称す。)や表面伝導型電子
放出素子等が有る。
2. Description of the Related Art Conventionally, two types of electron-emitting devices using a thermionic electron-emitting device and a cold-cathode electron-emitting device have been known. The cold cathode electron-emitting devices include a field emission type (hereinafter, referred to as “FE type”), a metal / insulating layer / metal type (hereinafter, referred to as “MIM type”), a surface conduction electron-emitting device, and the like. .

【0003】FE型の例としては、W.P. Dyke
and W.W. Dolan,“Field Em
ission”, Advance in Elect
ron Physics, 8,89(1956)ある
いはC.A. Spindt, “Physical
Properties of thin−filmfi
eld emission cathodes wit
h molybdenum cones”, J. A
ppl. Phys. ,47,5248(1976)
等に開示されたものが知られている。
[0003] As an example of the FE type, W. P. Dyke
and W. W. Dolan, "Field Em
issue ", Advance in Elect
ron Physics, 8, 89 (1956) or C.I. A. Spindt, “Physical
Properties of thin-filmfi
eld emission cathodes wit
h molybdenum cones ", JA
ppl. Phys. , 47, 5248 (1976).
And the like are known.

【0004】MIM型の例としては、C.A. Mea
d, “Operation ofTunnel−Em
ission Devices”, J. Appl.
Phys., 32,646(1961)等に開示され
たものが知られている。
As an example of the MIM type, C.I. A. Mea
d, “Operation of Tunnel-Em
issue Devices ", J. Appl.
Phys. , 32, 646 (1961).

【0005】表面伝導型電子放出素子の例としては、
M.I. Elinson, Radio Eng.
Electron Phys., 10,1290(1
965)等に開示されたものがある。
As an example of the surface conduction electron-emitting device,
M. I. Elinson, Radio Eng.
Electron Phys. , 10, 1290 (1
965).

【0006】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。こ
の表面伝導型電子放出素子としては、前記エリンソン等
によるSnO2 薄膜を用いたもの、Au薄膜によるもの
[G.Dittmer:“Thin Solid Fi
lms”, 9,317(1972)]、In23
SnO2 薄膜によるもの[M.Hartwell an
d C.G. Fonstad:“IEEETran
s. ED Conf.”, 519(1975)]、
カーボン薄膜によるもの[荒木久 他:真空、第26
巻、第1号、22頁(1983)]等が報告されてい
る。
[0006] The surface conduction electron-emitting device utilizes the phenomenon that electron emission occurs when a current flows through a small-area thin film formed on a substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using an SnO 2 thin film by Elinson et al. And a device using an Au thin film [G. Dittmer: “Thin Solid Fi
lms ", 9,317 (1972)] , In 2 O 3 /
According to SnO 2 thin film [M. Hartwell an
d C.I. G. FIG. Fonstad: “IEEE Tran
s. ED Conf. ", 519 (1975)],
By carbon thin film [Hisashi Araki et al .: Vacuum, 26th
Vol. 1, No. 22, p. 22 (1983)].

【0007】これらの表面伝導型電子放出素子の典型的
な例として、前述のM.ハートウェルの素子構成を図2
4に模式的に示す。同図において1は基板である。4は
導電性膜で、H型形状のパターンに形成された金属酸化
物薄膜等からなり、後述の通電フォーミングと呼ばれる
通電処理により電子放出部5が形成される。尚、図中の
素子電極間隔Lは、0.5〜1mm、W’は、0.1m
mで設定されている。
As a typical example of these surface conduction electron-emitting devices, the above-mentioned M.P. Figure 2 shows the device configuration of Hartwell
FIG. In FIG. 1, reference numeral 1 denotes a substrate. Reference numeral 4 denotes a conductive film, which is formed of a metal oxide thin film or the like formed in an H-shaped pattern. The electron emission portion 5 is formed by an energization process called energization forming described later. In the drawing, the element electrode interval L is 0.5 to 1 mm, and W ′ is 0.1 m.
m.

【0008】これらの表面伝導型電子放出素子において
は、電子放出を行う前に導電性膜4を予め通電フォーミ
ングと呼ばれる通電処理によって電子放出部5を形成す
るのが一般的である。即ち、通電フォーミングとは、前
記導電性膜4の両端に直流電圧あるいは非常にゆっくり
とした昇電圧例えば1V/分程度を印加通電し、導電性
膜4を局所的に破壊、変形もしくは変質させて構造を変
化させ、電気的に高抵抗な状態の電子放出部5を形成す
る処理である。尚、電子放出部5では導電性膜4の一部
に亀裂が発生しており、その亀裂付近から電子放出が行
われる。
In these surface conduction electron-emitting devices, it is general that the electron-emitting portion 5 is formed beforehand by performing an energization process called energization forming on the conductive film 4 before electron emission. That is, the energization forming is to apply a DC voltage or a very slowly increasing voltage, for example, about 1 V / min, to both ends of the conductive film 4 and to energize the conductive film 4 to locally destroy, deform or deteriorate the conductive film 4. This is a process of changing the structure and forming the electron-emitting portion 5 in an electrically high-resistance state. Note that a crack is generated in a part of the conductive film 4 in the electron emitting portion 5, and electrons are emitted from the vicinity of the crack.

【0009】さらに、本出願人は、上述の導電性膜に流
れる電流(以下、「素子電流」という。)、および真空
中に放出される電流(以下、「放出電流」という。)が
著しく変化する活性化工程を提案している(特開平7−
235255号公報)。
Furthermore, the present applicant has noticed that the current flowing through the above-mentioned conductive film (hereinafter referred to as "device current") and the current discharged into vacuum (hereinafter referred to as "emission current") are significantly changed. (Japanese Unexamined Patent Publication No.
235255).

【0010】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を行列状
等に配列した電子源を作成することが容易であるという
利点がある。この特徴を活かすための種々の応用が研究
されており、例えば自発光型の薄型画像表示装置などの
画像形成装置への利用が挙げられる。このような電子源
に活性化工程を施す場合、適当な雰囲気下で、例えば同
一行に属する素子に一斉にパルス電圧を印加したり、或
いは各素子に順次パルス電圧を印加し活性化物質の膜を
堆積させることにより行う。
The above-mentioned surface conduction type electron-emitting device has an advantage that, since the structure is simple, it is easy to form an electron source in which a large number of devices are arranged in a matrix or the like over a large area. . Various applications for utilizing this feature are being studied, for example, application to an image forming apparatus such as a self-luminous thin image display apparatus. When an activation step is performed on such an electron source, for example, a pulse voltage is simultaneously applied to elements belonging to the same row under an appropriate atmosphere, or a pulse voltage is sequentially applied to each element, and a film of an activation material is applied. Is deposited.

【0011】ところで、画像形成装置等の電子源に用い
られる電子放出素子については、明るい表示画像を安定
して提供できるよう更に均一な電子放出特性および電子
放出効率の向上が要望されている。ここでの電子放出効
率とは、素子電流と放出電流の比で表されるものであ
り、素子電流が小さく、放出電流が大きい電子放出素子
が望まれている。
Meanwhile, electron emitters used in an electron source of an image forming apparatus or the like are required to have more uniform electron emission characteristics and improved electron emission efficiency so that a bright display image can be stably provided. Here, the electron emission efficiency is represented by the ratio of the device current to the emission current, and an electron emission device having a small device current and a large emission current is desired.

【0012】安定的に制御し得る電子放出特性と効率の
より一層の向上がなされれば、例えば蛍光体を画像形成
部材とする画像形成装置においては、低電流で明るい高
品位な画像形成装置、例えばフラットテレビが実現され
る。また、低電流化に伴い、画像形成装置を構成する駆
動回路等のローコスト化も図れる。
If the electron emission characteristics and efficiency which can be controlled stably are further improved, for example, in an image forming apparatus using a phosphor as an image forming member, a high-quality image forming apparatus with a low current and a high brightness can be used. For example, a flat television is realized. Further, as the current is reduced, the cost of a drive circuit and the like constituting the image forming apparatus can be reduced.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、従来の
表面伝導型電子放出素子の作製工程の一部である活性化
処理工程において、使用する導電性膜の均一性の問題、
並びに、基板と導電性膜の密着性の問題等から、活性化
条件の適用の仕方によっては、電子放出に寄与しない部
分(不活性領域)が発生する場合があった。このような
不活性領域の割合が多い表面伝導型電子放出素子が形成
された場合には、安定な電子放出特性及び電子放出効率
について必ずしも満足のゆくものが得られず、これを用
いて高輝度で動作安定性に優れた画像形成装置を実現す
るのは困難であった。
However, in the activation treatment step which is a part of the conventional step of manufacturing the surface conduction electron-emitting device, there is a problem of uniformity of the conductive film used.
In addition, due to the problem of adhesion between the substrate and the conductive film or the like, a portion (inactive region) that does not contribute to electron emission may be generated depending on how the activation condition is applied. If a surface conduction electron-emitting device having such a large proportion of inactive regions is formed, it is not always possible to obtain stable electron emission characteristics and electron emission efficiencies. Therefore, it is difficult to realize an image forming apparatus having excellent operation stability.

【0014】本発明の目的は、上述した解決すべき技術
的課題を解決し、安定な電子放出特性を有し、電子放出
の効率向上を図った電子放出素子を提供することにあ
る。また本発明の別の目的は、かかる電子放出素子を複
数用いて、高輝度で動作安定性に優れた画像形成装置を
提供することにある。
An object of the present invention is to solve the above-mentioned technical problems to be solved, and to provide an electron-emitting device having stable electron emission characteristics and improving electron emission efficiency. Another object of the present invention is to provide an image forming apparatus which uses a plurality of such electron-emitting devices and has high luminance and excellent operation stability.

【0015】[0015]

【課題を解決するための手段】本発明は、上述した課題
を解決するために鋭意検討を行って成されたものであ
り、下述する構成のものである。
Means for Solving the Problems The present invention has been made by intensive studies in order to solve the above-mentioned problems, and has the following configuration.

【0016】即ち、本発明の第1は、基板上の一対の電
極間に、電子放出部を含む導電性膜を有する電子放出素
子の製造方法において、導電性膜に電子放出部を形成す
るフォーミング工程と、有機物質を含む雰囲気下で電極
間にパルス電圧を繰り返し印加する活性化工程とを有
し、該活性化工程におけるパルス電圧の印加時間の長さ
を、非印加時間の長さに対して変化させることを特徴と
する電子放出素子の製造方法にある。
That is, a first aspect of the present invention is a method for manufacturing an electron-emitting device having a conductive film including an electron-emitting portion between a pair of electrodes on a substrate. And an activation step of repeatedly applying a pulse voltage between the electrodes in an atmosphere containing an organic substance, wherein the length of the pulse voltage application time in the activation step is longer than the length of the non-application time. In the method of manufacturing an electron-emitting device.

【0017】上記本発明の第1は、さらなる特徴とし
て、「前記活性化工程におけるパルス電圧の印加時間の
長さを、非印加時間の長さに対して階段状に漸増させ
る」こと、「前記活性化工程におけるパルス電圧の波高
値を、階段状に漸増させる」ことをも包含する。
The first feature of the present invention is that, as a further feature, "the length of the application time of the pulse voltage in the activation step is gradually increased stepwise with respect to the length of the non-application time". The step value gradually increases the peak value of the pulse voltage in the activation step.

【0018】本発明の第2は、基板上の一対の電極間
に、電子放出部を含む導電性膜を有する電子放出素子の
製造方法において、導電性膜に電子放出部を形成するフ
ォーミング工程と、有機物質を含む雰囲気下で電極間に
パルス電圧を繰り返し印加する活性化工程とを有し、該
活性化工程におけるパルス電圧の非印加時間内に、素子
電流に対する素子電圧の閾値よりも低い電圧を印加する
ことを特徴とする電子放出素子の製造方法にある。
According to a second aspect of the present invention, there is provided a method of manufacturing an electron-emitting device having a conductive film including an electron-emitting portion between a pair of electrodes on a substrate, wherein a forming step of forming the electron-emitting portion in the conductive film is provided. An activation step of repeatedly applying a pulse voltage between the electrodes in an atmosphere containing an organic substance, wherein a voltage lower than a threshold value of an element voltage with respect to an element current within a non-application time of the pulse voltage in the activation step. In a method for manufacturing an electron-emitting device.

【0019】上記本発明の第2は、さらなる特徴とし
て、「前記活性化工程におけるパルス電圧の非印加時間
内に、素子電流に対する素子電圧の閾値よりも低い直流
電圧を印加する」こと、「前記活性化工程におけるパル
ス電圧の非印加時間内に、振幅が素子電流に対する素子
電圧の閾値よりも低い交流電圧を印加する」こと、「前
記活性化工程におけるパルス電圧の非印加時間もしくは
前記交流電圧の半周期が、前記有機物質のガス分子の基
板表面での平均滞在時間より長い」こと、をも包含す
る。
The second feature of the present invention is that a DC voltage lower than a threshold of an element voltage with respect to an element current is applied within a non-application time of a pulse voltage in the activation step. Within the non-application time of the pulse voltage in the activation step, an AC voltage whose amplitude is lower than the threshold of the element voltage with respect to the element current is applied ”, and“ the non-application time of the pulse voltage in the activation step or the The half period is longer than the average residence time of the organic substance gas molecules on the substrate surface. "

【0020】本発明の第3は、上記本発明の第1または
第2の方法により製造されたことを特徴とする電子放出
素子にある。
A third aspect of the present invention resides in an electron-emitting device manufactured by the first or second method of the present invention.

【0021】本発明の第4は、基板上に、一対の電極と
電子放出部を含む導電性膜を有する電子放出素子が複数
配置された電子源の製造方法において、前記複数の電子
放出素子を、上記本発明の第1または第2の方法によっ
て製造することを特徴とする電子源の製造方法にある。
According to a fourth aspect of the present invention, there is provided a method of manufacturing an electron source in which a plurality of electron-emitting devices having a conductive film including a pair of electrodes and an electron-emitting portion are arranged on a substrate. And a method of manufacturing an electron source characterized by being manufactured by the first or second method of the present invention.

【0022】本発明の第5は、上記本発明の第4の方法
により製造されたことを特徴とする電子源にある。
According to a fifth aspect of the present invention, there is provided an electron source manufactured by the above-mentioned fourth method of the present invention.

【0023】本発明の第6は、基体上に一対の電極と電
子放出部を含む導電性膜を有する電子放出素子が複数配
置された電子源と、該電子源から放出される電子線の照
射により画像を形成する画像形成部材とを有する画像形
成装置の製造方法において、前記電子源を、上記本発明
の第4の方法によって製造することを特徴とする画像形
成装置の製造方法にある。
According to a sixth aspect of the present invention, there is provided an electron source in which a plurality of electron-emitting devices having a conductive film including a pair of electrodes and an electron-emitting portion are arranged on a substrate, and irradiation of an electron beam emitted from the electron source. A method for manufacturing an image forming apparatus having an image forming member for forming an image according to the present invention, wherein the electron source is manufactured by the above-described fourth method of the present invention.

【0024】本発明の第7は、上記本発明の第6の方法
により製造されたことを特徴とする画像形成装置にあ
る。
According to a seventh aspect of the present invention, there is provided an image forming apparatus manufactured by the sixth method of the present invention.

【0025】[0025]

【作用】本発明の第1の製造方法によれば、活性化初期
に印加するパルスのパワーを小さくし、発熱によるダメ
ージ(導電性膜の亀裂の拡大)がないようにしてカーボ
ン被膜を亀裂の内側に形成し、カーボン被膜による保護
効果が現れてから、パワーを上げ、カーボン被膜の堆積
を十分行う。これにより、亀裂が拡大し、電子放出に寄
与しない部分(不活性領域)が発生するのを抑えること
ができる。
According to the first manufacturing method of the present invention, the power of the pulse applied in the early stage of activation is reduced to prevent damage due to heat generation (expansion of cracks in the conductive film) and to reduce the carbon film to cracks. Formed on the inside, after the protective effect of the carbon film appears, the power is increased and the carbon film is sufficiently deposited. Thereby, it is possible to suppress the occurrence of a portion (inactive region) that does not contribute to electron emission due to cracks expanding.

【0026】本発明の第2の製造方法によれば、閾値電
圧以下のバイアスにより、電子放出に直接寄与しないま
でも、導電性を有する堆積物が亀裂内に形成される。こ
れにより、フォーミングにより形成された亀裂の広い部
分でも、活性化が可能になり、電子放出に寄与するカー
ボンの堆積が進み、電子放出に寄与しない部分(不活性
領域)が発生するのを抑えることができる。
According to the second manufacturing method of the present invention, a conductive deposit is formed in a crack by a bias equal to or lower than the threshold voltage, even if it does not directly contribute to electron emission. Thereby, even in a wide portion of a crack formed by forming, activation can be performed, deposition of carbon contributing to electron emission progresses, and generation of a portion (inactive region) not contributing to electron emission is suppressed. Can be.

【0027】[0027]

【発明の実施の形態】本発明を適用し得る電子放出素子
の基本的構成には大別して、平面型と垂直型の2つがあ
る。まず、平面型の電子放出素子について説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The basic structure of an electron-emitting device to which the present invention can be applied is roughly classified into two types: a planar type and a vertical type. First, a flat-type electron-emitting device will be described.

【0028】図1は、本発明の平面型の電子放出素子の
一構成例を示す模式図であり、図1(a)は平面図、図
1(b)は断面図である。図1において、1は基板、2
と3は電極(素子電極)、4は導電性膜、5は電子放出
部である。
FIG. 1 is a schematic view showing an example of the configuration of a flat type electron-emitting device according to the present invention. FIG. 1 (a) is a plan view and FIG. 1 (b) is a cross-sectional view. In FIG. 1, 1 is a substrate, 2
And 3 are electrodes (device electrodes), 4 is a conductive film, and 5 is an electron emitting portion.

【0029】基板1としては、石英ガラス、Na等の不
純物含有量を減少させたガラス、青板ガラス、スパッタ
法等によりSiO2 を積層したガラス基板及びアルミナ
等のセラミックス及びSi基板等を用いることができ
る。
As the substrate 1, quartz glass, glass having a reduced impurity content such as Na, blue plate glass, a glass substrate on which SiO 2 is laminated by sputtering or the like, ceramics such as alumina, and a Si substrate can be used. it can.

【0030】対向する素子電極2,3の材料としては、
一般的な導体材料を用いることができ、例えばNi,C
r,Au,Mo,W,Pt,Ti,Al,Cu,Pd等
の金属或は合金及びPd,Ag,Au,RuO2 ,Pd
−Ag等の金属或は金属酸化物とガラス等から構成され
る印刷導体、In23 −SnO2 等の透明導電体及び
ポリシリコン等の半導体導体材料等から適宜選択するこ
とができる。
The materials of the opposing device electrodes 2 and 3 are as follows.
General conductor materials can be used, for example, Ni, C
Metals or alloys such as r, Au, Mo, W, Pt, Ti, Al, Cu, Pd and Pd, Ag, Au, RuO 2 , Pd
Metal or metal oxides and glass or the like printed conductor composed of such -ag, can be appropriately selected from an In 2 O 3 -SnO transparent conductor 2 and the like and a semiconductor conductive material such as polysilicon.

【0031】素子電極間隔L、素子電極長さW、導電性
膜4の形状等は、応用される形態等を考慮して、設計さ
れる。素子電極間隔Lは、好ましくは、数百nmから数
百μmの範囲とすることができ、より好ましくは、素子
電極間に印加する電圧等を考慮して数μmから数十μm
の範囲とすることができる。素子電極長さWは、電極の
抵抗値、電子放出特性を考慮して、数μmから数百μm
の範囲とすることができる。素子電極2,3の膜厚d
は、数十nmから数μmの範囲とすることができる。
The element electrode interval L, the element electrode length W, the shape of the conductive film 4 and the like are designed in consideration of the applied form and the like. The element electrode interval L can be preferably in the range of several hundred nm to several hundred μm, and more preferably several μm to several tens μm in consideration of the voltage applied between the element electrodes.
In the range. The length W of the device electrode is from several μm to several hundred μm in consideration of the resistance value of the electrode and the electron emission characteristics.
In the range. Film thickness d of device electrodes 2 and 3
Can be in the range of several tens nm to several μm.

【0032】尚、図1に示した構成とは別に、基板1上
に、導電性膜4、対向する素子電極2,3の順に形成し
た構成とすることもできる。
In addition to the configuration shown in FIG. 1, a configuration in which a conductive film 4 and device electrodes 2 and 3 facing each other are formed on a substrate 1 in this order can be adopted.

【0033】導電性膜4を構成する材料としては、例え
ばPd,Pt,Ru,Ag,Au,Ti,In,Cu,
Cr,Fe,Zn,Sn,Ta,W,Pb等の金属、P
dO,SnO2 ,In23 ,PbO,Sb23 等の
酸化物、HfB2 ,ZrB2,LaB6 ,CeB6 ,Y
4 ,GdB4 等の硼化物、TiC,ZrC,HfC,
TaC,SiC,WC等の炭化物、TiN,ZrN,H
fN等の窒化物、Si,Ge等の半導体、カーボン等の
中から適宜選択される。
As a material constituting the conductive film 4, for example, Pd, Pt, Ru, Ag, Au, Ti, In, Cu,
Metals such as Cr, Fe, Zn, Sn, Ta, W, and Pb;
oxides such as dO, SnO 2 , In 2 O 3 , PbO, Sb 2 O 3 , HfB 2 , ZrB 2 , LaB 6 , CeB 6 , Y
Borides such as B 4 and GdB 4 , TiC, ZrC, HfC,
Carbides such as TaC, SiC, WC, TiN, ZrN, H
It is appropriately selected from nitrides such as fN, semiconductors such as Si and Ge, and carbon.

【0034】導電性膜4には、良好な電子放出特性を得
るために、微粒子で構成された微粒子膜を用いるのが好
ましい。その膜厚は、素子電極2,3へのステップカバ
レージ、素子電極2,3間の抵抗値及び後述するフォー
ミング条件等を考慮して適宜設定されるが、通常は、数
Å〜数百nmの範囲とするのが好ましく、より好ましく
は1nm〜50nmの範囲とするのが良い。その抵抗値
は、Rsが102 Ωから107 Ωの値であるのが好まし
い。なお、Rsは、幅がwで長さがlの薄膜の長さ方向
に測定した抵抗Rを、R=Rs(l/w)と置いたとき
に現れる値である。
As the conductive film 4, it is preferable to use a fine particle film composed of fine particles in order to obtain good electron emission characteristics. The film thickness is appropriately set in consideration of the step coverage to the device electrodes 2 and 3, the resistance value between the device electrodes 2 and 3, a forming condition described later, and the like. The range is preferably set, and more preferably, the range is set to 1 nm to 50 nm. As for the resistance value, Rs is preferably a value of 10 2 Ω to 10 7 Ω. Note that Rs is a value that appears when a resistance R measured in the length direction of a thin film having a width w and a length 1 is set as R = Rs (l / w).

【0035】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(いくつかの微粒子が集合し、
全体として島状構造を形成している場合も含む)をとっ
ている。微粒子の粒径は、数Å〜数百nmの範囲、好ま
しくは、1nm〜20nmの範囲である。
The fine particle film described here is a film in which a plurality of fine particles are gathered. The fine structure is not only a state in which the fine particles are individually dispersed and arranged, but also a state in which the fine particles are adjacent to each other or overlapped (some). Particles gather,
(Including the case where an island structure is formed as a whole). The particle size of the fine particles is in the range of several to several hundreds of nm, preferably in the range of 1 to 20 nm.

【0036】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。
It should be noted that the term "fine particles" is frequently used in this specification, and its meaning will be described.

【0037】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。
Small particles are called "fine particles", and smaller ones are called "ultra fine particles". Particles smaller than "ultrafine particles" and having a few hundred atoms or less are widely called "clusters".

【0038】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。
However, each boundary is not strict and varies depending on what kind of property is focused on. Further, “fine particles” and “ultrafine particles” may be collectively referred to as “fine particles”, and the description in this specification is in line with this.

【0039】例えば、「実験物理学講座14 表面・微
粒子」(木下是雄 編、共立出版1986年9月1日発
行)では、「本稿で微粒子と言うときにはその直径がだ
いたい2〜3μm程度から10nm程度までとし、特に
超微粒子というときは粒径が10nm程度から2〜3n
m程度までを意味することにする。両者を一括して単に
微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
2個から数十〜数百個程度の場合はクラスターと呼
ぶ。」(195ページ 22〜26行目)と記述されて
いる。
For example, in “Experimental Physics Course 14: Surfaces and Particles” (edited by Yoshio Kinoshita, published on September 1, 1986 by Kyoritsu Publishing Co., Ltd.) And especially when it is referred to as ultrafine particles, the particle size is about 10 nm to 2-3 n.
It means up to about m. It is not exactly strict because both are collectively written as fine particles, but it is a rough guide. When the number of atoms constituting a particle is two to several tens to several hundreds, it is called a cluster. (Page 195, lines 22 to 26).

【0040】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。
In addition, the definition of “ultrafine particles” in the “Hayashi / Ultrafine Particle Project” of the New Technology Development Corporation was that the lower limit of the particle size was even smaller, as follows.

【0041】「創造科学技術推進制度の“超微粒子プロ
ジェクト”(1981〜1986)では、粒子の大きさ
(径)がおよそ1〜100nmの範囲のものを“超微粒
子”(ultra fine particle)と呼
ぶことにした。すると1個の超微粒子はおよそ100〜
108 個くらいの原子の集合体という事になる。原子の
尺度でみれば超微粒子は大〜巨大粒子である。」(「超
微粒子−創造科学技術」林主税、上田良二、田崎明
編;三田出版 1988年 2ページ1〜4行目)/
「超微粒子よりさらに小さいもの、すなわち原子が数個
〜数百個で構成される1個の粒子は、ふつうクラスター
と呼ばれる」(同書2ページ12〜13行目)。
In the "Ultra Fine Particle Project" of the Creative Science and Technology Promotion System (1981 to 1986), a particle having a size (diameter) in the range of about 1 to 100 nm is called an "ultra fine particle". Then, one ultrafine particle is about 100-
It is an aggregate of about 10 8 atoms. Ultra-fine particles are large to giant particles on an atomic scale. ("Ultra Fine Particles-Creative Science and Technology" Hayashi Tax, Ryoji Ueda, Akira Tazaki
(Edited by Mita Publishing, 1988, page 2, lines 1 to 4) /
"A particle even smaller than an ultrafine particle, that is, a single particle composed of several to several hundred atoms, is usually called a cluster" (ibid., Page 2, lines 12 to 13).

【0042】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は数Å〜1nm程度、上限は数μm
程度のものを指すこととする。
[0042] Based on the general notation as described above,
In the present specification, “fine particles” are an aggregate of a large number of atoms and molecules, and the lower limit of the particle size is several Å to 1 nm and the upper limit is several μm
It refers to the degree.

【0043】電子放出部5は、導電性膜4の一部に形成
された高抵抗の亀裂により構成され、導電性膜4の膜
厚、材質、及び後述する通電フォーミング、活性化工程
等に依存したものとなる。電子放出部5の内部には、数
Åから数十nmの範囲の粒径の導電性微粒子が存在する
場合もある。この導電性微粒子は、導電性膜4を構成す
る材料の元素の一部、あるいは全ての元素を含有するも
のとなる。また、亀裂の先端部及びその近傍の導電性膜
4には、炭素を含む膜を有する。炭素を含む膜とは、例
えばグラファイト(いわゆるHOPG,PG,GCを包
含するもので、HOPGはほぼ完全なグラファイト結晶
構造、PGは結晶粒が200Å程度で結晶構造がやや乱
れたもの、GCは結晶粒が20Ånm程度になり結晶構
造の乱れがさらに大きくなったものを指す。)、非晶質
カーボン(アモルファスカーボン及び、アモルファスカ
ーボンと前記グラファイトの微結晶の混合物を指す。)
であり、その膜厚は、500Å以下の範囲とするのが好
ましく、300Å以下の範囲とすることがより好まし
い。
The electron-emitting portion 5 is constituted by a high-resistance crack formed in a part of the conductive film 4 and depends on the film thickness and material of the conductive film 4 and the energization forming and activation steps to be described later. It will be. In some cases, conductive fine particles having a particle size in the range of several 数 to several tens of nm are present inside the electron-emitting portion 5. The conductive fine particles contain some or all of the elements of the material constituting the conductive film 4. The conductive film 4 at the tip of the crack and in the vicinity thereof has a film containing carbon. The film containing carbon is, for example, graphite (what includes so-called HOPG, PG, and GC; HOPG has a substantially complete graphite crystal structure, PG has a crystal grain of about 200 ° and has a slightly disordered crystal structure, and GC has a crystal structure. A grain having a diameter of about 20 nm and disorder of the crystal structure are further increased.), And amorphous carbon (refers to amorphous carbon and a mixture of amorphous carbon and the fine crystals of graphite).
The thickness is preferably in the range of 500 ° or less, more preferably in the range of 300 ° or less.

【0044】次に、垂直型の電子放出素子について説明
する。
Next, a vertical type electron-emitting device will be described.

【0045】図2は、本発明を適用し得る垂直型の電子
放出素子の一構成例を示す模式図であり、図1に示した
部位と同じ部位には図1に付した符号と同一の符号を付
している。21は段差形成部である。基板1、素子電極
2,3、導電性膜4及び電子放出部5は、前述した平面
型の電子放出素子の場合と同様の材料で構成することが
できる。段差形成部21は、真空蒸着法、印刷法、スパ
ッタ法等で形成されたSiO2 等の絶縁性材料で構成す
ることができる。段差形成部21の膜厚は、先に述べた
平面型の電子放出素子の素子電極間隔Lに対応し、数百
nmから数十μmの範囲とすることができる。この膜厚
は、段差形成部21の製法、及び、素子電極2,3間に
印加する電圧を考慮して設定されるが、数十nmから数
μmの範囲が好ましい。
FIG. 2 is a schematic view showing an example of the structure of a vertical type electron-emitting device to which the present invention can be applied. The same parts as those shown in FIG. Signs are attached. 21 is a step forming part. The substrate 1, the device electrodes 2, 3, the conductive film 4, and the electron-emitting portion 5 can be made of the same material as that of the above-described flat-type electron-emitting device. The step forming portion 21 can be made of an insulating material such as SiO 2 formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The film thickness of the step forming portion 21 corresponds to the device electrode interval L of the flat-type electron-emitting device described above, and can be in a range of several hundred nm to several tens μm. This film thickness is set in consideration of the manufacturing method of the step forming portion 21 and the voltage applied between the device electrodes 2 and 3, and is preferably in the range of several tens nm to several μm.

【0046】導電性膜4は、素子電極2,3と段差形成
部21の作製後に、該素子電極2,3の上に積層され
る。電子放出部5は、図2においては、段差形成部21
の側面部分に形成されているが、これは後述するフォー
ミング条件等に依存し、形状、位置ともにこれに限られ
るものではない。
The conductive film 4 is laminated on the device electrodes 2 and 3 after the device electrodes 2 and 3 and the step forming portion 21 are formed. In FIG. 2, the electron emitting section 5 includes a step forming section 21.
However, the shape and position are not limited to these depending on forming conditions and the like described later.

【0047】本発明の電子放出素子の製造方法としては
様々な方法があるが、その一例を図3に基づいて説明す
る。尚、図3においても図1に示した部位と同じ部位に
は図1に付した符号と同一の符号を付している。
There are various methods for manufacturing the electron-emitting device of the present invention. One example will be described with reference to FIG. In FIG. 3, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG.

【0048】工程−A:素子電極の形成工程 基板1を洗剤、純水および有機溶剤により十分に洗浄
し、真空蒸着法、スパッタ法等により素子電極材料を堆
積後、例えばフォトリソグラフィー技術を用いて基板1
上に素子電極2,3を形成する(図3(a))。
Step-A: Step of Forming Element Electrode The substrate 1 is sufficiently washed with a detergent, pure water, and an organic solvent, and an element electrode material is deposited by a vacuum evaporation method, a sputtering method, or the like, and then, for example, by using a photolithography technique. Substrate 1
The device electrodes 2 and 3 are formed thereon (FIG. 3A).

【0049】工程−B:導電性膜の形成工程 素子電極2,3を設けた基板1上に、有機金属溶液を塗
布して、有機金属薄膜を形成する。有機金属溶液には、
前述の導電性膜4の材料の金属を主元素とする金属錯体
の溶液を用いることができる。有機金属薄膜を加熱焼成
処理し、リフトオフ、エッチング等によりパターニング
し、所望の形状を持った導電性膜4を形成する(図3
(b))。ここでは有機金属溶液塗布/焼成法を挙げて
説明したが、導電性膜4の形成法としては、真空蒸着
法、スパッタ法、化学的気相堆積法、分散塗布法、ディ
ッピング法、スピンナー法等を用いることができる。
Step-B: Step of Forming Conductive Film An organic metal solution is applied on the substrate 1 provided with the device electrodes 2 and 3 to form an organic metal thin film. Organometallic solutions include:
A solution of a metal complex containing a metal as a main element of the material of the conductive film 4 described above can be used. The organic metal thin film is heated and baked, and patterned by lift-off, etching, or the like to form a conductive film 4 having a desired shape (FIG. 3).
(B)). Here, the organic metal solution coating / firing method has been described, but the conductive film 4 may be formed by a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, or the like. Can be used.

【0050】工程−C:フォーミング工程 つづいて、フォーミング工程を施す。このフォーミング
工程の方法の一例として通電処理による方法を説明す
る。素子電極2,3間に通電を行うと、導電性膜4の一
部に、構造の変化した高抵抗の亀裂からなる電子放出部
5が形成される(図3(c))。
Step-C: Forming Step Subsequently, a forming step is performed. As an example of a method of the forming step, a method by an energization process will be described. When current is applied between the device electrodes 2 and 3, an electron emitting portion 5 composed of a high-resistance crack having a changed structure is formed in a part of the conductive film 4 (FIG. 3C).

【0051】通電フォーミングの電圧波形の例を図4に
示す。通電フォーミングの電圧波形は、特にパルス波形
が好ましい。これにはパルス波高値を定電圧としたパル
スを連続的に印加する図4(a)に示した手法と、パル
ス波高値を増加させながらパルスを印加する図4(b)
に示した手法がある。
FIG. 4 shows an example of the voltage waveform of the energization forming. The voltage waveform of the energization forming is particularly preferably a pulse waveform. The method shown in FIG. 4A in which a pulse having a pulse peak value of a constant voltage is continuously applied, and the method shown in FIG. 4B in which a pulse is applied while increasing the pulse peak value are used.
There is a method shown in

【0052】図4(a)におけるT1 及びT2 は電圧波
形のパルス幅とパルス間隔である。通常T1 は1μ秒〜
10m秒、T2 は10μ秒〜100m秒の範囲で設定さ
れる。三角波の波高値(ピーク電圧)は、電子放出素子
の形態に応じて適宜選択される。このような条件のも
と、例えば、数秒から数十分間電圧を印加する。パルス
波形は、三角波に限定されるものではなく、矩形波等の
所望の波形を採用することができる。
In FIG. 4A, T 1 and T 2 are the pulse width and pulse interval of the voltage waveform. Normal T 1 is 1μ second to
10 ms and T 2 are set in the range of 10 μs to 100 ms. The peak value (peak voltage) of the triangular wave is appropriately selected according to the form of the electron-emitting device. Under such conditions, for example, a voltage is applied for several seconds to several tens minutes. The pulse waveform is not limited to a triangular wave, and a desired waveform such as a rectangular wave can be adopted.

【0053】図4(b)におけるT1 及びT2 は、図4
(a)に示したのと同様とすることができる。三角波の
波高値(ピーク電圧)は、例えば0.1Vステップ程度
づつ、増加させることができる。
T 1 and T 2 in FIG.
It can be similar to that shown in FIG. The peak value (peak voltage) of the triangular wave can be increased, for example, in steps of about 0.1 V.

【0054】通電フォーミング処理の終了は、パルス間
隔T2 中に、導電性膜4を局所的に破壊,変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば0.1V程度の電圧印加により流れる電流を
測定し、抵抗値を求めて、1MΩ以上の抵抗を示した
時、通電フォーミングを終了させる。
The end of the energization forming process can be detected by applying a voltage that does not locally destroy or deform the conductive film 4 during the pulse interval T 2 and measuring the current. For example, a current flowing when a voltage of about 0.1 V is applied is measured, and a resistance value is obtained. When a resistance of 1 MΩ or more is indicated, the energization forming is terminated.

【0055】工程−D:活性化工程 フォーミングを終えた素子には活性化工程と呼ばれる処
理を施す。活性化工程とは、この工程により、素子電流
f 、放出電流Ie が、著しく変化する工程である。
Step-D: Activation Step A device called an activation step is applied to the formed element. The activation process is a process in which the device current If and the emission current Ie are significantly changed by this process.

【0056】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、通電フォーミングと同様に、素子
電極2,3間にパルスの印加を繰り返すことで行うこと
ができる。この雰囲気は、例えば油拡散ポンプやロータ
リーポンプなどを用いて真空容器内を排気した場合に雰
囲気内に残留する有機ガスを利用して形成することがで
きる他、イオンポンプなどにより一旦十分に排気した真
空中に適当な有機物質のガスを導入することによっても
得られる。このときの好ましい有機物質のガス圧は、前
述の素子の形態、真空容器の形状や、有機物質の種類な
どにより異なるため、場合に応じ適宜設定される。適当
な有機物質としては、アルカン、アルケン、アルキンの
脂肪族炭化水素類、芳香族炭化水素類、アルコール類、
アルデヒド類、ケトン類、アミン類、フェノール、カル
ボン、スルホン酸等の有機酸類等を挙げることが出来、
具体的には、メタン、エタン、プロパンなどCn2n+2
で表される飽和炭化水素、エチレン、プロピレンなどC
n2n等の組成式で表される不飽和炭化水素、ベンゼ
ン、トルエン、メタノール、エタノール、ホルムアルデ
ヒド、アセトアルデヒド、アセトン、メチルエチルケト
ン、メチルアミン、エチルアミン、フェノール、蟻酸、
酢酸、プロピオン酸等が使用できる。
The activation step can be performed, for example, by repeatedly applying a pulse between the device electrodes 2 and 3 in an atmosphere containing an organic substance gas, similarly to the energization forming. This atmosphere can be formed by using an organic gas remaining in the atmosphere when the inside of the vacuum vessel is evacuated using, for example, an oil diffusion pump or a rotary pump, or is sufficiently evacuated once by an ion pump or the like. It can also be obtained by introducing a gas of an appropriate organic substance into a vacuum. The preferable gas pressure of the organic substance at this time varies depending on the form of the above-described element, the shape of the vacuum vessel, the type of the organic substance, and the like, and is appropriately set according to the case. Suitable organic substances include alkanes, alkenes, aliphatic hydrocarbons of alkynes, aromatic hydrocarbons, alcohols,
Aldehydes, ketones, amines, phenols, carboxyls, organic acids such as sulfonic acids, and the like,
Specifically, C n H 2n + 2 such as methane, ethane, and propane
C such as saturated hydrocarbon, ethylene, propylene represented by
n H 2n unsaturated hydrocarbon expressed by a composition formula such as, benzene, toluene, methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methylamine, ethylamine, phenol, formic acid,
Acetic acid, propionic acid and the like can be used.

【0057】この活性化処理により、雰囲気中に存在す
る有機物質から、炭素或は炭素化合物が素子上に堆積
し、素子電流If 、放出電流Ie が、著しく変化するよ
うになる。
By this activation treatment, carbon or a carbon compound is deposited on the device from the organic substance existing in the atmosphere, and the device current If and the emission current Ie change remarkably.

【0058】本発明の最大の特徴は、この活性化工程に
おける電圧印加方法にあり、以下、詳細に説明する。
The greatest feature of the present invention lies in the method of applying a voltage in the activation step, which will be described in detail below.

【0059】本発明の第1の製造方法においては、活性
化工程で素子電極間に繰り返し印加するパルス電圧の印
加時間の長さを、非印加時間の長さに対して変化させる
点に特徴が有り、具体的には、例えばパルス電圧の印加
時間の長さを非印加時間の長さに対して階段状に漸増さ
せながら行うことができる。
The first manufacturing method of the present invention is characterized in that the length of the application time of the pulse voltage repeatedly applied between the device electrodes in the activation step is changed with respect to the length of the non-application time. Yes, specifically, for example, it can be performed while gradually increasing the length of the application time of the pulse voltage with respect to the length of the non-application time.

【0060】例えば図5に示すように、パルス波高値V
0 、パルス周期T2 を一定にし、パルス幅を非常に短い
値T10から、前記フォーミング時に使用したパルス幅程
度まで増加させる。パルス幅の増加速度の一例として
は、最初の30秒はパルス幅T10=1μ秒、パルス間隔
2 =10m秒、次の30秒ではパルス幅T11=5μ
秒、パルス間隔T2 =10m秒という具合に時間ととも
に階段状に漸増させることができる。
For example, as shown in FIG.
0, the pulse period T 2 is constant, from a very short value T 10 the pulse width is increased to approximately the pulse width used during the forming. As an example of the pulse width increasing rate, the pulse width T 10 = 1 μsec in the first 30 seconds, the pulse interval T 2 = 10 ms, and the pulse width T 11 = 5 μ in the next 30 seconds.
It can be gradually increased stepwise with time, for example, seconds and pulse interval T 2 = 10 ms.

【0061】上記のように活性化初期に非常に短いパル
ス幅を有するパルス電圧を印加することにより、活性化
初期に、前記フォーミング工程で導電性膜4に形成され
た亀裂の内側に安定な炭素を含む膜を固定することがで
きる。このように活性化初期に安定な炭素を含む膜が形
成されれば、従来の活性化工程初期段階に見られるよう
な亀裂の後退(亀裂幅の拡大)を最小限に抑えることが
でき、その後、パルス幅を長くすることによって亀裂の
全長にわたって亀裂幅を狭めるように炭素を含む膜を固
定することができる。このため、電子放出を司らない領
域(不活性領域)の発生を極力抑えることができる。な
お、活性化パルスの電圧波形としては、フォーミング電
圧同様に、矩形波或いは三角波のパルス波形が好まし
い。
As described above, by applying a pulse voltage having a very short pulse width in the early stage of activation, a stable carbon is formed inside the crack formed in the conductive film 4 in the forming step in the early stage of activation. Can be immobilized. If a film containing stable carbon is formed in the early stage of the activation as described above, it is possible to minimize the regression of the crack (expansion of the crack width) seen in the early stage of the conventional activation process, and thereafter, By increasing the pulse width, the film containing carbon can be fixed so as to reduce the crack width over the entire length of the crack. Therefore, generation of a region (inactive region) that does not control electron emission can be suppressed as much as possible. The voltage waveform of the activation pulse is preferably a rectangular or triangular pulse waveform, like the forming voltage.

【0062】本発明の第2の製造方法においては、活性
化工程におけるパルス電圧の非印加時間内に、素子電流
に対する素子電圧の閾値よりも低い電圧を有する直流、
または交流の電圧を印加する点に特徴があり、これによ
り安定的に狭い亀裂を形成できるものである。この点に
ついて、図6〜図8を参照して詳しく説明する。
[0062] In the second manufacturing method of the present invention, during the non-application time of the pulse voltage in the activation step, the direct current having the voltage lower than the threshold value of the device voltage with respect to the device current,
Another feature is that an AC voltage is applied, whereby a narrow crack can be stably formed. This will be described in detail with reference to FIGS.

【0063】上記の活性化工程とは、微視的には以下の
現象を利用するものである。フォーミング工程によって
導電性膜4に形成された亀裂(100Åオーダー)だけ
では十分な電子放出は得られない。この状態で前述の有
機ガス雰囲気に曝すと、ガス分子は亀裂内に吸着する
(図6(b)参照)。吸着量はガス圧、基板温度、基板
の吸着サイト数、吸着分子の平均滞在時間、吸着確率で
決定される。この状態で素子電極2,3間に素子電流に
対する素子電圧の閾値Vth以上の電圧Vf (図6(a)
参照)を印加すると、亀裂陰極側から電子放出が起き、
放出電子は亀裂内吸着分子に衝突し、分解させ固定させ
る(図6(c)参照)。次に、電圧をoffにすると再
び亀裂内にガス分子が吸着する。このように一定のon
時間(印加時間)とoff時間(非印加時間)を持つパ
ルス電圧を繰り返し印加することで亀裂内に導電性の炭
素または炭素化合物を堆積させることができる。この結
果、亀裂幅が更に狭まり電界強度が強くなって電子放出
効率を向上させることができる。
The above activation step microscopically utilizes the following phenomena. Sufficient electron emission cannot be obtained only by the crack (100 ° order) formed in the conductive film 4 by the forming process. When exposed to the above-described organic gas atmosphere in this state, gas molecules are adsorbed in the cracks (see FIG. 6B). The amount of adsorption is determined by the gas pressure, the substrate temperature, the number of adsorption sites on the substrate, the average staying time of the adsorbed molecules, and the adsorption probability. In this state, a voltage Vf between the device electrodes 2 and 3 that is equal to or higher than the threshold value Vth of the device voltage with respect to the device current (FIG. 6A)
), Electrons are emitted from the crack cathode side,
The emitted electrons collide with the adsorbed molecules in the crack, and are decomposed and fixed (see FIG. 6C). Next, when the voltage is turned off, gas molecules are adsorbed again in the crack. Like this constant on
By repeatedly applying a pulse voltage having a time (application time) and an off time (non-application time), conductive carbon or a carbon compound can be deposited in the crack. As a result, the crack width is further narrowed, the electric field intensity is increased, and the electron emission efficiency can be improved.

【0064】しかしながら、本発明者の研究によれば、
通電フォーミングと同様に、単にパルス電圧の印加を繰
り返す従来の活性化工程には次のような問題点が存在す
ることが判明した。すなわち、off時間にガス分子は
亀裂内に一様に分布しているサイトに吸着するが、一度
吸着した分子は表面拡散に必要なエネルギーを持たない
ため吸着サイトに固定されてほとんど動くことができな
い。その後on時間に亀裂陰極側から電子が放出され、
吸着した分子は分解固定される。その結果、亀裂内に
は、図6(c)に示したように一様に分布した炭素また
は炭素化合物の微粒子膜が堆積され易く、電界が集中す
る十分に狭い亀裂形成が行われず、電子放出効率があま
り上がらなくなる。
However, according to the research of the present inventor,
Similar to the energization forming, it has been found that the following problems exist in the conventional activation process in which the application of the pulse voltage is simply repeated. That is, gas molecules are adsorbed at sites uniformly distributed in the crack during the off time, but once adsorbed molecules do not have the energy necessary for surface diffusion, and are fixed to the adsorption sites and hardly move. . Then on-time electrons are emitted from the crack cathode side,
The adsorbed molecules are decomposed and fixed. As a result, a fine particle film of carbon or carbon compound uniformly distributed as shown in FIG. 6C is easily deposited in the crack, and a sufficiently narrow crack in which an electric field is concentrated is not formed, and electron emission is not performed. Efficiency will not increase much.

【0065】一方、本発明の第2の製造方法において
は、活性化工程のoff時間に素子電流に対する素子電
圧の閾値よりも低い電圧を印加することで、吸着ガス分
子の拡散を促進し、電界集中の起こる十分に狭い亀裂を
安定して形成することができる。
On the other hand, in the second manufacturing method of the present invention, by applying a voltage lower than the threshold of the device voltage to the device current during the off time of the activation step, the diffusion of the adsorbed gas molecules is promoted, and the electric field is reduced. A sufficiently narrow crack where concentration occurs can be stably formed.

【0066】すなわち、off時間に素子電流に対する
素子電圧の閾値よりも低い電圧を印加した状態(膜電流
f は流れず亀裂内に電界のみが印加されている状態)
でガス分子が亀裂内に吸着すると、吸着分子の持ってい
る永久双極子モーメント(または誘起双極子モーメン
ト)に一様な力Fが働く(図7(b)参照)。この力F
は、亀裂内の吸着分子にのみ働くため、図7(b)に示
すように亀裂端部にまで吸着分子が移動すると力Fが消
失する。次に、on時間になると電子放出が起こり吸着
分子と衝突して分解、固定させるため、次の周期で力F
が働いても移動することはなく、その結果、on時間/
off時間の1周期毎に亀裂幅が図7(c)に示すよう
に狭まり電界強度が強くなって電子放出効率が向上す
る。
That is, a state in which a voltage lower than the threshold of the element voltage with respect to the element current is applied during the off time (a state in which the film current If does not flow and only the electric field is applied in the crack).
When the gas molecules are adsorbed in the cracks, a uniform force F acts on the permanent dipole moment (or induced dipole moment) of the adsorbed molecules (see FIG. 7B). This force F
Acts only on the adsorbed molecules in the crack, and as shown in FIG. 7B, when the adsorbed molecules move to the crack end, the force F disappears. Next, when the ON time is reached, electron emission occurs, which collides with the adsorbed molecules to be decomposed and fixed.
Does not move even if it works, and as a result, on time /
As shown in FIG. 7C, the crack width is reduced as shown in FIG. 7C for each cycle of the off time, and the electric field intensity is increased to improve the electron emission efficiency.

【0067】ここで問題となるのは、off時間の長さ
である。ガス分子が亀裂内に吸着してから亀裂端部に移
動するのに要する時間は吸着分子の平均滞在時間のオー
ダーと見積もられる。従って、off時間を平均滞在時
間以上に設定することで吸着分子を亀裂端部まで確実に
移動させることができる。ちなみに吸着分子の平均滞在
時間は脱離エネルギーと基板温度で決定される。
What matters here is the length of the off time. It is estimated that the time required for gas molecules to be adsorbed into the crack and to move to the crack end is on the order of the average residence time of the adsorbed molecules. Therefore, by setting the off time to be equal to or longer than the average stay time, the adsorbed molecules can be reliably moved to the crack end. Incidentally, the average staying time of the adsorbed molecules is determined by the desorption energy and the substrate temperature.

【0068】図7に示した例ではoff時に直流電圧
(図7(a)参照)を印加している。この場合、吸着分
子は亀裂の片側にのみ吸い寄せられる。一方、off時
間内に図8に示すように振幅が前記閾値よりも低い交流
電圧を印加した場合には、電界は交互に反転するため吸
着分子に働く力Fも反転する。ここで交流電圧の半周期
を吸着分子の平均滞在時間よりも長く設定すると、吸着
分子は亀裂の一方の側に吸い寄せられる。一旦亀裂端部
に移動した吸着分子には亀裂端での電界強度が零となる
ため電界方向が反転しても力がかからず、その位置に留
まる。電界が反転したとき、亀裂内に新たに吸着した分
子には反対方向の力がかかるため、吸着分子は亀裂反対
側に吸い寄せられて固定される。このように直流電圧と
違って交流電圧を印加すると、亀裂両側から対称に亀裂
幅を狭めることが可能となる。
In the example shown in FIG. 7, a DC voltage (see FIG. 7A) is applied at the time of off. In this case, the adsorbed molecules are attracted to only one side of the crack. On the other hand, when an AC voltage whose amplitude is lower than the threshold is applied as shown in FIG. 8 within the off time, the electric field alternately reverses, so that the force F acting on the adsorbed molecules also reverses. If the half cycle of the AC voltage is set longer than the average stay time of the adsorbed molecules, the adsorbed molecules are attracted to one side of the crack. Once the adsorbed molecules have moved to the crack end, the electric field strength at the crack end becomes zero, so that even if the electric field direction is reversed, no force is applied and the molecule remains at that position. When the electric field is reversed, a force in the opposite direction is applied to molecules newly adsorbed in the crack, so that the adsorbed molecules are attracted to the opposite side of the crack and fixed. When the AC voltage is applied unlike the DC voltage in this way, it is possible to narrow the crack width symmetrically from both sides of the crack.

【0069】以上説明した活性化工程の終了判定は、素
子電流If と放出電流Ie を測定しながら、適宜行うこ
とができる。
The end of the activation process described above can be determined as appropriate while measuring the device current If and the emission current Ie .

【0070】工程−E:安定化工程 このような工程を経て得られた電子放出素子は、安定化
工程を行うことが好ましい。この工程は、真空容器内の
有機物質を排気する工程である。真空容器を排気する真
空排気装置は、装置から発生するオイルが素子の特性に
影響を与えないように、オイルを使用しないものを用い
るのが好ましい。具体的には、ソープションポンプ、イ
オンポンプ等の真空排気装置を挙げることが出来る。
Step-E: Stabilizing Step The electron-emitting device obtained through such a step is preferably subjected to a stabilizing step. This step is a step of exhausting the organic substance in the vacuum container. It is preferable to use a vacuum exhaust device that does not use oil so that the oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum exhaust device such as a sorption pump or an ion pump can be used.

【0071】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合には、この
成分の分圧を極力低く抑える必要がある。真空容器内の
有機成分の分圧は、上記炭素あるいは炭素化合物がほぼ
新たに堆積しない分圧で1.3×10-6Pa以下が好ま
しく、さらには1.3×10-8Pa以下が特に好まし
い。さらに真空容器内を排気するときには、真空容器全
体を加熱して、真空容器内壁や、電子放出素子に吸着し
た有機物質分子を排気しやすくするのが好ましい。この
ときの加熱条件は、80〜250℃好ましくは150℃
以上で、できるだけ長時間処理するのが望ましいが、特
にこの条件に限るものではなく、真空容器の大きさや形
状、電子放出素子の構成などの諸条件により適宜選ばれ
る条件により行う。真空容器内の圧力は極力低くするこ
とが必要で、1.3×10-5Pa以下が好ましく、さら
には1.3×10-6Pa以下が特に好ましい。
In the activation step, when an oil diffusion pump or a rotary pump is used as an exhaust device, and an organic gas derived from an oil component generated from the oil diffusion pump or the rotary pump is used, it is necessary to keep the partial pressure of this component as low as possible. is there. The partial pressure of the organic component in the vacuum vessel is preferably 1.3 × 10 −6 Pa or less, more preferably 1.3 × 10 −8 Pa or less, at a partial pressure at which the carbon or carbon compound is not newly deposited. preferable. Further, when evacuating the inside of the vacuum vessel, it is preferable to heat the entire vacuum vessel to facilitate evacuating the organic substance molecules adsorbed on the inner wall of the vacuum vessel and the electron-emitting device. The heating condition at this time is 80 to 250 ° C., preferably 150 ° C.
As described above, it is desirable that the treatment is performed as long as possible, but the treatment is not particularly limited to this condition, and the treatment is performed under conditions appropriately selected according to various conditions such as the size and shape of the vacuum vessel and the configuration of the electron-emitting device. The pressure in the vacuum vessel needs to be as low as possible, and is preferably 1.3 × 10 −5 Pa or less, more preferably 1.3 × 10 −6 Pa or less.

【0072】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。このような真空雰囲気を採
用することにより、新たな炭素あるいは炭素化合物の堆
積を抑制でき、結果として素子電流If ,放出電流Ie
が、安定する。
The atmosphere at the time of driving after performing the stabilization step is preferably the same as the atmosphere at the end of the stabilization treatment, but is not limited to this. If the organic substance is sufficiently removed, Even if the pressure itself increases somewhat, it is possible to maintain sufficiently stable characteristics. By adopting such a vacuum atmosphere, the deposition of new carbon or a carbon compound can be suppressed, and as a result, the device current If and the emission current Ie can be suppressed.
But it stabilizes.

【0073】上述した工程を経て得られた本発明の電子
放出素子の基本特性について、図9,図10を参照しな
がら説明する。
The basic characteristics of the electron-emitting device of the present invention obtained through the above steps will be described with reference to FIGS.

【0074】図9は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図9においても、図1に示した部
位と同じ部位には図1に付した符号と同一の符号を付し
ている。
FIG. 9 is a schematic view showing an example of a vacuum processing apparatus. This vacuum processing apparatus also has a function as a measurement and evaluation apparatus. In FIG. 9 as well, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as in FIG.

【0075】図9において、55は真空容器であり、5
6は排気ポンプである。真空容器55内には電子放出素
子が配されている。また、51は電子放出素子に素子電
圧Vf を印加するための電源、50は素子電極2,3間
の導電性膜4を流れる素子電流If を測定するための電
流計、54は素子の電子放出部5より放出される放出電
流Ie を捕捉するためのアノード電極、53はアノード
電極54に電圧を印加するための高圧電源、52は電子
放出部5より放出される放出電流Ie を測定するための
電流計である。一例として、アノード電極54の電圧を
1kV〜10kVの範囲とし、アノード電極54と電子
放出素子との距離Hを2〜8mmの範囲として測定を行
うことができる。
In FIG. 9, reference numeral 55 denotes a vacuum vessel,
Reference numeral 6 denotes an exhaust pump. An electron-emitting device is provided in the vacuum vessel 55. Reference numeral 51 denotes a power supply for applying a device voltage Vf to the electron-emitting device; 50, an ammeter for measuring a device current If flowing through the conductive film 4 between the device electrodes 2 and 3; An anode electrode for capturing the emission current I e emitted from the electron emission unit 5, a high-voltage power supply 53 for applying a voltage to the anode electrode 54, and a reference numeral 52 for the emission current I e emitted from the electron emission unit 5. It is an ammeter for measuring. As an example, the measurement can be performed with the voltage of the anode electrode 54 in the range of 1 kV to 10 kV and the distance H between the anode electrode 54 and the electron-emitting device in the range of 2 to 8 mm.

【0076】真空容器55内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。
The vacuum vessel 55 is provided with equipment necessary for measurement in a vacuum atmosphere such as a vacuum gauge (not shown).
The measurement and evaluation can be performed in a desired vacuum atmosphere.

【0077】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とにより構成されてい
る。ここに示した電子放出素子基板を配した真空処理装
置の全体は、不図示のヒーターにより加熱できる。従っ
て、この真空処理装置を用いると、前述の通電フォーミ
ング以降の工程も行うことができる。
The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultrahigh vacuum system such as an ion pump. The entire vacuum processing apparatus provided with the electron-emitting device substrate shown here can be heated by a heater (not shown). Therefore, by using this vacuum processing apparatus, the steps after the energization forming described above can also be performed.

【0078】図10は、図9に示した真空処理装置を用
いて測定された放出電流Ie 及び素子電流If と、素子
電圧Vf との関係を模式的に示した図である。図10に
おいては、放出電流Ie が素子電流If に比べて著しく
小さいので、任意単位で示している。尚、縦・横軸とも
リニアスケールである。
FIG. 10 is a diagram schematically showing the relationship between the emission current I e and the device current If measured using the vacuum processing apparatus shown in FIG. 9, and the device voltage Vf . In FIG. 10, since the emission current Ie is significantly smaller than the device current If , it is shown in arbitrary units. The vertical and horizontal axes are linear scales.

【0079】図10からも明らかなように、本発明の電
子放出素子は、放出電流Ie に関して次の3つの特徴的
性質を有する。
As is clear from FIG. 10, the electron-emitting device of the present invention has the following three characteristic characteristics with respect to the emission current Ie .

【0080】即ち、第1に、本素子はある電圧(閾値電
圧と呼ぶ;図10中のVth)以上の素子電圧を印加する
と急激に放出電流Ie が増加し、一方閾値電圧Vth以下
では放出電流Ie が殆ど検出されない。つまり、放出電
流Ie に対する明確な閾値電圧Vthを持った非線形素子
である。
First, when an element voltage higher than a certain voltage (referred to as a threshold voltage; V th in FIG. 10) is applied to the present element, the emission current I e sharply increases, and on the other hand, the threshold voltage V th or lower. , The emission current Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage V th with respect to the emission current I e .

【0081】第2に、放出電流Ie が素子電圧Vf に単
調増加依存するため、放出電流Ieは素子電圧Vf で制
御できる。
Second, since the emission current Ie depends monotonically on the device voltage Vf , the emission current Ie can be controlled by the device voltage Vf .

【0082】第3に、アノード電極54(図9参照)に
捕捉される放出電荷は、素子電圧Vf を印加する時間に
依存する。つまり、アノード電極54に捕捉される電荷
量は、素子電圧Vf を印加する時間により制御できる。
Thirdly, the amount of charge emitted by the anode electrode 54 (see FIG. 9) depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【0083】以上の説明より理解されるように、本発明
の電子放出素子は、入力信号に応じて、電子放出特性を
容易に制御できることになる。この性質を利用すると複
数の電子放出素子を配して構成した電子源、画像形成装
置等、多方面への応用が可能となる。
As understood from the above description, the electron-emitting device of the present invention can easily control the electron-emitting characteristics according to the input signal. By utilizing this property, it is possible to apply to various fields such as an electron source and an image forming apparatus having a plurality of electron-emitting devices.

【0084】図10においては、素子電流If が素子電
圧Vf に対して単調増加する(MI特性)例を示した
が、素子電流If が素子電圧Vf に対して電圧制御型負
性抵抗特性(VCNR特性)を示す場合もある(不図
示)。これらの特性は、前述の工程を制御することで制
御できる。
[0084] In FIG. 10, the element current I f is monotonously increased with respect to the device voltage V f (MI characteristic) has shown an example, a voltage-controlled negative resistance with respect to the device current I f of the element voltage V f In some cases, resistance characteristics (VCNR characteristics) are shown (not shown). These properties can be controlled by controlling the steps described above.

【0085】次に、本発明を適用可能な電子放出素子の
応用例について以下に述べる。本発明を適用可能な電子
放出素子を複数個基板上に配列し、例えば電子源や画像
形成装置が構成できる。
Next, application examples of the electron-emitting device to which the present invention can be applied will be described below. By arranging a plurality of electron-emitting devices to which the present invention can be applied on a substrate, for example, an electron source or an image forming apparatus can be configured.

【0086】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し(行方向と呼ぶ)、この配線と直交する方向
(列方向と呼ぶ)で、該電子放出素子の上方に配した制
御電極(グリッドとも呼ぶ)により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をX方向及びY方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、X方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Y方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。
Various arrangements of the electron-emitting devices can be adopted. As an example, each of a large number of electron-emitting devices arranged in parallel is connected at both ends, a large number of rows of electron-emitting devices are arranged (referred to as a row direction), and a direction perpendicular to the wiring (referred to as a column direction). There is a ladder-type arrangement in which electrons from the electron-emitting devices are controlled and driven by control electrodes (also referred to as grids) disposed above the electron-emitting devices. Separately, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, and one of the electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to a wiring in the X direction. One example is one in which the other of the electrodes of a plurality of electron-emitting devices arranged in the same column is commonly connected to a wiring in the Y direction. This is a so-called simple matrix arrangement. First, the simple matrix arrangement will be described in detail below.

【0087】本発明の電子放出素子については、前述し
た通り3つの特性がある。即ち、表面伝導型電子放出素
子からの放出電子は、閾値電圧以上では、対向する素子
電極間に印加するパルス状電圧の波高値と幅で制御でき
る。一方、閾値電圧以下では、殆ど放出されない。この
特性によれば、多数の電子放出素子を配置した場合にお
いても、個々の素子にパルス状電圧を適宜印加すれば、
入力信号に応じて、表面伝導型電子放出素子を選択して
電子放出量を制御できる。
The electron-emitting device of the present invention has three characteristics as described above. That is, the emission electrons from the surface conduction electron-emitting device can be controlled by the peak value and the width of the pulse-like voltage applied between the opposing device electrodes when the electrons are equal to or higher than the threshold voltage. On the other hand, below the threshold voltage, almost no emission occurs. According to this characteristic, even when a large number of electron-emitting devices are arranged, if a pulse-like voltage is appropriately applied to each device,
The electron emission amount can be controlled by selecting the surface conduction electron-emitting device according to the input signal.

【0088】以下この原理に基づき、本発明の電子放出
素子を複数配して得られる電子源基板について、図11
を用いて説明する。図11において、71は電子源基
板、72はX方向配線、73はY方向配線である。74
は電子放出素子、75は結線である。
Hereinafter, based on this principle, an electron source substrate obtained by arranging a plurality of electron-emitting devices of the present invention will be described with reference to FIG.
This will be described with reference to FIG. In FIG. 11, reference numeral 71 denotes an electron source substrate, 72 denotes an X-direction wiring, and 73 denotes a Y-direction wiring. 74
Is an electron-emitting device, and 75 is a connection.

【0089】m本のX方向配線72は、Dx1,Dx2,…
…,Dxmからなり、真空蒸着法、印刷法、スパッタ法等
を用いて形成された導電性金属等で構成することができ
る。配線の材料、膜厚、幅は適宜設計される。Y方向配
線73は、Dy1,Dy2,……,Dynのn本の配線よりな
り、X方向配線72と同様に形成される。これらm本の
X方向配線72とn本のY方向配線73との間には、不
図示の層間絶縁層が設けられており、両者を電気的に分
離している(m,nは、共に正の整数)。
The m X-direction wirings 72 include D x1 , D x2,.
, Dxm , and can be made of a conductive metal or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The material, thickness and width of the wiring are appropriately designed. Y-direction wiring 73, D y1, D y2, ...... , it consists n wirings of D yn, is formed in the same manner as the X-direction wiring 72. An interlayer insulating layer (not shown) is provided between the m X-directional wirings 72 and the n Y-directional wirings 73 to electrically separate them (m and n are both Positive integer).

【0090】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2 等で構成
される。例えば、X方向配線72を形成した基板71の
全面或は一部に所望の形状で形成され、特に、X方向配
線72とY方向配線73の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。X方向配線
72とY方向配線73は、それぞれ外部端子として引き
出されている。
The interlayer insulating layer (not shown) is made of SiO 2 or the like formed by using a vacuum deposition method, a printing method, a sputtering method, or the like. For example, it is formed in a desired shape on the entire surface or a part of the substrate 71 on which the X-directional wiring 72 is formed. The material and the production method are appropriately set. The X-direction wiring 72 and the Y-direction wiring 73 are respectively drawn out as external terminals.

【0091】電子放出素子74を構成する一対の素子電
極(不図示)は、それぞれm本のX方向配線72とn本
のY方向配線73に、導電性金属等からなる結線75に
よって電気的に接続されている。
A pair of device electrodes (not shown) constituting the electron-emitting device 74 are electrically connected to m X-direction wires 72 and n Y-direction wires 73 by a connection 75 made of a conductive metal or the like. It is connected.

【0092】配線72と配線73を構成する材料、結線
75を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。
The material forming the wiring 72 and the wiring 73, the material forming the connection 75, and the material forming the pair of device electrodes may be the same or different in some or all of the constituent elements. Good. These materials are appropriately selected, for example, from the above-described materials for the device electrodes. When the material forming the element electrode is the same as the wiring material, the wiring connected to the element electrode can also be called an element electrode.

【0093】X方向配線72には、X方向に配列した電
子放出素子74の行を選択するための走査信号を印加す
る不図示の走査信号印加手段が接続される。一方、Y方
向配線73には、Y方向に配列した電子放出素子74の
各列を入力信号に応じて変調するための、不図示の変調
信号発生手段が接続される。各電子放出素子に印加され
る駆動電圧は、当該素子に印加される走査信号と変調信
号の差電圧として供給される。
The X-direction wiring 72 is connected to a scanning signal applying means (not shown) for applying a scanning signal for selecting a row of the electron-emitting devices 74 arranged in the X-direction. On the other hand, a modulation signal generating means (not shown) for modulating each column of the electron-emitting devices 74 arranged in the Y direction according to an input signal is connected to the Y-direction wiring 73. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between a scanning signal and a modulation signal applied to the device.

【0094】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。
In the above configuration, individual elements can be selected and driven independently using simple matrix wiring.

【0095】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図12と図13
及び図14を用いて説明する。図12は、画像形成装置
の表示パネルの一例を示す模式図であり、図13は、図
12の画像形成装置に使用される蛍光膜の模式図であ
る。図14は、NTSC方式のテレビ信号に応じて表示
を行うための駆動回路の一例を示すブロック図である。
FIGS. 12 and 13 show an image forming apparatus constructed using such an electron source having a simple matrix arrangement.
This will be described with reference to FIG. FIG. 12 is a schematic diagram illustrating an example of a display panel of the image forming apparatus, and FIG. 13 is a schematic diagram of a fluorescent film used in the image forming apparatus of FIG. FIG. 14 is a block diagram illustrating an example of a drive circuit for performing display according to an NTSC television signal.

【0096】図12において、71は電子放出素子を複
数配した電子源基板、81は電子源基板71を固定した
リアプレート、86はガラス基板83の内面に蛍光膜8
4とメタルバック85等が形成されたフェースプレート
である。82は支持枠であり、該支持枠82には、リア
プレート81、フェースプレート86がフリットガラス
等を用いて接続されている。88は外囲器であり、例え
ば大気中あるいは窒素中で、400〜500℃の温度範
囲で10分間以上焼成することで、封着して構成され
る。
In FIG. 12, reference numeral 71 denotes an electron source substrate on which a plurality of electron-emitting devices are arranged; 81, a rear plate on which the electron source substrate 71 is fixed; 86, a fluorescent film 8 on the inner surface of a glass substrate 83;
4 is a face plate on which a metal back 85 and the like are formed. Reference numeral 82 denotes a support frame, and a rear plate 81 and a face plate 86 are connected to the support frame 82 using frit glass or the like. Reference numeral 88 denotes an envelope, which is sealed by firing at a temperature range of 400 to 500 ° C. for 10 minutes or more in the atmosphere or nitrogen, for example.

【0097】74は、図1に示したような電子放出素子
である。72,73は、表面伝導型電子放出素子の一対
の素子電極と接続されたX方向配線及びY方向配線あ
る。
Reference numeral 74 denotes an electron-emitting device as shown in FIG. Reference numerals 72 and 73 denote an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes of the surface conduction electron-emitting device.

【0098】外囲器88は、上述の如く、フェースプレ
ート86、支持枠82、リアプレート81で構成され
る。リアプレート81は主に基板71の強度を補強する
目的で設けられるため、基板71自体で十分な強度を持
つ場合は別体のリアプレート81は不要とすることがで
きる。即ち、基板71に直接支持枠82を封着し、フェ
ースプレート86、支持枠82及び基板71で外囲器8
8を構成してもよい。一方、フェースプレート86とリ
アプレート81の間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器88を構成することもできる。
The envelope 88 includes the face plate 86, the support frame 82, and the rear plate 81 as described above. Since the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the substrate 71, if the substrate 71 itself has sufficient strength, the separate rear plate 81 can be unnecessary. That is, the support frame 82 is directly sealed to the substrate 71, and the envelope 8 is formed by the face plate 86, the support frame 82 and the substrate 71.
8 may be configured. On the other hand, by installing a support (not shown) called a spacer between the face plate 86 and the rear plate 81, the envelope 88 having sufficient strength against atmospheric pressure can be configured.

【0099】図13は、蛍光膜を示す模式図である。蛍
光膜84は、モノクロームの場合は蛍光体のみで構成す
ることができる。カラーの蛍光膜の場合は、蛍光体の配
列により、ブラックストライプ(図13(a))あるい
はブラックマトリクス(図13(b))等と呼ばれる黒
色導電材91と蛍光体92とから構成することができ
る。ブラックストライプ、ブラックマトリクスを設ける
目的は、カラー表示の場合、必要となる三原色蛍光体の
各蛍光体92間の塗り分け部を黒くすることで混色等を
目立たなくすることと、蛍光膜84における外光反射に
よるコントラストの低下を抑制することにある。黒色導
電材91の材料としては、通常用いられている黒鉛を主
成分とする材料の他、導電性があり、光の透過及び反射
が少ない材料を用いることができる。
FIG. 13 is a schematic diagram showing a fluorescent film. The fluorescent film 84 can be composed of only a phosphor in the case of monochrome. In the case of a color fluorescent film, a black conductive material 91 called a black stripe (FIG. 13A) or a black matrix (FIG. 13B) or the like and a fluorescent material 92 may be used depending on the arrangement of the fluorescent materials. it can. The purpose of providing the black stripes and the black matrix is to make the mixed portions inconspicuous by making the painted portions between the phosphors 92 of the necessary three primary color phosphors black in the case of color display, An object of the present invention is to suppress a decrease in contrast due to light reflection. As the material of the black conductive material 91, a material which is conductive and has little light transmission and reflection can be used in addition to a commonly used material mainly containing graphite.

【0100】ガラス基板83に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜84の内面側には、通常メタルバ
ック85が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート8
6側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
(通常、「フィルミング」と呼ばれる。)を行い、その
後Alを真空蒸着等を用いて堆積させることで作製でき
る。
The method of applying the fluorescent substance to the glass substrate 83 can employ a precipitation method or a printing method irrespective of monochrome or color. Usually, a metal back 85 is provided on the inner surface side of the fluorescent film 84. The purpose of providing a metal back is
The light emitted from the phosphor toward the inner surface is converted into a face plate 8.
Improving the brightness by specular reflection on the 6 side,
The purpose is to function as an electrode for applying an electron beam acceleration voltage, and to protect the phosphor from damage due to collision of negative ions generated in the envelope. The metal back can be manufactured by performing a smoothing process (usually called “filming”) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al using vacuum evaporation or the like.

【0101】フェースプレート86には、更に蛍光膜8
4の導電性を高めるため、蛍光膜84の外面側に透明電
極(不図示)を設けてもよい。
The face plate 86 is further provided with the fluorescent film 8.
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 84 in order to increase the conductivity of the phosphor film 84.

【0102】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。
When performing the above-mentioned sealing, in the case of color, it is necessary to make the phosphors of each color correspond to the electron-emitting devices, and sufficient alignment is indispensable.

【0103】図12に示した画像形成装置は、例えば以
下のようにして製造される。
The image forming apparatus shown in FIG. 12 is manufactured, for example, as follows.

【0104】不図示の排気管を通じ、例えばロータリー
ポンプ、ターボポンプをポンプ系とするような通常の真
空装置系で外囲器88内を1.3×10-4Pa程度の真
空度とし、容器外端子Dox1 〜Doxm とDoy1 〜Doyn
を通じ、素子電極間に電圧を印加し、前述のフォーミン
グを行い、次に前述の本発明の方法によって、活性化処
理を外囲器88内を1.3×10-4Pa程度の真空度と
して行うことにより、電子放出部を形成して電子源基板
を作成する。外囲器88は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプ等のオイルを使用しない排気装置により不図示の排
気管を通じて排気し、1.3×10-5Pa程度の真空度
の有機物質の十分に少ない雰囲気にした後、封止が成さ
れる。外囲器88の封止後の真空度を維持するために、
ゲッター処理を行うこともできる。これは、外囲器88
の封止を行う直前あるいは封止後に、抵抗加熱あるいは
高周波加熱等を用いた加熱により、外囲器88内の所定
の位置に配置されたゲッター(不図示)を加熱し、蒸着
膜を形成する処理である。ゲッターは通常Ba等が主成
分であり、該蒸着膜の吸着作用により、例えば1.3×
10-3〜1.3×10-5Paの真空度を維持するもので
ある。
Through a not-shown exhaust pipe, the interior of the envelope 88 is evacuated to about 1.3 × 10 −4 Pa by a usual vacuum system such as a rotary pump or a turbo pump, and Outer terminals Dox1 to Doxm and Doy1 to Doyn
Through the above, a voltage is applied between the device electrodes to perform the above-described forming, and then the activation process is performed by setting the inside of the envelope 88 to a degree of vacuum of about 1.3 × 10 −4 Pa by the above-described method of the present invention. By doing so, an electron emission portion is formed to create an electron source substrate. Envelope 88, similar to the aforementioned stabilization step, while being heated appropriately, ion pump, by an exhaust device not using oil, such as a sorption pump evacuated through an exhaust pipe (not shown), 1.3 × 10 - After the atmosphere of a vacuum degree of about 5 Pa is sufficiently low for the organic substance, sealing is performed. In order to maintain the degree of vacuum after sealing the envelope 88,
Getter processing can also be performed. This is the envelope 88
Immediately before or after sealing, a getter (not shown) disposed at a predetermined position in the envelope 88 is heated by heating using resistance heating, high-frequency heating, or the like to form a vapor deposition film. Processing. The getter is usually composed mainly of Ba or the like.
The vacuum degree of 10 −3 to 1.3 × 10 −5 Pa is maintained.

【0105】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図14を用いて説明する。図14において、
101は画像表示パネル、102は走査回路、103は
制御回路、104はシフトレジスタ、105はラインメ
モリ、106は同期信号分離回路、107は変調信号発
生器、Vx及びVaは直流電圧源である。
Next, an example of the configuration of a drive circuit for performing television display based on NTSC television signals on a display panel configured using electron sources in a simple matrix arrangement will be described with reference to FIG. . In FIG.
101 is an image display panel, 102 is a scanning circuit, 103 is a control circuit, 104 is a shift register, 105 is a line memory, 106 is a synchronization signal separation circuit, 107 is a modulation signal generator, and Vx and Va are DC voltage sources.

【0106】表示パネル101は、端子Dox1 乃至D
oxm 、端子Doy1 乃至Doyn 及び高圧端子87を介して
外部の電気回路と接続している。端子Dox1 乃至Doxm
には、表示パネル101内に設けられている電子源、即
ち、m行n列の行列状にマトリクス配線された電子放出
素子群を1行(n素子)づつ順次駆動する為の走査信号
が印加される。端子Doy1 乃至Doyn には、前記走査信
号により選択された1行の電子放出素子の各素子の出力
電子ビームを制御する為の変調信号が印加される。高圧
端子87には、直流電圧源Vaより、例えば10kVの
直流電圧が供給されるが、これは電子放出素子から放出
される電子ビームに、蛍光体を励起するのに十分なエネ
ルギーを付与する為の加速電圧である。
The display panel 101 has terminals D ox1 through D ox1
oxm , terminals Doy1 to Doyn and a high voltage terminal 87 are connected to an external electric circuit. Terminals D ox1 to D oxm
Is applied with a scanning signal for sequentially driving electron sources provided in the display panel 101, that is, electron emission element groups arranged in a matrix of m rows and n columns, one row at a time (n elements). Is done. The terminal D Oy1 to D oyn, modulation signals for controlling the output electron beam of each of the electron-emitting devices of one row selected by a scan signal. The high-voltage terminal 87 is supplied with a DC voltage of, for example, 10 kV from a DC voltage source Va. This is for applying sufficient energy to the electron beam emitted from the electron-emitting device to excite the phosphor. Is the accelerating voltage.

【0107】走査回路102について説明する。同回路
は、内部にm個のスイッチング素子(図中、S1 乃至S
m で模式的に示している)を備えたものである。各スイ
ッチング素子は、直流電圧電源Vxの出力電圧もしくは
0[V](グランドレベル)のいずれか一方を選択し、
表示パネル101の端子Dox1 乃至Doxm と電気的に接
続される。各スイッチング素子S1 乃至Sm は、制御回
路103が出力する制御信号Tscanに基づいて動作する
ものであり、例えばFETのようなスイッチング素子を
組み合わせることにより構成することができる。
The scanning circuit 102 will be described. The circuit includes m switching elements (S 1 to S
m is schematically shown). Each switching element selects either the output voltage of the DC voltage power supply Vx or 0 [V] (ground level),
To terminal D ox1 of the display panel 101 is connected to D oxm and electrically. Each switching element S 1 to S m, the control circuit 103 operates based on a control signal T scan that outputs can be configured by combining switching elements such as FET.

【0108】直流電圧源Vxは、本例の場合には電子放
出素子の特性(電子放出閾値電圧)に基づき、走査され
ていない素子に印加される駆動電圧が電子放出閾値電圧
以下となるような一定電圧を出力するよう設定されてい
る。
In the case of this example, the DC voltage source Vx is such that the drive voltage applied to the unscanned element is equal to or lower than the electron emission threshold voltage based on the characteristics (electron emission threshold voltage) of the electron emission element. It is set to output a constant voltage.

【0109】制御回路103は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路103は、同
期信号分離回路106より送られる同期信号Tsyncに基
づいて、各部に対してTscan,Tsft 及びTmry の各制
御信号を発生する。
The control circuit 103 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside. Control circuit 103 in accordance with the synchronization signal T sync sent from the synchronous signal separation circuit 106, T scan, generating a respective control signal T sft and T mry to each unit.

【0110】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離(フィルター)回路等を用いて構成できる。同期
信号分離回路106により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Tsync信号として図示した。前記テレビ信号から分
離された画像の輝度信号成分は、便宜上DATA信号と
表した。このDATA信号は、シフトレジスタ104に
入力される。
The synchronizing signal separating circuit 106 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a general frequency separating (filter) circuit or the like. Can be configured. The synchronizing signal separated by the synchronizing signal separating circuit 106 includes a vertical synchronizing signal and a horizontal synchronizing signal, but is illustrated here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience. This DATA signal is input to the shift register 104.

【0111】シフトレジスタ104は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号Tsft に基づいて動
作する(即ち、制御信号Tsft は、シフトレジスタ10
4のシフトクロックであると言い換えてもよい。)。シ
リアル/パラレル変換された画像1ライン分のデータ
(電子放出素子n素子分の駆動データに相当)は、Id1
乃至Idnのn個の並列信号として前記シフトレジスタ1
04より出力される。
The shift register 104 is for serially / parallel-converting the DATA signal input serially in time series for each line of an image, and converts the DATA signal into a control signal Tsft sent from the control circuit 103. (Ie, the control signal T sft is applied to the shift register 10
4 may be rephrased as the shift clock. ). The data for one line of the serial / parallel-converted image (corresponding to the drive data for n electron-emitting devices) is I d1
To Idn as the n parallel signals.
04.

【0112】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路103より送られる制御信号Tmry に従っ
て適宜Id1乃至Idnの内容を記憶する。記憶された内容
は、Id'1 乃至Id'n として出力され、変調信号発生器
107に入力される。
[0112] The line memory 105 is a storage device for storing only of data for one line, stores the contents of appropriate I d1 to I dn according to the control signal T mry sent from the control circuit 103 I do. The stored contents are output as I d′ 1 to I d′ n and input to the modulation signal generator 107.

【0113】変調信号発生器107は、画像データI
d'1 乃至Id'n の各々に応じて、電子放出素子の各々を
適切に駆動変調する為の信号源であり、その出力信号
は、端子Doy1 乃至Doyn を通じて表示パネル101内
の電子放出素子に印加される。
Modulation signal generator 107 outputs image data I
d'1 to according to each of the I d'n, a signal source for appropriately driving modulating each of the electron-emitting device, the output signal, the electronic display panel 101 through the terminals D Oy1 to D Oyn Applied to the emitting element.

【0114】前述したように、本発明の電子放出素子は
放出電流Ie に関して以下の基本特性を有している。即
ち、電子放出には明確な閾値電圧Vthがあり、Vth以上
の電圧が印加された時のみ電子放出が生じる。電子放出
閾値以上の電圧に対しては、素子への印加電圧の変化に
応じて放出電流も変化する。このことから、本素子にパ
ルス状の電圧を印加する場合、例えば電子放出閾値電圧
以下の電圧を印加しても電子放出は生じないが、電子放
出閾値電圧以上の電圧を印加する場合には電子ビームが
出力される。その際、パルスの波高値Vmを変化させる
ことにより、出力電子ビームの強度を制御することが可
能である。また、パルスの幅Pwを変化させることによ
り、出力される電子ビームの電荷の総量を制御すること
が可能である。
As described above, the electron-emitting device of the present invention has the following basic characteristics with respect to the emission current Ie . That is, electron emission has a clear threshold voltage Vth , and electron emission occurs only when a voltage equal to or higher than Vth is applied. For a voltage equal to or higher than the electron emission threshold, the emission current also changes according to the change in the voltage applied to the device. From this, when a pulse-like voltage is applied to this element, for example, when a voltage lower than the electron emission threshold voltage is applied, electron emission does not occur, but when a voltage higher than the electron emission threshold voltage is applied, electrons are not emitted. A beam is output. At that time, the intensity of the output electron beam can be controlled by changing the peak value Vm of the pulse. Further, by changing the pulse width Pw, it is possible to control the total amount of charges of the output electron beam.

【0115】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器107としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器107として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method, or the like can be adopted. When implementing the voltage modulation method, the modulation signal generator 107 generates a voltage pulse of a fixed length, and a voltage modulation circuit capable of appropriately modulating the peak value of the voltage pulse according to input data. Can be used. When implementing the pulse width modulation method, the modulation signal generator 107 generates a voltage pulse having a constant peak value and modulates the width of the voltage pulse appropriately according to input data. A circuit can be used.

【0116】シフトレジスタ104やラインメモリ10
5は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行なわれれば良いからである。
The shift register 104 and the line memory 10
5 can be a digital signal type or an analog signal type. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0117】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには同期信号分離回路106の
出力部にA/D変換器を設ければ良い。これに関連して
ラインメモリ105の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器107に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器107には、
例えばD/A変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
107には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器(カウンタ)及び計数器の出力値
と前記メモリの出力値を比較する比較器(コンパレー
タ)を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を電子放出素
子の駆動電圧にまで電圧増幅するための増幅器を付加す
ることもできる。
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 106 into a digital signal. For this purpose, an A / D converter is provided at the output of the synchronization signal separation circuit 106. Just do it. In this connection, the circuit used for the modulation signal generator 107 is slightly different depending on whether the output signal of the line memory 105 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, the modulation signal generator 107 includes:
For example, a D / A conversion circuit is used, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 107 includes, for example, a high-speed oscillator, a counter that counts the number of waves output from the oscillator, and a comparator that compares the output value of the counter with the output value of the memory. (Comparator) is used. If necessary, an amplifier for amplifying the pulse width modulated signal output from the comparator to the drive voltage of the electron-emitting device can be added.

【0118】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器107には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路(VCO)を採用で
き、必要に応じて電子放出素子の駆動電圧にまで電圧増
幅するための増幅器を付加することもできる。
In the case of the voltage modulation method using an analog signal, an amplification circuit using, for example, an operational amplifier or the like can be used as the modulation signal generator 107, and a level shift circuit or the like can be added as necessary. In the case of the pulse width modulation method, for example, a voltage controlled oscillator (VCO) can be employed, and an amplifier for amplifying the voltage up to the driving voltage of the electron-emitting device can be added as necessary.

【0119】このような構成をとり得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子D
ox1 乃至Doxm 、Doy1 乃至Doyn を介して電圧を印加
することにより、電子放出が生じる。高圧端子87を介
してメタルバック85あるいは透明電極(不図示)に高
圧を印加し、電子ビームを加速する。加速された電子
は、蛍光膜84に衝突し、発光が生じて画像が形成され
る。
In the image forming apparatus of the present invention which can have such a configuration, each of the electron-emitting devices is provided with an external container terminal D.
ox1 to D oxm, by applying a voltage via the D Oy1 to D oyn, electron emission occurs. A high voltage is applied to the metal back 85 or a transparent electrode (not shown) via the high voltage terminal 87 to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 84 and emit light to form an image.

【0120】ここで述べた画像形成装置の構成は、本発
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号についてはN
TSC方式を挙げたが、入力信号はこれに限られるもの
ではなく、PAL、SECAM方式等の他、これらより
も多数の走査線からなるTV信号(例えば、MUSE方
式をはじめとする高品位TV)方式をも採用できる。
The configuration of the image forming apparatus described here is an example of the image forming apparatus of the present invention, and various modifications can be made based on the technical idea of the present invention. N for input signal
Although the TSC system has been described, the input signal is not limited to this, and a PAL, SECAM system, or other TV signal including a larger number of scanning lines (eg, a high-quality TV including the MUSE system). A method can also be adopted.

【0121】次に、前述の梯子型配置の電子源及び画像
形成装置について、図15及び図16を用いて説明す
る。
Next, the electron source and the image forming apparatus having the ladder-type arrangement described above will be described with reference to FIGS.

【0122】図15は、梯子型配置の電子源の一例を示
す模式図である。図15において、110は電子源基
板、111は電子放出素子である。112は、電子放出
素子111を接続するための共通配線Dx1〜Dx10 であ
り、これらは外部端子として引き出されている。電子放
出素子111は、基板110上に、X方向に並列に複数
個配置されている(これを素子行と呼ぶ)。この素子行
が複数個配置されて、電子源を構成している。各素子行
の共通配線間に駆動電圧を印加することで、各素子行を
独立に駆動させることができる。即ち、電子ビームを放
出させたい素子行には、電子放出閾値以上の電圧を印加
し、電子ビームを放出させたくない素子行には、電子放
出閾値以下の電圧を印加する。各素子行間に位置する共
通配線Dx2〜Dx9は、例えばDx2とDx3、Dx4とDx5
x6とDx7、Dx8とDx9とを夫々一体の同一配線とする
こともできる。
FIG. 15 is a schematic view showing an example of a ladder type electron source. In FIG. 15, reference numeral 110 denotes an electron source substrate, and 111 denotes an electron-emitting device. Reference numeral 112 denotes common wirings D x1 to D x10 for connecting the electron-emitting devices 111, and these are drawn out as external terminals. A plurality of electron-emitting devices 111 are arranged on the substrate 110 in parallel in the X direction (this is called an element row). A plurality of the element rows are arranged to constitute an electron source. By applying a drive voltage between the common wires of each element row, each element row can be driven independently. That is, a voltage equal to or higher than the electron emission threshold is applied to the element rows where the electron beam is to be emitted, and a voltage equal to or lower than the electron emission threshold is applied to the element rows where the electron beam is not desired to be emitted. The common wirings D x2 to D x9 located between the element rows are, for example, D x2 and D x3 , D x4 and D x5 ,
D x6 and D x7 , and D x8 and D x9 , can also be formed as one and the same wiring.

【0123】図16は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。120はグリッド電極、121は電子が通過するた
めの開口、Dox1 乃至Doxm は容器外端子、G1 乃至G
n はグリッド電極120と接続された容器外端子であ
る。110は各素子行間の共通配線を同一配線とした電
子源基板である。図16においては、図12、図15に
示した部位と同じ部位には、これらの図に付したのと同
一の符号を付している。ここに示した画像形成装置と、
図12に示した単純マトリクス配置の画像形成装置との
大きな違いは、電子源基板110とフェースプレート8
6の間にグリッド電極120を備えているか否かであ
る。
FIG. 16 is a schematic diagram showing an example of a panel structure in an image forming apparatus having a ladder-type electron source. 120 is a grid electrode, 121 is an opening through which electrons pass, D ox1 to D oxm are terminals outside the container, and G 1 to G
n is an external terminal connected to the grid electrode 120. Reference numeral 110 denotes an electron source substrate in which the common wiring between each element row is the same wiring. In FIG. 16, the same portions as those shown in FIGS. 12 and 15 are denoted by the same reference numerals as those shown in these drawings. An image forming apparatus shown here;
The major difference from the image forming apparatus having the simple matrix arrangement shown in FIG.
6 whether or not the grid electrode 120 is provided.

【0124】図16においては、基板110とフェース
プレート86の間には、グリッド電極120が設けられ
ている。グリッド電極120は、電子放出素子111か
ら放出された電子ビームを変調するためのものであり、
梯子型配置の素子行と直交して設けられたストライプ状
の電極に電子ビームを通過させるため、各素子に対応し
て1個ずつ円形の開口121が設けられている。グリッ
ド電極の形状や配置位置は、図16に示したものに限定
されるものではない。例えば、開口としてメッシュ状に
多数の通過口を設けることもでき、グリッド電極を電子
放出素子の周囲や近傍に設けることもできる。
In FIG. 16, a grid electrode 120 is provided between the substrate 110 and the face plate 86. The grid electrode 120 is for modulating the electron beam emitted from the electron-emitting device 111,
In order to allow an electron beam to pass through stripe-shaped electrodes provided orthogonally to the ladder-type element rows, one circular opening 121 is provided for each element. The shape and arrangement position of the grid electrode are not limited to those shown in FIG. For example, a large number of passage openings can be provided in a mesh shape as openings, and a grid electrode can be provided around or near the electron-emitting device.

【0125】容器外端子Dox1 乃至Doxm 及びグリッド
容器外端子G1 乃至Gn は、不図示の制御回路と電気的
に接続されている。
The external terminals D ox1 to D oxm and the external terminals G 1 to G n are electrically connected to a control circuit (not shown).

【0126】本例の画像形成装置では、素子行を1列ず
つ順次駆動(走査)して行くのと同期してグリッド電極
列に画像1ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を1ラインずつ表示することができる。
In the image forming apparatus of this embodiment, a modulation signal for one line of an image is simultaneously applied to the grid electrode rows in synchronization with sequentially driving (scanning) the element rows one by one. This makes it possible to control the irradiation of each electron beam to the phosphor and display an image one line at a time.

【0127】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。
The image forming apparatus of the present invention described above is a display apparatus for a television broadcast, a display apparatus such as a video conference system and a computer, and an image forming apparatus as an optical printer using a photosensitive drum or the like. Etc. can also be used.

【0128】[0128]

【実施例】以下に、具体的な実施例を挙げて本発明を説
明するが、本発明はこれらの実施例に限定されるもので
はなく、本発明の目的が達成される範囲内での各要素の
置換や設計変更がなされたものをも包含する。
EXAMPLES The present invention will be described below with reference to specific examples. However, the present invention is not limited to these examples, and the present invention is not limited to these examples. This includes the case where the element is replaced or the design is changed.

【0129】[実施例1]本実施例に係る電子放出素子
の基本的な構成は、図1と同様である。また、本実施例
における電子放出素子の製造法は、基本的には図3と同
様である。以下、図1及び図3を用いて、本実施例にお
ける電子放出素子の製造方法を説明する。
[Embodiment 1] The basic structure of an electron-emitting device according to this embodiment is the same as that of FIG. The method for manufacturing the electron-emitting device in this embodiment is basically the same as that shown in FIG. Hereinafter, a method for manufacturing the electron-emitting device according to the present embodiment will be described with reference to FIGS.

【0130】工程−(1) 清浄化した青板ガラス上に、厚さ0.5μmのシリコン
酸化膜をスパッタ法で形成し、これを基板1として用い
る。かかる基板1上に、素子電極パターンに対応する開
口部を有するホトレジスト(RD−2000N−41/
日立化成社製)のマスクパターンを形成し、真空蒸着法
により、厚さ5nmのTi、厚さ100nmのNiを順
次堆積した。次に、ホトレジストを有機溶剤で溶解し、
Ni/Ti膜をリフトオフして、素子電極2,3を形成
した(図3(a))。素子電極の間隔Lは10μm、素
子電極の幅Wはを300μmである。
Step- (1) A silicon oxide film having a thickness of 0.5 μm is formed on a cleaned blue plate glass by a sputtering method and used as a substrate 1. On such a substrate 1, a photoresist (RD-2000N-41 / 1) having an opening corresponding to the element electrode pattern is provided.
A mask pattern (manufactured by Hitachi Chemical Co., Ltd.) was formed, and 5 nm thick Ti and 100 nm thick Ni were sequentially deposited by a vacuum evaporation method. Next, dissolve the photoresist with an organic solvent,
The Ni / Ti film was lifted off to form device electrodes 2 and 3 (FIG. 3A). The distance L between the device electrodes is 10 μm, and the width W of the device electrode is 300 μm.

【0131】工程−(2) 上記素子に厚さ100nmのCr膜を真空蒸着法により
形成し、フォトリソグラフィー技術により導電性膜のパ
ターンに対応する開口部を設け、導電性膜形成のための
Crマスクを形成した。これにPdアミン錯体溶液(c
cp4230/奥野製薬(株)製)をスピンナーを用い
て塗布、大気中で300℃10分間の焼成処理を行いP
dOを主成分とする導電性膜を形成した。この膜の厚さ
は10nmであった。Crマスクをウエットエッチング
で除去し、PdO微粒子膜の不要部分をリフトオフする
ことにより、所望の形状の導電性膜4を得た(図3
(b))。該導電性膜の抵抗値は、Rs=2×104 Ω
/□であった。
Step- (2) A Cr film having a thickness of 100 nm is formed on the above-mentioned element by a vacuum evaporation method, an opening corresponding to the pattern of the conductive film is provided by photolithography, and a Cr film for forming the conductive film is formed. A mask was formed. This is mixed with a Pd amine complex solution (c
cp4230 / Okuno Pharmaceutical Co., Ltd.) using a spinner, baking at 300 ° C. for 10 minutes in air, and
A conductive film containing dO as a main component was formed. The thickness of this film was 10 nm. The Cr mask was removed by wet etching, and unnecessary portions of the PdO fine particle film were lifted off to obtain a conductive film 4 having a desired shape (FIG. 3).
(B)). The resistance value of the conductive film is Rs = 2 × 10 4 Ω
/ □.

【0132】工程−(3) 素子電極2,3及び導電性膜4を形成した基板を図9に
示す装置の真空容器55内に設置し、排気ポンプ56に
より真空容器55内を排気して圧力を1.3×10-3
aとした。このとき用いた排気装置は、ターボポンプと
ロータリーポンプからなるいわゆる高真空用排気装置で
ある。排気装置56はこの他に超高真空用のイオンポン
プを備えており、適宜切り替えて用いることができる。
素子に素子電圧Vf を印加するための電源51よりパル
ス電圧を印加し、フォーミング処理を行い、電子放出部
5を形成した(図3(c))。このときのパルス電圧の
波形は、図4(b)のような、波高値の漸増する三角波
パルスであり、パルス幅T1 は1msec.、パルス間
隔T2 は10msec.とした。また、フォーミング処
理中は、フォーミングパルスの休止時間内に0.1Vの
抵抗測定用パルスを挿入し、抵抗値が1MΩを越えたと
ころでフォーミング処理を終了した。
Step- (3) The substrate on which the device electrodes 2 and 3 and the conductive film 4 are formed is set in the vacuum vessel 55 of the apparatus shown in FIG. Is 1.3 × 10 −3 P
a. The exhaust device used at this time is a so-called high vacuum exhaust device including a turbo pump and a rotary pump. The exhaust device 56 is further provided with an ion pump for ultra-high vacuum, and can be appropriately switched and used.
A pulse voltage was applied from a power supply 51 for applying an element voltage Vf to the element, and a forming process was performed to form an electron-emitting portion 5 (FIG. 3C). The waveform of the pulse voltage at this time is a triangular-wave pulse whose peak value gradually increases as shown in FIG. 4B, and the pulse width T 1 is 1 msec. , The pulse interval T 2 is 10 msec. And Also, during the forming process, a resistance measuring pulse of 0.1 V was inserted within the pause time of the forming pulse, and the forming process was terminated when the resistance value exceeded 1 MΩ.

【0133】フォーミング終了時のパルスの波高値は、
5.0〜5.1Vであった。このときの真空容器内部の
圧力は、2.7×10-3Paであった。
The crest value of the pulse at the end of the forming is
It was 5.0-5.1V. At this time, the pressure inside the vacuum vessel was 2.7 × 10 −3 Pa.

【0134】工程−(4) 次に、素子に素子電圧Vf を印加するための電源51よ
りパルス電圧を印加し、活性化処理を行ったところ、活
性化処理前にはほとんど0であった素子電流If 及び放
出電流Ie が著しく変化して増加するようになった。
Step- (4) Next, when a pulse voltage was applied from the power supply 51 for applying the device voltage Vf to the device and the activation process was performed, it was almost 0 before the activation process. The device current If and the emission current Ie are remarkably changed and increased.

【0135】本実施例に用いた活性化処理の電圧波形は
図5と同様であり、本実施例ではパルス間隔T2 を10
msec.に固定し、電圧印加初期の5分間の間に、パ
ルス幅をT10=1μsec.からT1n=5msec.ま
で階段状に漸増させた。矩形波の波高値(活性化時のピ
ーク電圧)を16Vとして行ったところ、活性化処理に
要した時間は、40分であった。
The voltage waveform of the activation process used in this embodiment is the same as that of FIG. 5, and in this embodiment, the pulse interval T 2 is set to 10
msec. , And a pulse width of T 10 = 1 μsec. From T 1n = 5 msec. It was gradually increased in steps. When the peak value (peak voltage at the time of activation) of the rectangular wave was set to 16 V, the time required for the activation process was 40 minutes.

【0136】工程−(5) 上述の工程で作製した電子放出素子の特性を把握するた
めに、上述の図9の真空処理装置を用いて電子放出特性
の測定を行った。
Step- (5) In order to grasp the characteristics of the electron-emitting device manufactured in the above-described steps, the electron-emitting characteristics were measured using the vacuum processing apparatus shown in FIG.

【0137】なお、電子放出特性の測定は、アノード電
極54と電子放出素子間の距離Hを5mm、アノード電
極54の電位を1kV、電子放出特性測定時の真空装置
内の真空度を1.3×10-4Paとした。
The electron emission characteristics were measured by setting the distance H between the anode electrode 54 and the electron-emitting device to 5 mm, setting the potential of the anode electrode 54 to 1 kV, and setting the degree of vacuum in the vacuum device to 1.3 when measuring the electron emission characteristics. × 10 -4 Pa.

【0138】その結果、図10に示したような電流−電
圧特性が得られた。本素子においては、素子電圧10V
程度から急激に放出電流Ie が増加し、素子電圧15V
では、素子電流If が1.5mA、放出電流Ie が1.
5μAとなり、電子放出効率η=Ie /If (%)は
0.1%であった。
As a result, a current-voltage characteristic as shown in FIG. 10 was obtained. In this element, the element voltage is 10 V
The emission current Ie suddenly increases from about
In this case, the device current If is 1.5 mA, the emission current Ie is 1.
5 μA, and the electron emission efficiency η = I e / If (%) was 0.1%.

【0139】[比較例1]本比較例では、活性化処理の
電圧波形を、パルス幅を0.5msec.、パルス間隔
を10msec.と固定した以外は、実施例1と同様に
電子放出素子を作成した。その結果、実施例1と同程度
の素子電流を得るまでに要した活性化処理の時間は、6
0分であった。なお、実施例1と本比較例との活性化中
のプロファイルを図17(a)に示す。
[Comparative Example 1] In this comparative example, the voltage waveform of the activation process was set to a pulse width of 0.5 msec. And the pulse interval is 10 msec. An electron-emitting device was prepared in the same manner as in Example 1, except that the electron emission element was fixed. As a result, the activation processing time required to obtain the same device current as in the first embodiment is 6 hours.
It was 0 minutes. FIG. 17A shows the profiles of Example 1 and this comparative example during activation.

【0140】以上のようにして作成された本比較例の素
子について、実施例1と同様に電子放出特性を測定した
結果、素子電圧10V程度から急激に放出電流Ie が増
加し、素子電圧15Vでは、素子電流If が1.5m
A、放出電流Ie が0.62μAとなり、電子放出効率
η=Ie /If (%)は0.04%であった。
The electron emission characteristics of the device of this comparative example fabricated as described above were measured in the same manner as in Example 1. As a result, the emission current Ie rapidly increased from the device voltage of about 10 V, and the device voltage of 15 V Then, the element current If is 1.5 m
A, the emission current Ie was 0.62 μA, and the electron emission efficiency η = Ie / If (%) was 0.04%.

【0141】実施例1並びに比較例1により作成された
表面伝導型電子放出素子を走査型電子顕微鏡で観察した
ところ、両者とも、素子電極間のほぼ中央で導電性膜に
亀裂が生じており、その亀裂内には、炭素及び炭素化合
物が堆積していた。しかしながら、実施例1の素子の方
が比較例1で作成された素子よりも、亀裂幅は平均的に
狭かった。これは、比較例1では活性化初期から長いパ
ルス幅の電圧を印加したため、亀裂幅が大きくなる現象
が起きてしまい、そのような部分に短時間に炭素及び炭
素化合物が十分に堆積しずらかったためと考えられる。
一方、本発明による実施例1では活性化初期におけるパ
ルス幅を十分短くしたことにより、亀裂付近の温度上昇
等による亀裂幅の広がりを抑え、活性化初期に亀裂内に
炭素及び炭素化合物を堆積させることができたものと考
えられる。また、炭素及び/または炭素化合物の堆積膜
がある程度形成されると、これが導電性膜を保護する働
きを示し、亀裂幅が広がるのを抑制する効果があるため
だと考えられる。
When the surface conduction electron-emitting devices prepared in Example 1 and Comparative Example 1 were observed with a scanning electron microscope, both of them revealed that the conductive film had cracks almost at the center between the device electrodes. Carbon and carbon compounds were deposited in the crack. However, the crack width of the device of Example 1 was smaller than the device of Comparative Example 1. This is because in Comparative Example 1, since a voltage having a long pulse width was applied from the initial stage of activation, a phenomenon that the crack width became large occurred, and it was difficult for carbon and carbon compounds to sufficiently deposit in such a portion in a short time. it is conceivable that.
On the other hand, in Example 1 according to the present invention, the pulse width in the early stage of activation was sufficiently shortened, so that the spread of the crack width due to a temperature rise near the crack was suppressed, and carbon and carbon compounds were deposited in the crack in the early stage of activation. It is thought that it was possible. In addition, it is considered that when a carbon and / or carbon compound deposited film is formed to some extent, the deposited film has a function of protecting the conductive film and has an effect of suppressing the spread of the crack width.

【0142】以上のように、実施例1、比較例1ともに
同程度の素子電流を得ることができたが、最終的に作成
された素子の素子特性を比較すると、本発明の有効性が
示されていると言える。
As described above, the same device current was obtained in both Example 1 and Comparative Example 1. However, comparing the device characteristics of the devices finally manufactured, the effectiveness of the present invention is shown. It can be said that.

【0143】[実施例2]本実施例では、工程−(3)
までは実施例1と同様に素子を作成した後、素子が設置
されている図9に示す装置の真空容器55内をイオンポ
ンプで充分に排気した後、約2.7×10-1Paのアセ
トンを導入して、素子に素子電圧Vf を印加するための
電源51よりパルス電圧を印加し、活性化処理を行った
ところ、活性化処理前にはほとんど0であった素子電流
f 及び放出電流Ie が著しく変化して増加するように
なった。
[Embodiment 2] In this embodiment, step- (3)
After the device was fabricated in the same manner as in Example 1, the inside of the vacuum vessel 55 of the device shown in FIG. 9 where the device was installed was sufficiently evacuated with an ion pump, and then about 2.7 × 10 -1 Pa was obtained. Acetone was introduced, a pulse voltage was applied from a power supply 51 for applying a device voltage Vf to the device, and an activation process was performed. As a result, the device current If and the device current If , which were almost 0 before the activation process, were increased. The emission current Ie changed significantly and increased.

【0144】本実施例に用いた活性化処理の電圧波形並
びにパルス幅、パルス間隔は実施例1と同様で、矩形波
の波高値(活性化時のピーク電圧)を16Vとして行っ
たところ、活性化処理に要した時間は、40分であっ
た。
The voltage waveform, pulse width, and pulse interval of the activation process used in this embodiment are the same as those in the first embodiment. When the peak value of the rectangular wave (peak voltage at the time of activation) is set to 16 V, the activation is performed. The time required for the chemical conversion treatment was 40 minutes.

【0145】以上のようにして作成された素子につい
て、実施例1と同様に電子放出特性を測定した結果、図
10に示したような電流−電圧特性が得られた。本素子
においては、素子電圧10V程度から急激に放出電流I
e が増加し、素子電圧15Vでは、素子電流If が2.
0mA、放出電流Ie が2.9μAとなり、電子放出効
率η=Ie /If (%)は0.15%であった。
The electron emission characteristics of the device manufactured as described above were measured in the same manner as in Example 1. As a result, the current-voltage characteristics as shown in FIG. 10 were obtained. In this device, the emission current I suddenly increases from a device voltage of about 10V.
e increases, and at a device voltage of 15 V, the device current If becomes 2..
The emission current Ie was 2.9 μA, and the electron emission efficiency η = Ie / If (%) was 0.15%.

【0146】[比較例2]本比較例では、活性化処理の
電圧波形を、パルス幅を0.5msec.、パルス間隔
を10msec.と固定した以外は、実施例2と同様に
電子放出素子を作成した。活性化処理に要した時間は、
実施例2と同様、40分であった。
[Comparative Example 2] In this comparative example, the voltage waveform of the activation process is set to a pulse width of 0.5 msec. And the pulse interval is 10 msec. An electron-emitting device was produced in the same manner as in Example 2, except that the electron emission element was fixed. The time required for the activation process is
As in Example 2, it took 40 minutes.

【0147】以上のようにして作成された本比較例の素
子について、実施例1と同様に電子放出特性を測定した
結果、素子電圧10V程度から急激に放出電流Ie が増
加し、素子電圧15Vでは、素子電流If が2.0m
A、放出電流Ie が2.1μAとなり、電子放出効率η
=Ie /If (%)は0.11%であった。
The electron emission characteristics of the device of this comparative example fabricated as described above were measured in the same manner as in Example 1. As a result, the emission current Ie rapidly increased from the device voltage of about 10 V, and the device voltage was increased to 15 V. Then, the element current If is 2.0 m
A, the emission current I e becomes 2.1 μA, and the electron emission efficiency η
= Ie / If (%) was 0.11%.

【0148】実施例2、比較例2ともに同程度の時間で
素子電流量が飽和したが、最終的に作製された素子の素
子特性を比較すると、本発明の有効性が示されていると
言える。
In both Example 2 and Comparative Example 2, the device current amount was saturated in about the same time. However, comparing the device characteristics of the devices finally manufactured, it can be said that the effectiveness of the present invention is shown. .

【0149】[実施例3]本実施例では、工程−(3)
までは実施例1と同様に素子を作成した後、素子が設置
されている図9に示す装置の真空容器55内をイオンポ
ンプで充分に排気した後、約1.3×10-1Paのアセ
トンを導入して、素子に素子電圧Vf を印加するための
電源51よりパルス電圧を印加し、活性化処理を行った
ところ、活性化処理前にはほとんど0であった素子電流
f 及び放出電流Ie が著しく変化して増加するように
なった。
[Embodiment 3] In this embodiment, step- (3)
After the device was fabricated in the same manner as in Example 1, the interior of the vacuum vessel 55 of the device shown in FIG. 9 where the device was installed was sufficiently evacuated with an ion pump, and then about 1.3 × 10 −1 Pa was obtained. Acetone was introduced, a pulse voltage was applied from a power supply 51 for applying a device voltage Vf to the device, and an activation process was performed. As a result, the device current If and the device current If , which were almost 0 before the activation process, were increased. The emission current Ie changed significantly and increased.

【0150】本実施例に用いた活性化処理の電圧波形を
図18に示す。本実施例では、波高値16V、パルス幅
1msec.、周波数50Hzの両極性の矩形波パルス
電圧を40分間印加して、活性化を行った。ここでパル
スとパルスの間の時間(9msec.)に8Vの直流電
圧を加えた。
FIG. 18 shows the voltage waveform of the activation process used in this embodiment. In this embodiment, the peak value is 16 V, the pulse width is 1 msec. A bipolar pulse voltage having a frequency of 50 Hz and a bipolar polarity was applied for 40 minutes to activate. Here, a DC voltage of 8 V was applied during the time between pulses (9 msec.).

【0151】以上のようにして作成された素子につい
て、実施例1と同様に電子放出特性を測定した結果、図
10に示したような電流−電圧特性が得られた。本素子
においては、素子電圧10V程度から急激に放出電流I
e が増加し、素子電圧15Vでは、素子電流If が2.
2mA、放出電流Ie が3.0μAとなり、電子放出効
率η=Ie /If (%)は0.14%であった。
The electron emission characteristics of the device fabricated as described above were measured in the same manner as in Example 1. As a result, current-voltage characteristics as shown in FIG. 10 were obtained. In this device, the emission current I suddenly increases from a device voltage of about 10V.
e increases, and at a device voltage of 15 V, the device current If becomes 2..
2 mA, the emission current Ie was 3.0 μA, and the electron emission efficiency η = Ie / If (%) was 0.14%.

【0152】[実施例4]本実施例では、活性化処理の
電圧波形として図19に示すものを用いた以外は、実施
例3と同様に電子放出素子を作成した。活性化処理に要
した時間は、実施例3と同様、40分である。
[Embodiment 4] In this embodiment, an electron-emitting device was prepared in the same manner as in Embodiment 3, except that the voltage waveform shown in FIG. 19 was used for the activation process. The time required for the activation process is 40 minutes, as in the third embodiment.

【0153】以上のようにして作成された素子につい
て、実施例1と同様に電子放出特性を測定した結果、図
10に示したような電流−電圧特性が得られた。本素子
においては、素子電圧10V程度から急激に放出電流I
e が増加し、素子電圧15Vでは、素子電流If が2.
4mA、放出電流Ie が3.1μAとなり、電子放出効
率η=Ie /If (%)は0.13%であった。
The electron emission characteristics of the device fabricated as described above were measured in the same manner as in Example 1. As a result, current-voltage characteristics as shown in FIG. 10 were obtained. In this device, the emission current I suddenly increases from a device voltage of about 10V.
e increases, and at a device voltage of 15 V, the device current If becomes 2..
4 mA, the emission current Ie was 3.1 μA, and the electron emission efficiency η = Ie / If (%) was 0.13%.

【0154】実施例3,4と比較例2で最終的に作製さ
れた素子の素子特性を比較すると、本発明の有効性が示
されていると言える。
When the device characteristics of the devices finally manufactured in Examples 3 and 4 and Comparative Example 2 are compared, it can be said that the effectiveness of the present invention is shown.

【0155】[実施例5]本実施例は、多数の電子放出
素子を単純マトリクス配置した電子源(図11参照)を
用いて、画像形成装置を作製した例である。
[Embodiment 5] In this embodiment, an image forming apparatus is manufactured using an electron source (see FIG. 11) in which a large number of electron-emitting devices are arranged in a simple matrix.

【0156】複数の導電性膜がマトリクス配線された基
板の一部の平面図を図20に示す。また、図中のA−
A’断面図を図21に示す。但し、図20、図21で同
じ符号で示したものは、同じ部材を示す。ここで71は
基板、2と3は素子電極、4は導電性膜である。72は
図11のDxmに対応するX方向配線(下配線とも呼
ぶ)、73は図11のDynに対応するY方向配線(上配
線とも呼ぶ)、151は層間絶縁層、152は素子電極
2と下配線72との電気的接続のためのコンタクトホー
ルである。
FIG. 20 is a plan view of a part of a substrate on which a plurality of conductive films are arranged in a matrix. Also, A- in FIG.
FIG. 21 is a sectional view taken along the line A ′. However, the components denoted by the same reference numerals in FIGS. 20 and 21 indicate the same members. Here, 71 is a substrate, 2 and 3 are device electrodes, and 4 is a conductive film. Reference numeral 72 denotes an X-direction wiring (also referred to as a lower wiring) corresponding to Dxm in FIG. 11, 73 denotes a Y-direction wiring (also referred to as an upper wiring) corresponding to Dyn in FIG. 11, 151 denotes an interlayer insulating layer, and 152 denotes an element electrode. This is a contact hole for electrical connection between the second wiring 2 and the lower wiring 72.

【0157】先ず、本実施例の電子源基板の製造方法
を、図22及び図23を用いて工程順に説明する。尚、
以下に説明する工程−a〜gは、それぞれ図22の
(a)〜(d)及び図23の(e)〜(g)に対応す
る。
First, a method of manufacturing an electron source substrate according to this embodiment will be described in the order of steps with reference to FIGS. still,
Steps -a to g described below correspond to (a) to (d) of FIG. 22 and (e) to (g) of FIG. 23, respectively.

【0158】工程−a 清浄化した青板ガラス上に厚さ0.5μmのシリコン酸
化膜をスパッタ法で形成した基板71上に、真空蒸着法
により、厚さ5nmのCr、厚さ600nmのAuを順
次積層した後、ホトレジスト(AZ1370/ヘキスト
社製)をスピンナーにより回転塗布、ベークした後、ホ
トマスク像を露光、現像して、下配線72のレジストパ
ターンを形成し、Au/Cr堆積膜をウエットエッチン
グして、所望の形状の下配線72を形成した。
Step-a A 5 nm-thick Cr film and a 600 nm-thick Au film were formed by vacuum evaporation on a substrate 71 having a 0.5 μm-thick silicon oxide film formed on a cleaned blue plate glass by a sputtering method. After sequentially laminating, a photoresist (AZ1370 / Hoechst) is spin-coated with a spinner and baked, then a photomask image is exposed and developed to form a resist pattern of the lower wiring 72, and the Au / Cr deposited film is wet-etched. Thus, a lower wiring 72 having a desired shape was formed.

【0159】工程−b 次に、厚さ1.0μmのシリコン酸化膜からなる層間絶
縁層151をRFスパッタ法により堆積した。
Step-b Next, an interlayer insulating layer 151 made of a silicon oxide film having a thickness of 1.0 μm was deposited by RF sputtering.

【0160】工程−c 工程bで堆積したシリコン酸化膜にコンタクトホール1
52を形成するためのホトレジストパターンを作り、こ
れをマスクとして層間絶縁層151をエッチングしてコ
ンタクトホール152を形成した。エッチングはCF4
とH2 ガスを用いたRIE(Reactive Ion
Etching)法によった。
Step-c Contact hole 1 was formed in the silicon oxide film deposited in step b.
A photoresist pattern for forming 52 was formed, and using this as a mask, the interlayer insulating layer 151 was etched to form a contact hole 152. Etching is CF 4
And using the H 2 gas RIE (Reactive Ion
Etching) method.

【0161】工程−d その後、素子電極2,3と素子電極間ギャップLとなる
べきパターンをホトレジスト(RD−2000N−41
/日立化成社製)を形成し、真空蒸着法により、厚さ5
nmのTi、厚さ100nmのNiを順次堆積した。上
記ホトレジストパターンを有機溶剤で溶解し、Ni/T
i堆積膜をリフトオフし、素子電極間隔Lが10μm、
素子電極長さWが300μmの素子電極2,3を形成し
た。
Step-d Thereafter, a pattern to be a gap L between the device electrodes 2 and 3 and the device electrode is formed by a photoresist (RD-2000N-41).
/ Hitachi Chemical Co., Ltd.) and a thickness of 5
nm of Ti and 100 nm of Ni were sequentially deposited. The photoresist pattern is dissolved in an organic solvent, and Ni / T
The i-deposited film is lifted off, and the element electrode interval L is 10 μm,
Device electrodes 2 and 3 having a device electrode length W of 300 μm were formed.

【0162】工程−e 素子電極2,3の上に上配線73のホトレジストパター
ンを形成した後、厚さ5nmのTi、厚さ500nmの
Auを順次、真空蒸着により堆積した。ホトレジストパ
ターンを有機溶剤で溶解し、Au/Ti堆積膜をリフト
オフし、所望の形状の上配線73を形成した。
Step-e After a photoresist pattern of the upper wiring 73 was formed on the device electrodes 2 and 3, Ti having a thickness of 5 nm and Au having a thickness of 500 nm were sequentially deposited by vacuum evaporation. The photoresist pattern was dissolved with an organic solvent, the Au / Ti deposited film was lifted off, and an upper wiring 73 having a desired shape was formed.

【0163】工程−f 次に、厚さ100nmのCr膜を真空蒸着法により形成
し、フォトリソグラフィー技術により導電性膜のパター
ンに対応する開口部を設け、導電性膜形成のためのCr
マスクを形成した。これにPdアミン錯体溶液(ccp
4230/奥野製薬(株)製)をスピンナーを用いて塗
布、大気中で300℃10分間の焼成処理を行いPdO
を主成分とする導電性膜を形成した。この膜の厚さは1
0nmであった。Crマスクをウエットエッチングで除
去し、PdO微粒子膜の不要部分をリフトオフすること
により、所望の形状の導電性膜4を得た。該導電性膜の
抵抗値は、Rs=2×104 Ω/□であった。
Step-f Next, a Cr film having a thickness of 100 nm is formed by a vacuum evaporation method, an opening corresponding to the pattern of the conductive film is provided by photolithography, and a Cr film for forming the conductive film is formed.
A mask was formed. Add Pd amine complex solution (ccp
4230 / Okuno Pharmaceutical Co., Ltd.) using a spinner, baking at 300 ° C. for 10 minutes in the air, and performing PdO
Was formed as the main component. The thickness of this film is 1
It was 0 nm. The Cr mask was removed by wet etching, and unnecessary portions of the PdO fine particle film were lifted off to obtain a conductive film 4 having a desired shape. The resistance value of the conductive film was Rs = 2 × 10 4 Ω / □.

【0164】工程−g コンタクトホール152部分に開口を有するレジストパ
ターンを形成し、真空蒸着により厚さ5nmのTi、厚
さ500nmのAuを順次堆積した。リフトオフにより
不要な部分を除去することにより、コンタクトホール1
52を埋め込んだ。
Step-g A resist pattern having an opening at the contact hole 152 was formed, and 5 nm thick Ti and 500 nm thick Au were sequentially deposited by vacuum evaporation. Unnecessary portions are removed by lift-off, so that contact holes 1
52 was embedded.

【0165】以上の工程により、絶縁性基板71上に下
配線72、層間絶縁層151、上配線73、素子電極
2,3、導電性膜4を形成した。
Through the above steps, the lower wiring 72, the interlayer insulating layer 151, the upper wiring 73, the device electrodes 2, 3, and the conductive film 4 were formed on the insulating substrate 71.

【0166】次に、以上のようにして作製した複数の導
電性膜4がマトリクス配線された基板71(図20)を
用いて画像形成装置を作製した。作製手順を図12と図
13を用いて説明する。
Next, an image forming apparatus was manufactured using the substrate 71 (FIG. 20) on which the plurality of conductive films 4 manufactured as described above were arranged in a matrix. The manufacturing procedure will be described with reference to FIGS.

【0167】先ず、上記複数の導電性膜4がマトリクス
配線された基板71(図20)をリアプレート81上に
固定した後、基板71の5mm上方に、フェースプレー
ト86(ガラス基板83の内面に蛍光膜84とメタルバ
ック85が形成されて構成される)を支持枠82を介し
て配置し、フェースプレート86、支持枠82、リアプ
レート81の接合部にフリットガラスを塗布し、大気中
で500℃で15分間焼成することで封着し、パネル
(図12中の外囲器88)を構成した。なお、リアプレ
ート81への基板71の固定もフリットガラスで行っ
た。
First, a substrate 71 (FIG. 20) on which the plurality of conductive films 4 are arranged in a matrix is fixed on a rear plate 81, and a face plate 86 (on the inner surface of the glass substrate 83) is placed 5 mm above the substrate 71. A fluorescent film 84 and a metal back 85 are formed via a support frame 82, and frit glass is applied to the joint between the face plate 86, the support frame 82, and the rear plate 81. The panel was sealed by firing at 15 ° C. for 15 minutes to form a panel (envelope 88 in FIG. 12). The fixing of the substrate 71 to the rear plate 81 was also performed with frit glass.

【0168】蛍光膜84は、カラーを実現するために、
ストライプ形状(図13(a)参照)の蛍光体とし、先
にブラックストライプを形成し、その間隙部にスラリー
法により各色蛍光体92を塗布して蛍光膜84を作製し
た。ブラックストライプの材料としては、通常よく用い
られている黒鉛を主成分とする材料を用いた。
The fluorescent film 84 is used to realize color.
A phosphor in the form of a stripe (see FIG. 13A) was formed, a black stripe was formed first, and phosphors 92 of each color were applied to the gaps by a slurry method to form a phosphor film 84. As a material of the black stripe, a material mainly containing graphite, which is generally used, was used.

【0169】また、蛍光膜84の内面側にはメタルバッ
ク85を設けた。メタルバック85は、蛍光膜84の作
製後、蛍光膜84の内面側表面の平滑化処理(通常、フ
ィルミングと呼ばれる)を行い、その後、Alを真空蒸
着することで作製した。
Further, a metal back 85 was provided on the inner surface side of the fluorescent film 84. The metal back 85 is manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 84 after the fluorescent film 84 is manufactured, and then performing vacuum deposition of Al.

【0170】フェースプレート86には、更に蛍光膜8
4の導電性を高めるため、蛍光膜84の外面側に透明電
極を設ける場合もあるが、本実施例ではメタルバック8
5のみで十分な導電性が得られたので省略した。
The face plate 86 is further provided with a fluorescent film 8.
In some cases, a transparent electrode is provided on the outer surface side of the fluorescent film 84 in order to increase the conductivity of the metal back 8.
5 was omitted because sufficient conductivity was obtained.

【0171】以上のようにして完成した外囲器88内の
雰囲気を排気管(不図示)を通じて真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Dox1 乃至D
oxmとDoy1 乃至Doyn を通じ電子放出素子74の素子
電極2,3間にパルス電圧を印加し、フォーミング処理
を行った。本実施例では、図4(b)に示したようなパ
ルスを用い、パルス幅T1 を1msec.、パルス間隔
2 を10msec.とし、波高値は0Vから0.1V
ステップで徐々に上昇させ、約1.3×10-3Paの真
空雰囲気下で行った。
The atmosphere in the envelope 88 completed as described above is evacuated by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the outer terminals D ox1 to D ox1 to D
The pulse voltage was applied between the device electrodes 2 and 3 of oxm and D Oy1 to the electron-emitting device 74 through the D oyn, it was forming process. In the present embodiment, a pulse as shown in FIG. 4B is used, and the pulse width T 1 is set to 1 msec. , The pulse interval T 2 is 10 msec. And the peak value is from 0 V to 0.1 V
The temperature was gradually raised in steps and performed in a vacuum atmosphere of about 1.3 × 10 −3 Pa.

【0172】次に、容器外端子Dox1 乃至Doxm とD
oy1 乃至Doyn を通じ電子放出素子74の素子電極2,
3間にパルス電圧を印加し、活性化処理を行った。本実
施例では、矩形波の波高値(活性化時のピーク電圧)を
16Vとし、実施例1と同様の方法により、活性化を行
った。
Next, the external terminals D ox1 to D oxm and D oxm
oy1 to the device electrodes 2 of the electron-emitting device 74 through the D oyn,
An activation process was performed by applying a pulse voltage between the three. In this embodiment, the peak value of the rectangular wave (peak voltage at the time of activation) is set to 16 V, and activation is performed in the same manner as in the first embodiment.

【0173】その後、1.3×10-3Pa程度の真空度
で、不図示の排気管をガスバーナーで熱することで溶着
し外囲器88の封止を行った。最後に、封止後の真空度
を維持するために、高周波加熱法でゲッター処理を行っ
た。
Thereafter, the exhaust pipe (not shown) was welded by heating with a gas burner at a degree of vacuum of about 1.3 × 10 −3 Pa, and the envelope 88 was sealed. Finally, gettering was performed by a high-frequency heating method to maintain the degree of vacuum after sealing.

【0174】以上のようにして作製した表示パネルの容
器外端子Dox1 乃至Doxm とDoy1乃至Doyn 、及び高
圧端子87を夫々必要な駆動系に接続し、画像形成装置
を完成した。各電子放出素子に、容器外端子Dox1 乃至
oxm とDoy1 乃至Doyn を通じて、走査信号及び変調
信号を不図示の信号発生手段より夫々印加することによ
り電子放出させ、高圧端子87を通じてメタルバック8
5に数kV以上の高圧を印加して、電子ビームを加速
し、蛍光膜84に衝突させ、励起・発光させることで画
像を表示した。
The external terminals Dox1 to Doxm and Doy1 to Doyn and the high voltage terminal 87 of the display panel manufactured as described above were connected to necessary driving systems, respectively, to complete an image forming apparatus. A scanning signal and a modulation signal are applied to the respective electron-emitting devices from signal generating means (not shown ) through external terminals Dox1 to Doxm and Doy1 to Doyn , respectively, thereby emitting electrons. 8
5 was applied with a high voltage of several kV or more to accelerate the electron beam, collide with the fluorescent film 84, and excite and emit light to display an image.

【0175】その結果、本実施例の画像形成装置では、
低電流で明るい高品位な画像を表示することができた。
As a result, in the image forming apparatus of this embodiment,
Bright, high-quality images could be displayed with low current.

【0176】[0176]

【発明の効果】本発明の第1の電子放出素子の製造方法
によれば、活性化初期における印加パルス幅を極力短く
することで、活性化初期に導電性膜の亀裂の内側に安定
な炭素及び/または炭素化合物を固定することができ
る。このため、従来の活性化工程初期段階に見られるよ
うな亀裂の後退(亀裂幅の拡大)を最小限に抑えること
ができ、電子放出を司らない領域(不活性領域)の発生
を極力抑えることができるので、素子幅に相当する全領
域から電子放出し、電子放出効率を高めることができ
る。また、リーク領域が存在しないため、安定な電子放
出特性が得られる。
According to the first method for manufacturing an electron-emitting device of the present invention, by reducing the applied pulse width in the early stage of activation as much as possible, a stable carbon is formed inside the crack of the conductive film in the early stage of activation. And / or immobilize carbon compounds. For this reason, the regression of the crack (expansion of the crack width) as seen in the early stage of the conventional activation process can be minimized, and the generation of a region that does not control electron emission (inactive region) is minimized. Accordingly, electrons can be emitted from the entire region corresponding to the element width, and the electron emission efficiency can be increased. Further, since there is no leak region, stable electron emission characteristics can be obtained.

【0177】本発明の第2の電子放出素子の製造方法に
よれば、活性化工程におけるパルス電圧の非印加時間内
に、素子電流に対する素子電圧の閾値よりも低い電圧を
有する直流、または交流の電圧を印加することで、導電
性膜の亀裂を安定的に狭くすることができ、高い電子放
出効率を有する電子放出素子を提供できる。
According to the second method for manufacturing an electron-emitting device of the present invention, the DC or AC voltage having a voltage lower than the threshold of the device voltage with respect to the device current is set within the non-application time of the pulse voltage in the activation step. By applying a voltage, a crack in the conductive film can be stably narrowed, and an electron-emitting device having high electron-emitting efficiency can be provided.

【0178】また、多数の電子放出素子を配列した電子
源においては、各電子放出素子の電子放出特性を揃える
ことができ、均一性の高い画像形成装置を提供すること
ができると共に、高輝度で動作安定性に優れた画像を形
成可能な画像形成装置を提供できる。例えば蛍光体を画
像形成部材とする画像形成装置においては、低電流で明
るい高品位な画像形成装置、例えばカラーフラットテレ
ビが実現される。
Further, in an electron source having a large number of electron-emitting devices arranged, the electron-emitting characteristics of each electron-emitting device can be made uniform, and an image forming apparatus with high uniformity can be provided. An image forming apparatus capable of forming an image with excellent operation stability can be provided. For example, in an image forming apparatus using a phosphor as an image forming member, a bright, high-quality image forming apparatus with low current, such as a color flat television, is realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用し得る電子放出素子の一例を示す
模式図である。
FIG. 1 is a schematic view showing an example of an electron-emitting device to which the present invention can be applied.

【図2】本発明を適用し得る電子放出素子の別の例を示
す模式図である。
FIG. 2 is a schematic diagram showing another example of an electron-emitting device to which the present invention can be applied.

【図3】本発明の電子放出素子の製造方法を説明するた
めの図である。
FIG. 3 is a view illustrating a method for manufacturing an electron-emitting device according to the present invention.

【図4】本発明の電子放出素子の製造に際して採用でき
る通電フォーミング処理における電圧波形の一例を示す
模式図である。
FIG. 4 is a schematic diagram showing an example of a voltage waveform in a current forming process that can be employed in manufacturing the electron-emitting device of the present invention.

【図5】本発明の第1の製造方法の活性化処理における
電圧波形の一例を示す模式図である。
FIG. 5 is a schematic diagram showing an example of a voltage waveform in an activation process of the first manufacturing method of the present invention.

【図6】活性化処理における現象を説明するための模式
図である。
FIG. 6 is a schematic diagram for explaining a phenomenon in the activation process.

【図7】本発明の第2の製造方法の活性化処理における
電圧波形および現象の一例を示す模式図である。
FIG. 7 is a schematic diagram showing an example of a voltage waveform and a phenomenon in an activation process of the second manufacturing method of the present invention.

【図8】本発明の第2の製造方法の活性化処理における
電圧波形の別の例を示す模式図である。
FIG. 8 is a schematic diagram showing another example of the voltage waveform in the activation process of the second manufacturing method of the present invention.

【図9】本発明の電子放出素子の製造に用いることので
きる真空処理装置(測定評価装置)の一例を示す概略構
成図である。
FIG. 9 is a schematic configuration diagram showing an example of a vacuum processing apparatus (measurement evaluation apparatus) that can be used for manufacturing the electron-emitting device of the present invention.

【図10】本発明の電子放出素子の電子放出特性を示す
図である。
FIG. 10 is a diagram showing electron emission characteristics of the electron-emitting device of the present invention.

【図11】本発明の単純マトリクス配置の電子源の一例
を示す模式図である。
FIG. 11 is a schematic view showing an example of an electron source having a simple matrix arrangement according to the present invention.

【図12】本発明の画像形成装置の表示パネルの一例を
示す模式図である。
FIG. 12 is a schematic diagram illustrating an example of a display panel of the image forming apparatus of the present invention.

【図13】表示パネルにおける蛍光膜の一例を示す模式
図である。
FIG. 13 is a schematic diagram illustrating an example of a fluorescent film in a display panel.

【図14】本発明の画像形成装置にNTSC方式のテレ
ビ信号に応じて表示を行うための駆動回路の一例を示す
ブロック図である。
FIG. 14 is a block diagram illustrating an example of a drive circuit for performing display in accordance with an NTSC television signal in the image forming apparatus of the present invention.

【図15】本発明の梯子型配置の電子源の一例を示す模
式図である。
FIG. 15 is a schematic diagram illustrating an example of an electron source having a ladder-type arrangement according to the present invention.

【図16】本発明の画像形成装置の表示パネルの一例を
示す模式図である。
FIG. 16 is a schematic diagram illustrating an example of a display panel of the image forming apparatus of the present invention.

【図17】実施例1及び比較例1における活性化中の素
子電流量の時間変化を示す模式図である。
FIG. 17 is a schematic diagram showing a change over time of an element current amount during activation in Example 1 and Comparative Example 1.

【図18】実施例3における活性化処理の電圧波形を示
す模式図である。
FIG. 18 is a schematic diagram illustrating a voltage waveform of an activation process according to the third embodiment.

【図19】実施例4における活性化処理の電圧波形を示
す模式図である。
FIG. 19 is a schematic diagram illustrating a voltage waveform of an activation process according to the fourth embodiment.

【図20】実施例5に係るマトリクス配線した電子源の
一部を示す模式図である。
FIG. 20 is a schematic diagram showing a part of a matrix-wired electron source according to a fifth embodiment.

【図21】図20のA−A’断面模式図である。21 is a schematic sectional view taken along line A-A 'of FIG.

【図22】図20の電子源の製造工程を示す図である。FIG. 22 is a diagram illustrating a manufacturing process of the electron source in FIG. 20;

【図23】図20の電子源の製造工程を示す図である。FIG. 23 is a diagram illustrating a manufacturing process of the electron source in FIG. 20;

【図24】表面伝導型電子放出素子の一例を示す模式図
である。
FIG. 24 is a schematic view showing an example of a surface conduction electron-emitting device.

【符号の説明】[Explanation of symbols]

1 基板 2,3 素子電極 4 導電性膜 5 電子放出部 50 素子電流If を測定するための電流計 51 電子放出素子に素子電圧Vf を印加するための電
源 52 電子放出部5より放出される放出電流Ie を測定
するための電流計 53 アノード電極54に電圧を印加するための高圧電
源 54 電子放出部5より放出される電子を捕捉するため
のアノード電極 55 真空容器 56 排気ポンプ 71 電子源基板 72 X方向配線 73 Y方向配線 74 電子放出素子 75 結線 81 リアプレート 82 支持枠 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 87 高圧端子 88 外囲器 91 黒色導電材 92 蛍光体 101 表示パネル 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 変調信号発生器 Vx,Va 直流電圧源 110 電子源基板 111 電子放出素子 112 電子放出素子を配線するための共通配線 120 グリッド電極 121 電子が通過するための開口 151 層間絶縁層 152 コンタクトホール
DESCRIPTION OF SYMBOLS 1 Substrate 2, 3 Element electrode 4 Conductive film 5 Electron emission part 50 Ammeter for measuring element current If 51 Power supply for applying element voltage Vf to electron emission element 52 Emitted from electron emission part 5 Ammeter 53 for measuring the emission current Ie which is supplied 53 A high voltage power supply for applying a voltage to the anode electrode 54 54 An anode electrode for capturing electrons emitted from the electron emission section 5 55 Vacuum container 56 Exhaust pump 71 Electrons Source substrate 72 X-direction wiring 73 Y-direction wiring 74 Electron emission device 75 Connection 81 Rear plate 82 Support frame 83 Glass substrate 84 Phosphor film 85 Metal back 86 Face plate 87 High voltage terminal 88 Envelope 91 Black conductive material 92 Phosphor 101 Display Panel 102 scanning circuit 103 control circuit 104 shift register 105 line memory 106 synchronization signal Releasing circuit 107 a modulation signal generator Vx, Va dc voltage source 110 the electron source substrate 111 electron emitters 112 electron emitters opening 151 interlayer insulating layer 152 a contact hole for the common wiring 120 grid electrodes 121 electrons pass through for wiring

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 基板上の一対の電極間に、電子放出部を
含む導電性膜を有する電子放出素子の製造方法におい
て、 導電性膜に電子放出部を形成するフォーミング工程と、 有機物質を含む雰囲気下で電極間にパルス電圧を繰り返
し印加する活性化工程とを有し、 該活性化工程におけるパルス電圧の印加時間の長さを、
非印加時間の長さに対して変化させることを特徴とする
電子放出素子の製造方法。
1. A method of manufacturing an electron-emitting device having a conductive film including an electron-emitting portion between a pair of electrodes on a substrate, comprising: a forming step of forming an electron-emitting portion in the conductive film; An activation step of repeatedly applying a pulse voltage between the electrodes under an atmosphere, wherein the length of the application time of the pulse voltage in the activation step is:
A method for manufacturing an electron-emitting device, wherein the length of the non-application time is varied.
【請求項2】 前記活性化工程におけるパルス電圧の印
加時間の長さを、非印加時間の長さに対して階段状に漸
増させることを特徴とする請求項1に記載の電子放出素
子の製造方法。
2. The method according to claim 1, wherein the length of the application time of the pulse voltage in the activation step is gradually increased in a stepwise manner with respect to the length of the non-application time. Method.
【請求項3】 前記活性化工程におけるパルス電圧の波
高値を、階段状に漸増させることを特徴とする請求項1
又は2に記載の電子放出素子の製造方法。
3. The method according to claim 1, wherein the peak value of the pulse voltage in the activation step is gradually increased stepwise.
Or the method for manufacturing an electron-emitting device according to 2.
【請求項4】 基板上の一対の電極間に、電子放出部を
含む導電性膜を有する電子放出素子の製造方法におい
て、 導電性膜に電子放出部を形成するフォーミング工程と、 有機物質を含む雰囲気下で電極間にパルス電圧を繰り返
し印加する活性化工程とを有し、 該活性化工程におけるパルス電圧の非印加時間内に、素
子電流に対する素子電圧の閾値よりも低い電圧を印加す
ることを特徴とする電子放出素子の製造方法。
4. A method of manufacturing an electron-emitting device having a conductive film including an electron-emitting portion between a pair of electrodes on a substrate, comprising: a forming step of forming an electron-emitting portion in the conductive film; An activation step of repeatedly applying a pulse voltage between the electrodes under an atmosphere, and applying a voltage lower than a threshold of an element voltage to an element current within a non-application time of the pulse voltage in the activation step. A method for manufacturing an electron-emitting device.
【請求項5】 前記活性化工程におけるパルス電圧の非
印加時間内に、素子電流に対する素子電圧の閾値よりも
低い直流電圧を印加することを特徴とする請求項4に記
載の電子放出素子の製造方法。
5. The manufacturing of the electron-emitting device according to claim 4, wherein a DC voltage lower than a threshold value of the device voltage with respect to the device current is applied within a non-application time of the pulse voltage in the activation step. Method.
【請求項6】 前記活性化工程におけるパルス電圧の非
印加時間が、前記有機物質のガス分子の基板表面での平
均滞在時間より長いことを特徴とする請求項5に記載の
電子放出素子の製造方法。
6. The method according to claim 5, wherein the non-application time of the pulse voltage in the activation step is longer than the average residence time of the gas molecules of the organic substance on the substrate surface. Method.
【請求項7】 前記活性化工程におけるパルス電圧の非
印加時間内に、振幅が素子電流に対する素子電圧の閾値
よりも低い交流電圧を印加することを特徴とする請求項
4に記載の電子放出素子の製造方法。
7. The electron-emitting device according to claim 4, wherein an AC voltage whose amplitude is lower than a threshold value of the device voltage with respect to the device current is applied within a non-application time of the pulse voltage in the activation step. Manufacturing method.
【請求項8】 前記交流電圧の半周期が、前記有機物質
のガス分子の基板表面での平均滞在時間より長いことを
特徴とする請求項7に記載の電子放出素子の製造方法。
8. The method according to claim 7, wherein a half cycle of the AC voltage is longer than an average residence time of gas molecules of the organic substance on a substrate surface.
【請求項9】 請求項1〜8のいずれかに記載の方法に
より製造されたことを特徴とする電子放出素子。
9. An electron-emitting device manufactured by the method according to claim 1. Description:
【請求項10】 基板上に、一対の電極と電子放出部を
含む導電性膜を有する電子放出素子が複数配置された電
子源の製造方法において、 前記複数の電子放出素子を、請求項1〜9のいずれかに
記載の方法によって製造することを特徴とする電子源の
製造方法。
10. A method for manufacturing an electron source in which a plurality of electron-emitting devices having a conductive film including a pair of electrodes and an electron-emitting portion are disposed on a substrate, wherein the plurality of electron-emitting devices are A method for manufacturing an electron source, wherein the method is performed by the method according to any one of claims 9 to 13.
【請求項11】 請求項10に記載の方法により製造さ
れたことを特徴とする電子源。
11. An electron source manufactured by the method according to claim 10.
【請求項12】 前記複数の電子放出素子が、マトリク
ス状に配線されていることを特徴とする請求項11に記
載の電子源。
12. The electron source according to claim 11, wherein the plurality of electron-emitting devices are wired in a matrix.
【請求項13】 前記複数の電子放出素子が、梯子状に
配線されていることを特徴とする請求項11に記載の電
子源。
13. The electron source according to claim 11, wherein the plurality of electron-emitting devices are wired in a ladder shape.
【請求項14】 基体上に一対の電極と電子放出部を含
む導電性膜を有する電子放出素子が複数配置された電子
源と、該電子源から放出される電子線の照射により画像
を形成する画像形成部材とを有する画像形成装置の製造
方法において、 前記電子源を、請求項10に記載の方法によって製造す
ることを特徴とする画像形成装置の製造方法。
14. An electron source in which a plurality of electron-emitting devices having a pair of electrodes and a conductive film including an electron-emitting portion are arranged on a base, and an image is formed by irradiation of an electron beam emitted from the electron source. A method for manufacturing an image forming apparatus having an image forming member, wherein the electron source is manufactured by the method according to claim 10.
【請求項15】 請求項14に記載の方法により製造さ
れたことを特徴とする画像形成装置。
15. An image forming apparatus manufactured by the method according to claim 14.
JP29318498A 1998-10-15 1998-10-15 Electron emitting element, electron source, image forming device, and their manufacture Withdrawn JP2000123718A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29318498A JP2000123718A (en) 1998-10-15 1998-10-15 Electron emitting element, electron source, image forming device, and their manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29318498A JP2000123718A (en) 1998-10-15 1998-10-15 Electron emitting element, electron source, image forming device, and their manufacture

Publications (1)

Publication Number Publication Date
JP2000123718A true JP2000123718A (en) 2000-04-28

Family

ID=17791513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29318498A Withdrawn JP2000123718A (en) 1998-10-15 1998-10-15 Electron emitting element, electron source, image forming device, and their manufacture

Country Status (1)

Country Link
JP (1) JP2000123718A (en)

Similar Documents

Publication Publication Date Title
JP3054137B2 (en) Image forming apparatus manufacturing method and manufacturing apparatus
JP2009277459A (en) Electron emitting element and image display device
JP3320303B2 (en) Method of manufacturing electron-emitting device, electron source, image forming apparatus, and electron-emitting device
JP2000195415A (en) Electron emission device, electron source, image forming apparatus and their manufacture
JPH1154038A (en) Electron emitting element, electron surface and manufacture of picture forming device
JP3408065B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3320363B2 (en) Electron emitting device, electron source, image forming apparatus, and method of manufacturing electron emitting device
JP2850108B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP2884496B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP2000123718A (en) Electron emitting element, electron source, image forming device, and their manufacture
JP2000173453A (en) Electron emission element, electron source, and manufacture of image forming device
JP2000251625A (en) Electron emitting element, electron source, image forming device, and manufacture of the electron emitting element
JPH10188854A (en) Image forming device and manufacture thereof
JP2000195428A (en) Manufacture of image forming device and its manufacturing device
JP3639738B2 (en) Electron emitting element, electron source using the electron emitting element, image forming apparatus using the electron source, and display apparatus using the image forming apparatus
JPH11283493A (en) Electron emission element, electron source, image forming device and their manufacture
JP2000021300A (en) Electron emission element, electron source, image forming device, and their manufacture
JPH09330676A (en) Electron emitting element, electron source, and image forming device
JP2000021290A (en) Electron emission element, electron source, image forming device, and their manufacture
JPH09330648A (en) Electron emitting element, electron source, image forming device, and manufacture of them
JPH1055746A (en) Electron emission element, electron source and image forming device using the element, and its driving method
JPH103848A (en) Electron emission element, electron source, image forming device, and manufacture thereof
JPH11260242A (en) Electron-emitting element, electron source using the same, image forming device and their manufacture
JP2000243232A (en) Electron emission element, electron source substrate and image forming device
JPH09330652A (en) Manufacture of electron emitting element, electron emitting element, and image forming device

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040621