JP2000111901A - Substrate for electro-optic device, elctro-optic device and production of elctro-optic device as well as electronic apparatus using electro-optic device - Google Patents

Substrate for electro-optic device, elctro-optic device and production of elctro-optic device as well as electronic apparatus using electro-optic device

Info

Publication number
JP2000111901A
JP2000111901A JP28710298A JP28710298A JP2000111901A JP 2000111901 A JP2000111901 A JP 2000111901A JP 28710298 A JP28710298 A JP 28710298A JP 28710298 A JP28710298 A JP 28710298A JP 2000111901 A JP2000111901 A JP 2000111901A
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
electro
optical device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28710298A
Other languages
Japanese (ja)
Other versions
JP3775071B2 (en
Inventor
Shigenori Katayama
茂憲 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP28710298A priority Critical patent/JP3775071B2/en
Publication of JP2000111901A publication Critical patent/JP2000111901A/en
Application granted granted Critical
Publication of JP3775071B2 publication Critical patent/JP3775071B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To easily obtain reflection electrodes having an optimum reflection characteristic with good reproducibility by constituting wiring connected to a switching control circuit and a liquid crystal pixel drive circuit and providing regions exclusive of this wiring with irregularly arranged projecting parts. SOLUTION: Light shielding layers are formed via one insulating film 7 below the reflection electrodes 13 and conductive layers 8 are formed via another insulating film below the light shielding layers. The conductive layers 8 are formed as the wiring, for source and drain electrodes 6a, 6b, etc., in the regions constituting the switching control circuit and the liquid crystal pixel drive circuit. In such a case, the first conductive layers 8a to 8c consisting of first layers of aluminum layers or tantalum layers are formed via first interlayer insulating films 7. The irregularly arranged projecting parts 8c are formed in the regions exclusive of the source electrodes (or drain electrodes) 8a and the drain electrodes (or source electrodes) 8b. Then, the reflection electrodes 13 are also formed of the constitution having the ruggedness along the ruggedness of the conductive layers 8.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、反射型液晶パネル
を構成する電気光学装置用基板の構造、及びその基板を
用いて構成される電気光学装置に関し、さらにはその電
気光学装置を用いた電子機器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a substrate for an electro-optical device constituting a reflection type liquid crystal panel, an electro-optical device formed by using the substrate, and an electronic device using the electro-optical device. Equipment related.

【0002】[0002]

【従来の技術】近年、携帯電話や携帯情報端末といった
携帯機器等の情報表示デバイスとして電気光学装置の一
例として液晶パネルが用いられている。表示する情報の
内容は、キャラクタ表示程度だったものから、一度に多
くの情報を表示するためにドットマトリクス型の液晶パ
ネルが用いられ、画素数も次第に多くなり高デューティ
となってきた。
2. Description of the Related Art In recent years, a liquid crystal panel has been used as an example of an electro-optical device as an information display device of a portable device such as a portable telephone or a portable information terminal. The content of information to be displayed has been about character display, but a dot matrix type liquid crystal panel has been used to display a large amount of information at a time, and the number of pixels has been gradually increased to increase the duty.

【0003】従来、上記のような携帯機器には表示デバ
イスとして単純マトリクス型液晶パネルが用いられてい
たが、単純マトリクス型液晶パネルではマルチプレック
ス駆動を行う際に行走査線の選択信号として高デューテ
ィになるほど高い電圧が必要となり、少しでも消費電力
を減らしたいという要求の強いバッテリー駆動を行う携
帯機器においては大きな問題となっていた。
Conventionally, a simple matrix type liquid crystal panel has been used as a display device in the portable equipment as described above. However, in a simple matrix type liquid crystal panel, when performing multiplex driving, a high duty ratio is selected as a row scanning line selection signal. The higher the voltage, the higher the voltage required, which has become a major problem in battery-operated portable devices that demand a small reduction in power consumption.

【0004】上述の問題を解決するために、液晶パネル
の基板を半導体基板とし、半導体基板にメモリ回路を画
素毎に形成し、メモリ回路の保持データに基づいて表示
制御を行うスタティック駆動型の反射型液晶パネルが提
案されている。
In order to solve the above-mentioned problem, a liquid crystal panel substrate is used as a semiconductor substrate, a memory circuit is formed for each pixel on the semiconductor substrate, and a static drive type reflection device for performing display control based on data held in the memory circuit. Liquid crystal panels have been proposed.

【0005】こうした外部から入射した光を反射させて
表示を行う反射型液晶パネルは、光源であるバックライ
トが不要であるため消費電力が低く、薄型であり軽量化
が可能となることで注目されている。
[0005] Such a reflection type liquid crystal panel which performs display by reflecting light incident from the outside does not require a backlight which is a light source, and therefore has low power consumption, and is noted as being thin and lightweight. ing.

【0006】[0006]

【発明が解決しようとする課題】液晶パネルまたそれを
用いた電子機器は、コントラストが高い,応答速度が比
較的速い,駆動電圧が低い,階調表示が容易であるな
ど、ディスプレイとして基本的に必要とされる諸特性を
バランス良く具備しているが、一方では、原理的に視野
角が狭い,明るい表示に適さないなどの難点を有してい
る。
A liquid crystal panel and an electronic device using the same are basically used as a display, for example, having a high contrast, a relatively fast response speed, a low driving voltage, and easy gradation display. Although it has the required characteristics in a well-balanced manner, it has disadvantages such as a narrow viewing angle in principle and not suitable for bright display.

【0007】視野角が広い,明るい表示を得るために
は、あらゆる角度からの入射光に対し、表示画面に垂直
な方向へ散乱する光の強度を増加させる必要がある。そ
のためには、最適な反射特性を有する反射電極を作成す
ることが必要となる。
In order to obtain a bright display with a wide viewing angle, it is necessary to increase the intensity of light scattered in a direction perpendicular to the display screen with respect to incident light from all angles. For that purpose, it is necessary to create a reflective electrode having optimal reflective characteristics.

【0008】この発明の目的は、反射型液晶パネルにお
いて、上述の問題を解決し、最適な反射特性を有する反
射電極を容易に、かつ再現性良く作成することができ、
表示品位が向上する反射型液晶パネルを提供することに
ある。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems in a reflection type liquid crystal panel and to easily and reproducibly form a reflection electrode having optimum reflection characteristics.
An object of the present invention is to provide a reflection type liquid crystal panel with improved display quality.

【0009】[0009]

【課題を解決するための手段】本発明の電気光学装置用
基板は、上記の目的を達成するため、反射電極の下方
に、一方の絶縁膜を介して遮光層が形成され、前記遮光
層の下方に、他方の絶縁膜を介して形成された導電層
が、スイッチング制御回路および液晶画素駆動回路を構
成する領域には、ソース・ドレイン電極等の配線として
形成し、ソース・ドレイン電極等の配線以外の領域に
は、不規則に配置された凸部を形成するようにしたもの
である。
In order to achieve the above object, a substrate for an electro-optical device according to the present invention has a light-shielding layer formed below a reflective electrode via one insulating film. A conductive layer formed below the other insulating film is formed as a wiring such as a source / drain electrode in a region constituting the switching control circuit and the liquid crystal pixel driving circuit, and a wiring such as a source / drain electrode is formed. In other areas, irregularly arranged convex portions are formed.

【0010】請求項1に係わる発明は、基板上に複数の
列走査線およびこの列走査線と直交する複数の行走査線
が配置され、前記複数の列走査線と行走査線の交点毎に
画素電極となる反射電極が配置され、各画素電極にはス
イッチング制御回路および液晶画素駆動回路を具備した
電気光学装置用基板において、前記反射電極の下方に
は、一方の絶縁膜を介して遮光層が形成され、前記遮光
層の下方には、他方の絶縁膜を介して導電層が形成さ
れ、前記導電層は、スイッチング制御回路および液晶画
素駆動回路を構成する領域には、ソース・ドレイン電極
等の配線として形成し、前記ソース・ドレイン電極等の
配線以外の領域には不規則に配置された凸部を形成する
ことを特徴とする。このため、前記導電層を凸状に設け
た上に絶縁膜を介して前記反射電極を形成することによ
り、前記導電層の凹凸に沿って前記反射電極も凹凸を有
するようになるため、光を拡散させることができ、プロ
セスを増加させることなく、最適な反射特性を有する反
射電極を容易に、かつ再現性良く作成することができ、
表示品位が向上する反射型液晶パネルを提供することが
できる。
According to a first aspect of the present invention, a plurality of column scanning lines and a plurality of row scanning lines orthogonal to the column scanning lines are arranged on the substrate, and each of the plurality of column scanning lines and the row scanning lines intersects with each other. A reflection electrode serving as a pixel electrode is disposed, and each pixel electrode is provided with a switching control circuit and a liquid crystal pixel drive circuit. In the substrate for an electro-optical device, a light-shielding layer is provided below the reflection electrode via one insulating film. And a conductive layer is formed below the light-shielding layer with the other insulating film interposed therebetween. The conductive layer includes a source / drain electrode and the like in a region forming a switching control circuit and a liquid crystal pixel driving circuit. And irregularly arranged convex portions are formed in regions other than the wiring such as the source / drain electrodes. Therefore, by forming the reflective electrode via an insulating film on the conductive layer provided in a convex shape, the reflective electrode also has unevenness along the unevenness of the conductive layer. It can be diffused, and without increasing the process, it is possible to easily create a reflective electrode having optimal reflective characteristics with good reproducibility,
A reflective liquid crystal panel with improved display quality can be provided.

【0011】請求項2に係わる発明は、請求項1におい
て、前記基板は半導体基板からなることを特徴とする。
請求項3に係わる発明は、請求項2において、前記基板
は単結晶シリコンで形成されていることを特徴とする。
請求項4に係わる発明は、請求項1において、前記基板
は透明基板からなることを特徴とする。請求項5に係わ
る発明は、請求項4において、前記基板はガラスで形成
されていることを特徴とする。請求項6に係わる発明
は、請求項1において、前記他方の絶縁膜にはSOG膜
が含まれていることを特徴とする。請求項7に係わる発
明は、請求項6において、前記SOG膜はエッチバック
されることを特徴とする。このため、良好な反射特性を
有する反射電極が形成される。請求項8に係わる発明
は、請求項1乃至7のいずれかに記載の電気光学装置用
基板と、入射側の透明基板とが間隙を有して配置される
とともに、前記電気光学装置用基板と前記透明基板との
間隙内に液晶が挟持されて構成される電気光学装置を提
供する。請求項9に係わる発明は、請求項8に記載の電
気光学装置を用いた電子機器を提供する。
According to a second aspect of the present invention, in the first aspect, the substrate is formed of a semiconductor substrate.
According to a third aspect of the present invention, in the second aspect, the substrate is formed of single crystal silicon.
According to a fourth aspect of the present invention, in the first aspect, the substrate is made of a transparent substrate. According to a fifth aspect of the present invention, in the fourth aspect, the substrate is formed of glass. According to a sixth aspect of the present invention, in the first aspect, the other insulating film includes an SOG film. The invention according to claim 7 is characterized in that, in claim 6, the SOG film is etched back. Therefore, a reflection electrode having good reflection characteristics is formed. According to an eighth aspect of the present invention, the substrate for an electro-optical device according to any one of the first to seventh aspects and a transparent substrate on an incident side are arranged with a gap therebetween, and Provided is an electro-optical device including a liquid crystal sandwiched in a gap with the transparent substrate. According to a ninth aspect of the present invention, there is provided an electronic apparatus using the electro-optical device according to the eighth aspect.

【0012】請求項10に記載の電気光学装置の製造方
法は、基板上に複数の列走査線およびこの列走査線と交
差する複数の行走査線が配置され、前記複数の列走査線
と行走査線の交点毎に画素電極となる反射電極が配置さ
れ、各画素電極にはスイッチング制御回路および液晶画
素駆動回路を具備した電気光学装置の製造方法であっ
て、導電層により前記スイッチング制御回路及び液晶画
素駆動回路に接続された配線と前記配線以外の領域に不
規則に凸部とを同時に形成する工程と、前記導電層上に
他方の絶縁膜を介して遮光膜を形成する工程と、前記遮
光膜の上に一方の絶縁膜を介して前記反射電極を形成す
る工程とを有することを特徴とする。このため、プロセ
スを増加させることなく、最適な反射特性を有する反射
電極を容易に、かつ再現性良く作成することができ、表
示品位が向上する電気光学装置を提供することができ
る。
According to a tenth aspect of the present invention, in the method of manufacturing an electro-optical device, a plurality of column scanning lines and a plurality of row scanning lines intersecting the column scanning lines are arranged on the substrate, and the plurality of column scanning lines and the row scanning lines are arranged. A reflection electrode serving as a pixel electrode is disposed at each intersection of the scanning lines.A method for manufacturing an electro-optical device including a switching control circuit and a liquid crystal pixel driving circuit in each pixel electrode, wherein the switching control circuit and the Simultaneously forming irregularly convex portions in a region other than the wiring and the wiring connected to the liquid crystal pixel drive circuit; and forming a light-shielding film on the conductive layer via the other insulating film; Forming the reflective electrode on the light-shielding film via one of the insulating films. Therefore, it is possible to easily and reproducibly form a reflective electrode having optimal reflection characteristics without increasing the number of processes, and to provide an electro-optical device with improved display quality.

【0013】[0013]

【発明の実施の形態】以下、本発明の好適な実施の形態
を図面に基づいて説明する。尚、本実施の形態では、電
気光学装置の一例として液晶パネルを用いて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings. In this embodiment, a liquid crystal panel will be described as an example of the electro-optical device.

【0014】(液晶パネルの全体構成と本発明の反射電
極側基板の構成の説明)図1は、本発明を適用した反射
型液晶パネルの反射電極側基板の第1の実施の形態の断
面図を示す。
(Explanation of Overall Structure of Liquid Crystal Panel and Structure of Reflective Electrode-Side Substrate of the Present Invention) FIG. 1 is a sectional view of a first embodiment of a reflective electrode-side substrate of a reflective liquid crystal panel to which the present invention is applied. Is shown.

【0015】本発明における液晶パネル用基板は図1に
示されるように、基板1には半導体基板を用いている。
なお、この基板1の材料は本実施の形態に限定されるも
のではない。例えばガラス基板のような透明基板を用い
てもよい。まず、本発明の反射型液晶パネルの全体構成
についてその概要を説明する。
As shown in FIG. 1, a substrate for a liquid crystal panel according to the present invention uses a semiconductor substrate as the substrate 1.
The material of the substrate 1 is not limited to the present embodiment. For example, a transparent substrate such as a glass substrate may be used. First, the overall configuration of the reflective liquid crystal panel of the present invention will be outlined.

【0016】図9および10に示されるように、基板1
(32)の中央部には画素領域20が設けられ、画素領
域には行走査線と列走査線がマトリックス状に配置され
る。行走査線と列走査線の交点に応じて各画素が配置さ
れ、各画素には後述するように、反射電極13と液晶画
素駆動回路101が設けられている。画素領域20の周
辺領域には、行走査線に行走査信号を供給する行走査線
駆動回路23、列走査線に列走査信号を供給する列走査
線駆動回路21、パッド領域26を介して外部から入力
データを取り込む入力データ線22が配置される。基板
1(31)は、内面に共通電極33が形成されたガラス
からなる対向基板35とをシール材36により領域(実
線と一点鎖線で挟まれた領域)36にて接着固定し、そ
の間隙に液晶37封入されて液晶パネルが構成される。
なお、点線にて挟まれた領域25は画素領域周辺を遮光
する遮光膜を示す。
As shown in FIGS. 9 and 10, the substrate 1
A pixel area 20 is provided at the center of (32), and row scanning lines and column scanning lines are arranged in a matrix in the pixel area. Each pixel is arranged according to the intersection of a row scanning line and a column scanning line, and each pixel is provided with a reflective electrode 13 and a liquid crystal pixel driving circuit 101 as described later. In a peripheral region of the pixel region 20, a row scanning line driving circuit 23 that supplies a row scanning signal to a row scanning line, a column scanning line driving circuit 21 that supplies a column scanning signal to a column scanning line, and a pad region 26 An input data line 22 for taking in input data from is provided. The substrate 1 (31) is bonded and fixed to a counter substrate 35 made of glass having a common electrode 33 formed on an inner surface thereof in a region 36 (a region sandwiched between a solid line and a dashed line) by a seal material 36, The liquid crystal 37 is sealed to form a liquid crystal panel.
Note that a region 25 sandwiched between dotted lines indicates a light-shielding film that shields the periphery of the pixel region.

【0017】図1に基づき基板1の断面構造について詳
細に説明する。図1において、1は単結晶シリコンのよ
うなP型半導体基板(N型半導体基板でもよい)、2は
この基板1の表面に形成され、基板より不純物濃度の高
いN型ウェル領域である。図6の液晶パネル平面図に示
される列走査線駆動回路21や行走査線駆動回路23、
入力データ線22等の周辺回路を構成する素子が形成さ
れる部分のウェル領域とは分離して形成してもよい。
The sectional structure of the substrate 1 will be described in detail with reference to FIG. In FIG. 1, reference numeral 1 denotes a P-type semiconductor substrate such as single-crystal silicon (or an N-type semiconductor substrate), and 2 denotes an N-type well region formed on the surface of the substrate 1 and having a higher impurity concentration than the substrate. The column scanning line driving circuit 21 and the row scanning line driving circuit 23 shown in the liquid crystal panel plan view of FIG.
It may be formed separately from the well region where the elements constituting the peripheral circuit such as the input data line 22 are formed.

【0018】Phosphorus Silica Grass)膜のような第
1層間絶縁膜7を介して一層目のアルミニウム層あるい
はタンタル層からなる第1の導電層8a,8b,8cを
形成した。このアルミニウム層あるいはタンタル層は、
本実施の形態ではスパッタ法で500nm堆積させた。
第1の導電層8aは上記絶縁膜7に形成されたコンタク
トホールを介してソース領域(またはドレイン領域)6
aと電気的に接続され、FETのソース電極(またはド
レイン電極)を構成する。また、第1の導電層8bは上
記絶縁膜7に形成されたコンタクトホールにてFETの
ドレイン領域(またはソース領域)6bに電気的に接続
され、ドレイン電極(またはソース電極)を構成する。
ソース電極(またはドレイン電極)8aおよびドレイン
電極(またはソース電極)8b以外の領域には、不規則
に配置された凸部8cを形成した。なお、凸部8cの直
径は0.5〜10μmが望ましく、この範囲の任意のサ
イズあるいは数種類のサイズであっても良い。また、凸
部8cの形状は本実施の形態に限定されるものではな
い。例えば正八角形のような多角形を適用しても良い。
First conductive layers 8a, 8b and 8c made of a first aluminum layer or a tantalum layer were formed via a first interlayer insulating film 7 such as a Phosphorus Silica Grass film. This aluminum or tantalum layer
In this embodiment, 500 nm is deposited by a sputtering method.
The first conductive layer 8a is formed in a source region (or a drain region) 6 through a contact hole formed in the insulating film 7.
a and constitutes a source electrode (or a drain electrode) of the FET. Further, the first conductive layer 8b is electrically connected to the drain region (or source region) 6b of the FET through a contact hole formed in the insulating film 7 to form a drain electrode (or source electrode).
Irregularly arranged projections 8c were formed in regions other than the source electrode (or drain electrode) 8a and the drain electrode (or source electrode) 8b. The diameter of the projection 8c is desirably 0.5 to 10 μm, and may be any size or several sizes in this range. Further, the shape of the projection 8c is not limited to the present embodiment. For example, a polygon such as a regular octagon may be applied.

【0019】上記第1の導電層8a,8b,8cの上方
にはシリコン酸化膜からなる第2層間絶縁膜9a,9
b,9cが形成され、第2層間絶縁膜9a,9b,9c
にはコンタクトホール9dが形成される。本実施の形態
では、9aはTEOSのプラズマCVDによる600n
mのシリコン酸化膜とし、9bはSOG(Spin On Glas
s)膜による320nmのシリコン酸化膜とした。なお、
SOG膜の厚さは、本実施の形態に限定されるものでは
ない。ソース・ドレイン電極等の配線以外の領域に適当
な凸部を形成するためには、100〜500nmである
ことが望ましい。またSOG膜である第2層間絶縁膜9
bを形成した後、このSOG膜と第2層間3は基板1の
表面に形成された素子分離用のフィールド酸化膜(いわ
ゆるLOCOS)である。フィールド酸化膜3は選択熱
酸化によって形成される。フィールド酸化膜3に開口部
が形成され、この開口部の内側中央に、シリコン基板表
面の熱酸化により形成されるゲート酸化膜を介してポリ
シリコンまたはメタルシリサイド等からなるゲート電極
5が形成され、このゲート電極5の両側の基板表面には
不純物層(以下、ドーピング層という)からなるソース
・ドレイン領域6a,6bが形成され、電界効果トラン
ジスタ(以下、FETという)が構成される。そして、
上記ソース・ドレイン領域6a、6bの上方には、BP
SG(Boron絶縁膜9aを、選択性のない条件あるいは
任意の条件でエッチングしても良い。本実施の形態で
は、SOG膜である第2層間絶縁膜9bと9aを、選択
性のない条件で500nmエッチングした。なお、この
ときのエッチ量は、本実施の形態に限定されるものでは
なく、100〜500nmであることが望ましい。この
とき、ソース・ドレイン電極等の配線以外の領域に形成
された凸部のテーパは、なだらかな曲線形状となり、良
好な反射特性を有する反射電極を形成することが可能と
なる。9cは9aと同様に、TEOSのプラズマCVD
による500nmのシリコン酸化膜とした。さらにその
上方にはアルミニウム層あるいはタンタル層からなる第
2の導電層10aおよび10bを形成した。このアルミ
ニウム層あるいはタンタル層は、本実施の形態ではスパ
ッタ法で500nm堆積させた。第1の導電層8bと第
2の導電層10bは、コンタクトホール9dを介して電
気的に接続されている。
Above the first conductive layers 8a, 8b, 8c, second interlayer insulating films 9a, 9 made of a silicon oxide film are provided.
b, 9c are formed, and the second interlayer insulating films 9a, 9b, 9c are formed.
Is formed with a contact hole 9d. In the present embodiment, 9a is 600n by TEOS plasma CVD.
m, silicon oxide film, and 9b SOG (Spin On Glas
s) A 320 nm silicon oxide film was formed. In addition,
The thickness of the SOG film is not limited to this embodiment. In order to form an appropriate convex portion in a region other than the wiring such as the source / drain electrodes, the thickness is desirably 100 to 500 nm. A second interlayer insulating film 9 which is an SOG film
After the formation of b, the SOG film and the second interlayer 3 are a field oxide film (so-called LOCOS) for element isolation formed on the surface of the substrate 1. Field oxide film 3 is formed by selective thermal oxidation. An opening is formed in the field oxide film 3, and a gate electrode 5 made of polysilicon or metal silicide is formed in the center of the inside of the opening via a gate oxide film formed by thermal oxidation of the surface of the silicon substrate. Source / drain regions 6a and 6b formed of impurity layers (hereinafter, referred to as doping layers) are formed on the substrate surface on both sides of the gate electrode 5, thereby forming a field effect transistor (hereinafter, referred to as FET). And
Above the source / drain regions 6a and 6b, BP
The SG (Boron insulating film 9a may be etched under non-selective or arbitrary conditions. In this embodiment, the second interlayer insulating films 9b and 9a, which are SOG films, are etched under non-selective conditions. The etching amount at this time is not limited to this embodiment, but is preferably in the range of 100 to 500 nm, and is formed in a region other than the wiring such as the source / drain electrodes. The taper of the convex portion has a gentle curved shape, and it is possible to form a reflective electrode having good reflection characteristics.
Of 500 nm. Further thereon, second conductive layers 10a and 10b made of an aluminum layer or a tantalum layer were formed. In this embodiment, the aluminum layer or the tantalum layer is deposited to a thickness of 500 nm by a sputtering method. The first conductive layer 8b and the second conductive layer 10b are electrically connected via a contact hole 9d.

【0020】また、第2の導電層10bと同時に形成さ
れた第2の導電層10aは、入射する光が基板の半導体
層側に入り込んでFETが光リークしないように、ドレ
イン電極8bと反射電極13の接続部である10bを除
いた、画素領域のほぼ全域を遮光することができる。
The second conductive layer 10a formed simultaneously with the second conductive layer 10b is provided with a drain electrode 8b and a reflective electrode so that the incident light does not enter the semiconductor layer side of the substrate and the FET does not leak light. It is possible to shield almost the entire pixel region except for 10b, which is the connection portion 13.

【0021】なお、本実施の形態では、上記第2の導電
層10bは、コンタクトホール9dを介して上記第1の
導電層8bに直接接続したが、タングステン等の高融点
金属からなる接続プラグを用いて接続しても良い。
In the present embodiment, the second conductive layer 10b is directly connected to the first conductive layer 8b through the contact hole 9d, but a connection plug made of a refractory metal such as tungsten is used. Connection may be used.

【0022】第2の導電層10aと同時に形成された第
2の導電層10bと反射電極13の接続は、第3層間絶
縁膜11に開口されたコンタクトホールに、タングステ
ン等の高融点金属からなる接続プラグ12をCVD法等
で埋め込み形成して行われる。
The connection between the second conductive layer 10b, which is formed simultaneously with the second conductive layer 10a, and the reflective electrode 13 is made of a refractory metal such as tungsten in a contact hole opened in the third interlayer insulating film 11. This is performed by burying the connection plug 12 by a CVD method or the like.

【0023】上記接続プラグ12を形成後、反射電極1
3には第3の導電層からなるアルミニウムを低温スパッ
タ法により形成した。
After the connection plug 12 is formed, the reflection electrode 1
In No. 3, aluminum formed of a third conductive layer was formed by a low-temperature sputtering method.

【0024】以上のプロセスにより、第1の導電層を凸
状に設けた上に絶縁膜を介して反射電極を形成すること
により、導電層の凹凸に沿って反射電極も凹凸を有する
ようになる。このため、光を拡散させることができ、プ
ロセスを増加させることなく、最適な反射特性を有する
反射電極を容易に、かつ再現性良く作成することがで
き、表示品位が向上する反射型液晶パネルを提供するこ
とができた。
By forming the first conductive layer in a convex shape and forming the reflective electrode via the insulating film by the above process, the reflective electrode also has the unevenness along the unevenness of the conductive layer. . For this reason, a reflection type liquid crystal panel that can diffuse light, can easily and with good reproducibility create a reflection electrode having optimal reflection characteristics without increasing the number of processes, and improves display quality. Could be provided.

【0025】図5を参照して、本発明を適用した反射型
液晶パネルの反射電極側基板の第1,第2および第4の
実施の形態を示す平面図を説明する。
Referring to FIG. 5, plan views showing first, second, and fourth embodiments of the reflective electrode side substrate of the reflective liquid crystal panel to which the present invention is applied will be described.

【0026】9dはドレイン電極(またはソース電極)
8bと第2の導電層10bの接続部となるコンタクトホ
ールであり、12は第2の導電層10bと反射電極13
を接続するための接続プラグである。
9d is a drain electrode (or source electrode)
Reference numeral 12 denotes a contact hole serving as a connection portion between the second conductive layer 8b and the second conductive layer 10b.
This is a connection plug for connecting

【0027】図7は、本発明を適用した反射型液晶パネ
ルの反射電極側基板の第1の導電層の構成例を示す平面
図である。第1の導電層8cは、ソース・ドレイン電極
等の配線以外の領域には、不規則に配置された凸部を形
成しており、ソース・ドレイン電極等の配線の領域に
は、凸部を形成していない。本実施の形態では、凸部の
形状には円を適用した。なお、穴の直径は0.5〜5μ
mが望ましく、この範囲の任意のサイズあるいは数種類
のサイズであっても良い。また、凸部の形状は本実施の
形態に限定されるものではない。例えば正八角形のよう
な多角形を適用しても良い。
FIG. 7 is a plan view showing a configuration example of the first conductive layer of the reflective electrode side substrate of the reflective liquid crystal panel to which the present invention is applied. The first conductive layer 8c has irregularly arranged convex portions formed in regions other than wiring such as source / drain electrodes, and has convex portions formed in regions of wiring such as source / drain electrodes. Not formed. In the present embodiment, a circle is applied to the shape of the projection. The diameter of the hole is 0.5 to 5μ.
m is desirable, and may be any size or several sizes in this range. Further, the shape of the convex portion is not limited to the present embodiment. For example, a polygon such as a regular octagon may be applied.

【0028】尚、上述の構成は、導電層により前記スイ
ッチング制御回路及び液晶画素駆動回路に接続されたソ
ース電極8a、ドレイン電極8bとソース・ドレイン電
極以外の領域に不規則に凸部8cとを同時に形成し、ソ
ース・ドレイン電極8a、8bと凸部8c上に第2層間
絶縁膜9a、9b、9cを介して第2の導電層10a、
10bを形成し、前記第2の導電層の上に第3層間絶縁
膜11を介して反射電極13を形成する工程によって形
成されている。このため、プロセスを増加させることな
く、最適な反射特性を有する反射電極を容易に、かつ再
現性良く作成することができ、表示品位が向上する電気
光学装置を提供することができる。
In the above-described configuration, the source electrode 8a and the drain electrode 8b connected to the switching control circuit and the liquid crystal pixel driving circuit by the conductive layer and the irregular projections 8c are formed in regions other than the source / drain electrodes. At the same time, the second conductive layer 10a is formed on the source / drain electrodes 8a, 8b and the projection 8c via the second interlayer insulating films 9a, 9b, 9c.
10b, and a reflective electrode 13 is formed on the second conductive layer with a third interlayer insulating film 11 interposed therebetween. Therefore, it is possible to easily and reproducibly form a reflective electrode having optimal reflection characteristics without increasing the number of processes, and to provide an electro-optical device with improved display quality.

【0029】(本発明の反射電極側基板の画素領域の他
の構成例)図2は、本発明を適用した反射型液晶パネル
の反射電極側基板の第2の実施の形態の断面図を示す。
本実施の形態では、接続プラグを用いず、第二の導電層
10bと反射電極13を直接接続した。本実施の形態
は、工程プロセスの簡略化という点において、非常に有
効である。
FIG. 2 is a sectional view of a second embodiment of the reflective electrode side substrate of the reflective liquid crystal panel to which the present invention is applied. .
In the present embodiment, the second conductive layer 10b and the reflective electrode 13 are directly connected without using a connection plug. This embodiment is very effective in simplifying the process.

【0030】図3は、本発明を適用した反射型液晶パネ
ルの反射電極側基板の第3の実施の形態の断面図を示
す。本実施の形態では、ドレイン領域(またはソース領
域)6bと反射電極13を、接続プラグ12により電気
的に接続している。接続プラグにはタングステン等の高
融点金属を用いた。
FIG. 3 is a sectional view of a reflective electrode side substrate of a reflective liquid crystal panel according to a third embodiment of the present invention. In the present embodiment, the drain region (or source region) 6 b and the reflective electrode 13 are electrically connected by the connection plug 12. A high melting point metal such as tungsten was used for the connection plug.

【0031】このとき、図6に示すように、第2の導電
層10aは、各画素における接続プラグ12の形成され
るコンタクトホールの周囲を除いた画素領域全域、さら
には画素領域全体にわたって形成することができるた
め、さらに好適な遮光機能を有する遮光層を形成するこ
とが可能となる。
At this time, as shown in FIG. 6, the second conductive layer 10a is formed over the entire pixel region excluding the periphery of the contact hole where the connection plug 12 is formed in each pixel, and further over the entire pixel region. Therefore, a light-shielding layer having a more suitable light-shielding function can be formed.

【0032】図4は、本発明を適用した反射型液晶パネ
ルの反射電極側基板の第4の実施の形態の断面図を示
す。図4において図1、図2および図3と同一符号が付
けられている箇所は、これらの図と同一機能を有する層
を示す。本実施の形態においては、基板1は石英や無ア
ルカリ性のガラス基板であり、この絶縁基板上には単結
晶又は多結晶あるいはアモルファスのシリコン膜(6
a,6bの形成層)が形成されており、このシリコン膜
上には、例えば熱酸化して形成した二酸化シリコン膜と
CVD法で堆積した窒化シリコンの二層構造からなる絶
縁膜が形成される。また、シリコン膜の6a,6bの領
域には、N型不純物(またはP型不純物)がドーピング
されて、TFT(Thin Film Transistor)のソース・ドレ
イン領域6a,6bが形成され、絶縁膜上には、TFT
のゲート電極5がポリシリコンまたはメタルシリサイド
等により形成される。また、ゲート電極5上には二酸化
シリコンにより形成される第1層間絶縁膜7が形成さ
れ、第1層間絶縁膜7の上方には、一層目のアルミニウ
ム層あるいはタンタル層からなる第1の導電層8a,8
b,8cが形成され、第1の導電層8aは上記絶縁膜7
に形成されたコンタクトホールを介してソース領域(ま
たはドレイン領域)6aと電気的に接続され、FETの
ソース電極(またはドレイン電極)を構成する。また、
第1の導電層8bは上記絶縁膜7に形成されたコンタク
トホールにてFETのドレイン領域(またはソース領
域)6bに電気的に接続され、ドレイン電極(またはソ
ース電極)を構成する。ソース電極(またはドレイン電
極)8aおよびドレイン電極(またはソース電極)8b
以外の領域には、不規則に配置された凸部8cを形成し
た。なお、凸部8cの直径は0.5〜10μmが望まし
く、この範囲の任意のサイズあるいは数種類のサイズで
あっても良い。また、凸部8cの形状は本実施の形態に
限定されるものではない。例えば正八角形のような多角
形を適用しても良い。
FIG. 4 is a sectional view of a reflective electrode side substrate of a reflective liquid crystal panel according to a fourth embodiment of the present invention. In FIG. 4, portions denoted by the same reference numerals as those in FIGS. 1, 2 and 3 indicate layers having the same functions as those in these drawings. In the present embodiment, the substrate 1 is a quartz or non-alkali glass substrate, and a monocrystalline, polycrystalline or amorphous silicon film (6
a and 6b), and an insulating film having a two-layer structure of, for example, a silicon dioxide film formed by thermal oxidation and silicon nitride deposited by a CVD method is formed on the silicon film. . The silicon film 6a and 6b regions are doped with N-type impurities (or P-type impurities) to form source / drain regions 6a and 6b of a TFT (Thin Film Transistor). , TFT
Gate electrode 5 is formed of polysilicon or metal silicide. A first interlayer insulating film 7 made of silicon dioxide is formed on gate electrode 5, and a first conductive layer made of a first aluminum layer or a tantalum layer is formed above first interlayer insulating film 7. 8a, 8
b, 8c are formed, and the first conductive layer 8a is
Is electrically connected to a source region (or a drain region) 6a through a contact hole formed in the semiconductor device to form a source electrode (or a drain electrode) of the FET. Also,
The first conductive layer 8b is electrically connected to a drain region (or a source region) 6b of the FET through a contact hole formed in the insulating film 7, and forms a drain electrode (or a source electrode). Source electrode (or drain electrode) 8a and drain electrode (or source electrode) 8b
In other areas, irregularly arranged projections 8c were formed. The diameter of the projection 8c is desirably 0.5 to 10 μm, and may be any size or several sizes in this range. Further, the shape of the projection 8c is not limited to the present embodiment. For example, a polygon such as a regular octagon may be applied.

【0033】また、上記第1の導電層8a,8bの上方
にはシリコン酸化膜からなる第2層間絶縁膜9a,9
b,9cが形成され、第2層間絶縁膜9a,9b,9c
にはコンタクトホール9dが形成される。さらにその上
方にはアルミニウム層あるいはタンタル層からなる第2
の導電層10aおよび10bを形成した。第1の導電層
8bと第2の導電層10bは、第1の導電層8bと第2
の導電層10bはコンタクトホール9dを介して電気的
に接続されている。第2の導電層10aは、入射する光
が基板の半導体層側に入り込んでFETが光リークしな
いように、遮光する機能を有している。また、本実施の
形態では、上記第2の導電層10bは、コンタクトホー
ル9dを介して上記第1の導電層8bに直接接続した
が、タングステン等の高融点金属からなる接続プラグを
用いて接続しても良い。第2の導電層10bの上方には
第3層間絶縁膜11を形成する。第2の導電層10aと
同時に形成された第2の導電層10bと反射電極13の
接続は、第3層間絶縁膜11に開口されたコンタクトホ
ールに、タングステン等の高融点金属からなる接続プラ
グ12をCVD法等で埋め込み形成して行われる。
The second interlayer insulating films 9a, 9 made of a silicon oxide film are provided above the first conductive layers 8a, 8b.
b, 9c are formed, and the second interlayer insulating films 9a, 9b, 9c are formed.
Is formed with a contact hole 9d. Above that, a second layer made of an aluminum layer or a tantalum layer
Of the conductive layers 10a and 10b were formed. The first conductive layer 8b and the second conductive layer 10b are the same as the first conductive layer 8b and the second conductive layer 10b.
The conductive layer 10b is electrically connected through a contact hole 9d. The second conductive layer 10a has a function of blocking light so that incident light does not enter the semiconductor layer side of the substrate and light leaks from the FET. In the present embodiment, the second conductive layer 10b is directly connected to the first conductive layer 8b through the contact hole 9d, but is connected using a connection plug made of a refractory metal such as tungsten. You may. A third interlayer insulating film 11 is formed above the second conductive layer 10b. The connection between the second conductive layer 10b formed simultaneously with the second conductive layer 10a and the reflective electrode 13 is performed by connecting a connection plug 12 made of a refractory metal such as tungsten to a contact hole opened in the third interlayer insulating film 11. Embedded by a CVD method or the like.

【0034】上記接続プラグ12を形成後、反射電極1
3には第3の導電層からなるアルミニウムを低温スパッ
タ法により形成した。以上のプロセスにより、90%以
上の高反射率を有する反射電極13を形成した。
After the connection plug 12 is formed, the reflection electrode 1
In No. 3, aluminum formed of a third conductive layer was formed by a low-temperature sputtering method. By the above process, the reflective electrode 13 having a high reflectance of 90% or more was formed.

【0035】また、図ではゲート電極がチャネルより上
方に位置するトップゲートタイプであるが、ゲート電極
を先に形成し、ゲート絶縁膜を介した上にチャネルとな
るシリコン膜を配置するボトムゲートタイプにしてもよ
い。
Although the figure shows a top gate type in which the gate electrode is located above the channel, a bottom gate type in which the gate electrode is formed first and a silicon film to be a channel is disposed above the gate insulating film. It may be.

【0036】(本発明の液晶パネルの画素及びその駆動
回路の説明)図8は、本発明の液晶パネルの画素及びそ
の駆動回路などの一例を示すブロック図である。図9は
図8の詳細な回路図である。
(Description of Pixels of Liquid Crystal Panel of the Present Invention and Driving Circuit Thereof) FIG. 8 is a block diagram showing an example of pixels of the liquid crystal panel of the present invention and driving circuits thereof. FIG. 9 is a detailed circuit diagram of FIG.

【0037】図8において、画素領域には、行走査線1
10−n(nは行走査線の行を示す自然数)と列走査線
112−m(mは列走査線の列を示す自然数)がマトリ
クス状に配置され、互いの走査線の交差点に各画素の駆
動回路が構成される。また、画素領域には列走査線11
2−mに沿って入力データ線114から分岐した列デー
タ線115−d(dは列データ線の列を示す自然数)も
配置される。画素領域の行側の周辺領域には行走査線駆
動回路111が配置され、画素領域の列側の周辺領域に
は列走査線駆動回路113が配置される。
In FIG. 8, the pixel area has a row scanning line 1
10-n (n is a natural number indicating a row of a row scanning line) and a column scanning line 112-m (m is a natural number indicating a column of a column scanning line) are arranged in a matrix, and each pixel is located at an intersection of the scanning lines. Is configured. In the pixel area, a column scanning line 11 is provided.
A column data line 115-d (d is a natural number indicating a column of the column data line) branched from the input data line 114 along 2-m is also arranged. A row scanning line driving circuit 111 is arranged in a peripheral area on the row side of the pixel area, and a column scanning line driving circuit 113 is arranged in a peripheral area on the column side of the pixel area.

【0038】行走査線駆動回路用制御信号120により
行走査線駆動回路111が制御され、選択された行走査
線110−nには選択信号が出力される。選択されない
行走査線は非選択電位に設定される。同様に、列走査線
駆動回路用制御信号121により列走査線駆動回路11
3が制御され、選択された列走査線112−mに選択信
号が出力され、非選択の列走査線は非選択電位に設定さ
れる。いずれの行走査線及びいずれの列走査線を選択す
るかは制御信号120,121により決められる。つま
り、制御信号120,121は選択画素を指定するアド
レス信号である。
The row scanning line driving circuit 111 is controlled by the row scanning line driving circuit control signal 120, and a selection signal is output to the selected row scanning line 110-n. Unselected row scanning lines are set to a non-selection potential. Similarly, the column scanning line driving circuit 11 is controlled by the column scanning line driving circuit control signal 121.
3 is controlled, a selection signal is output to the selected column scanning line 112-m, and an unselected column scanning line is set to a non-selection potential. Which row scanning line and which column scanning line to select is determined by the control signals 120 and 121. That is, the control signals 120 and 121 are address signals that specify the selected pixel.

【0039】選択された行走査線110−nと選択され
た列走査線112−mの交差点近傍に配置されるスイッ
チング制御回路109は、両走査線の選択信号を受けて
オン信号を出力し、行走査線110−nと列走査線11
2−mの少なくとも一方が非選択となるとオフ信号を出
力する。すなわち、選択された行走査線と列走査線の交
差点に位置する画素のスイッチング制御回路109のみ
からオン信号が出力され、他のスイッチング制御回路か
らはオフ信号が出力される。本実施の形態では、このス
イッチング制御回路109のオン、オフ信号により液晶
画素駆動回路101を制御する。
The switching control circuit 109 arranged near the intersection of the selected row scanning line 110-n and the selected column scanning line 112-m receives the selection signal of both scanning lines and outputs an ON signal. Row scanning line 110-n and column scanning line 11
When at least one of 2-m is not selected, an off signal is output. That is, only the switching control circuit 109 of the pixel located at the intersection of the selected row scanning line and column scanning line outputs an ON signal, and the other switching control circuits output OFF signals. In the present embodiment, the liquid crystal pixel drive circuit 101 is controlled by the ON / OFF signal of the switching control circuit 109.

【0040】次に、液晶画素駆動回路101の構成およ
び動作を説明する。
Next, the configuration and operation of the liquid crystal pixel drive circuit 101 will be described.

【0041】スイッチング回路102はスイッチング制
御回路109のオン信号により導通状態となり、オフ信
号により非導通状態となる。スイッチング回路102は
導通状態となると、そこに接続されている列データ線1
15−dのデータ信号をスイッチング回路102を介し
てメモリ回路103に書き込む。一方、スイッチング回
路102はスイッチング制御回路109のオフ信号によ
り非導通状態となりメモリ回路103に書き込まれたデ
ータ信号を保持する。
The switching circuit 102 is turned on by the ON signal of the switching control circuit 109, and is turned off by the OFF signal. When the switching circuit 102 is turned on, the column data line 1 connected thereto is turned on.
The 15-d data signal is written to the memory circuit 103 via the switching circuit 102. On the other hand, the switching circuit 102 is turned off by the off signal of the switching control circuit 109 and holds the data signal written in the memory circuit 103.

【0042】メモリ回路103に保持されたデータ信号
は、画素毎に配置される液晶画素ドライバ104に供給
される。液晶画素ドライバ104は供給されたデータ信
号のレベルに応じて、第1の電圧信号線118に供給さ
れる第1の電圧116、又は第2の電圧信号線119に
供給される第2の電圧117のいずれかを液晶画素10
5の画素電極106に供給する。第1の電圧116は、
液晶パネルがノーマリーホワイト表示の場合に、液晶画
素105を黒表示状態とする電圧であり、一方第2の電
圧117は液晶画素105を白表示状態とする電圧であ
る。
The data signal held in the memory circuit 103 is supplied to a liquid crystal pixel driver 104 arranged for each pixel. The liquid crystal pixel driver 104 supplies the first voltage 116 supplied to the first voltage signal line 118 or the second voltage 117 supplied to the second voltage signal line 119 according to the level of the supplied data signal. One of the liquid crystal pixels 10
5 to the pixel electrode 106. The first voltage 116 is
When the liquid crystal panel performs normally white display, it is a voltage that causes the liquid crystal pixel 105 to be in a black display state, while the second voltage 117 is a voltage that causes the liquid crystal pixel 105 to be in a white display state.

【0043】メモリ回路103に保持されたデータ信号
がHレベルの場合は、液晶画素ドライバ104におい
て、ノーマリーホワイト表示の場合液晶を黒表示させる
第1の電圧信号線118に接続されるゲートが導通状態
となり、画素電極106に第1の電圧116が供給さ
れ、対向電極108に供給される基準電圧122との電
位差により液晶画素105が黒表示状態となる。同様
に、保持されたデータ信号がLレベルの場合は、液晶画
素ドライバ104において第2の電圧信号線119に接
続されるゲートが導通状態となり、画素電極106に第
2の電圧117が供給され液晶画素105が白表示状態
となる。
When the data signal held in the memory circuit 103 is at the H level, in the liquid crystal pixel driver 104, the gate connected to the first voltage signal line 118 for displaying the liquid crystal in black in the case of normally white display is turned on. In this state, the first voltage 116 is supplied to the pixel electrode 106, and the liquid crystal pixel 105 enters a black display state due to a potential difference from the reference voltage 122 supplied to the counter electrode 108. Similarly, when the held data signal is at the L level, the gate of the liquid crystal pixel driver 104 connected to the second voltage signal line 119 is turned on, and the second voltage 117 is supplied to the pixel electrode 106, and the liquid crystal is supplied. The pixel 105 enters a white display state.

【0044】以上の構成により、電源電圧、第1、第2
の電圧信号および基準電圧ともロジック電圧程度で駆動
でき、かつ画面表示の書き換えが必要ない場合はメモリ
回路のデータ保持機能により表示状態を保持できるので
ほとんど電流が流れない。
With the above configuration, the power supply voltage, the first and second
When the voltage signal and the reference voltage can be driven at about the logic voltage, and the screen display does not need to be rewritten, the display state can be held by the data holding function of the memory circuit, so that little current flows.

【0045】なお、液晶画素105は、保持されたデー
タ信号に応じて液晶画素ドライバ104から出力された
第1の電圧116或いは第2の電圧117のいずれか一
方が選択されて供給される画素電極106が画素毎に設
けられ、この画素電極106と対向電極108との間に
介在する液晶層107に両電極の電位差が印加され、こ
の電位差に応じた液晶分子の配向変化に応じて黒表示状
態(オン表示状態ともいう)と白表示状態(オフ表示状
態ともいう)となる。液晶パネルは、上述のように、半
導体基板とガラス等の光透過性基板との間に液晶を封入
して挟持し、半導体基板に、マトリクス状に画素電極を
配置し、その画素電極の下方に上記液晶画素駆動回路、
行走査線、列走査線、データ線、行走査線駆動回路、列
走査線駆動回路などを形成する。各画素は、画素電極1
06と、対向する光透過性基板の内面に形成された対向
電極108との間に画素毎に電圧を印加して、その間に
介在される画素毎の液晶層107に電圧供給し、液晶分
子の配向を各画素毎に変化させる。
The liquid crystal pixel 105 has a pixel electrode to which either one of the first voltage 116 and the second voltage 117 output from the liquid crystal pixel driver 104 is selected and supplied according to the held data signal. 106 is provided for each pixel, a potential difference between the two electrodes is applied to a liquid crystal layer 107 interposed between the pixel electrode 106 and the counter electrode 108, and a black display state is set according to a change in alignment of liquid crystal molecules according to the potential difference. (Also called an ON display state) and a white display state (also called an OFF display state). As described above, the liquid crystal panel encloses and sandwiches liquid crystal between a semiconductor substrate and a light-transmitting substrate such as glass, and arranges pixel electrodes in a matrix on the semiconductor substrate. The liquid crystal pixel drive circuit,
A row scanning line, a column scanning line, a data line, a row scanning line driving circuit, a column scanning line driving circuit, and the like are formed. Each pixel has a pixel electrode 1
06 and the opposing electrode 108 formed on the inner surface of the opposing light-transmitting substrate, a voltage is applied to each pixel, and a voltage is supplied to the liquid crystal layer 107 of each pixel interposed therebetween to supply the voltage of the liquid crystal molecules. The orientation is changed for each pixel.

【0046】なお、図9に示すように本実施の形態にお
いて、スイッチング制御回路109はCMOSトランジ
スタ構成のNORゲート回路109−1とCMOSトラ
ンジスタ構成のインバータ109−2の論理回路により
構成することができる。NORゲート回路109−1は
2入力とも負論理の選択信号が入力された時に正論理の
オン信号を出力し、インバータ109−2により負論理
のオン信号を出力する。また、スイッチング回路102
はCMOSトランジスタ構成のトランスミッションゲー
ト102−1により構成することができる。トランスミ
ッションゲート102−1はスイッチング制御回路10
9のオン信号に基づいて導通して列データ線115とメ
モリ回路103を繋ぎ、オフ信号に基づいて非導通とな
る。メモリ回路103はCMOSトランジスタ構成のク
ロックドインバータ103−1とCMOSトランジスタ
構成のインバータ103−2を帰還接続した構成とする
ことができる。データ信号はスイッチング制御回路10
6のオン信号によりスイッチング回路102からメモリ
回路103に取り込まれ、インバータ103−2により
反転され、スイッチング制御回路106のオフ信号によ
り動作するクロックドインバータ103−1により出力
を帰還してデータ信号を保持する。液晶画素ドライバ1
04は2個のCMOSトランジスタ構成のトランスミッ
ションゲート104−1、104−2により構成するこ
とができる。メモリ回路103に保持されたデータ信号
がHレベルの場合は、液晶画素ドライバ104におい
て、ノーマリーホワイト表示の場合液晶を黒表示させる
第1の電圧信号線118に接続されるトランスミッショ
ンゲート104−1が導通状態となり、画素電極106
に第1の電圧116が供給され、対向電極108に供給
される基準電圧122との電位差により液晶画素105
が黒表示状態となる。同様に、保持されたデータ信号が
Lレベルの場合は、第2の電圧信号線119に接続され
るトランスミッションゲート104−2が導通状態とな
り、画素電極106に第2の電圧117が供給され液晶
画素105が白表示状態となる。
As shown in FIG. 9, in this embodiment, the switching control circuit 109 can be constituted by a logic circuit of a NOR gate circuit 109-1 having a CMOS transistor configuration and an inverter 109-2 having a CMOS transistor configuration. . The NOR gate circuit 109-1 outputs a positive logic ON signal when both inputs have a negative logic selection signal, and outputs a negative logic ON signal by the inverter 109-2. Also, the switching circuit 102
Can be constituted by a transmission gate 102-1 having a CMOS transistor structure. The transmission gate 102-1 has a switching control circuit 10
9 to turn on the column data line 115 and the memory circuit 103, and turn off based on the OFF signal. The memory circuit 103 can have a configuration in which a clocked inverter 103-1 having a CMOS transistor configuration and an inverter 103-2 having a CMOS transistor configuration are connected in a feedback manner. The data signal is supplied to the switching control circuit 10
6 is taken into the memory circuit 103 from the switching circuit 102 by the ON signal of 6, and inverted by the inverter 103-2, and the output is fed back by the clocked inverter 103-1 operated by the OFF signal of the switching control circuit 106 to hold the data signal. I do. LCD pixel driver 1
04 can be constituted by transmission gates 104-1 and 104-2 having two CMOS transistors. When the data signal held in the memory circuit 103 is at the H level, the transmission gate 104-1 connected to the first voltage signal line 118 that causes the liquid crystal to display black in the case of normally white display in the liquid crystal pixel driver 104. It becomes conductive and the pixel electrode 106
The first voltage 116 is supplied to the liquid crystal pixel 105 by a potential difference from the reference voltage 122 supplied to the counter electrode 108.
Becomes a black display state. Similarly, when the held data signal is at the L level, the transmission gate 104-2 connected to the second voltage signal line 119 is turned on, the second voltage 117 is supplied to the pixel electrode 106, and the liquid crystal pixel 105 becomes a white display state.

【0047】(本発明の液晶パネルの構造の説明)図1
0は上記第1および第2の実施の形態を適用した液晶パ
ネル用基板(反射電極側基板)1の全体の平面図を示
す。
(Explanation of Structure of Liquid Crystal Panel of the Present Invention) FIG.
Reference numeral 0 denotes a plan view of the entire liquid crystal panel substrate (reflective electrode side substrate) 1 to which the first and second embodiments are applied.

【0048】図10に示されているように、この実施の
形態においては、基板の周縁部に設けられている周辺回
路に光が入射するのを防止する遮光膜25が設けられて
いる。画素を駆動する回路は、上記画素電極がマトリッ
クス状に配置された画素領域20の周辺および画素領域
中に設けられ、上記列走査線8aに列走査信号を供給す
る列走査線駆動回路21や行走査線5に行走査信号を供
給する行走査線駆動回路23、パッド領域26を介して
外部から入力データを取り込む入力データ線22、これ
らの回路はスイッチング制御回路109およびスイッチ
ング回路102のスイッチング素子とし、これにメモリ
回路103と液晶画素ドライバ104を組み合わせるこ
とで構成される。なお、36は対向するガラス基板との
接着固定を行うシール材の形成領域である。
As shown in FIG. 10, in this embodiment, a light-shielding film 25 for preventing light from entering a peripheral circuit provided on the peripheral portion of the substrate is provided. A circuit for driving a pixel is provided around the pixel region 20 in which the pixel electrodes are arranged in a matrix and in the pixel region, and supplies a column scanning line driving circuit 21 and a row scanning line for supplying a column scanning signal to the column scanning line 8a. A row scanning line driving circuit 23 that supplies a row scanning signal to the scanning line 5, an input data line 22 that takes in input data from the outside via a pad area 26, and these circuits serve as switching elements of a switching control circuit 109 and a switching circuit 102. , And a memory circuit 103 and a liquid crystal pixel driver 104. Reference numeral 36 denotes a formation region of a sealant for bonding and fixing the glass substrate to the glass substrate.

【0049】この実施の形態においては、上記遮光膜2
5は、図1に示されている反射電極13同一工程で形成
される第3の導電層で構成され、LC共通電極電位等の
所定電位が印加されるように構成されている。26は電
源電圧を供給するために使用されるパッドもしくは端子
が形成されたパッド領域である。
In this embodiment, the light shielding film 2
Reference numeral 5 denotes a third conductive layer formed in the same step as the reflective electrode 13 shown in FIG. 1, and is configured to apply a predetermined potential such as an LC common electrode potential. Reference numeral 26 denotes a pad region in which pads or terminals used to supply a power supply voltage are formed.

【0050】図11は上記液晶パネル用基板1を適用し
た反射型液晶パネルの断面構成を示す。図10および1
1に示すように、上記液晶パネル基板31(1)は、そ
の裏面にガラスもしくはセラミック等からなる基板32
が接着剤により接着されている。これとともに、その表
面側には、LC共通電極電位が印加される透明導電膜
(ITO)からなる対向電極(共通電極ともいう)33
を有する入射側のガラス基板35が適当な間隔をおいて
配置され、周囲を図6のシール材形成領域36に形成し
たシール材36で接着された間隙内に周知のTN(Twis
ted Nematic)型液晶または電圧無印加状態で液晶分子
がほぼ垂直配向されたSH(Super Homeotropic)型液
晶37などが充填されて液晶パネル30として構成され
ている。なお、外部から信号を入力したり、パッド領域
26は上記シール材36の外側に来るようにシール材を
設ける位置が設定されている。
FIG. 11 shows a sectional structure of a reflection type liquid crystal panel to which the liquid crystal panel substrate 1 is applied. Figures 10 and 1
As shown in FIG. 1, the liquid crystal panel substrate 31 (1) has a substrate 32 made of glass or ceramic on its back surface.
Are bonded by an adhesive. At the same time, a counter electrode (also referred to as a common electrode) 33 made of a transparent conductive film (ITO) to which an LC common electrode potential is applied is provided on the surface side.
A known TN (Twis) is disposed in a gap which is disposed at an appropriate interval on the incident side and has a periphery and is adhered by a seal material 36 formed in the seal material forming area 36 of FIG.
A liquid crystal panel 30 is formed by filling a ted nematic liquid crystal or an SH (super homeotropic) liquid crystal 37 in which liquid crystal molecules are substantially vertically aligned in a state where no voltage is applied. The position where the sealing material is provided is set so that a signal is input from the outside or the pad area 26 is located outside the sealing material 36.

【0051】周辺回路上の遮光膜25は、液晶37を介
在して対向電極33と対向されるように構成されてい
る。そして、遮光膜25にLC共通電極電位を印加すれ
ば、対向電極33にはLC共通電極電位が印加されるの
で、その間に介在する液晶には直流電圧が印加されなく
なる。よってTN型液晶であれば常に液晶分子がほぼ9
0°ねじれたままとなり、SH型液晶であれば常に垂直
配向された状態に液晶分子が保たれる。
The light shielding film 25 on the peripheral circuit is configured to face the counter electrode 33 with the liquid crystal 37 interposed. When the LC common electrode potential is applied to the light-shielding film 25, the LC common electrode potential is applied to the counter electrode 33, so that no DC voltage is applied to the liquid crystal interposed therebetween. Therefore, in the case of a TN type liquid crystal, the liquid crystal molecules are almost 9
The liquid crystal molecules are kept twisted by 0 °, and in the case of SH type liquid crystal, the liquid crystal molecules are always kept in a vertically aligned state.

【0052】この実施の形態においては、半導体基板か
らなる上記液晶パネル基板31は、その裏面にガラスも
しくはセラミック等からなる基板が接着剤により接合さ
れているため、その強度が著しく高められる。その結
果、液晶パネル基板31に基板32を接合させてから対
向基板との貼り合わせを行うようにすると、パネル全体
にわたって液晶層のギャップが均一になるという利点が
ある。
In this embodiment, the strength of the liquid crystal panel substrate 31 made of a semiconductor substrate is significantly increased because a substrate made of glass, ceramic, or the like is bonded to the back surface thereof with an adhesive. As a result, if the substrate 32 is bonded to the liquid crystal panel substrate 31 and then bonded to the counter substrate, there is an advantage that the gap of the liquid crystal layer becomes uniform over the entire panel.

【0053】(本発明の液晶パネルを用いた電子機器の
説明)次に、本発明の反射型液晶パネルを表示装置とし
て用いた電子機器の例を説明する。
(Description of Electronic Apparatus Using Liquid Crystal Panel of the Present Invention) Next, an example of an electronic apparatus using the reflective liquid crystal panel of the present invention as a display device will be described.

【0054】図12(A)は携帯電話を示す斜視図であ
る。1000は携帯電話本体を示し、そのうちの100
1は本発明の反射型液晶パネルを用いた液晶表示部であ
る。
FIG. 12A is a perspective view showing a mobile phone. 1000 denotes a mobile phone body, of which 100
Reference numeral 1 denotes a liquid crystal display unit using the reflection type liquid crystal panel of the present invention.

【0055】図12(B)は、腕時計型電子機器を示す
図である。1100は時計本体を示す斜視図である。1
101は本発明の反射型液晶パネルを用いた液晶表示部
である。この液晶パネルは、従来の時計表示部に比べて
高精細の画素を有するので、テレビ画像表示も可能とす
ることができ、腕時計型テレビを実現できる。
FIG. 12B is a diagram showing a wristwatch-type electronic device. 1100 is a perspective view showing the watch main body. 1
Reference numeral 101 denotes a liquid crystal display unit using the reflection type liquid crystal panel of the present invention. Since this liquid crystal panel has higher definition pixels than a conventional clock display unit, it can also display television images, and can realize a wristwatch type television.

【0056】図12(C)は、ワープロ、パソコン等の
携帯型情報処理装置を示す図である。1200は情報処
理装置を示し、1202はキーボード等の入力部、12
06は本発明の反射型液晶パネルを用いた表示部、12
04は情報処理装置本体を示す。各々の電子機器は電池
により駆動される電子機器であるので、光源ランプを持
たない反射型液晶パネルを使えば、電池寿命を延ばすこ
とが出来る。また、本発明のように、周辺回路をパネル
基板に内蔵できるので、部品点数が大幅に減り、より軽
量化・小型化できる。
FIG. 12C shows a portable information processing apparatus such as a word processor or a personal computer. 1200 denotes an information processing device, 1202 denotes an input unit such as a keyboard,
Reference numeral 06 denotes a display unit using the reflective liquid crystal panel of the present invention.
Reference numeral 04 denotes an information processing apparatus main body. Since each electronic device is a battery-driven electronic device, the use of a reflective liquid crystal panel without a light source lamp can extend the battery life. Further, since the peripheral circuit can be built in the panel substrate as in the present invention, the number of components can be greatly reduced, and the weight and size can be further reduced.

【0057】尚、上述の実施の形態では、液晶装置を例
として説明したが、これにかぎられるものではなく、エ
レクトロルミネッセンス等の電気光学装置にも適用可能
である。
In the above embodiment, the liquid crystal device has been described as an example. However, the present invention is not limited to this, and the present invention can be applied to an electro-optical device such as electroluminescence.

【0058】[0058]

【発明の効果】このように本発明による電気光学装置用
基板は、反射電極の下方には、一方の絶縁膜を介して遮
光層が形成され、前記遮光層の下方には、他方の絶縁膜
を介して導電層が形成され、前記導電層は、スイッチン
グ制御回路および液晶画素駆動回路を構成する領域に
は、ソース・ドレイン電極等の配線として形成し、前記
ソース・ドレイン電極等の配線以外の領域には、不規則
に配置された凸部を形成するようにしたものである。こ
のため、本発明の電気光学装置用基板を用いれば、最適
な反射特性を有する反射電極を容易に、かつ再現性良く
作成することができ、表示品位が向上する反射型電気光
学装置を提供することができる。
As described above, in the electro-optical device substrate according to the present invention, the light-shielding layer is formed below the reflective electrode via one insulating film, and the other insulating film is formed below the light-shielding layer. A conductive layer is formed through the conductive layer, and the conductive layer is formed as a wiring such as a source / drain electrode in a region constituting the switching control circuit and the liquid crystal pixel driving circuit, and other than the wiring such as the source / drain electrode. In the region, irregularly arranged convex portions are formed. For this reason, by using the substrate for an electro-optical device of the present invention, it is possible to easily and with good reproducibility to create a reflective electrode having optimal reflection characteristics, and to provide a reflective electro-optical device with improved display quality. be able to.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用した反射型液晶パネルの反射電極
側基板の第1の実施の形態の断面図である。
FIG. 1 is a sectional view of a first embodiment of a reflective electrode side substrate of a reflective liquid crystal panel to which the present invention is applied.

【図2】本発明を適用した反射型液晶パネルの反射電極
側基板の第2の実施の形態の断面図である。
FIG. 2 is a sectional view of a reflective electrode side substrate of a reflective liquid crystal panel according to a second embodiment of the present invention.

【図3】本発明を適用した反射型液晶パネルの反射電極
側基板の第3の実施の形態の断面図である。
FIG. 3 is a sectional view of a reflective electrode side substrate of a reflective liquid crystal panel according to a third embodiment of the present invention;

【図4】本発明を適用した反射型液晶パネルの反射電極
側基板の第4の実施の形態の断面図である。
FIG. 4 is a sectional view of a reflective electrode side substrate of a reflective liquid crystal panel according to a fourth embodiment of the present invention;

【図5】本発明を適用した反射型液晶パネルの反射電極
側基板の第1,第2および第4の実施の形態を示す平面
図である。
FIG. 5 is a plan view showing first, second and fourth embodiments of a reflective electrode side substrate of a reflective liquid crystal panel to which the present invention is applied.

【図6】本発明を適用した反射型液晶パネルの反射電極
側基板の第3の実施の形態を示す平面図である。
FIG. 6 is a plan view illustrating a reflective electrode side substrate of a reflective liquid crystal panel according to a third embodiment of the present invention.

【図7】本発明を適用した反射型液晶パネルの反射電極
側基板の第1の導電層の構成例を示す平面図である。
FIG. 7 is a plan view showing a configuration example of a first conductive layer of a reflective electrode side substrate of a reflective liquid crystal panel to which the present invention is applied.

【図8】液晶パネルの画素及びその駆動回路などの一例
を示すブロック図である。
FIG. 8 is a block diagram illustrating an example of a pixel of a liquid crystal panel, a driving circuit thereof, and the like.

【図9】図8の詳細な回路図である。FIG. 9 is a detailed circuit diagram of FIG. 8;

【図10】実施の形態の反射型液晶パネルの反射電極基
板のレイアウト構成例を示す平面図である。
FIG. 10 is a plan view showing a layout configuration example of a reflective electrode substrate of the reflective liquid crystal panel of the embodiment.

【図11】実施の形態の液晶パネル用基板を適用した反
射型液晶パネルの一例を示す断面図である。
FIG. 11 is a cross-sectional view illustrating an example of a reflective liquid crystal panel to which the liquid crystal panel substrate of the embodiment is applied.

【図12】(A)実施の形態の反射型液晶パネルを用い
た携帯電話、(B)腕時計型テレビ、(C)パーソナル
コンピュータの外観図である。
12A is an external view of a mobile phone using the reflective liquid crystal panel of the embodiment, FIG. 12B is an external view of a wristwatch type television, and FIG.

【符号の説明】[Explanation of symbols]

1 基板 2 ウェル領域 3 フィールド酸化膜 5 ゲート電極 6a,6b ソース・ドレイン領域 7 第1層間絶縁膜 8a,8b 第1の導電層(ソース・ドレイン電極) 8c 第1の導電層(凸部) 9a,9b,9c 第2層間絶縁膜 9d コンタクトホール 10a,10b 第2の導電層 11 第3層間絶縁膜 12 接続プラグ 13 第3の導電層(反射電極) 20 画素領域 21 列走査線駆動回路 22 入力データ線 23 行走査線駆動回路 25 遮光膜(第3の導電層) 26 パッド領域 31 液晶パネル基板 32 基板 33 対向電極 35 入射側のガラス基板 36 シール材 37 液晶 101 液晶画素駆動回路 102 スイッチング回路 103 メモリ回路 104 液晶画素ドライバ 105 液晶画素 106 画素電極 107 液晶層 108 対向電極 109 スイッチング制御回路 110 行走査線 111 行走査線駆動回路 112 列走査線 113 列走査線駆動回路 114 入力データ線 115 列データ線 116 第1の電圧 117 第2の電圧 118 第1の電圧信号線 119 第2の電圧信号線 120 行走査線駆動回路用制御信号 121 列走査線駆動回路用制御信号 122 基準電圧 1000 携帯電話 1001 本発明の反射型液晶パネルを用いた液晶表示
部 1100 時計 1101 本発明の反射型液晶パネルを用いた液晶表示
部 1200 情報処理装置 1202 キーボード等の入力部 1204 情報処理装置 1206 本発明の反射型液晶パネルを用いた表示部
Reference Signs List 1 substrate 2 well region 3 field oxide film 5 gate electrode 6a, 6b source / drain region 7 first interlayer insulating film 8a, 8b first conductive layer (source / drain electrode) 8c first conductive layer (convex portion) 9a , 9b, 9c Second interlayer insulating film 9d Contact hole 10a, 10b Second conductive layer 11 Third interlayer insulating film 12 Connection plug 13 Third conductive layer (reflective electrode) 20 Pixel region 21 Column scanning line drive circuit 22 Input Data line 23 Row scan line drive circuit 25 Light-shielding film (third conductive layer) 26 Pad area 31 Liquid crystal panel substrate 32 Substrate 33 Counter electrode 35 Glass substrate on incident side 36 Seal material 37 Liquid crystal 101 Liquid crystal pixel drive circuit 102 Switching circuit 103 Memory circuit 104 Liquid crystal pixel driver 105 Liquid crystal pixel 106 Pixel electrode 107 Liquid crystal layer 108 Counter electrode Pole 109 Switching control circuit 110 Row scanning line 111 Row scanning line driving circuit 112 Column scanning line 113 Column scanning line driving circuit 114 Input data line 115 Column data line 116 First voltage 117 Second voltage 118 First voltage signal line 119 second voltage signal line 120 control signal for row scanning line driving circuit 121 control signal for column scanning line driving circuit 122 reference voltage 1000 mobile phone 1001 liquid crystal display unit using reflection type liquid crystal panel of the present invention 1100 clock 1101 present invention Liquid crystal display unit using reflective liquid crystal panel 1200 Information processing device 1202 Input unit such as keyboard 1204 Information processing device 1206 Display unit using reflective liquid crystal panel of the present invention

フロントページの続き Fターム(参考) 2H090 HA03 HA04 HA06 HB03X HC09 HC12 HD03 HD05 JB04 KA05 LA04 2H091 FA14Y FA34Z FB08 FC02 GA01 GA02 GA07 GA13 HA07 KA03 LA19 2H092 JA24 JA26 JA36 JB56 KA05 KA16 KA19 KB25 MA05 MA07 MA08 MA17 MA27 PA01 PA06 PA09 PA12 PA13 QA07 5C094 AA02 AA11 AA12 AA22 AA43 AA46 AA55 BA03 BA43 CA19 DA13 EA06 EA10 EB02 EB05 ED11 ED13 ED15 FA01 GB10Continued on the front page F-term (reference) 2H090 HA03 HA04 HA06 HB03X HC09 HC12 HD03 HD05 JB04 KA05 LA04 2H091 FA14Y FA34Z FB08 FC02 GA01 GA02 GA07 GA13 HA07 KA03 LA19 2H092 JA24 JA26 JA36 JB56 KA05 KA16 KA19 MA07 MA07 PA12 PA13 QA07 5C094 AA02 AA11 AA12 AA22 AA43 AA46 AA55 BA03 BA43 CA19 DA13 EA06 EA10 EB02 EB05 ED11 ED13 ED15 FA01 GB10

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 基板上に複数の列走査線およびこの列走
査線と交差する複数の行走査線が配置され、前記複数の
列走査線と行走査線の交点毎に画素電極となる反射電極
が配置され、各画素電極にはスイッチング制御回路およ
び液晶画素駆動回路を具備した電気光学装置用基板にお
いて、 前記反射電極の下方には、一方の絶縁膜を介して遮光層
が配置され、前記遮光層の下方には他方の絶縁膜を介し
て導電層が配置されてなり、前記導電層は、前記スイッ
チング制御回路および液晶画素駆動回路を構成する領域
において、前記スイッチング制御回路及び液晶画素駆動
回路に接続された配線を構成するとともに、前記配線以
外の領域には不規則に配置された凸部を有することを特
徴とする電気光学装置用基板。
A plurality of column scanning lines and a plurality of row scanning lines intersecting with the column scanning lines are arranged on a substrate, and a reflection electrode serving as a pixel electrode at each intersection of the plurality of column scanning lines and row scanning lines. And an electro-optical device substrate provided with a switching control circuit and a liquid crystal pixel driving circuit for each pixel electrode, wherein a light-shielding layer is disposed below the reflective electrode via one insulating film, A conductive layer is disposed below the layer with the other insulating film interposed therebetween, and the conductive layer is provided to the switching control circuit and the liquid crystal pixel driving circuit in a region forming the switching control circuit and the liquid crystal pixel driving circuit. A substrate for an electro-optical device, comprising a connected wiring, and having irregularly arranged projections in a region other than the wiring.
【請求項2】 請求項1に記載の基板は半導体基板から
なることを特徴とする電気光学装置用基板。
2. The substrate for an electro-optical device according to claim 1, wherein the substrate comprises a semiconductor substrate.
【請求項3】 請求項2に記載の基板は単結晶シリコン
で形成されていることを特徴とする電気光学装置用基
板。
3. The substrate for an electro-optical device according to claim 2, wherein the substrate is formed of single crystal silicon.
【請求項4】 請求項1に記載の基板は透明基板からな
ることを特徴とする電気光学装置用基板。
4. The substrate for an electro-optical device according to claim 1, wherein the substrate comprises a transparent substrate.
【請求項5】 請求項4に記載の基板はガラスで形成さ
れていることを特徴とする電気光学装置用基板。
5. The substrate for an electro-optical device according to claim 4, wherein the substrate is formed of glass.
【請求項6】 請求項1に記載の他方の絶縁膜にはSO
G膜が含まれていることを特徴とする電気光学装置用基
板。
6. The other insulating film according to claim 1, wherein
A substrate for an electro-optical device, comprising a G film.
【請求項7】 請求項6に記載のSOG膜はエッチバッ
クされることを特徴とする電気光学装置用基板。
7. A substrate for an electro-optical device, wherein the SOG film according to claim 6 is etched back.
【請求項8】 請求項1乃至7のいずれかに記載の電気
光学装置用基板と、入射側の透明基板とが間隙を有して
配置されるとともに、前記電気光学装置用基板と前記透
明基板との間隙内に液晶が挟持されて構成されることを
特徴とする電気光学装置。
8. A substrate for an electro-optical device according to claim 1, and a transparent substrate on an incident side are arranged with a gap, and the substrate for an electro-optical device and the transparent substrate are arranged. The liquid crystal is sandwiched in a gap between the electro-optical device and the electro-optical device.
【請求項9】 請求項8に記載の電気光学装置を用いた
ことを特徴とする電子機器。
9. An electronic apparatus using the electro-optical device according to claim 8.
【請求項10】 基板上に複数の列走査線およびこの列
走査線と交差する複数の行走査線が配置され、前記複数
の列走査線と行走査線の交点毎に画素電極となる反射電
極が配置され、各画素電極にはスイッチング制御回路お
よび液晶画素駆動回路を具備した電気光学装置の製造方
法であって、 導電層により前記スイッチング制御回路及び液晶画素駆
動回路に接続された配線と前記配線以外の領域に不規則
に凸部とを同時に形成する工程と、 前記導電層上に他方の絶縁膜を介して遮光膜を形成する
工程と、 前記遮光膜の上に一方の絶縁膜を介して前記反射電極を
形成する工程とを有することを特徴とする電気光学装置
の製造方法。
10. A plurality of column scanning lines and a plurality of row scanning lines intersecting the column scanning lines are arranged on a substrate, and a reflection electrode serving as a pixel electrode at each intersection of the plurality of column scanning lines and the row scanning lines. Wherein each pixel electrode is provided with a switching control circuit and a liquid crystal pixel driving circuit, the wiring being connected to the switching control circuit and the liquid crystal pixel driving circuit by a conductive layer, and the wiring Simultaneously forming irregular protrusions simultaneously with the other region; forming a light-shielding film on the conductive layer via the other insulating film; and forming one light-shielding film on the light-shielding film via one insulating film. Forming the reflective electrode.
JP28710298A 1998-10-08 1998-10-08 ELECTRO-OPTICAL DEVICE SUBSTRATE, ELECTRO-OPTICAL DEVICE, ELECTRO-OPTICAL DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE USING ELECTRO-OPTICAL DEVICE Expired - Lifetime JP3775071B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28710298A JP3775071B2 (en) 1998-10-08 1998-10-08 ELECTRO-OPTICAL DEVICE SUBSTRATE, ELECTRO-OPTICAL DEVICE, ELECTRO-OPTICAL DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE USING ELECTRO-OPTICAL DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28710298A JP3775071B2 (en) 1998-10-08 1998-10-08 ELECTRO-OPTICAL DEVICE SUBSTRATE, ELECTRO-OPTICAL DEVICE, ELECTRO-OPTICAL DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE USING ELECTRO-OPTICAL DEVICE

Publications (2)

Publication Number Publication Date
JP2000111901A true JP2000111901A (en) 2000-04-21
JP3775071B2 JP3775071B2 (en) 2006-05-17

Family

ID=17713093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28710298A Expired - Lifetime JP3775071B2 (en) 1998-10-08 1998-10-08 ELECTRO-OPTICAL DEVICE SUBSTRATE, ELECTRO-OPTICAL DEVICE, ELECTRO-OPTICAL DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE USING ELECTRO-OPTICAL DEVICE

Country Status (1)

Country Link
JP (1) JP3775071B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318626A (en) * 2000-05-09 2001-11-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
JP2003233333A (en) * 2001-11-30 2003-08-22 Semiconductor Energy Lab Co Ltd Passive matrix type display device
JP2007232818A (en) * 2006-02-28 2007-09-13 Mitsubishi Electric Corp Image display device
US7973312B2 (en) 2000-03-06 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7990508B2 (en) 2000-03-16 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
US8198630B2 (en) 2000-03-08 2012-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8558983B2 (en) 2000-03-17 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
JP2014219688A (en) * 2003-08-08 2014-11-20 株式会社半導体エネルギー研究所 Display device
CN106353937A (en) * 2016-11-28 2017-01-25 京东方科技集团股份有限公司 Array substrate, manufacturing method thereof and display device
JP7463872B2 (en) 2020-06-17 2024-04-09 セイコーエプソン株式会社 Electro-optical devices and electronic equipment

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099355B2 (en) 2000-03-06 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7973312B2 (en) 2000-03-06 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US8586988B2 (en) 2000-03-08 2013-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9786687B2 (en) 2000-03-08 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9368514B2 (en) 2000-03-08 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9059045B2 (en) 2000-03-08 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8198630B2 (en) 2000-03-08 2012-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8873011B2 (en) 2000-03-16 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
US7990508B2 (en) 2000-03-16 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
US9298056B2 (en) 2000-03-16 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
US8558983B2 (en) 2000-03-17 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
US9429807B2 (en) 2000-05-09 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9048146B2 (en) 2000-05-09 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7902550B2 (en) 2000-05-09 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001318626A (en) * 2000-05-09 2001-11-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
US8525173B2 (en) 2000-05-09 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2003233333A (en) * 2001-11-30 2003-08-22 Semiconductor Energy Lab Co Ltd Passive matrix type display device
JP2014219688A (en) * 2003-08-08 2014-11-20 株式会社半導体エネルギー研究所 Display device
JP2007232818A (en) * 2006-02-28 2007-09-13 Mitsubishi Electric Corp Image display device
CN106353937A (en) * 2016-11-28 2017-01-25 京东方科技集团股份有限公司 Array substrate, manufacturing method thereof and display device
JP7463872B2 (en) 2020-06-17 2024-04-09 セイコーエプソン株式会社 Electro-optical devices and electronic equipment

Also Published As

Publication number Publication date
JP3775071B2 (en) 2006-05-17

Similar Documents

Publication Publication Date Title
JP3982148B2 (en) Substrate for liquid crystal panel, liquid crystal panel and electronic device using the same
US7714820B2 (en) Contact structure of conductive films and thin film transistor array panel including the same
JPH1152429A (en) Substrate for liquid crystal panel, liquid crystal panel, and electronic equipment using the same
US20120235979A1 (en) Liquid crystal display sub-pixel with three different voltage levels
US20070152941A1 (en) Pixel structure and liquid crystal display panel
JP3775071B2 (en) ELECTRO-OPTICAL DEVICE SUBSTRATE, ELECTRO-OPTICAL DEVICE, ELECTRO-OPTICAL DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE USING ELECTRO-OPTICAL DEVICE
JP3520417B2 (en) Electro-optical panels and electronics
JP2004157510A (en) Transflective liquid crystal display
JP4709532B2 (en) Liquid crystal display device
JP4115099B2 (en) Display device
JP2004126199A (en) Display circuit structure for liquid crystal display
JP3863729B2 (en) Display device
US6552704B2 (en) Color display with thin gap liquid crystal
JP3864636B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic device using the same, and method for manufacturing substrate for liquid crystal panel
JP2000047259A (en) Liquid crystal display device
JP2003177717A (en) Display device
JP3740868B2 (en) Electro-optical device substrate and manufacturing method thereof, electro-optical device, and electronic apparatus using the same
JP4035992B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP2001184000A (en) Display device
JP3979077B2 (en) Electro-optical device and electronic apparatus
TWI232424B (en) Liquid-crystal display device
JP3668115B2 (en) Display device
JP2002296619A (en) Active matrix type display device
JP2002023180A (en) Flat display device
KR101023718B1 (en) Liquid Crystal Display Device and method for fabricating the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051206

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090303

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110303

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120303

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120303

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130303

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140303

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term