JP2000111901A - Substrate for electro-optic device, elctro-optic device and production of elctro-optic device as well as electronic apparatus using electro-optic device - Google Patents

Substrate for electro-optic device, elctro-optic device and production of elctro-optic device as well as electronic apparatus using electro-optic device

Info

Publication number
JP2000111901A
JP2000111901A JP28710298A JP28710298A JP2000111901A JP 2000111901 A JP2000111901 A JP 2000111901A JP 28710298 A JP28710298 A JP 28710298A JP 28710298 A JP28710298 A JP 28710298A JP 2000111901 A JP2000111901 A JP 2000111901A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
substrate
liquid crystal
electro
optical device
formed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28710298A
Other languages
Japanese (ja)
Other versions
JP3775071B2 (en )
Inventor
Shigenori Katayama
茂憲 片山
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To easily obtain reflection electrodes having an optimum reflection characteristic with good reproducibility by constituting wiring connected to a switching control circuit and a liquid crystal pixel drive circuit and providing regions exclusive of this wiring with irregularly arranged projecting parts. SOLUTION: Light shielding layers are formed via one insulating film 7 below the reflection electrodes 13 and conductive layers 8 are formed via another insulating film below the light shielding layers. The conductive layers 8 are formed as the wiring, for source and drain electrodes 6a, 6b, etc., in the regions constituting the switching control circuit and the liquid crystal pixel drive circuit. In such a case, the first conductive layers 8a to 8c consisting of first layers of aluminum layers or tantalum layers are formed via first interlayer insulating films 7. The irregularly arranged projecting parts 8c are formed in the regions exclusive of the source electrodes (or drain electrodes) 8a and the drain electrodes (or source electrodes) 8b. Then, the reflection electrodes 13 are also formed of the constitution having the ruggedness along the ruggedness of the conductive layers 8.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、反射型液晶パネルを構成する電気光学装置用基板の構造、及びその基板を用いて構成される電気光学装置に関し、さらにはその電気光学装置を用いた電子機器に関する。 The present invention relates to the structure of the electro-optical device substrate constituting the reflective liquid crystal panel, and relates to an electro-optical device constructed using the substrate, and further using the electro-optical device electronics on the equipment.

【0002】 [0002]

【従来の技術】近年、携帯電話や携帯情報端末といった携帯機器等の情報表示デバイスとして電気光学装置の一例として液晶パネルが用いられている。 In recent years, liquid crystal panel is used as an example of an electro-optical device as an information display device of portable devices such as such as cellular phones and portable information terminals. 表示する情報の内容は、キャラクタ表示程度だったものから、一度に多くの情報を表示するためにドットマトリクス型の液晶パネルが用いられ、画素数も次第に多くなり高デューティとなってきた。 Content of the information to be displayed, from what was character display order, we have much information dot matrix type liquid crystal panel is used to display, a high duty gradually many number of pixels at a time.

【0003】従来、上記のような携帯機器には表示デバイスとして単純マトリクス型液晶パネルが用いられていたが、単純マトリクス型液晶パネルではマルチプレックス駆動を行う際に行走査線の選択信号として高デューティになるほど高い電圧が必要となり、少しでも消費電力を減らしたいという要求の強いバッテリー駆動を行う携帯機器においては大きな問題となっていた。 Conventionally, in a portable device as described above but simple matrix liquid crystal panel has been used as a display device, high duty as a selection signal of row scanning lines when performing multiplex drive a simple matrix liquid crystal panel It becomes the higher voltage is required to, has been a major problem in portable devices to perform a strong battery drive demanding that want to reduce the power consumption even a little.

【0004】上述の問題を解決するために、液晶パネルの基板を半導体基板とし、半導体基板にメモリ回路を画素毎に形成し、メモリ回路の保持データに基づいて表示制御を行うスタティック駆動型の反射型液晶パネルが提案されている。 [0004] In order to solve the above problems, a substrate of the liquid crystal panel as a semiconductor substrate, the memory circuit is formed for each pixel on the semiconductor substrate, reflection of the static drive type that performs display control based on data held in the memory circuit type liquid crystal panel has been proposed.

【0005】こうした外部から入射した光を反射させて表示を行う反射型液晶パネルは、光源であるバックライトが不要であるため消費電力が低く、薄型であり軽量化が可能となることで注目されている。 [0005] reflection type liquid crystal panel conducts display by reflecting light incident from such external backlight as a light source is low power consumption because it is not necessary, is noted by weight is thin becomes possible ing.

【0006】 [0006]

【発明が解決しようとする課題】液晶パネルまたそれを用いた電子機器は、コントラストが高い,応答速度が比較的速い,駆動電圧が低い,階調表示が容易であるなど、ディスプレイとして基本的に必要とされる諸特性をバランス良く具備しているが、一方では、原理的に視野角が狭い,明るい表示に適さないなどの難点を有している。 [SUMMARY OF THE INVENTION The liquid crystal panel also electronic equipment using it, a high contrast, a relatively fast response speed, low driving voltage, etc. gradation display is easy, basically as a display Although provided well-balanced various properties required, on the one hand, theoretically a narrow viewing angle, has a disadvantage, such as not suitable for a bright display.

【0007】視野角が広い,明るい表示を得るためには、あらゆる角度からの入射光に対し、表示画面に垂直な方向へ散乱する光の強度を増加させる必要がある。 [0007] viewing angle is wide, in order to obtain a bright display, the incident light from all angles, it is necessary to increase the intensity of the light scattered in the direction perpendicular to the display screen. そのためには、最適な反射特性を有する反射電極を作成することが必要となる。 For this purpose, it is necessary to create a reflective electrode having an optimum reflective characteristic.

【0008】この発明の目的は、反射型液晶パネルにおいて、上述の問題を解決し、最適な反射特性を有する反射電極を容易に、かつ再現性良く作成することができ、 An object of the present invention, in the reflective liquid crystal panel, to solve the above problems, easily reflective electrode having an optimum reflective characteristic, and can be created with good reproducibility,
表示品位が向上する反射型液晶パネルを提供することにある。 To provide a reflective liquid crystal panels to improve display quality.

【0009】 [0009]

【課題を解決するための手段】本発明の電気光学装置用基板は、上記の目的を達成するため、反射電極の下方に、一方の絶縁膜を介して遮光層が形成され、前記遮光層の下方に、他方の絶縁膜を介して形成された導電層が、スイッチング制御回路および液晶画素駆動回路を構成する領域には、ソース・ドレイン電極等の配線として形成し、ソース・ドレイン電極等の配線以外の領域には、不規則に配置された凸部を形成するようにしたものである。 Means for Solving the Problems The electro-optical device substrate of the present invention, for achieving the above object, under the reflective electrode, the light-shielding layer through one of the insulating film is formed, the light shielding layer downward, the other insulating film conductive layer formed through the, in the region constituting the switching control circuit and a liquid crystal pixel driving circuit was formed as a wiring such as source and drain electrodes, wirings such as source and drain electrodes the region other than, in which so as to form a convex portion that is irregularly arranged.

【0010】請求項1に係わる発明は、基板上に複数の列走査線およびこの列走査線と直交する複数の行走査線が配置され、前記複数の列走査線と行走査線の交点毎に画素電極となる反射電極が配置され、各画素電極にはスイッチング制御回路および液晶画素駆動回路を具備した電気光学装置用基板において、前記反射電極の下方には、一方の絶縁膜を介して遮光層が形成され、前記遮光層の下方には、他方の絶縁膜を介して導電層が形成され、前記導電層は、スイッチング制御回路および液晶画素駆動回路を構成する領域には、ソース・ドレイン電極等の配線として形成し、前記ソース・ドレイン電極等の配線以外の領域には不規則に配置された凸部を形成することを特徴とする。 [0010] invention according to claim 1, a plurality of row scanning lines are arranged perpendicular to the plurality of column scanning lines and the column scanning lines on a substrate, each intersection of said plurality of column scanning lines and the row scanning line is arranged reflective electrode serving as a pixel electrode, the electro-optical device substrate provided with the switching control circuit and a liquid crystal pixel driving circuit to the pixel electrodes, below the reflective electrode, the light-shielding layer through one of the insulating film There are formed, on the lower side of the light shielding layer is a conductive layer through the other insulating film is formed, the conductive layer in a region constituting the switching control circuit and a liquid crystal pixel driving circuits, the source and drain electrode of forming a wiring, the area other than the wirings such as the source and drain electrodes and forming a convex portion are randomly arranged. このため、前記導電層を凸状に設けた上に絶縁膜を介して前記反射電極を形成することにより、前記導電層の凹凸に沿って前記反射電極も凹凸を有するようになるため、光を拡散させることができ、プロセスを増加させることなく、最適な反射特性を有する反射電極を容易に、かつ再現性良く作成することができ、 Therefore, by forming the reflective electrode through the insulating film on which is provided the conductive layer in a convex shape, to become as well an uneven the reflective electrode along the unevenness of the conductive layer, the light can be diffused without increasing the process, easily reflective electrode having an optimum reflective characteristic, and can be created with good reproducibility,
表示品位が向上する反射型液晶パネルを提供することができる。 It is possible to provide a reflective liquid crystal panels to improve display quality.

【0011】請求項2に係わる発明は、請求項1において、前記基板は半導体基板からなることを特徴とする。 [0011] invention relating to Claim 2 resides in that in Claim 1, wherein the substrate is characterized by comprising a semiconductor substrate.
請求項3に係わる発明は、請求項2において、前記基板は単結晶シリコンで形成されていることを特徴とする。 Invention according to claim 3, in claim 2, wherein the substrate is characterized in that it is formed of single crystal silicon.
請求項4に係わる発明は、請求項1において、前記基板は透明基板からなることを特徴とする。 According to claim 4 invention is defined in claim 1, wherein the substrate is characterized by comprising the transparent substrate. 請求項5に係わる発明は、請求項4において、前記基板はガラスで形成されていることを特徴とする。 Invention according to claim 5, in claim 4, wherein the substrate is characterized in that it is formed of glass. 請求項6に係わる発明は、請求項1において、前記他方の絶縁膜にはSOG膜が含まれていることを特徴とする。 Invention according to Claim 6 resides in that in Claim 1, wherein the other insulating film characterized in that it contains SOG film. 請求項7に係わる発明は、請求項6において、前記SOG膜はエッチバックされることを特徴とする。 Invention according to claim 7, in claim 6, wherein the SOG film is characterized by being etched back. このため、良好な反射特性を有する反射電極が形成される。 Therefore, the reflective electrode having a good reflection characteristic is formed. 請求項8に係わる発明は、請求項1乃至7のいずれかに記載の電気光学装置用基板と、入射側の透明基板とが間隙を有して配置されるとともに、前記電気光学装置用基板と前記透明基板との間隙内に液晶が挟持されて構成される電気光学装置を提供する。 Invention includes an electro-optical device substrate according to any one of claims 1 to 7, with the transparent substrate on the incident side are disposed with a gap, and a substrate for the electro-optical device according to claim 8 to provide an electro-optical device comprising the liquid crystal is sandwiched in the gap between the transparent substrate. 請求項9に係わる発明は、請求項8に記載の電気光学装置を用いた電子機器を提供する。 According to claim 9 invention provides an electronic apparatus using the electro-optical device according to claim 8.

【0012】請求項10に記載の電気光学装置の製造方法は、基板上に複数の列走査線およびこの列走査線と交差する複数の行走査線が配置され、前記複数の列走査線と行走査線の交点毎に画素電極となる反射電極が配置され、各画素電極にはスイッチング制御回路および液晶画素駆動回路を具備した電気光学装置の製造方法であって、導電層により前記スイッチング制御回路及び液晶画素駆動回路に接続された配線と前記配線以外の領域に不規則に凸部とを同時に形成する工程と、前記導電層上に他方の絶縁膜を介して遮光膜を形成する工程と、前記遮光膜の上に一方の絶縁膜を介して前記反射電極を形成する工程とを有することを特徴とする。 [0012] The method of manufacturing an electro-optical device according to claim 10, a plurality of row scanning lines are arranged to intersect the plurality of column scanning lines and the column scanning lines on a substrate, said plurality of column scanning lines and rows reflective electrode serving as the pixel electrode in each intersection of the scanning lines are arranged, each pixel electrode a method of manufacturing an electro-optical device having a switching control circuit and a liquid crystal pixel driving circuit, the switching control circuit and the conductive layer forming a randomly protrusion in a region other than the wiring and wiring connected to the liquid crystal pixel driving circuits simultaneously, a step of forming a light-shielding film through the other insulating layer on the conductive layer, wherein via one of the insulating film on the light shielding film is characterized by a step of forming the reflective electrode. このため、プロセスを増加させることなく、最適な反射特性を有する反射電極を容易に、かつ再現性良く作成することができ、表示品位が向上する電気光学装置を提供することができる。 Therefore, without increasing the process, easily reflective electrode having an optimum reflective characteristic, and can be created with good reproducibility, it is possible to provide an electro-optical device to improve the display quality.

【0013】 [0013]

【発明の実施の形態】以下、本発明の好適な実施の形態を図面に基づいて説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be explained with reference to preferred embodiments of the present invention with reference to the drawings. 尚、本実施の形態では、電気光学装置の一例として液晶パネルを用いて説明する。 In the present embodiment, it will be described with reference to the liquid crystal panel as an example of an electro-optical device.

【0014】(液晶パネルの全体構成と本発明の反射電極側基板の構成の説明)図1は、本発明を適用した反射型液晶パネルの反射電極側基板の第1の実施の形態の断面図を示す。 [0014] sectional view of a first embodiment of the reflecting electrode side substrate of the (reflective description electrode side substrate structure of the entire configuration and the present invention of a liquid crystal panel) FIG. 1 is a reflective liquid crystal panel according to the present invention It is shown.

【0015】本発明における液晶パネル用基板は図1に示されるように、基板1には半導体基板を用いている。 Substrate for a liquid crystal panel in the [0015] present invention, as shown in FIG. 1, the substrate 1 is a semiconductor substrate.
なお、この基板1の材料は本実施の形態に限定されるものではない。 The material of the substrate 1 is not limited to this embodiment. 例えばガラス基板のような透明基板を用いてもよい。 For example, it may be a transparent substrate such as a glass substrate. まず、本発明の反射型液晶パネルの全体構成についてその概要を説明する。 First, an overall configuration of a reflective liquid crystal panel of the present invention will be described an overview.

【0016】図9および10に示されるように、基板1 [0016] As shown in FIGS. 9 and 10, the substrate 1
(32)の中央部には画素領域20が設けられ、画素領域には行走査線と列走査線がマトリックス状に配置される。 (32) the pixel region 20 in the central portion is provided with, in the pixel region row scanning line and column scanning lines are arranged in a matrix. 行走査線と列走査線の交点に応じて各画素が配置され、各画素には後述するように、反射電極13と液晶画素駆動回路101が設けられている。 Each pixel in response to the intersection of the row scanning line and column scanning lines are arranged, in each pixel, as described later, the reflective electrode 13 and the liquid crystal pixel driving circuit 101 is provided. 画素領域20の周辺領域には、行走査線に行走査信号を供給する行走査線駆動回路23、列走査線に列走査信号を供給する列走査線駆動回路21、パッド領域26を介して外部から入力データを取り込む入力データ線22が配置される。 A peripheral region of the pixel region 20, and supplies a row scanning signal to the row scanning lines row scanning line driving circuit 23, column scanning signal column scanning line driving circuit 21 supplies the column scanning lines, via a pad region 26 outside input data line 22 is arranged to capture input data from. 基板1(31)は、内面に共通電極33が形成されたガラスからなる対向基板35とをシール材36により領域(実線と一点鎖線で挟まれた領域)36にて接着固定し、その間隙に液晶37封入されて液晶パネルが構成される。 Substrate 1 (31), the adhesive is fixed in the area (a solid line and the region sandwiched between a one-dot chain line) 36 by the counter substrate 35 and sealing member 36 made of glass the common electrode 33 is formed on the inner surface, in the gap liquid crystal 37 enclosed by the liquid crystal panel is formed.
なお、点線にて挟まれた領域25は画素領域周辺を遮光する遮光膜を示す。 The region 25 sandwiched by the dotted line indicates a light shielding film for shielding the peripheral pixel region.

【0017】図1に基づき基板1の断面構造について詳細に説明する。 The cross-sectional structure of the substrate 1 based on FIG. 1 will be described in detail. 図1において、1は単結晶シリコンのようなP型半導体基板(N型半導体基板でもよい)、2はこの基板1の表面に形成され、基板より不純物濃度の高いN型ウェル領域である。 In Figure 1, 1 (or an N-type semiconductor substrate) P-type semiconductor substrate such as single crystal silicon, 2 is formed on the surface of the substrate 1, a high N-type well region impurity concentration than the substrate. 図6の液晶パネル平面図に示される列走査線駆動回路21や行走査線駆動回路23、 Column scanning line driving circuit 21 and row scanning line driving circuit 23 shown in the liquid crystal panel plan view of Fig 6,
入力データ線22等の周辺回路を構成する素子が形成される部分のウェル領域とは分離して形成してもよい。 It may be formed separately from the portion of the well region where the element constituting the peripheral circuit is formed such as an input data line 22.

【0018】Phosphorus Silica Grass)膜のような第1層間絶縁膜7を介して一層目のアルミニウム層あるいはタンタル層からなる第1の導電層8a,8b,8cを形成した。 [0018] Phosphorus Silica Grass) a first conductive layer 8a consisting of a first layer of aluminum layer or a tantalum layer over the first interlayer insulating film 7, such as a film, 8b, to form 8c. このアルミニウム層あるいはタンタル層は、 The aluminum layer or a tantalum layer,
本実施の形態ではスパッタ法で500nm堆積させた。 In the present embodiment was 500nm deposited by sputtering.
第1の導電層8aは上記絶縁膜7に形成されたコンタクトホールを介してソース領域(またはドレイン領域)6 The first conductive layer 8a is the source region through a contact hole formed in the insulating film 7 (or drain region) 6
aと電気的に接続され、FETのソース電極(またはドレイン電極)を構成する。 a and are electrically connected to form a source electrode (or drain electrode) of the FET. また、第1の導電層8bは上記絶縁膜7に形成されたコンタクトホールにてFETのドレイン領域(またはソース領域)6bに電気的に接続され、ドレイン電極(またはソース電極)を構成する。 The first conductive layer 8b is the insulating film 7 are electrically connected by a contact hole formed in the drain region (or source region) 6b of the FET to constitute a drain electrode (or source electrode).
ソース電極(またはドレイン電極)8aおよびドレイン電極(またはソース電極)8b以外の領域には、不規則に配置された凸部8cを形成した。 The region other than the source electrode (or drain electrode) 8a and a drain electrode (or source electrode) 8b, to form irregularly arranged protrusions 8c. なお、凸部8cの直径は0.5〜10μmが望ましく、この範囲の任意のサイズあるいは数種類のサイズであっても良い。 The diameter of the convex portion 8c is 0.5~10μm is desirable, may be of any size or several sizes in this range. また、凸部8cの形状は本実施の形態に限定されるものではない。 The shape of the convex portion 8c is not limited to this embodiment. 例えば正八角形のような多角形を適用しても良い。 For example regular octagonal polygonal may also be applied, such as square.

【0019】上記第1の導電層8a,8b,8cの上方にはシリコン酸化膜からなる第2層間絶縁膜9a,9 [0019] The first conductive layer 8a, 8b, a second interlayer insulating film 9a made of silicon oxide film above the 8c, 9
b,9cが形成され、第2層間絶縁膜9a,9b,9c b, 9c is formed, the second interlayer insulating film 9a, 9b, 9c
にはコンタクトホール9dが形成される。 A contact hole 9d is formed in the. 本実施の形態では、9aはTEOSのプラズマCVDによる600n In this embodiment, 9a is by plasma CVD of TEOS 600n
mのシリコン酸化膜とし、9bはSOG(Spin On Glas A silicon oxide film of m, 9b is SOG (Spin On Glas
s)膜による320nmのシリコン酸化膜とした。 s) was 320nm silicon oxide film by film. なお、 It should be noted that,
SOG膜の厚さは、本実施の形態に限定されるものではない。 The thickness of the SOG film is not limited to this embodiment. ソース・ドレイン電極等の配線以外の領域に適当な凸部を形成するためには、100〜500nmであることが望ましい。 To form a suitable protrusion in a region other than the wiring such as source and drain electrode is preferably a 100 to 500 nm. またSOG膜である第2層間絶縁膜9 The second interlayer insulating film 9 is SOG film
bを形成した後、このSOG膜と第2層間3は基板1の表面に形成された素子分離用のフィールド酸化膜(いわゆるLOCOS)である。 After forming the b, the SOG film and the second interlayer 3 is a field oxide film for element isolation formed on the surface of the substrate 1 (so-called LOCOS). フィールド酸化膜3は選択熱酸化によって形成される。 Field oxide film 3 is formed by selective thermal oxidation. フィールド酸化膜3に開口部が形成され、この開口部の内側中央に、シリコン基板表面の熱酸化により形成されるゲート酸化膜を介してポリシリコンまたはメタルシリサイド等からなるゲート電極5が形成され、このゲート電極5の両側の基板表面には不純物層(以下、ドーピング層という)からなるソース・ドレイン領域6a,6bが形成され、電界効果トランジスタ(以下、FETという)が構成される。 Field openings in the oxide film 3 is formed, on the inside center of the opening, the gate electrode 5 of polysilicon or metal silicide over the gate oxide film formed by thermal oxidation of the silicon substrate surface is formed, impurity layers on both sides of the substrate surface of the gate electrode 5 (hereinafter, referred to as doping layer) source and drain regions 6a made of, 6b are formed, a field effect transistor (hereinafter, referred to as FET) is constituted. そして、 And,
上記ソース・ドレイン領域6a、6bの上方には、BP The source and drain regions 6a, above the 6b, BP
SG(Boron絶縁膜9aを、選択性のない条件あるいは任意の条件でエッチングしても良い。本実施の形態では、SOG膜である第2層間絶縁膜9bと9aを、選択性のない条件で500nmエッチングした。なお、このときのエッチ量は、本実施の形態に限定されるものではなく、100〜500nmであることが望ましい。このとき、ソース・ドレイン電極等の配線以外の領域に形成された凸部のテーパは、なだらかな曲線形状となり、良好な反射特性を有する反射電極を形成することが可能となる。9cは9aと同様に、TEOSのプラズマCVD The SG (Boron insulating film 9a, in the form of also good. This example is etched in the absence of selectivity, or any condition, the second interlayer insulating film 9b and 9a is a SOG film, in the absence of selective 500nm was etched. Note that etching amount at this time is not limited to the present embodiment, it is desirable that 100 to 500 nm. in this case, is formed in a region other than the wiring such as source and drain electrodes tapered convex portion becomes a gentle curve shape, .9C it becomes possible to form the reflective electrode having a good reflective characteristic, like 9a, TEOS plasma CVD
による500nmのシリコン酸化膜とした。 It was 500nm silicon oxide film by. さらにその上方にはアルミニウム層あるいはタンタル層からなる第2の導電層10aおよび10bを形成した。 Its upward to form a second conductive layer 10a and 10b made of an aluminum layer or a tantalum layer further. このアルミニウム層あるいはタンタル層は、本実施の形態ではスパッタ法で500nm堆積させた。 The aluminum layer or a tantalum layer, in this embodiment was 500nm deposited by sputtering. 第1の導電層8bと第2の導電層10bは、コンタクトホール9dを介して電気的に接続されている。 The first conductive layer 8b and the second conductive layer 10b is electrically connected through a contact hole 9d.

【0020】また、第2の導電層10bと同時に形成された第2の導電層10aは、入射する光が基板の半導体層側に入り込んでFETが光リークしないように、ドレイン電極8bと反射電極13の接続部である10bを除いた、画素領域のほぼ全域を遮光することができる。 Further, the second conductive layer 10a which is formed simultaneously with the second conductive layer 10b, as FET no light leakage enters the semiconductor layer side of the light incident substrate, the drain electrode 8b and the reflective electrode 13 except 10b is connected portion, it is possible to shield almost the entire pixel region.

【0021】なお、本実施の形態では、上記第2の導電層10bは、コンタクトホール9dを介して上記第1の導電層8bに直接接続したが、タングステン等の高融点金属からなる接続プラグを用いて接続しても良い。 [0021] In the present embodiment, the second conductive layer 10b is directly connected to the first conductive layer 8b via the contact hole 9d, a connection plug made of a refractory metal such as tungsten it may be connected using.

【0022】第2の導電層10aと同時に形成された第2の導電層10bと反射電極13の接続は、第3層間絶縁膜11に開口されたコンタクトホールに、タングステン等の高融点金属からなる接続プラグ12をCVD法等で埋め込み形成して行われる。 The connection of the second conductive layer 10b and the reflective electrode 13 formed simultaneously with the second conductive layer 10a is in the opened contact holes in the third interlayer insulating film 11, made of a refractory metal such as tungsten the connection plug 12 is performed to form buried by CVD or the like.

【0023】上記接続プラグ12を形成後、反射電極1 [0023] After forming the connection plug 12, the reflective electrode 1
3には第3の導電層からなるアルミニウムを低温スパッタ法により形成した。 The 3 aluminum composed of the third conductive layer is formed by low-temperature sputtering.

【0024】以上のプロセスにより、第1の導電層を凸状に設けた上に絶縁膜を介して反射電極を形成することにより、導電層の凹凸に沿って反射電極も凹凸を有するようになる。 [0024] By the above process, by forming the reflective electrode through the insulating film on which is provided a first conductive layer in a convex shape, so that even with an uneven reflective electrode along the unevenness of the conductive layer . このため、光を拡散させることができ、プロセスを増加させることなく、最適な反射特性を有する反射電極を容易に、かつ再現性良く作成することができ、表示品位が向上する反射型液晶パネルを提供することができた。 Therefore, it is possible to diffuse light, without increasing the process, easily reflective electrode having an optimum reflective characteristic, and can be created with good reproducibility, a reflective liquid crystal panels to improve display quality It was able to provide.

【0025】図5を参照して、本発明を適用した反射型液晶パネルの反射電極側基板の第1,第2および第4の実施の形態を示す平面図を説明する。 [0025] With reference to FIG. 5, illustrating a first plan view showing the second and fourth embodiments of the reflective electrode side substrate of the applied reflective liquid crystal panel of the present invention.

【0026】9dはドレイン電極(またはソース電極) [0026] 9d the drain electrode (or source electrode)
8bと第2の導電層10bの接続部となるコンタクトホールであり、12は第2の導電層10bと反射電極13 8b and a contact hole to which the connection portion of the second conductive layer 10b, 12 and the second conductive layer 10b and the reflective electrode 13
を接続するための接続プラグである。 Is a connection plug for connecting.

【0027】図7は、本発明を適用した反射型液晶パネルの反射電極側基板の第1の導電層の構成例を示す平面図である。 FIG. 7 is a plan view showing a configuration example of the first conductive layer of the reflecting electrode side substrate of a reflective liquid crystal panel according to the present invention. 第1の導電層8cは、ソース・ドレイン電極等の配線以外の領域には、不規則に配置された凸部を形成しており、ソース・ドレイン電極等の配線の領域には、凸部を形成していない。 The first conductive layer 8c is in a region other than the wiring such as source and drain electrodes, forms a convex portion that is irregularly arranged, in the region of the wirings such as source and drain electrodes, the convex portion formed and not. 本実施の形態では、凸部の形状には円を適用した。 In this embodiment, the application of the circle to the shape of the convex portion. なお、穴の直径は0.5〜5μ It should be noted that the diameter of the hole is 0.5~5μ
mが望ましく、この範囲の任意のサイズあるいは数種類のサイズであっても良い。 m is desirable, it may be of any size or several sizes in this range. また、凸部の形状は本実施の形態に限定されるものではない。 The shape of the convex portion is not limited to this embodiment. 例えば正八角形のような多角形を適用しても良い。 For example regular octagonal polygonal may also be applied, such as square.

【0028】尚、上述の構成は、導電層により前記スイッチング制御回路及び液晶画素駆動回路に接続されたソース電極8a、ドレイン電極8bとソース・ドレイン電極以外の領域に不規則に凸部8cとを同時に形成し、ソース・ドレイン電極8a、8bと凸部8c上に第2層間絶縁膜9a、9b、9cを介して第2の導電層10a、 [0028] Incidentally, the above described arrangement, the a conductive layer switching control circuit and the source electrode 8a connected to the liquid crystal pixel driving circuit, and irregularly protruding portion 8c in a region other than the drain electrode 8b and the source and drain electrodes simultaneously formed, the source and drain electrode 8a, a second interlayer insulating film 9a on 8b and the convex portion 8c, 9b, the second conductive layer 10a through 9c,
10bを形成し、前記第2の導電層の上に第3層間絶縁膜11を介して反射電極13を形成する工程によって形成されている。 10b is formed, it is formed by a step of forming a reflective electrode 13 through the third interlayer insulating film 11 on the second conductive layer. このため、プロセスを増加させることなく、最適な反射特性を有する反射電極を容易に、かつ再現性良く作成することができ、表示品位が向上する電気光学装置を提供することができる。 Therefore, without increasing the process, easily reflective electrode having an optimum reflective characteristic, and can be created with good reproducibility, it is possible to provide an electro-optical device to improve the display quality.

【0029】(本発明の反射電極側基板の画素領域の他の構成例)図2は、本発明を適用した反射型液晶パネルの反射電極側基板の第2の実施の形態の断面図を示す。 [0029] (Another configuration example of a pixel area of ​​the reflective electrode side substrate of the present invention) Figure 2 shows a cross-sectional view of a second embodiment of the reflecting electrode side substrate of a reflective liquid crystal panel according to the present invention .
本実施の形態では、接続プラグを用いず、第二の導電層10bと反射電極13を直接接続した。 In this embodiment, without using the connection plug, to connect the second conductive layer 10b and the reflective electrode 13 directly. 本実施の形態は、工程プロセスの簡略化という点において、非常に有効である。 This embodiment, in that simplification of the process process is very effective.

【0030】図3は、本発明を適用した反射型液晶パネルの反射電極側基板の第3の実施の形態の断面図を示す。 [0030] Figure 3 shows a cross-sectional view of a third embodiment of the reflecting electrode side substrate of a reflective liquid crystal panel according to the present invention. 本実施の形態では、ドレイン領域(またはソース領域)6bと反射電極13を、接続プラグ12により電気的に接続している。 In this embodiment, the drain region (or source region) 6b reflective electrodes 13 are electrically connected by connecting plug 12. 接続プラグにはタングステン等の高融点金属を用いた。 The connection plug with a refractory metal such as tungsten.

【0031】このとき、図6に示すように、第2の導電層10aは、各画素における接続プラグ12の形成されるコンタクトホールの周囲を除いた画素領域全域、さらには画素領域全体にわたって形成することができるため、さらに好適な遮光機能を有する遮光層を形成することが可能となる。 [0031] At this time, as shown in FIG. 6, the second conductive layer 10a, a pixel entire region excluding the periphery of the contact hole formed in the connecting plug 12 at each pixel, further forming over the entire pixel region it is possible, it is possible to form a light shielding layer having a more preferable light-shielding function.

【0032】図4は、本発明を適用した反射型液晶パネルの反射電極側基板の第4の実施の形態の断面図を示す。 [0032] Figure 4 shows a cross-sectional view of a fourth embodiment of the reflective electrode side substrate of a reflective liquid crystal panel according to the present invention. 図4において図1、図2および図3と同一符号が付けられている箇所は、これらの図と同一機能を有する層を示す。 Locations 1, 3 and the same reference numerals 2 and figure are labeled in FIG. 4 shows a layer having the same functions as those of FIG. 本実施の形態においては、基板1は石英や無アルカリ性のガラス基板であり、この絶縁基板上には単結晶又は多結晶あるいはアモルファスのシリコン膜(6 In this embodiment, the substrate 1 is a glass substrate of quartz or non-alkaline, the insulation on the substrate monocrystalline or polycrystalline or amorphous silicon film (6
a,6bの形成層)が形成されており、このシリコン膜上には、例えば熱酸化して形成した二酸化シリコン膜とCVD法で堆積した窒化シリコンの二層構造からなる絶縁膜が形成される。 a, 6b are formed layer) is formed, on the silicon film, an insulating film is formed having a two-layer structure of silicon nitride deposited by thermal oxidation and silicon dioxide film and a CVD method is formed by . また、シリコン膜の6a,6bの領域には、N型不純物(またはP型不純物)がドーピングされて、TFT(Thin Film Transistor)のソース・ドレイン領域6a,6bが形成され、絶縁膜上には、TFT Further, the silicon film 6a, in the region of 6b, and N-type impurity (or P-type impurity) is doped, the source and drain regions 6a of the TFT (Thin Film Transistor), 6b are formed, on the insulating film , TFT
のゲート電極5がポリシリコンまたはメタルシリサイド等により形成される。 The gate electrode 5 of the is formed of polysilicon or metal silicide. また、ゲート電極5上には二酸化シリコンにより形成される第1層間絶縁膜7が形成され、第1層間絶縁膜7の上方には、一層目のアルミニウム層あるいはタンタル層からなる第1の導電層8a,8 The first interlayer insulating film 7 is formed which on the gate electrode 5 is formed by silicon dioxide, above the first interlayer insulating film 7, the first conductive layer made of a first layer of aluminum layer or a tantalum layer 8a, 8
b,8cが形成され、第1の導電層8aは上記絶縁膜7 b, 8c are formed, the first conductive layer 8a is the insulating film 7
に形成されたコンタクトホールを介してソース領域(またはドレイン領域)6aと電気的に接続され、FETのソース電極(またはドレイン電極)を構成する。 Via a contact hole formed in the connected source region (or drain region) 6a and electrically to form a source electrode of the FET (or the drain electrode). また、 Also,
第1の導電層8bは上記絶縁膜7に形成されたコンタクトホールにてFETのドレイン領域(またはソース領域)6bに電気的に接続され、ドレイン電極(またはソース電極)を構成する。 The first conductive layer 8b is the insulating film 7 are electrically connected by a contact hole formed in the drain region (or source region) 6b of the FET to constitute a drain electrode (or source electrode). ソース電極(またはドレイン電極)8aおよびドレイン電極(またはソース電極)8b The source electrode (or drain electrode) 8a and a drain electrode (or source electrode) 8b
以外の領域には、不規則に配置された凸部8cを形成した。 The regions other than to form irregularly arranged protrusions 8c. なお、凸部8cの直径は0.5〜10μmが望ましく、この範囲の任意のサイズあるいは数種類のサイズであっても良い。 The diameter of the convex portion 8c is 0.5~10μm is desirable, may be of any size or several sizes in this range. また、凸部8cの形状は本実施の形態に限定されるものではない。 The shape of the convex portion 8c is not limited to this embodiment. 例えば正八角形のような多角形を適用しても良い。 For example regular octagonal polygonal may also be applied, such as square.

【0033】また、上記第1の導電層8a,8bの上方にはシリコン酸化膜からなる第2層間絶縁膜9a,9 Further, the first conductive layer 8a, a second interlayer insulating film 9a made of silicon oxide film above the 8b, 9
b,9cが形成され、第2層間絶縁膜9a,9b,9c b, 9c is formed, the second interlayer insulating film 9a, 9b, 9c
にはコンタクトホール9dが形成される。 A contact hole 9d is formed in the. さらにその上方にはアルミニウム層あるいはタンタル層からなる第2 The second addition of aluminum layer or a tantalum layer thereabove
の導電層10aおよび10bを形成した。 It was formed in the conductive layer 10a and 10b. 第1の導電層8bと第2の導電層10bは、第1の導電層8bと第2 The first conductive layer 8b and the second conductive layer 10b has a first conductive layer 8b second
の導電層10bはコンタクトホール9dを介して電気的に接続されている。 The conductive layer 10b are electrically connected through a contact hole 9d. 第2の導電層10aは、入射する光が基板の半導体層側に入り込んでFETが光リークしないように、遮光する機能を有している。 The second conductive layer 10a, as FET no light leakage enters the semiconductor layer side of the light incident substrate, and has a function of shielding. また、本実施の形態では、上記第2の導電層10bは、コンタクトホール9dを介して上記第1の導電層8bに直接接続したが、タングステン等の高融点金属からなる接続プラグを用いて接続しても良い。 Further, in the present embodiment, the second conductive layer 10b is directly connected to the first conductive layer 8b via the contact hole 9d, using a connection plug made of a refractory metal such as tungsten connection it may be. 第2の導電層10bの上方には第3層間絶縁膜11を形成する。 Above the second conductive layer 10b to form the third interlayer insulating film 11. 第2の導電層10aと同時に形成された第2の導電層10bと反射電極13の接続は、第3層間絶縁膜11に開口されたコンタクトホールに、タングステン等の高融点金属からなる接続プラグ12をCVD法等で埋め込み形成して行われる。 Connection of the second conductive layer 10b and the reflective electrode 13 formed simultaneously with the second conductive layer 10a is in the opened contact holes in the third interlayer insulating film 11, contact plugs 12 made of a refractory metal such as tungsten the performed to form buried by CVD or the like.

【0034】上記接続プラグ12を形成後、反射電極1 [0034] After forming the connection plug 12, the reflective electrode 1
3には第3の導電層からなるアルミニウムを低温スパッタ法により形成した。 The 3 aluminum composed of the third conductive layer is formed by low-temperature sputtering. 以上のプロセスにより、90%以上の高反射率を有する反射電極13を形成した。 By the above process, to form a reflective electrode 13 having a high reflectivity of 90% or more.

【0035】また、図ではゲート電極がチャネルより上方に位置するトップゲートタイプであるが、ゲート電極を先に形成し、ゲート絶縁膜を介した上にチャネルとなるシリコン膜を配置するボトムゲートタイプにしてもよい。 Further, in the FIG is a top gate type in which the gate electrode located above the channel, a bottom gate type gate electrode formed first, placing the silicon film serving as a channel over which a gate insulating film it may be.

【0036】(本発明の液晶パネルの画素及びその駆動回路の説明)図8は、本発明の液晶パネルの画素及びその駆動回路などの一例を示すブロック図である。 FIG. 8 (Description of the pixel and its driving circuit of the liquid crystal panel of the present invention) is a block diagram showing an example of such a pixel and a driving circuit of a liquid crystal panel of the present invention. 図9は図8の詳細な回路図である。 Figure 9 is a detailed circuit diagram of FIG.

【0037】図8において、画素領域には、行走査線1 [0037] In FIG. 8, the pixel region, row scanning lines 1
10−n(nは行走査線の行を示す自然数)と列走査線112−m(mは列走査線の列を示す自然数)がマトリクス状に配置され、互いの走査線の交差点に各画素の駆動回路が構成される。 10-n (n is a natural number indicating a row of the row scanning line) and column scanning lines 112-m (m is a natural number indicating a column of the column scanning line) are arranged in a matrix, each pixel at an intersection of each other scan line of the drive circuit is configured. また、画素領域には列走査線11 Also, the pixel region column scanning line 11
2−mに沿って入力データ線114から分岐した列データ線115−d(dは列データ線の列を示す自然数)も配置される。 Column data line 115-d branched from the input data line 114 along the 2-m (d is a natural number indicating the sequence of the column data lines) are also arranged. 画素領域の行側の周辺領域には行走査線駆動回路111が配置され、画素領域の列側の周辺領域には列走査線駆動回路113が配置される。 A peripheral region of the line side of the pixel region is disposed row scanning line driving circuit 111, the peripheral region of the column-side of the pixel region is disposed column scanning line driving circuit 113.

【0038】行走査線駆動回路用制御信号120により行走査線駆動回路111が制御され、選択された行走査線110−nには選択信号が出力される。 The row scanning line driving circuit 111 by a row scanning line driving circuit control signal 120 is controlled, the selected row scanning line 110-n is output selection signal. 選択されない行走査線は非選択電位に設定される。 Unselected row scanning lines are set to non-selection potential. 同様に、列走査線駆動回路用制御信号121により列走査線駆動回路11 Likewise, the column scanning line driving circuit by a control signal 121 for column scanning line driving circuit 11
3が制御され、選択された列走査線112−mに選択信号が出力され、非選択の列走査線は非選択電位に設定される。 3 is controlled, the output selection signal to a selected column scanning line 112-m, the non-selected column scanning line is set to the non-selection potential. いずれの行走査線及びいずれの列走査線を選択するかは制御信号120,121により決められる。 Choose one of the row scanning lines and one of the column scanning line is determined by the control signal 120 and 121. つまり、制御信号120,121は選択画素を指定するアドレス信号である。 That is, the control signal 120 and 121 is an address signal for specifying the selected pixel.

【0039】選択された行走査線110−nと選択された列走査線112−mの交差点近傍に配置されるスイッチング制御回路109は、両走査線の選択信号を受けてオン信号を出力し、行走査線110−nと列走査線11 The switching control circuit 109 disposed near the intersection of the selected row scanning line 110-n and a selected column scanning line 112-m outputs an ON signal upon receiving a selection signal of the two scanning lines, row scanning lines 110-n and the column scanning line 11
2−mの少なくとも一方が非選択となるとオフ信号を出力する。 At least one of 2-m outputs an OFF signal when not selected. すなわち、選択された行走査線と列走査線の交差点に位置する画素のスイッチング制御回路109のみからオン信号が出力され、他のスイッチング制御回路からはオフ信号が出力される。 That, is output on signal only from the switching control circuit 109 of the pixel located at the intersection of the selected row scanning line and column scanning lines, the off signal is output from the other of the switching control circuit. 本実施の形態では、このスイッチング制御回路109のオン、オフ信号により液晶画素駆動回路101を制御する。 In this embodiment, on the switching control circuit 109 controls the liquid crystal pixel driving circuit 101 by the OFF signal.

【0040】次に、液晶画素駆動回路101の構成および動作を説明する。 Next, the configuration and operation of the liquid crystal pixel driving circuit 101.

【0041】スイッチング回路102はスイッチング制御回路109のオン信号により導通状態となり、オフ信号により非導通状態となる。 The switching circuit 102 becomes conductive by the ON signal of the switching control circuit 109 in the non-conducting state by the OFF signal. スイッチング回路102は導通状態となると、そこに接続されている列データ線1 When the switching circuit 102 is rendered conductive, the column data line is connected thereto 1
15−dのデータ信号をスイッチング回路102を介してメモリ回路103に書き込む。 The data signal of 15-d written to the memory circuit 103 via the switching circuit 102. 一方、スイッチング回路102はスイッチング制御回路109のオフ信号により非導通状態となりメモリ回路103に書き込まれたデータ信号を保持する。 On the other hand, the switching circuit 102 holds the written data signal in the memory circuit 103 becomes non-conductive state by the OFF signal of the switching control circuit 109.

【0042】メモリ回路103に保持されたデータ信号は、画素毎に配置される液晶画素ドライバ104に供給される。 The data signal held in the memory circuit 103 is supplied to the liquid crystal pixel driver 104 disposed for each pixel. 液晶画素ドライバ104は供給されたデータ信号のレベルに応じて、第1の電圧信号線118に供給される第1の電圧116、又は第2の電圧信号線119に供給される第2の電圧117のいずれかを液晶画素10 Liquid crystal pixel driver 104 according to the level of the applied data signal, a second voltage 117 to be supplied to the first voltage 116 or the second voltage signal line 119, which is supplied to the first voltage signal line 118 liquid crystal pixel 10 one of the
5の画素電極106に供給する。 Supplied to the pixel electrode 106 of 5. 第1の電圧116は、 The first voltage 116,
液晶パネルがノーマリーホワイト表示の場合に、液晶画素105を黒表示状態とする電圧であり、一方第2の電圧117は液晶画素105を白表示状態とする電圧である。 When the liquid crystal panel is a normally white display, a voltage to the liquid crystal pixel 105 and the black display state, while the second voltage 117 is voltage to the liquid crystal pixel 105 and a white display state.

【0043】メモリ回路103に保持されたデータ信号がHレベルの場合は、液晶画素ドライバ104において、ノーマリーホワイト表示の場合液晶を黒表示させる第1の電圧信号線118に接続されるゲートが導通状態となり、画素電極106に第1の電圧116が供給され、対向電極108に供給される基準電圧122との電位差により液晶画素105が黒表示状態となる。 [0043] If the data signal held in the memory circuit 103 is at H level, the liquid crystal pixel driver 104, conduction gate connected to the first voltage signal line 118 to a black display of the liquid crystal when a normally white display a state, the first voltage 116 is supplied to the pixel electrode 106, the liquid crystal pixel 105 is a black display state by a potential difference between the reference voltage 122 supplied to the common electrode 108. 同様に、保持されたデータ信号がLレベルの場合は、液晶画素ドライバ104において第2の電圧信号線119に接続されるゲートが導通状態となり、画素電極106に第2の電圧117が供給され液晶画素105が白表示状態となる。 Similarly, if held data signal is at the L level, the gate of the liquid crystal pixel driver 104 is connected to the second voltage signal line 119 is turned on, the liquid crystal second voltage 117 is supplied to the pixel electrode 106 pixel 105 is a white display state.

【0044】以上の構成により、電源電圧、第1、第2 [0044] With the above arrangement, the power supply voltage, the first, second
の電圧信号および基準電圧ともロジック電圧程度で駆動でき、かつ画面表示の書き換えが必要ない場合はメモリ回路のデータ保持機能により表示状態を保持できるのでほとんど電流が流れない。 Of at voltage signal and the reference voltage can be driven at about the logic voltage, and the screen display of the current hardly flows can be held a display state by may not need data hold function of a memory circuit rewriting.

【0045】なお、液晶画素105は、保持されたデータ信号に応じて液晶画素ドライバ104から出力された第1の電圧116或いは第2の電圧117のいずれか一方が選択されて供給される画素電極106が画素毎に設けられ、この画素電極106と対向電極108との間に介在する液晶層107に両電極の電位差が印加され、この電位差に応じた液晶分子の配向変化に応じて黒表示状態(オン表示状態ともいう)と白表示状態(オフ表示状態ともいう)となる。 [0045] Note that the liquid crystal pixel 105, the pixel electrodes either the first voltage 116 or the second voltage 117 output from the liquid crystal pixel driver 104 in accordance with the held data signal is supplied is selected 106 are provided for each pixel, the potential difference between both electrodes in the liquid crystal layer 107 interposed between the pixel electrode 106 and the counter electrode 108 is applied, black display state according to the orientation change of the liquid crystal molecules corresponding to the potential difference It is (also referred to as on-display state) and white display state (also referred to as off-display state). 液晶パネルは、上述のように、半導体基板とガラス等の光透過性基板との間に液晶を封入して挟持し、半導体基板に、マトリクス状に画素電極を配置し、その画素電極の下方に上記液晶画素駆動回路、 The liquid crystal panel, as described above, sandwiched by sealing liquid crystal between a light-transmitting substrate such as a semiconductor substrate and a glass, a semiconductor substrate, a pixel electrode arranged in a matrix, under the pixel electrode the liquid crystal pixel driving circuit,
行走査線、列走査線、データ線、行走査線駆動回路、列走査線駆動回路などを形成する。 Row scanning lines, the column scanning lines, the data lines, the row scanning line driving circuit, and the like are formed column scanning line driving circuit. 各画素は、画素電極1 Each pixel includes a pixel electrode 1
06と、対向する光透過性基板の内面に形成された対向電極108との間に画素毎に電圧を印加して、その間に介在される画素毎の液晶層107に電圧供給し、液晶分子の配向を各画素毎に変化させる。 06, by applying a voltage for each pixel between the counter electrode 108 formed on the inner surface of the opposing light transmitting substrate, and the voltage supplied to the liquid crystal layer 107 for each pixel to be interposed therebetween, the liquid crystal molecules changing the orientation for each pixel.

【0046】なお、図9に示すように本実施の形態において、スイッチング制御回路109はCMOSトランジスタ構成のNORゲート回路109−1とCMOSトランジスタ構成のインバータ109−2の論理回路により構成することができる。 [0046] In the present embodiment, as shown in FIG. 9, the switching control circuit 109 can be constituted by a logic circuit of the inverter 109-2 of NOR gate circuit 109-1 and CMOS transistor structure of a CMOS transistor structure . NORゲート回路109−1は2入力とも負論理の選択信号が入力された時に正論理のオン信号を出力し、インバータ109−2により負論理のオン信号を出力する。 NOR gate circuit 109-1 outputs a positive logic ON signal when the negative logic of the selection signal is input Both inputs and outputs a negative logic on signal by the inverter 109-2. また、スイッチング回路102 The switching circuit 102
はCMOSトランジスタ構成のトランスミッションゲート102−1により構成することができる。 It can be configured by transmission gates 102-1 CMOS transistor structure. トランスミッションゲート102−1はスイッチング制御回路10 Transmission gate 102-1 switching control circuit 10
9のオン信号に基づいて導通して列データ線115とメモリ回路103を繋ぎ、オフ信号に基づいて非導通となる。 Connect the column data line 115 and the memory circuit 103 is turned on based on 9 ON signal in the non-conducting based off signal. メモリ回路103はCMOSトランジスタ構成のクロックドインバータ103−1とCMOSトランジスタ構成のインバータ103−2を帰還接続した構成とすることができる。 Memory circuit 103 can be formed by the feedback connection inverters 103-2 clocked inverter 103-1 and CMOS transistor structure of a CMOS transistor structure. データ信号はスイッチング制御回路10 Data signal switching control circuit 10
6のオン信号によりスイッチング回路102からメモリ回路103に取り込まれ、インバータ103−2により反転され、スイッチング制御回路106のオフ信号により動作するクロックドインバータ103−1により出力を帰還してデータ信号を保持する。 The 6-on signal is taken from the switching circuit 102 to the memory circuit 103 is inverted by an inverter 103-2, holds the data signal by feeding the output by the clocked inverter 103-1 operated by the OFF signal of the switching control circuit 106 to. 液晶画素ドライバ1 Liquid crystal pixel driver 1
04は2個のCMOSトランジスタ構成のトランスミッションゲート104−1、104−2により構成することができる。 04 can be configured by transmission gates 104-1 and 104-2 of the two CMOS transistor configuration. メモリ回路103に保持されたデータ信号がHレベルの場合は、液晶画素ドライバ104において、ノーマリーホワイト表示の場合液晶を黒表示させる第1の電圧信号線118に接続されるトランスミッションゲート104−1が導通状態となり、画素電極106 If the data signal held in the memory circuit 103 is at H level, the liquid crystal pixel driver 104, a transmission gate 104-1 connected to the first voltage signal line 118 to a black display of the liquid crystal when a normally white display is becomes conductive, the pixel electrode 106
に第1の電圧116が供給され、対向電極108に供給される基準電圧122との電位差により液晶画素105 The first voltage 116 is supplied, the liquid crystal pixels by a potential difference between the reference voltage 122 supplied to the counter electrode 108 105
が黒表示状態となる。 But a black display state. 同様に、保持されたデータ信号がLレベルの場合は、第2の電圧信号線119に接続されるトランスミッションゲート104−2が導通状態となり、画素電極106に第2の電圧117が供給され液晶画素105が白表示状態となる。 Similarly, if held data signal is at the L level, the transmission gate 104-2 connected to the second voltage signal line 119 is rendered conductive, the liquid crystal pixel second voltage 117 is supplied to the pixel electrode 106 105 is a white display state.

【0047】(本発明の液晶パネルの構造の説明)図1 [0047] (Description of structure of the liquid crystal panel of the present invention) FIG. 1
0は上記第1および第2の実施の形態を適用した液晶パネル用基板(反射電極側基板)1の全体の平面図を示す。 0 is a plan view of the whole of the first and the liquid crystal panel substrate according to the second embodiment (reflecting electrode side substrate) 1.

【0048】図10に示されているように、この実施の形態においては、基板の周縁部に設けられている周辺回路に光が入射するのを防止する遮光膜25が設けられている。 [0048] As shown in FIG. 10, in this embodiment, the light-shielding film 25 is provided to prevent the light incident on the peripheral circuits provided on the periphery of the substrate. 画素を駆動する回路は、上記画素電極がマトリックス状に配置された画素領域20の周辺および画素領域中に設けられ、上記列走査線8aに列走査信号を供給する列走査線駆動回路21や行走査線5に行走査信号を供給する行走査線駆動回路23、パッド領域26を介して外部から入力データを取り込む入力データ線22、これらの回路はスイッチング制御回路109およびスイッチング回路102のスイッチング素子とし、これにメモリ回路103と液晶画素ドライバ104を組み合わせることで構成される。 Driving a pixel circuit, the pixel electrode is provided in the peripheral and the pixel region of the pixel region 20 arranged in a matrix, the column scanning lines 8a column scanning line driving circuit 21 supplies a column scanning signals to or row supplying a row scanning signal to the scanning lines 5 row scanning line driving circuit 23, the input data line 22 to capture the input data from the outside through the pad region 26, these circuits as switching elements of the switching control circuit 109 and switching circuit 102 constructed by combining the memory circuit 103 and the liquid crystal pixel driver 104 thereto. なお、36は対向するガラス基板との接着固定を行うシール材の形成領域である。 Incidentally, 36 is a forming region of the sealing material to perform bonded to the glass substrate opposite.

【0049】この実施の形態においては、上記遮光膜2 [0049] In this embodiment, the light shielding film 2
5は、図1に示されている反射電極13同一工程で形成される第3の導電層で構成され、LC共通電極電位等の所定電位が印加されるように構成されている。 5 is composed of a third conductive layer formed by the reflective electrode 13 identical steps shown in FIG. 1, a predetermined potential such LC common electrode potential is configured to be applied. 26は電源電圧を供給するために使用されるパッドもしくは端子が形成されたパッド領域である。 26 is a pad region where the pad or terminal used is formed for supplying a power supply voltage.

【0050】図11は上記液晶パネル用基板1を適用した反射型液晶パネルの断面構成を示す。 [0050] Figure 11 shows a cross-sectional structure of a reflective liquid crystal panel to which the substrate 1 for the liquid crystal panel. 図10および1 10 and 1
1に示すように、上記液晶パネル基板31(1)は、その裏面にガラスもしくはセラミック等からなる基板32 As shown in 1, the liquid crystal panel substrate 31 (1), a substrate 32 made of glass or ceramics or the like on the back surface
が接着剤により接着されている。 There are bonded by an adhesive. これとともに、その表面側には、LC共通電極電位が印加される透明導電膜(ITO)からなる対向電極(共通電極ともいう)33 At the same time, and on the surface thereof side (also referred to as a common electrode) opposing electrode made of a transparent conductive film LC common electrode potential is applied (ITO) 33
を有する入射側のガラス基板35が適当な間隔をおいて配置され、周囲を図6のシール材形成領域36に形成したシール材36で接着された間隙内に周知のTN(Twis A glass substrate 35 on the incident side having are disposed at appropriate intervals, known TN (Twis the glued in the gap with a sealing material 36 formed around the sealant forming region 36 in FIG. 6
ted Nematic)型液晶または電圧無印加状態で液晶分子がほぼ垂直配向されたSH(Super Homeotropic)型液晶37などが充填されて液晶パネル30として構成されている。 ted Nematic) type liquid crystal or a voltage SH liquid crystal molecules are substantially vertically aligned in the absence of an applied (Super Homeotropic) type liquid crystal 37 is configured as a liquid crystal panel 30 is filled. なお、外部から信号を入力したり、パッド領域26は上記シール材36の外側に来るようにシール材を設ける位置が設定されている。 Incidentally, to input an external signal, the pad area 26 is located to provide a sealing member to come to the outside of the sealing material 36 is set.

【0051】周辺回路上の遮光膜25は、液晶37を介在して対向電極33と対向されるように構成されている。 The light shielding film 25 on the peripheral circuit is configured to be opposed to the counter electrode 33 by interposing the liquid crystal 37. そして、遮光膜25にLC共通電極電位を印加すれば、対向電極33にはLC共通電極電位が印加されるので、その間に介在する液晶には直流電圧が印加されなくなる。 Then, by applying a LC common electrode potential to the light-shielding film 25, since the LC common electrode potential is applied to the counter electrode 33, a DC voltage is not applied to the liquid crystal interposed therebetween. よってTN型液晶であれば常に液晶分子がほぼ9 Thus always the liquid crystal molecules are almost as long as a TN-type liquid crystal 9
0°ねじれたままとなり、SH型液晶であれば常に垂直配向された状態に液晶分子が保たれる。 And 0 remain twisted °, the liquid crystal molecules is kept in a state of always being vertically aligned if the SH type liquid crystal.

【0052】この実施の形態においては、半導体基板からなる上記液晶パネル基板31は、その裏面にガラスもしくはセラミック等からなる基板が接着剤により接合されているため、その強度が著しく高められる。 [0052] In this embodiment, the liquid crystal panel substrate 31 made of a semiconductor substrate, since the substrate made of glass or ceramics or the like on the back surface are joined by an adhesive, the strength is significantly enhanced. その結果、液晶パネル基板31に基板32を接合させてから対向基板との貼り合わせを行うようにすると、パネル全体にわたって液晶層のギャップが均一になるという利点がある。 As a result, when is bonded to the substrate 32 on the liquid crystal panel substrate 31 to perform the bonding of the opposite substrate from the advantage that the gap of the liquid crystal layer is uniform throughout the panel.

【0053】(本発明の液晶パネルを用いた電子機器の説明)次に、本発明の反射型液晶パネルを表示装置として用いた電子機器の例を説明する。 [0053] (Description of an electronic apparatus using a liquid crystal panel of the present invention) Next, an example of an electronic apparatus using the reflective liquid crystal panel of the present invention as a display device.

【0054】図12(A)は携帯電話を示す斜視図である。 [0054] Figure 12 (A) is a perspective view showing a cellular phone. 1000は携帯電話本体を示し、そのうちの100 1000 denotes a cellular phone body, 100 of them
1は本発明の反射型液晶パネルを用いた液晶表示部である。 1 is a liquid crystal display unit using the reflective liquid crystal panel of the present invention.

【0055】図12(B)は、腕時計型電子機器を示す図である。 [0055] FIG. 12 (B) is a diagram showing a wristwatch type electronic apparatus. 1100は時計本体を示す斜視図である。 1100 is a perspective view showing a watch body. 1
101は本発明の反射型液晶パネルを用いた液晶表示部である。 101 is a liquid crystal display unit using the reflective liquid crystal panel of the present invention. この液晶パネルは、従来の時計表示部に比べて高精細の画素を有するので、テレビ画像表示も可能とすることができ、腕時計型テレビを実現できる。 The liquid crystal panel because it has a pixel of the high resolution as compared with the conventional time display, it is possible to enable a television image display, it is possible to realize a watch television.

【0056】図12(C)は、ワープロ、パソコン等の携帯型情報処理装置を示す図である。 [0056] FIG. 12 (C) is a diagram showing a word processor, a portable information processing apparatus such as a personal computer. 1200は情報処理装置を示し、1202はキーボード等の入力部、12 1200 denotes an information processing apparatus, 1202 denotes an input unit such as a keyboard, 12
06は本発明の反射型液晶パネルを用いた表示部、12 06 display using a reflective liquid crystal panel of the present invention, 12
04は情報処理装置本体を示す。 04 shows an information processing apparatus main body. 各々の電子機器は電池により駆動される電子機器であるので、光源ランプを持たない反射型液晶パネルを使えば、電池寿命を延ばすことが出来る。 Since each of the electronic devices is an electron device driven by a battery, With reflective liquid crystal panel having no light source lamp can extend battery life. また、本発明のように、周辺回路をパネル基板に内蔵できるので、部品点数が大幅に減り、より軽量化・小型化できる。 Also, as in the present invention, since it incorporates a peripheral circuit to the panel substrate, the number of parts is greatly reduced, it can be more lightweight and smaller.

【0057】尚、上述の実施の形態では、液晶装置を例として説明したが、これにかぎられるものではなく、エレクトロルミネッセンス等の電気光学装置にも適用可能である。 [0057] Incidentally, in the above embodiment has been described a liquid crystal device as an example, but the present invention is limited to this but is also applicable to an electro-optical device such as an electroluminescence.

【0058】 [0058]

【発明の効果】このように本発明による電気光学装置用基板は、反射電極の下方には、一方の絶縁膜を介して遮光層が形成され、前記遮光層の下方には、他方の絶縁膜を介して導電層が形成され、前記導電層は、スイッチング制御回路および液晶画素駆動回路を構成する領域には、ソース・ドレイン電極等の配線として形成し、前記ソース・ドレイン電極等の配線以外の領域には、不規則に配置された凸部を形成するようにしたものである。 [Effect of the Invention The electro-optical device substrate according to the present invention as described above, below the reflective electrodes, the light shielding layer through one of the insulating film is formed, below the light-shielding layer, the other insulating film via the conductive layer is formed, the conductive layer in a region constituting the switching control circuit and a liquid crystal pixel driving circuit is formed as a wiring such as source and drain electrodes, other than the wiring, such as the source and drain electrodes the region, in which so as to form a convex portion that is irregularly arranged. このため、本発明の電気光学装置用基板を用いれば、最適な反射特性を有する反射電極を容易に、かつ再現性良く作成することができ、表示品位が向上する反射型電気光学装置を提供することができる。 Therefore, the use of the electro-optical device substrate according to the present invention, easily reflective electrode having an optimum reflective characteristic, and can be created with good reproducibility, to provide a reflective electro-optical device is improved display quality be able to.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明を適用した反射型液晶パネルの反射電極側基板の第1の実施の形態の断面図である。 1 is a cross-sectional view of a first embodiment of the reflecting electrode side substrate of the present invention has been applied reflective liquid crystal panel.

【図2】本発明を適用した反射型液晶パネルの反射電極側基板の第2の実施の形態の断面図である。 2 is a cross-sectional view of a second embodiment of the reflecting electrode side substrate of the present invention has been applied reflective liquid crystal panel.

【図3】本発明を適用した反射型液晶パネルの反射電極側基板の第3の実施の形態の断面図である。 3 is a cross-sectional view of a third embodiment of the reflecting electrode side substrate of the present invention has been applied reflective liquid crystal panel.

【図4】本発明を適用した反射型液晶パネルの反射電極側基板の第4の実施の形態の断面図である。 4 is a cross-sectional view of a fourth embodiment of the reflective electrode side substrate of the present invention has been applied reflective liquid crystal panel.

【図5】本発明を適用した反射型液晶パネルの反射電極側基板の第1,第2および第4の実施の形態を示す平面図である。 [5] The first reflective electrode side substrate of the present invention has been applied reflective liquid crystal panel is a plan view showing the second and fourth embodiments.

【図6】本発明を適用した反射型液晶パネルの反射電極側基板の第3の実施の形態を示す平面図である。 6 is a plan view showing a third embodiment of the reflecting electrode side substrate of the present invention has been applied reflective liquid crystal panel.

【図7】本発明を適用した反射型液晶パネルの反射電極側基板の第1の導電層の構成例を示す平面図である。 7 is a plan view showing a configuration example of the first conductive layer of the reflecting electrode side substrate of the present invention the applied reflective liquid crystal panel.

【図8】液晶パネルの画素及びその駆動回路などの一例を示すブロック図である。 8 is a block diagram showing an example of such a pixel and a driving circuit of a liquid crystal panel.

【図9】図8の詳細な回路図である。 Is a detailed circuit diagram of FIG. 9] FIG. 8.

【図10】実施の形態の反射型液晶パネルの反射電極基板のレイアウト構成例を示す平面図である。 10 is a plan view showing an example of the layout of a reflecting electrode substrate of a reflective liquid crystal panel embodiment.

【図11】実施の形態の液晶パネル用基板を適用した反射型液晶パネルの一例を示す断面図である。 11 is a sectional view showing an example of a reflective liquid crystal panel to which the liquid crystal panel substrate of the embodiment.

【図12】(A)実施の形態の反射型液晶パネルを用いた携帯電話、(B)腕時計型テレビ、(C)パーソナルコンピュータの外観図である。 [12] (A) a mobile phone using a reflective liquid crystal panels embodiment, (B) watch television, which is an external view of (C) a personal computer.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 基板 2 ウェル領域 3 フィールド酸化膜 5 ゲート電極 6a,6b ソース・ドレイン領域 7 第1層間絶縁膜 8a,8b 第1の導電層(ソース・ドレイン電極) 8c 第1の導電層(凸部) 9a,9b,9c 第2層間絶縁膜 9d コンタクトホール 10a,10b 第2の導電層 11 第3層間絶縁膜 12 接続プラグ 13 第3の導電層(反射電極) 20 画素領域 21 列走査線駆動回路 22 入力データ線 23 行走査線駆動回路 25 遮光膜(第3の導電層) 26 パッド領域 31 液晶パネル基板 32 基板 33 対向電極 35 入射側のガラス基板 36 シール材 37 液晶 101 液晶画素駆動回路 102 スイッチング回路 103 メモリ回路 104 液晶画素ドライバ 105 液晶画素 106 画素電極 107 液晶層 108 対向電 1 substrate 2 well regions 3 a field oxide film 5 the gate electrode 6a, 6b source and drain regions 7 first interlayer insulating film 8a, 8b first conductive layer (source-drain electrode) 8c first conductive layer (convex portion) 9a , 9b, 9c second interlayer insulating film 9d contact holes 10a, 10b the second conductive layer 11 third interlayer insulating film 12 connection plug 13 third conductive layer (reflecting electrode) 20 pixel region 21 column scanning line driving circuit 22 inputs data lines 23 row scanning line driving circuit 25 light shielding film (third conductive layer) 26 pad region 31 liquid crystal panel substrate 32 substrate 33 glass substrate 36 sealant 37 of the counter electrode 35 incident side liquid crystal 101 liquid crystal pixel driving circuit 102 switching circuit 103 memory circuit 104 liquid crystal pixel driver 105 liquid crystal pixel 106 pixel electrode 107 liquid crystal layer 108 opposite conductive 極 109 スイッチング制御回路 110 行走査線 111 行走査線駆動回路 112 列走査線 113 列走査線駆動回路 114 入力データ線 115 列データ線 116 第1の電圧 117 第2の電圧 118 第1の電圧信号線 119 第2の電圧信号線 120 行走査線駆動回路用制御信号 121 列走査線駆動回路用制御信号 122 基準電圧 1000 携帯電話 1001 本発明の反射型液晶パネルを用いた液晶表示部 1100 時計 1101 本発明の反射型液晶パネルを用いた液晶表示部 1200 情報処理装置 1202 キーボード等の入力部 1204 情報処理装置 1206 本発明の反射型液晶パネルを用いた表示部 Electrode 109 switching control circuit 110 row scan line 111, line scanning line driver circuit 112 row scan lines 113 column scanning line driving circuit 114 input data line 115-column data line 116 first voltage 117 the second voltage 118 first voltage signal line 119 second liquid crystal display unit 1100 1101 present timepiece invention using a reflective liquid crystal panels of the voltage signal line 120, line scanning line driving circuit control signal 121 column scanning line driving circuit control signal 122 reference voltage 1000 mobile phone 1001 invention reflective display using a reflective liquid crystal panel of the input section 1204 the information processing apparatus 1206 invention of 1202 keyboard such as a liquid crystal display unit 1200 the information processing apparatus using a liquid crystal panel

フロントページの続き Fターム(参考) 2H090 HA03 HA04 HA06 HB03X HC09 HC12 HD03 HD05 JB04 KA05 LA04 2H091 FA14Y FA34Z FB08 FC02 GA01 GA02 GA07 GA13 HA07 KA03 LA19 2H092 JA24 JA26 JA36 JB56 KA05 KA16 KA19 KB25 MA05 MA07 MA08 MA17 MA27 PA01 PA06 PA09 PA12 PA13 QA07 5C094 AA02 AA11 AA12 AA22 AA43 AA46 AA55 BA03 BA43 CA19 DA13 EA06 EA10 EB02 EB05 ED11 ED13 ED15 FA01 GB10 Front page of the continued F-term (reference) 2H090 HA03 HA04 HA06 HB03X HC09 HC12 HD03 HD05 JB04 KA05 LA04 2H091 FA14Y FA34Z FB08 FC02 GA01 GA02 GA07 GA13 HA07 KA03 LA19 2H092 JA24 JA26 JA36 JB56 KA05 KA16 KA19 KB25 MA05 MA07 MA08 MA17 MA27 PA01 PA06 PA09 PA12 PA13 QA07 5C094 AA02 AA11 AA12 AA22 AA43 AA46 AA55 BA03 BA43 CA19 DA13 EA06 EA10 EB02 EB05 ED11 ED13 ED15 FA01 GB10

Claims (10)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 基板上に複数の列走査線およびこの列走査線と交差する複数の行走査線が配置され、前記複数の列走査線と行走査線の交点毎に画素電極となる反射電極が配置され、各画素電極にはスイッチング制御回路および液晶画素駆動回路を具備した電気光学装置用基板において、 前記反射電極の下方には、一方の絶縁膜を介して遮光層が配置され、前記遮光層の下方には他方の絶縁膜を介して導電層が配置されてなり、前記導電層は、前記スイッチング制御回路および液晶画素駆動回路を構成する領域において、前記スイッチング制御回路及び液晶画素駆動回路に接続された配線を構成するとともに、前記配線以外の領域には不規則に配置された凸部を有することを特徴とする電気光学装置用基板。 1. A plurality of row scanning lines intersecting the plurality of row scanning lines and the column scanning lines on a substrate is disposed, the reflection electrode serving as a pixel electrode in each intersection of said plurality of column scanning lines and the row scanning line There is disposed, in the electro-optical device substrate provided with the switching control circuit and a liquid crystal pixel driving circuit to the pixel electrodes, below the reflective electrodes, it is arranged light-shielding layer through one of the insulating film, the light shielding below the layer will be electrically conductive layer is disposed over the other insulating film, the conductive layer, in the region constituting the switching control circuit and the liquid crystal pixel driving circuit, the switching control circuit and the liquid crystal pixel driving circuit with constituting a wiring connected to an electro-optical device substrate and having a convex portion that is irregularly arranged in the region other than the wiring.
  2. 【請求項2】 請求項1に記載の基板は半導体基板からなることを特徴とする電気光学装置用基板。 2. A substrate according to claim 1 is an electro-optical device substrate, characterized by comprising a semiconductor substrate.
  3. 【請求項3】 請求項2に記載の基板は単結晶シリコンで形成されていることを特徴とする電気光学装置用基板。 3. A substrate according to claim 2 the electro-optical device substrate, characterized by being formed of single crystal silicon.
  4. 【請求項4】 請求項1に記載の基板は透明基板からなることを特徴とする電気光学装置用基板。 4. A substrate according to claim 1 is an electro-optical device substrate, characterized by comprising a transparent substrate.
  5. 【請求項5】 請求項4に記載の基板はガラスで形成されていることを特徴とする電気光学装置用基板。 5. An electro-optical device substrate, wherein the substrate of claim 4 which is formed of glass.
  6. 【請求項6】 請求項1に記載の他方の絶縁膜にはSO 6. The other insulating film of claim 1 SO
    G膜が含まれていることを特徴とする電気光学装置用基板。 Electro-optical device substrate characterized in that it contains G film.
  7. 【請求項7】 請求項6に記載のSOG膜はエッチバックされることを特徴とする電気光学装置用基板。 7. The electro-optical device substrate, wherein the SOG film according to claim 6 is etched back.
  8. 【請求項8】 請求項1乃至7のいずれかに記載の電気光学装置用基板と、入射側の透明基板とが間隙を有して配置されるとともに、前記電気光学装置用基板と前記透明基板との間隙内に液晶が挟持されて構成されることを特徴とする電気光学装置。 An electro-optical device substrate according to any one of claims 8] claims 1 to 7, with the transparent substrate on the incident side are disposed with a gap, transparent the said electro-optical device substrate board electro-optical device, characterized in that the liquid crystal is constituted by being sandwiched in the gap between.
  9. 【請求項9】 請求項8に記載の電気光学装置を用いたことを特徴とする電子機器。 9. An electronic device characterized by using an electro-optical device according to claim 8.
  10. 【請求項10】 基板上に複数の列走査線およびこの列走査線と交差する複数の行走査線が配置され、前記複数の列走査線と行走査線の交点毎に画素電極となる反射電極が配置され、各画素電極にはスイッチング制御回路および液晶画素駆動回路を具備した電気光学装置の製造方法であって、 導電層により前記スイッチング制御回路及び液晶画素駆動回路に接続された配線と前記配線以外の領域に不規則に凸部とを同時に形成する工程と、 前記導電層上に他方の絶縁膜を介して遮光膜を形成する工程と、 前記遮光膜の上に一方の絶縁膜を介して前記反射電極を形成する工程とを有することを特徴とする電気光学装置の製造方法。 10. plurality of row scanning lines intersecting the plurality of row scanning lines and the column scanning lines on a substrate is disposed, the reflection electrode serving as a pixel electrode in each intersection of said plurality of column scanning lines and the row scanning line there are arranged, each pixel electrode a method of manufacturing an electro-optical device having a switching control circuit and a liquid crystal pixel driving circuit, the switching control circuit and the wiring and wiring connected to the liquid crystal pixel driving circuit by a conductive layer a step of simultaneously forming the irregularly convex portion in a region other than a step of forming a light shielding film on the conductive layer through the other insulating film, through one of the insulating film on the light shielding film method of manufacturing an electro-optical device characterized by a step of forming the reflective electrode.
JP28710298A 1998-10-08 1998-10-08 An electronic device using electro-optical device substrate, a method of manufacturing an electro-optical device and an electro-optical device, and an electro-optical device Active JP3775071B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28710298A JP3775071B2 (en) 1998-10-08 1998-10-08 An electronic device using electro-optical device substrate, a method of manufacturing an electro-optical device and an electro-optical device, and an electro-optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28710298A JP3775071B2 (en) 1998-10-08 1998-10-08 An electronic device using electro-optical device substrate, a method of manufacturing an electro-optical device and an electro-optical device, and an electro-optical device

Publications (2)

Publication Number Publication Date
JP2000111901A true true JP2000111901A (en) 2000-04-21
JP3775071B2 JP3775071B2 (en) 2006-05-17

Family

ID=17713093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28710298A Active JP3775071B2 (en) 1998-10-08 1998-10-08 An electronic device using electro-optical device substrate, a method of manufacturing an electro-optical device and an electro-optical device, and an electro-optical device

Country Status (1)

Country Link
JP (1) JP3775071B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318626A (en) * 2000-05-09 2001-11-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
JP2007232818A (en) * 2006-02-28 2007-09-13 Mitsubishi Electric Corp Image display device
US8198630B2 (en) 2000-03-08 2012-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8873011B2 (en) 2000-03-16 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
JP2014219688A (en) * 2003-08-08 2014-11-20 株式会社半導体エネルギー研究所 Display device
US9099355B2 (en) 2000-03-06 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099355B2 (en) 2000-03-06 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US9059045B2 (en) 2000-03-08 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9786687B2 (en) 2000-03-08 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8198630B2 (en) 2000-03-08 2012-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8586988B2 (en) 2000-03-08 2013-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9368514B2 (en) 2000-03-08 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8873011B2 (en) 2000-03-16 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
US9298056B2 (en) 2000-03-16 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
US9048146B2 (en) 2000-05-09 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7902550B2 (en) 2000-05-09 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9429807B2 (en) 2000-05-09 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001318626A (en) * 2000-05-09 2001-11-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
JP2014219688A (en) * 2003-08-08 2014-11-20 株式会社半導体エネルギー研究所 Display device
JP2007232818A (en) * 2006-02-28 2007-09-13 Mitsubishi Electric Corp Image display device

Also Published As

Publication number Publication date Type
JP3775071B2 (en) 2006-05-17 grant

Similar Documents

Publication Publication Date Title
US6633359B1 (en) Liquid crystal display having signal lines on substrate intermittently extending and its manufacture
US6100947A (en) Liquid crystal panel substrate, liquid crystal panel and electronic apparatus using the same
US6909419B2 (en) Portable microdisplay system
US20020044246A1 (en) In-plane switching mode liquid crystal display device
US20030122761A1 (en) Driving device of liquid crystal display device and driving method thereof
US6853371B2 (en) Display device
US7389476B2 (en) Display including a plurality of display panels
US20030117538A1 (en) Liquid crystal display device and driving method thereof
US6636286B1 (en) Transflective liquid crystal display device having reflective and transparent pixel electrodes
US20050253773A1 (en) Display
US20030142253A1 (en) Translucent reflection type electro-optic devices and methods for manufacturing the same
US20010043175A1 (en) Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
JPH08194205A (en) Active matrix type display device
US6750836B1 (en) Liquid crystal panel and manufacturing method for the same
US20070002251A1 (en) Thin film transistor array panel and method for manufacturing the same
JP2003149664A (en) Liquid crystal display device
JP2005018088A (en) Liquid crystal display device
US20020171086A1 (en) Active matrix display device with storage capacitor for each pixel
JPH08286170A (en) The liquid crystal display device
US20030214472A1 (en) Display circuit structure for liquid crystal display
JP2008052161A (en) Liquid crystal device and electronic apparatus
JPH10142577A (en) Liquid crystal display device and driving method therefor
US20030218594A1 (en) Electrooptic device, driver circuit for electrooptic device, and electronic equipment
JP2003177684A (en) Electro-optical panel, electro-optical device and electronic apparatus
US20070176875A1 (en) Image display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051206

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060213

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090303

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110303

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120303

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120303

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130303

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140303

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350