JP2000102266A - Bus electrode plate for inverter - Google Patents

Bus electrode plate for inverter

Info

Publication number
JP2000102266A
JP2000102266A JP11207052A JP20705299A JP2000102266A JP 2000102266 A JP2000102266 A JP 2000102266A JP 11207052 A JP11207052 A JP 11207052A JP 20705299 A JP20705299 A JP 20705299A JP 2000102266 A JP2000102266 A JP 2000102266A
Authority
JP
Japan
Prior art keywords
electrode plate
electrode
semiconductor module
plate
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11207052A
Other languages
Japanese (ja)
Other versions
JP3358594B2 (en
Inventor
Kenichi Sofue
健一 祖父江
Toshishige Fukatsu
利成 深津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyoda Automatic Loom Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Automatic Loom Works Ltd filed Critical Toyoda Automatic Loom Works Ltd
Priority to JP20705299A priority Critical patent/JP3358594B2/en
Publication of JP2000102266A publication Critical patent/JP2000102266A/en
Application granted granted Critical
Publication of JP3358594B2 publication Critical patent/JP3358594B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)
  • Rectifiers (AREA)
  • Control Of Ac Motors In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a bus electrode plate for inverters wherein current can be inputted in balance, wiring inductance is canceled out, and bracket fixing member are omitted. SOLUTION: A positive pole connecting section 32 is T-shaped, with its lower end connected with the fringe of a lower positive electrode plate 30, and both the left-and right-side ends 32L and 32R of the T are connected with two current input sections (electrode terminals 34 and 34') of a semiconductor module Q1, respectively. The fringe of the upper negative electrode plate 31 of a bus electrode plate 24 is provided with a negative pole connecting section 33 to be connected with a semiconductor module Q2, and the negative pole connecting section 33 and the positive pole connecting section 32 are placed away from each other with their parts close to and facing opposite to each other. The electrode terminals 34 and 34' are formed of a block body of conductive metal, and placed on the drain electrode 35 (base board) of the semiconductor module Q1 in upright position, to support the body of the bus electrode plate 24 from beneath and electrically connect the lower positive electrode plate 30 with the drain electrode 35 of the semiconductor module Q1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、産業車両等におけ
る電気モータを駆動するためのインバータ回路に使用さ
れる母線電極板に関する。
The present invention relates to a bus electrode plate used in an inverter circuit for driving an electric motor in an industrial vehicle or the like.

【0002】[0002]

【従来の技術】従来より、バッテリー・フォークリフト
等の電気モータ駆動車両には、半導体モジュールを組み
込んだインバータ回路がモータ駆動用として使用されて
いる。
2. Description of the Related Art Conventionally, an inverter circuit incorporating a semiconductor module has been used for driving a motor in a vehicle driven by an electric motor such as a battery or a forklift.

【0003】図4は上述の半導体モジュールを使用した
インバータ回路の一例を示す回路図であり、図中のスイ
ッチング素子Q1〜Q6がそれぞれ半導体モジュール1
つに相当する。
FIG. 4 is a circuit diagram showing an example of an inverter circuit using the above-described semiconductor module. In FIG.
Equivalent to one.

【0004】このインバータ回路は、3相モータMに対
して上アーム群(Q1、Q3、Q5)と下アーム群(Q
2、Q4、Q6)とで構成されたブリッジ回路を有し、
不図示のドライブ回路からの制御信号を各スイッチング
素子(半導体モジュール)のゲート電極に所定のタイミ
ングで入力し、ターンオンとターンオフのスイッチング
制御を行うことで、電源Eから電源コンデンサCに蓄え
られた直流電力を3相モータMの回転を制御する交流電
力に変換する回路である。このような構成のインバータ
回路を例えば上述したバッテリー・フォークリフト等の
電気モータ駆動車両に使用する場合、スイッチング周波
数は一般に約数十kHz程度となる。
This inverter circuit includes an upper arm group (Q1, Q3, Q5) and a lower arm group (Q
2, Q4, Q6).
A control signal from a drive circuit (not shown) is input to the gate electrode of each switching element (semiconductor module) at a predetermined timing, and the switching control of turn-on and turn-off is performed. This is a circuit for converting power into AC power for controlling the rotation of the three-phase motor M. When the inverter circuit having such a configuration is used in an electric motor driven vehicle such as the above-described battery forklift, the switching frequency is generally about several tens kHz.

【0005】以上説明したようなインバータ回路中の半
導体モジュールを上記スイッチング周波数で実際に作動
させた場合、半導体モジュール内部の回路配線中または
外部との接続配線中において大きなインダクタンスの発
生が不可避なものとなり、その影響によってスイッチン
グ素子のターンオフ時にはかなり大きなスイッチング電
力のロス(以下、スイッチングロスという)が発生し、
また一方、スイッチング素子のターンオフ時にはかなり
高いサージ電圧が発生し、内部回路を電気的に損傷させ
る要因となっている。
When the semiconductor module in the inverter circuit described above is actually operated at the above switching frequency, it is unavoidable that a large inductance is generated in the circuit wiring inside the semiconductor module or in the connection wiring to the outside. Due to the influence, when the switching element is turned off, a considerable loss of switching power (hereinafter referred to as switching loss) occurs,
On the other hand, when the switching element is turned off, a considerably high surge voltage is generated, which causes electrical damage to the internal circuit.

【0006】ここで、スイッチングロスとは、上記半導
体モジュールのように制御電極を持つデバイスがスイッ
チングを行うときに内部で発生する電力損失のことであ
り、インバータ回路中には通常多数(4〜6個程度)の
半導体モジュールが使用されるため、これらに発生する
スイッチングロスを累計すると多大なものとなってい
た。そして、この大きな損失分は、電気自動車等の駆動
・操作に大きな影響を与えると共に、損失分の電力が発
熱に変わり半導体モジュールの熱損傷の原因となってい
た。
Here, the switching loss is a power loss that occurs internally when a device having a control electrode, such as the above-mentioned semiconductor module, performs switching, and usually includes a large number (4 to 6) in an inverter circuit. (Approximately one) semiconductor module is used, so that the switching losses generated in these modules are enormous. This large loss has a great effect on driving and operation of an electric vehicle and the like, and the power of the loss is changed to heat generation, which causes heat damage to the semiconductor module.

【0007】そして、従来よりこのスイッチングロスと
サージ電圧の低減を図ることを目的として、半導体モジ
ュールへの主電流の入出力を行う2つの主電流用電極配
線(例えばMOSFETの場合におけるソース電極配線
とドレイン電極配線)を平板状に構成し、これらを互い
に平行に近接させて対向配置すると共に、この対向配置
部位に上記主電流が互いに逆向きに流れるようにした構
成を採用しているものがあり、このような構成からなる
主電流用電極配線を母線電極板と言うことにする。この
ような母線電極板を採用することにより、上記対向配置
部位には相互誘導作用により配線インダクタンスを相殺
する(打ち消し合う)といった電磁気的効果が生じ、こ
れを利用することで配線インダクタンスの低減、ひいて
はスイッチングロスおよびサージ電圧の低減を図ってい
た。
Conventionally, for the purpose of reducing the switching loss and the surge voltage, two main current electrode wirings (for example, a source electrode wiring and a source electrode wiring in the case of a MOSFET) for inputting / outputting a main current to / from a semiconductor module. Drain electrode wiring) is formed in a flat plate shape, and these are arranged in parallel and close to each other and opposed to each other, and a configuration is adopted in which the main currents flow in opposite directions in the opposed arrangement portion. The main current electrode wiring having such a configuration will be referred to as a bus electrode plate. By adopting such a bus electrode plate, an electromagnetic effect of canceling out (cancelling) the wiring inductance is generated in the opposed arrangement portion by a mutual induction action, and by utilizing this, the wiring inductance is reduced, and furthermore, the wiring effect is reduced. Switching loss and surge voltage were reduced.

【0008】また、バッテリー・フォークリフト等の産
業車両においては走行用と荷役用の2つのインバータが
必要であるため、近年においては、例えば図5(同図
(a)は平面図、同図(b)は側面図)に示すようにイ
ンバータ回路を2つ並置した構成からなるデュアルイン
バータ回路1が提案されている。このデュアルインバー
タ回路1は、半導体モジュールQ1〜Q6を有する走行
用インバータ回路2と、半導体モジュールQ1’〜Q
6’を有する荷役用インバータ回路3とを備えると共
に、母線電極板4や電源コンデンサC(図5では、電解
コンデンサ8を複数個並列接続した構成が電源コンデン
サCに相当する)を2つのインバータ回路2、3で共用
化して単モジュールとすることで、少容積化、軽量化、
少コスト化が図られている。
In addition, industrial vehicles such as battery and forklift trucks require two inverters for traveling and cargo handling. In recent years, for example, FIG. 5 (FIG. 5 (a) is a plan view, FIG. 2) has proposed a dual inverter circuit 1 having a configuration in which two inverter circuits are juxtaposed as shown in FIG. The dual inverter circuit 1 includes a traveling inverter circuit 2 having semiconductor modules Q1 to Q6, and a semiconductor module Q1 'to Q1.
6 ′, and a bus electrode plate 4 and a power supply capacitor C (in FIG. 5, a configuration in which a plurality of electrolytic capacitors 8 are connected in parallel corresponds to the power supply capacitor C). By sharing a few modules with a single module, it is possible to reduce the volume and weight,
Cost reduction has been achieved.

【0009】そして、同図において、母線電極板4は1
枚の薄い絶縁シート5を2枚の電極板10、11で上下
両面から挟着したサンドイッチ構造のものであり、上記
絶縁シート5は両電極板10、11間の電気的な絶縁を
行う一方、磁力線を容易に透過する材質のものが使用さ
れている。そして、各電極板10、11の外縁からの延
設部分が各インバータ回路2、3の各アーム対(図4に
おけるQ1とQ2、Q3とQ4、Q5とQ6の組み合わ
せのモジュール対)における主電流用電極に接続され、
また、複数の電解コンデンサ8(図4中の電源コンデン
サCに相当)が母線電極板4を下方から支持固定するブ
ラケット固定部材9に縦列配置されている。さらに、下
側の電極板10が電解コンデンサ8の正極側端子に接続
され、上側の電極板11が電解コンデンサ8の負極側端
子に接続されている。
In FIG. 1, the bus electrode plate 4 is
It has a sandwich structure in which two thin insulating sheets 5 are sandwiched between upper and lower surfaces of two electrode plates 10 and 11. The insulating sheet 5 electrically insulates the two electrode plates 10 and 11, A material that easily transmits the lines of magnetic force is used. A portion extending from the outer edge of each of the electrode plates 10 and 11 corresponds to the main current in each arm pair of the inverter circuits 2 and 3 (module pair of the combination of Q1 and Q2, Q3 and Q4, and Q5 and Q6 in FIG. 4). Connected to the electrode for
A plurality of electrolytic capacitors 8 (corresponding to the power supply capacitors C in FIG. 4) are arranged in tandem on a bracket fixing member 9 for supporting and fixing the bus bar electrode plate 4 from below. Further, the lower electrode plate 10 is connected to a positive terminal of the electrolytic capacitor 8, and the upper electrode plate 11 is connected to a negative terminal of the electrolytic capacitor 8.

【0010】なお、図4に示された電源Eは、その正極
側が下側電極板10の接続端子10aに接続され、負極
側が上側電極板11の接続端子11aに接続される。ま
た、図5中には示されていないが、各アーム対はその一
方のドレイン電極と他方のソース電極とが互いに接続さ
れ、その接続点が図4に示したようにモータMに接続さ
れる。
The power supply E shown in FIG. 4 has a positive electrode connected to the connection terminal 10a of the lower electrode plate 10, and a negative electrode connected to the connection terminal 11a of the upper electrode plate 11. Although not shown in FIG. 5, each arm pair has one drain electrode and the other source electrode connected to each other, and the connection point is connected to the motor M as shown in FIG. .

【0011】このように構成された母線電極板4は、両
電極板10、11が相互に平行近接して配置され、ま
た、これらに流れる電流が互いに入力と出力の方向関係
にあることから、母線電極板4全体にわたって前述の相
互誘導作用による配線インダクタンスの相殺低減が期待
できる。
In the bus bar electrode plate 4 configured as described above, the two electrode plates 10 and 11 are arranged in parallel and close proximity to each other, and the currents flowing therethrough have a directional relationship between input and output. A reduction in wiring inductance can be expected over the entire bus electrode plate 4 due to the above-described mutual induction action.

【0012】[0012]

【発明が解決しようとする課題】図6は、図5に示した
デュアルインバータ回路中の従来の母線電極板4におけ
る、任意の1つのアーム対(例として、半導体モジュー
ル対Q1、Q2からなるアーム対)との接続部分を拡大
して示す図であり、同図(a)は平面図、同図(b)は
側面図である。なお、簡略化のため、半導体モジュール
Q1、Q2間の配線は図示省略してある。
FIG. 6 shows an arbitrary arm pair (for example, an arm comprising a pair of semiconductor modules Q1 and Q2) in the conventional bus electrode plate 4 in the dual inverter circuit shown in FIG. It is a figure which expands and shows the connection part with (pair), FIG. (A) is a top view, FIG. (B) is a side view. For simplicity, the wiring between the semiconductor modules Q1 and Q2 is not shown.

【0013】図6(a)に示すように、母線電極板4の
下側正電極板10の外縁は、図の縦方向に真っ直ぐ伸び
た形状(全体の形状は略長方形)であって、そこに流れ
る電流Iiのほとんどは、表皮効果により電極板10の
外縁に沿って真っ直ぐに流れる。
As shown in FIG. 6A, the outer edge of the lower positive electrode plate 10 of the bus electrode plate 4 has a shape extending straight in the vertical direction in the drawing (the overall shape is substantially rectangular). Most of the current Ii flowing through the electrode plate 10 flows straight along the outer edge of the electrode plate 10 due to the skin effect.

【0014】ここで、半導体モジュールQ1の内部には
複数の半導体チップ(不図示)が図の縦方向に並置され
ており、これら複数の半導体チップに均等に電流を入力
するために、下側電極板10の外縁の2箇所に電流入力
部12、12’(半導体モジュールQ1との接続部)が
設けられている。すなわち、この複数の電流入力部1
2、12’と上記半導体チップ並置列とは、いずれも下
側正電極板10の外縁と平行に設置されている。このよ
うな構成となっていることにより、必然的に電流入力方
向(図中下から上方向)の上手に位置する電流入力部1
2’に電流の入力が集中する傾向にあり、この偏りによ
って、半導体チップ間における電流バランスの悪化を招
き、電気的な損傷につながるといった問題があった。
Here, inside the semiconductor module Q1, a plurality of semiconductor chips (not shown) are juxtaposed in the vertical direction in the figure, and a lower electrode is provided in order to uniformly input a current to the plurality of semiconductor chips. Current input portions 12, 12 '(connection portions to the semiconductor module Q1) are provided at two locations on the outer edge of the plate 10. That is, the plurality of current input units 1
Both 2 and 12 ′ and the row of juxtaposed semiconductor chips are installed in parallel with the outer edge of the lower positive electrode plate 10. With such a configuration, the current input unit 1 that is inevitably positioned well in the current input direction (from the bottom to the top in the drawing)
There is a tendency that current input tends to concentrate on 2 ′, and this bias leads to deterioration of current balance between semiconductor chips, leading to electrical damage.

【0015】また、母線電極板4の上側負電極板11の
外縁には、下側正電極板10の外縁と直交する方向に延
設された電流出力部13(半導体モジュールQ2との接
続部)が設けられているが、この電流出力部13には図
の横方向に電流Ioが流れる。すなわち、母線電極板4
における半導体モジュールQ1、Q2との接続部分で
は、下側正電極板10に流れる電流Iiと上側負電極板
11に流れる電流Ioの各通電方向が互いに直交するこ
とになるため、上述の相互誘導作用による配線インダク
タンス相殺効果が見込めず、その分だけサージ電圧やス
イッチングロスを誘発する要因を備えているという問題
があった。
On the outer edge of the upper negative electrode plate 11 of the bus electrode plate 4, a current output portion 13 (connecting portion to the semiconductor module Q2) extending in a direction orthogonal to the outer edge of the lower positive electrode plate 10 is provided. The current Io flows through the current output unit 13 in the horizontal direction in FIG. That is, the bus bar electrode plate 4
In the connection portion between the semiconductor module Q1 and the semiconductor module Q2, the current Ii flowing through the lower positive electrode plate 10 and the current Io flowing through the upper negative electrode plate 11 are orthogonal to each other. However, there is a problem that a factor that induces a surge voltage or switching loss is provided correspondingly.

【0016】更に、図5(b)に示したブラケット固定
部材9は、母線電極板4を下方から支持すると共に、上
記複数の電解コンデンサ8(電源コンデンサC)を母線
電極板4下に縦列固定し、それらを電気的に接続するも
のであるが、このブラケット固定部材9は、従来よりデ
ュアルインバータ回路1全体の大重量、大容積、高コス
トの原因となっていたため、その削除・省略化が望まれ
ていた。
Further, the bracket fixing member 9 shown in FIG. 5B supports the bus electrode plate 4 from below, and fixes the plurality of electrolytic capacitors 8 (power supply capacitors C) in tandem below the bus electrode plate 4. However, since the bracket fixing member 9 has conventionally caused a large weight, a large volume, and a high cost of the entire dual inverter circuit 1, the bracket fixing member 9 has to be deleted or omitted. Was desired.

【0017】よって、本発明の課題は、母線電極板を構
成する一方の電極板から各半導体モジュールの2箇所の
電流入力部に対してバランスのよい電流の入力を可能に
することにある。
Accordingly, an object of the present invention is to enable a well-balanced input of current to two current input portions of each semiconductor module from one electrode plate constituting a bus electrode plate.

【0018】本発明の他の課題は、母線電極板と半導体
モジュール対との接続部分においても相互誘導作用によ
る配線インダクタンス相殺効果を発揮できるようにする
ことにある。
Another object of the present invention is to provide a wiring inductance canceling effect by a mutual induction action even at a connection portion between a bus electrode plate and a semiconductor module pair.

【0019】本発明の更に他の課題は、従来のブラケッ
ト固定部材を省略して電解コンデンサの安定した接続固
定を可能にすることにある。
Still another object of the present invention is to omit a conventional bracket fixing member to enable stable connection and fixing of an electrolytic capacitor.

【0020】[0020]

【課題を解決するための手段】本発明は、主にMOSF
ETからなる半導体モジュールを使用したインバータ回
路についての課題を解決するものであるが、これに限ら
ず、これと同様な課題を有するバイポーラトランジスタ
等その他の半導体モジュールを使用したインバータ回路
にも適用可能である。なお、半導体モジュールの種類で
各電極の呼称が異なるため、便宜上、各電極の機能を考
慮して“主電流入力用電極”、“主電流出力用電極”、
“制御電極”という呼称を使用する。例えばMOSFE
Tの場合は、ドレイン電極が主電流入力用電極に、ソー
ス電極が主電流出力用電極に、ゲート電極が制御電極
に、それぞれ相当する。
The present invention mainly relates to a MOSF.
The present invention solves the problem of an inverter circuit using a semiconductor module made of ET, but is not limited to this, and can be applied to an inverter circuit using another semiconductor module such as a bipolar transistor having a similar problem. is there. Since the names of the electrodes are different depending on the type of the semiconductor module, the “main current input electrode”, “main current output electrode”,
The term "control electrode" is used. For example, MOSFE
In the case of T, the drain electrode corresponds to the main current input electrode, the source electrode corresponds to the main current output electrode, and the gate electrode corresponds to the control electrode.

【0021】まず、第1の発明は、インバータ回路中の
半導体モジュールに電流の入出力を行うインバータ用母
線電極板において、それぞれ正極と負極の機能を果たす
2枚の電極板を互いに上下に対向させて離間配置してな
る母線電極板本体と、該2枚の電極板の一方の外縁に設
けられ、その中央位置から前記半導体モジュールの2箇
所の主電流入力部までそれぞれ同じ長さとなるよう形成
された接続部と、を備えたことを特徴とするものであ
る。
First, in the first invention, in an inverter bus electrode plate for inputting / outputting a current to / from a semiconductor module in an inverter circuit, two electrode plates respectively functioning as a positive electrode and a negative electrode are vertically opposed to each other. And a bus bar electrode plate main body which is disposed at a distance from one another, and is provided on one outer edge of the two electrode plates, and is formed to have the same length from the center position to two main current input portions of the semiconductor module. And a connecting portion.

【0022】このように構成することにより、母線電極
板本体の外縁から半導体モジュールの2箇所の主電流入
力部への均等な電流の入力が可能となり、半導体チップ
の電気的損傷を防止できる。
With this configuration, it is possible to input a uniform current from the outer edge of the bus electrode body to two main current input portions of the semiconductor module, thereby preventing electrical damage to the semiconductor chip.

【0023】前記接続部は、前記半導体モジュールの2
箇所の主電流入力部を最短に直結する直結板と、該直結
板の中央位置から前記一方の電極板の外縁まで接続され
た接続板とで、T字型に形成可能である。このような形
状とすることで、半導体モジュールの2箇所の主電流入
力部への均等な電流の入力がより確実となる。
[0023] The connection part is provided in the semiconductor module.
A direct connection plate for directly connecting the main current input portions at the shortest position and a connection plate connected from the center position of the direct connection plate to the outer edge of the one electrode plate can be formed in a T-shape. With such a shape, it is possible to more reliably input a uniform current to the two main current input portions of the semiconductor module.

【0024】前記T字型形状の接続部における前記直結
板は、前記2箇所の主電流入力部との接触面を前記接続
板と平行に離間した形状とすることが可能である。この
ような形状とすることで、直結板と母線電極板本体外縁
との平行分離を確保しつつ、より接続板を短く形成で
き、その分だけ直結板の幅を広く形成できることで、大
電流の入力においても接続部の発熱を低減できる。
The direct connection plate in the T-shaped connection portion may have a shape in which contact surfaces with the two main current input portions are separated in parallel with the connection plate. By adopting such a shape, the connection plate can be formed shorter while securing the parallel separation between the direct connection plate and the outer edge of the bus bar electrode plate main body, and the width of the direct connection plate can be increased by that much, so that a large current can be obtained. Also at the input, the heat generation of the connection part can be reduced.

【0025】第2の発明は、インバータ回路中の半導体
モジュールに電流の入出力を行うインバータ用母線電極
板において、それぞれ正極と負極の機能を果たす2枚の
電極板を互いに上下に対向させて離間配置してなる電極
板本体と、該正極と負極の電極板の外縁のそれぞれ同じ
位置に互いに対向して離間配置された部分を有し、その
それぞれが前記半導体モジュールに接続される正極接続
部及び負極接続部と、を備えたことを特徴とするもので
ある。
According to a second aspect of the present invention, in an inverter bus electrode plate for inputting / outputting a current to / from a semiconductor module in an inverter circuit, two electrode plates which respectively function as a positive electrode and a negative electrode are vertically opposed to and separated from each other. The electrode plate main body arranged, the positive and negative electrode plates have portions that are spaced apart from each other at the same position on the outer edge of the electrode plate, and each of the positive electrode connecting portions is connected to the semiconductor module; And a negative electrode connecting portion.

【0026】このように構成することにより、各半導体
モジュール対に接続される正極接続部と負極接続部との
間においても、相互誘導作用による配線インダクタンス
の相殺効果を発揮することができ、その結果、サージ電
圧及びスイッチングロスが低減される。
With such a configuration, the effect of canceling the wiring inductance due to the mutual induction can be exerted even between the positive terminal and the negative terminal connected to each semiconductor module pair. , Surge voltage and switching loss are reduced.

【0027】第3の発明は、並置された2つのインバー
タ回路中の半導体モジュールに電流の入出力を行うイン
バータ用母線電極板において、それぞれ正極と負極の機
能を果たす2枚の電極板を互いに上下に対向させて離間
配置し、その上側の電極板上に電源コンデンサを固定接
続可能な電極板本体と、導電性金属のブロック体で構成
され、該電極板本体を下方から支持すると共に前記半導
体モジュールの主電流用電極との電気的接続を行う電極
端子と、を備えたことを特徴とするものである。
According to a third aspect of the present invention, in an inverter bus electrode plate for inputting / outputting a current to / from a semiconductor module in two juxtaposed inverter circuits, two electrode plates which respectively function as a positive electrode and a negative electrode are vertically connected to each other. An electrode plate main body that can be fixedly connected to a power supply capacitor on an upper electrode plate thereof, and a conductive metal block body, which supports the electrode plate main body from below and the semiconductor module. And an electrode terminal for making an electrical connection with the main current electrode.

【0028】このように構成することにより、従来のデ
ュアルインバータ回路において必要とされていた電極板
本体の下方支持及び電源コンデンサの固定接続を行うた
めのブラケットが不要となり、その結果、デュアルイン
バータ回路全体の簡略化、軽量化を実現できる。
With this configuration, a bracket for supporting the lower part of the electrode plate body and fixing the power supply capacitor, which is required in the conventional dual inverter circuit, becomes unnecessary. As a result, the entire dual inverter circuit becomes unnecessary. Simplification and weight reduction can be realized.

【0029】第4の発明は、電気モータ駆動用のインバ
ータ回路における第1及び第2のアームをそれぞれ構成
する各半導体モジュールと電源コンデンサとを電気的に
接続するために使用され、前記電源コンデンサの一方の
端子と前記第1アーム用の半導体モジュールとを接続す
るための第1の電極板が上側に、前記電源コンデンサの
他方の端子と前記第2アーム用の半導体モジュールとを
接続するための第2の電極板が下側になるよう、該第1
及び第2の電極板を互いに上下に対向させて離間配置し
た構成を有するインバータ用母線電極板において、前記
第1の電極板における前記第1アーム用半導体モジュー
ルとの接続部位である第1の接続部と、前記第2の電極
板における前記第2アーム用半導体モジュールとの接続
部位である第2の接続部とが、部分的に互いに対向する
よう近接して配置され、前記第1及び第2の接続部の少
なくとも一方は、その対向箇所を通ってそれぞれ流れる
電流の向きが互いに逆方向となるよう電流経路を規制す
る形状を有する、ことを特徴とするものである。
A fourth aspect of the present invention is used to electrically connect each semiconductor module constituting each of the first and second arms in the inverter circuit for driving the electric motor to a power supply capacitor, A first electrode plate for connecting one terminal and the semiconductor module for the first arm is on an upper side, and a first electrode plate for connecting the other terminal of the power supply capacitor and the semiconductor module for the second arm is on the upper side. So that the first electrode plate is on the lower side.
And an inverter bus electrode plate having a configuration in which a second electrode plate and a second electrode plate are vertically opposed to each other and spaced apart from each other, wherein a first connection, which is a connection portion of the first electrode plate with the first arm semiconductor module, is provided. And a second connection part, which is a connection part of the second electrode plate with the second arm semiconductor module, is disposed close to each other so as to partially oppose each other, and the first and second parts are connected to each other. At least one of the connection portions has a shape that regulates a current path so that the directions of currents flowing through the opposed portions are opposite to each other.

【0030】このような構成とすることにより、各電極
板における半導体モジュールとの接続部においても、相
互誘導作用による配線インダクタンスの相殺効果を発揮
することができ、その結果、サージ電圧及びスイッチン
グロスが低減される。なお、上記のように電流経路を規
制する形状は、上記第1及び第2の接続部のどちらが備
えていてもよく、或いはその両方が備えていてもよい。
With this configuration, the wiring inductance can be offset by the mutual induction even at the connection portion between each electrode plate and the semiconductor module. As a result, surge voltage and switching loss are reduced. Reduced. The shape for regulating the current path as described above may be provided in either of the first and second connection portions, or may be provided in both.

【0031】[0031]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図を参照して説明する。なお、以下では半導体モジ
ュールとしてMOSFETを用いたインバータ回路を例
に説明するが、これに限らず、同様な課題を有するバイ
ポーラトランジスタやサイリスタ等その他のスイッチン
グ素子を半導体モジュールとして用いたものにも適用可
能であることは、前述した通りである。
Embodiments of the present invention will be described below with reference to the drawings. In the following, an inverter circuit using a MOSFET as a semiconductor module will be described as an example. However, the present invention is not limited to this, and the present invention can be applied to a semiconductor module using another switching element such as a bipolar transistor or a thyristor having a similar problem. Is as described above.

【0032】図1は、本発明の第1の実施形態に係るデ
ュアルインバータ用母線電極板24における、任意の1
つのアーム対(例として、半導体モジュールQ1、Q2
からなるアーム対)との接続部分を拡大して示す図であ
り、同図(a)は平面図、同図(b)は側面図である。
この図1は従来の構成を示した図6に対応しているが、
この部分を除くデュアルインバータ回路全体の基本構成
は図5に示したものと同じであるものとする。なお、図
6と同様、簡略化のため、半導体モジュールQ1、Q2
間の配線は図示省略してある。
FIG. 1 shows an arbitrary one of the bus electrodes 24 for a dual inverter according to the first embodiment of the present invention.
Arm pairs (for example, semiconductor modules Q1, Q2
(A) is a plan view, and (b) is a side view.
FIG. 1 corresponds to FIG. 6 showing a conventional configuration,
It is assumed that the basic configuration of the entire dual inverter circuit except this part is the same as that shown in FIG. As in FIG. 6, for simplicity, the semiconductor modules Q1, Q2
The wiring between them is not shown.

【0033】上記図1において、母線電極板24本体
は、1枚の薄い絶縁シート25を下側の正電極板30と
上側の負電極板31の2枚の電極板で挟着したサンドイ
ッチ構造のものであり、2つのインバータ回路における
共通の電源コンデンサ(図5に示した複数の電解コンデ
ンサ8)と各半導体モジュールとを電気的に接続すべく
水平に配置されている。各電極板30、31の外縁から
延設した部分が、正極接続部32、負極接続部33とし
て、各アーム対(図1には、一例として半導体モジュー
ルQ1、Q2からなるアーム対のみを示す)における主
電流用電極(ドレイン電極、ソース電極)に接続されて
いる。また、複数の電解コンデンサ8は上側負電極板3
1上に設置され、各電解コンデンサ8の正極側端子が下
側正電極板30に接続され、負極側端子が上側負電極板
31に接続されている。なお、各電解コンデンサ8本体
と上側負電極板31との間は電気的に絶縁されている必
要があるが、そのための手段としては、例えばそれらの
間に絶縁シートを介在させるようにしてもよい。
In FIG. 1, the main body of the bus electrode plate 24 has a sandwich structure in which one thin insulating sheet 25 is sandwiched between two electrode plates, a lower positive electrode plate 30 and an upper negative electrode plate 31. The common power supply capacitors (the plurality of electrolytic capacitors 8 shown in FIG. 5) of the two inverter circuits and the respective semiconductor modules are horizontally arranged so as to be electrically connected. A portion extending from an outer edge of each of the electrode plates 30 and 31 serves as a positive electrode connection portion 32 and a negative electrode connection portion 33, and each arm pair (FIG. 1 shows only an arm pair including semiconductor modules Q1 and Q2 as an example). Are connected to the main current electrodes (drain electrode, source electrode). The plurality of electrolytic capacitors 8 are connected to the upper negative electrode plate 3.
1, the positive terminal of each electrolytic capacitor 8 is connected to the lower positive electrode plate 30, and the negative terminal is connected to the upper negative electrode plate 31. It is necessary that the electrolytic capacitor 8 body and the upper negative electrode plate 31 be electrically insulated from each other. As a means for this, for example, an insulating sheet may be interposed between them. .

【0034】ここで、下側正電極板30における正極接
続部32の形状は、図1(a)に示すように、母線電極
板24の外縁に下端を接続して伸びるT字型となってお
り、このT字の側方左右両端部32L、32Rが、それ
ぞれ半導体モジュールQ1の2箇所の電流入力部である
電極端子34、34’に接続されている。この電極端子
34、34’は導電性金属のブロック体で構成され、半
導体モジュールQ1のドレイン電極(導電性ベース基
板)35上に立設されている。そして、電極端子34、
34’は、母線電極板24本体を下方から支持すると共
に、下側正電極板30とドレイン電極35とを電気的に
接続している。ここで、上記のブロック体とは、望まし
くは高さ、幅、奥行きがそれぞれ十分にある略直方体、
又はそれら略直方体を組み合わせた構造等を有するもの
であって、母線電極板24本体及びその上の複数の電解
コンデンサ8を支持可能なだけの充分な強度を有するも
のを意味する。
Here, the shape of the positive electrode connecting portion 32 of the lower positive electrode plate 30 is a T-shape extending by connecting the lower end to the outer edge of the bus electrode plate 24 as shown in FIG. The T-shaped lateral left and right ends 32L and 32R are connected to the two electrode terminals 34 and 34 ', respectively, of the semiconductor module Q1. The electrode terminals 34 and 34 ′ are formed of a conductive metal block, and are provided upright on a drain electrode (conductive base substrate) 35 of the semiconductor module Q 1. Then, the electrode terminals 34,
Reference numeral 34 'supports the main body of the bus electrode plate 24 from below, and electrically connects the lower positive electrode plate 30 and the drain electrode 35. Here, the above-mentioned block body is desirably a substantially rectangular parallelepiped having a sufficient height, width, and depth, respectively.
Alternatively, it means a structure having a structure obtained by combining these substantially rectangular parallelepipeds, and has a strength sufficient to support the bus bar electrode plate 24 main body and a plurality of electrolytic capacitors 8 thereon.

【0035】なお、本実施形態で使用されている半導体
モジュールは一般に非絶縁型と言われるものであり、す
なわち、各半導体チップや各電極等の搭載された導電性
のベース基板を有し、このベース基板が半導体チップの
ドレイン領域に接続されることによりドレイン電極35
として機能するものである。よって、上記電極端子3
4、34’は、構造的に堅固な土台であるドレイン電極
(ベース基板)35上に立設されている。
The semiconductor module used in the present embodiment is generally called a non-insulated type, that is, it has a conductive base substrate on which each semiconductor chip, each electrode and the like are mounted. When the base substrate is connected to the drain region of the semiconductor chip, a drain electrode 35 is formed.
It functions as. Therefore, the electrode terminal 3
4, 34 'are erected on a drain electrode (base substrate) 35 which is a structurally solid base.

【0036】そして、もう一方の上側負電極板31に設
けられる負極接続部33は、その形状が従来と同じであ
り、上記正極接続部32と一致する位置でほぼ同じ幅に
設置されている。
The shape of the negative electrode connecting portion 33 provided on the other upper negative electrode plate 31 is the same as that of the conventional negative electrode connecting portion, and the negative electrode connecting portion 33 is provided at substantially the same width as the position corresponding to the positive electrode connecting portion 32.

【0037】なお、各接続部32、33および電極端子
34、34’と半導体モジュールの主電流用電極(ドレ
イン電極35、ソース電極37)とは、例えばスクリュ
ー36等により強固に固定接続されている。
The connection portions 32, 33 and the electrode terminals 34, 34 'are firmly fixedly connected to the main current electrodes (drain electrode 35, source electrode 37) of the semiconductor module by, for example, screws 36. .

【0038】また、半導体モジュールQ1、Q2間の配
線は図示省略してあるが、半導体モジュールQ1のソー
ス電極41から2つの電極端子34、34’間を通って
半導体モジュールQ2のドレイン電極(ベース基板)4
2へと延びる配線が存在し、、この配線が更に、各イン
バータ回路の駆動対象となる3相モータへと接続されて
いる(図4参照)。
Although the wiring between the semiconductor modules Q1 and Q2 is not shown, the drain electrode (base substrate) of the semiconductor module Q2 passes between the source electrode 41 of the semiconductor module Q1 and the two electrode terminals 34 and 34 '. ) 4
2, and the wiring is further connected to a three-phase motor to be driven by each inverter circuit (see FIG. 4).

【0039】次に、以上の構成からなる母線電極板24
の主な作用を説明する。まず、図1(a)において、例
えば上アーム側の半導体モジュールQ1と下アーム側の
いずれかの半導体モジュールとがターンオンされた場合
を想定し、その際の主電流の流れる経路を順を追って説
明する。
Next, the bus bar electrode plate 24 having the above configuration
The main operation of will be described. First, in FIG. 1A, it is assumed that, for example, the semiconductor module Q1 on the upper arm side and any one of the semiconductor modules on the lower arm side are turned on. I do.

【0040】この場合、まず、半導体モジュールQ1へ
入力する電流Iiが、図6(a)の場合とほぼ同様に、
下側正電極板30の外縁に沿って(図の縦方向に)流れ
てくる。ところが、電流Iiが上記外縁からT字型の正
極接続部32を経由して2つの電極端子34、34’に
入力する時点で、正極接続部32の設置下端部から左右
両端部32L、32R(電極端子34、34’との接続
部分)までの各通電距離が等しいため、電流Iiが左右
両端部32L、32Rに均等に分割(2分割)されて入
力することになる。そして、図1(b)に示すように、
電流Iiは各電極端子34、34’及び半導体モジュー
ルQ1のドレイン電極35を経由して、内部の複数の半
導体チップ(不図示)に対しバランス良く供給される。
In this case, first, the current Ii input to the semiconductor module Q1 is substantially the same as in the case of FIG.
It flows along the outer edge of the lower positive electrode plate 30 (in the vertical direction in the figure). However, at the time when the current Ii is input from the outer edge to the two electrode terminals 34 and 34 'via the T-shaped positive electrode connecting portion 32, the left and right ends 32L and 32R (from the lower end of the installation of the positive electrode connecting portion 32) Since the energization distances to the electrode terminals 34 and 34 ') are equal, the current Ii is equally divided (divided into two) into the left and right ends 32L and 32R and input. Then, as shown in FIG.
The current Ii is supplied in a well-balanced manner to a plurality of internal semiconductor chips (not shown) via the electrode terminals 34 and 34 'and the drain electrode 35 of the semiconductor module Q1.

【0041】その後、半導体モジュールQ1のソース電
極41から出力された電流は、モータM(図4参照)中
のコイルを通って、オン状態にある下アーム側の半導体
モジュール(ここでは、説明を容易にするために、半導
体モジュールQ2を例にとって述べる)のドレイン電極
42に流れ込み、内部の半導体チップを通ってソース電
極37から出力される。この出力された電流Ioは、図
1に示すように、負極接続部33をその長手方向と平行
(図の横方向)に最短距離で流れて、上側負電極板31
の外縁へと流れていく。
Thereafter, the current output from the source electrode 41 of the semiconductor module Q1 passes through a coil in the motor M (see FIG. 4) and passes through the lower arm-side semiconductor module in the ON state (here, the description is simplified. To the drain electrode 42 of the semiconductor module Q2) and output from the source electrode 37 through the internal semiconductor chip. As shown in FIG. 1, the output current Io flows through the negative electrode connecting portion 33 in the shortest distance in a direction parallel to its longitudinal direction (horizontal direction in the figure), and the upper negative electrode plate 31
Flows to the outer edge of.

【0042】このように、入力電流Iiと出力電流Io
がそれぞれ流れる正極接続部32と負極接続部33は、
上下の各電極板30、31の外縁の同じ位置に設置さ
れ、しかも正極接続部32が上述のようなT字型形状を
有しているため、少なくとも両接続部32、33の下端
設置部分においてはそれぞれ流れる電流Ii、Ioの通
電方向が互いに逆方向となり、かつ、両接続部32、3
3が母線電極板24本体と同様に薄い絶縁シート25を
介して近接離間した状態に対向配置されているため、こ
の部分においても相互誘導作用による配線インダクタン
ス相殺効果が発揮され、その結果、インバータ回路全体
におけるサージ電圧及びスイッチングロスの一層の低減
が可能になる。
As described above, the input current Ii and the output current Io
The positive electrode connection part 32 and the negative electrode connection part 33 through which
Since the positive electrode connecting portion 32 is installed at the same position on the outer edge of each of the upper and lower electrode plates 30 and 31 and has the T-shaped shape as described above, at least the lower end installing portions of both the connecting portions 32 and 33 are provided. Indicate that the current flowing directions of the flowing currents Ii and Io are opposite to each other, and
3 are disposed facing each other in a state of being separated from each other via a thin insulating sheet 25 similarly to the main body of the bus bar electrode plate 24, the wiring inductance canceling effect due to the mutual induction is exerted also in this portion, and as a result, the inverter circuit The surge voltage and switching loss in the whole can be further reduced.

【0043】なお、図4に示したようなインバータ回路
はモータMを駆動するためのブリッジ回路を構成してお
り、その上アーム及び下アームとして機能する各半導体
モジュールを交互にオン・オフさせることでモータMを
駆動するものであるため、原理的には、互いに直列接続
された上下アーム対(例えば、図4におけるQ1とQ
2、Q3とQ4、Q5とQ6)すなわち互いに近接配置
された上下アーム対には同時に電流Ii、Ioが流れな
いようにスイッチング制御される。しかし、前述したよ
うにスイッチング周波数が約数十kHzといった比較的
高いものであり、また、電流の通電とそれにより発生す
る周囲磁界についてはそれぞれ時間的な位相差角を持つ
ため、両接続部32、33について長期的に見れば、そ
こに流れる電流Ii、Ioが互いの磁界の影響を受ける
ことになり、その結果、相互誘導作用による配線インダ
クタンスの相殺効果が発揮される。
The inverter circuit shown in FIG. 4 constitutes a bridge circuit for driving the motor M, and turns on and off each semiconductor module functioning as an upper arm and a lower arm thereof alternately. In principle, the upper and lower arm pairs connected in series with each other (for example, Q1 and Q1 in FIG. 4)
2, Q3 and Q4, Q5 and Q6), that is, switching control is performed so that currents Ii and Io do not simultaneously flow in the upper and lower arm pairs arranged close to each other. However, as described above, the switching frequency is relatively high, such as about several tens of kHz, and the current flow and the surrounding magnetic field generated thereby have a temporal phase difference angle. , 33 in the long term, the currents Ii and Io flowing therethrough are influenced by each other's magnetic field, and as a result, the effect of canceling the wiring inductance by the mutual induction action is exhibited.

【0044】以上の効果を発揮するための両接続部3
2、33の形状は、図1に示したものに限定されること
はなく、それらを流れる電流Ii、Ioの向きが互いに
逆方向となるよう電流経路を規制可能な各種の形状を採
用可能であり、接続部32、33の少なくとも一方がそ
のような形状を備えていればよい。例えば図2及び図3
は、正極接続部に対して適用される形状の他の例を示す
ものであり、このような形状にしても同様な効果が得ら
れる。
Both connecting portions 3 for exhibiting the above effects
The shapes of 2 and 33 are not limited to those shown in FIG. 1, and various shapes that can regulate current paths so that the directions of currents Ii and Io flowing in them are opposite to each other can be adopted. Yes, at least one of the connection portions 32 and 33 only needs to have such a shape. For example, FIGS. 2 and 3
Shows another example of the shape applied to the positive electrode connecting portion, and a similar effect can be obtained with such a shape.

【0045】すなわち、図2に示した正極接続部38
は、その平面図(図2(a))においては上記第1実施
形態の正極接続部32とほぼ同様なT字型の形状である
が、その左右両端部38L、38Rが、正面図(図2
(b))に示すように下方の半導体モジュールのドレイ
ン電極(ベース基板)35へ向けてL字状に屈曲し、そ
の分だけ、これに接続される電極端子34、34’の高
さが低くなるようにしたものである。このように構成す
ることで、左右両端部38L、38Rと下側正電極板3
0本体との空間絶縁距離を確保した上でT字型の胴部を
短くし、左右両端部38L、38Rの幅Wを広く形成す
ることが可能となるため、大きい電流の通電に対しても
発熱を低減させることができる。
That is, the positive electrode connecting portion 38 shown in FIG.
Has a T-shape in a plan view thereof (FIG. 2A) substantially similar to the positive electrode connecting portion 32 of the first embodiment, but has left and right ends 38L and 38R in front view (FIG. 2
As shown in (b)), it is bent in an L-shape toward the drain electrode (base substrate) 35 of the semiconductor module below, and the height of the electrode terminals 34 and 34 'connected thereto is reduced by that amount. It is to become. With this configuration, the left and right ends 38L and 38R and the lower positive electrode plate 3
Since the T-shaped body can be shortened and the width W of the left and right end portions 38L, 38R can be made large after securing a spatial insulation distance with the main body, the large current can be applied. Heat generation can be reduced.

【0046】また、図3に示した正極接続部39は略長
方形の形状であり、このように形成することで、隣り合
う2つの正極接続部間での電流の分割通電を確保した上
で、最も発熱を抑えることができる。
The positive electrode connecting portion 39 shown in FIG. 3 has a substantially rectangular shape. By forming the positive electrode connecting portion 39 in this way, it is possible to ensure that the current is divided and supplied between two adjacent positive electrode connecting portions. Most heat generation can be suppressed.

【0047】そしてまた、母線電極板24が導電性金属
のブロック体からなる電極端子34、34’によって堅
固に支持されると共に、その母線電極板24上に電解コ
ンデンサ8が設置された構成であるため、従来の構成で
必要としていたブラケット固定部材(図5中のブラケッ
ト固定部材9)が不要となる。その結果、デュアルイン
バータ回路全体の簡略化、軽量化および製造コストの削
減が可能となる。
Further, the bus electrode plate 24 is firmly supported by the electrode terminals 34, 34 'made of a conductive metal block, and the electrolytic capacitor 8 is mounted on the bus electrode plate 24. Therefore, the bracket fixing member (bracket fixing member 9 in FIG. 5) required in the conventional configuration becomes unnecessary. As a result, the entire dual inverter circuit can be simplified, reduced in weight, and reduced in manufacturing cost.

【0048】なお、以上の実施形態では、正電極板を下
側に、負電極板を上側に配置した構成からなる母線電極
板を対象として説明したが、回路全体の極性関係を逆に
することにより、負電極板を下側に、正電極板を上側に
配置した構成からなる母線電極板に対しても、本発明は
同様に適用可能である。
Although the above embodiment has been described with reference to the bus electrode plate having a configuration in which the positive electrode plate is disposed on the lower side and the negative electrode plate is disposed on the upper side, the polarity relationship of the entire circuit is reversed. Accordingly, the present invention is similarly applicable to a bus electrode plate having a configuration in which the negative electrode plate is disposed on the lower side and the positive electrode plate is disposed on the upper side.

【0049】また、以上の実施形態では薄い絶縁シート
を両電極板間に介在させたが、必ずしもこのような絶縁
シートを使用する必要はなく、両電極板を互いに一定距
離を隔てて対向配置させることができ、かつ、互いに磁
力線を透過可能な状態で絶縁できるようにした各種の構
成を採用可能である。
In the above embodiment, a thin insulating sheet is interposed between the two electrode plates. However, it is not always necessary to use such an insulating sheet, and the two electrode plates are opposed to each other with a certain distance therebetween. It is also possible to employ various configurations in which the magnetic field lines can be insulated from each other in a state where they can be transmitted.

【0050】[0050]

【発明の効果】以上説明した通り、本発明によれば、電
極板から半導体モジュールの2箇所の電流入力部に対し
てバランスのよい電流の入力が可能となるため、半導体
モジュール内部に並置された半導体チップの電気的損傷
が防止される。
As described above, according to the present invention, it is possible to input a well-balanced current from the electrode plate to two current input portions of the semiconductor module. Electrical damage to the semiconductor chip is prevented.

【0051】また、母線電極板と半導体モジュール対と
の接続部分においても、相互誘導作用による配線インダ
クタンス相殺効果が発揮されることで、インバータ回路
全体におけるサージ電圧及びスイッチングロスの低減が
可能となる。これにより、放熱板の小型化、スナバレス
化、又はディレーティングを小さくできるための半導体
チップ数の削減が実現され、その結果、半導体モジュー
ル、ひいてはインバータ回路の信頼性向上と共に製造コ
ストの削減が可能となる。
Also at the connection portion between the bus electrode plate and the semiconductor module pair, the effect of canceling the wiring inductance by the mutual induction action is exhibited, so that the surge voltage and the switching loss in the entire inverter circuit can be reduced. As a result, the number of semiconductor chips can be reduced because the heat sink can be made smaller, snubberless, or derating can be reduced.As a result, it is possible to improve the reliability of the semiconductor module and, consequently, the inverter circuit and reduce the manufacturing cost. Become.

【0052】更には、従来必要としていたブラケット固
定部材を不要にして電源コンデンサの安定した接続固定
を可能とすることで、デュアルインバータ回路全体の簡
略化、軽量化、及び製造コストの削減が可能となる。
Furthermore, by making it possible to stably connect and fix the power supply capacitor without the need for the bracket fixing member conventionally required, the entire dual inverter circuit can be simplified, lightened, and the manufacturing cost can be reduced. Become.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態に係るデュアルインバー
タ用母線電極板における、任意の1つのアーム対との接
続部分を拡大して示す図であり、(a)は平面図、
(b)は側面図である。
FIG. 1 is an enlarged view showing a connection portion with an arbitrary arm pair in a dual inverter bus electrode plate according to a first embodiment of the present invention, FIG.
(B) is a side view.

【図2】本発明の第2実施形態に係る正極接続部を示す
図であり、(a)は平面図、(b)は正面図である。
FIGS. 2A and 2B are diagrams showing a positive electrode connecting portion according to a second embodiment of the present invention, wherein FIG. 2A is a plan view and FIG. 2B is a front view.

【図3】本発明の第3実施形態に係る正極接続部の平面
図である。
FIG. 3 is a plan view of a positive electrode connecting portion according to a third embodiment of the present invention.

【図4】半導体モジュールを使用したインバータ回路の
一例を示す回路図である。
FIG. 4 is a circuit diagram illustrating an example of an inverter circuit using a semiconductor module.

【図5】従来のデュアルインバータ構造を示す図であ
り、(a)は平面図、(b)は側面図である。
5A and 5B are diagrams showing a conventional dual inverter structure, wherein FIG. 5A is a plan view and FIG. 5B is a side view.

【図6】図5に示したデュアルインバータ回路中の従来
の母線電極板における、任意の1つのアーム対との接続
部分を拡大して示す図であり、(a)は平面図、(b)
は側面図である。
FIG. 6 is an enlarged view showing a connection portion with an arbitrary arm pair in the conventional bus electrode plate in the dual inverter circuit shown in FIG. 5, (a) is a plan view, (b)
Is a side view.

【符号の説明】[Explanation of symbols]

1 デュアルインバータ回路 2、3 インバータ回路 4 母線電極板 5 絶縁シート 8 電解コンデンサ 9 ブラケット固定部材 10 下側正電極板 11 上側負電極板 12、12’ 電流入力部(ドレイン電極端子) 13 電流出力部 24 母線電極板 25 絶縁シート 28 電解コンデンサ 30 下側正電極板 31 上側負電極板 32 正極接続部 33 負極接続部 34、34’ 電極端子 35 ドレイン電極(ベース基板) 36 スクリュー 37 ソース電極 38 正極接続部 39 正極接続部 41 ソース電極 42 ドレイン電極(ベース基板) Q1〜Q6、Q1’〜Q6’ スイッチング素子(半導
体モジュール) M 3相モータ C 電源コンデンサ E 電源 Ii 入力電流 Io 出力電流
DESCRIPTION OF SYMBOLS 1 Dual inverter circuit 2, 3 Inverter circuit 4 Bus electrode plate 5 Insulating sheet 8 Electrolytic capacitor 9 Bracket fixing member 10 Lower positive electrode plate 11 Upper negative electrode plate 12, 12 'Current input part (drain electrode terminal) 13 Current output part 24 Bus electrode plate 25 Insulating sheet 28 Electrolytic capacitor 30 Lower positive electrode plate 31 Upper negative electrode plate 32 Positive electrode connection 33 Negative electrode connection 34, 34 'Electrode terminal 35 Drain electrode (base substrate) 36 Screw 37 Source electrode 38 Positive electrode connection Part 39 Positive electrode connection part 41 Source electrode 42 Drain electrode (base substrate) Q1 to Q6, Q1 'to Q6' Switching element (semiconductor module) M Three-phase motor C Power supply capacitor E Power supply Ii Input current Io Output current

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 インバータ回路中の半導体モジュールに
電流の入出力を行うインバータ用母線電極板において、 それぞれ正極と負極の機能を果たす2枚の電極板を互い
に上下に対向させて離間配置してなる母線電極板本体
と、 該2枚の電極板の一方の外縁に設けられ、その中央位置
から前記半導体モジュールの2箇所の主電流入力部まで
それぞれ同じ長さとなるよう形成された接続部と、 を備えたことを特徴とするインバータ用母線電極板。
1. An inverter bus electrode plate for inputting / outputting a current to / from a semiconductor module in an inverter circuit, wherein two electrode plates serving as a positive electrode and a negative electrode, respectively, are vertically spaced apart from each other. A bus electrode plate main body, and connection portions provided on one outer edge of the two electrode plates and formed to have the same length from the center position to two main current input portions of the semiconductor module, respectively. A bus electrode plate for an inverter, comprising:
【請求項2】 前記接続部が、前記半導体モジュールの
2箇所の主電流入力部を最短に直結する直結板と、該直
結板の中央位置から前記一方の電極板の外縁まで接続さ
れた接続板とで、T字型に形成されていることを特徴と
する請求項1記載のインバータ用母線電極板。
2. A connection plate, wherein the connection portion directly connects two main current input portions of the semiconductor module to the shortest, and a connection plate connected from a center position of the direct connection plate to an outer edge of the one electrode plate. The bus electrode plate for an inverter according to claim 1, wherein the bus electrode plate is formed in a T shape.
【請求項3】 前記T字型形状の接続部における前記直
結板が、前記2箇所の主電流入力部との接触面を前記接
続板と平行に離間した形状であることを特徴とする請求
項2記載のインバータ用母線電極板。
3. The direct connection plate in the T-shaped connection portion has a shape in which contact surfaces with the two main current input portions are separated in parallel with the connection plate. 2. The bus electrode plate for an inverter according to 2.
【請求項4】 インバータ回路中の半導体モジュールに
電流の入出力を行うインバータ用母線電極板において、 それぞれ正極と負極の機能を果たす2枚の電極板を互い
に上下に対向させて離間配置してなる電極板本体と、 該正極と負極の電極板の外縁のそれぞれ同じ位置に互い
に対向して離間配置された部分を有し、そのそれぞれが
前記半導体モジュールに接続される正極接続部及び負極
接続部と、 を備えたことを特徴とするインバータ用母線電極板。
4. An inverter bus electrode plate for inputting / outputting a current to / from a semiconductor module in an inverter circuit, wherein two electrode plates which respectively function as a positive electrode and a negative electrode are spaced apart from each other vertically. An electrode plate main body, and a positive electrode connection portion and a negative electrode connection portion each having a portion which is spaced apart from each other at the same position on the outer edges of the positive electrode plate and the negative electrode plate, each of which is connected to the semiconductor module; A bus electrode plate for an inverter, comprising:
【請求項5】 並置された2つのインバータ回路中の半
導体モジュールに電流の入出力を行うインバータ用母線
電極板において、 それぞれ正極と負極の機能を果たす2枚の電極板を互い
に上下に対向させて離間配置し、その上側の電極板上に
電源コンデンサを固定接続可能な電極板本体と、 導電性金属のブロック体で構成され、該電極板本体を下
方から支持すると共に前記半導体モジュールの主電流用
電極との電気的接続を行う電極端子と、 を備えたことを特徴とするインバータ用母線電極板。
5. An inverter bus electrode plate for inputting / outputting a current to / from a semiconductor module in two juxtaposed inverter circuits, wherein two electrode plates each serving as a positive electrode and a negative electrode are vertically opposed to each other. An electrode plate main body, which is spaced apart from the power supply capacitor and can be fixedly connected to the upper electrode plate thereof, and a conductive metal block body, which supports the electrode plate main body from below and serves for main current of the semiconductor module. An electrode bus terminal plate for an inverter, comprising: an electrode terminal for making an electrical connection with an electrode.
【請求項6】 電気モータ駆動用のインバータ回路にお
ける第1及び第2のアームをそれぞれ構成する各半導体
モジュールと電源コンデンサとを電気的に接続するため
に使用され、 前記電源コンデンサの一方の端子と前記第1アーム用の
半導体モジュールとを接続するための第1の電極板が上
側に、前記電源コンデンサの他方の端子と前記第2アー
ム用の半導体モジュールとを接続するための第2の電極
板が下側になるよう、該第1及び第2の電極板を互いに
上下に対向させて離間配置した構成を有するインバータ
用母線電極板において、 前記第1の電極板における前記第1アーム用半導体モジ
ュールとの接続部位である第1の接続部と、前記第2の
電極板における前記第2アーム用半導体モジュールとの
接続部位である第2の接続部とが、部分的に互いに対向
するよう近接して配置され、 前記第1及び第2の接続部の少なくとも一方は、その対
向箇所を通ってそれぞれ流れる電流の向きが互いに逆方
向となるよう電流経路を規制する形状を有する、 ことを特徴とするインバータ用母線電極板。
6. A power supply capacitor for electrically connecting each of the semiconductor modules constituting the first and second arms in an inverter circuit for driving an electric motor with one terminal of the power supply capacitor. A first electrode plate for connecting the semiconductor module for the first arm is on the upper side, and a second electrode plate for connecting the other terminal of the power supply capacitor and the semiconductor module for the second arm. A bus bar electrode plate for an inverter having a configuration in which the first and second electrode plates are vertically opposed to each other and are separated from each other so that the lower side of the semiconductor module for the first arm is disposed on the first electrode plate. A first connection part that is a connection part with the second arm plate, and a second connection part that is a connection part with the second arm semiconductor module in the second electrode plate. At least one of the first and second connection portions regulates a current path so that the directions of currents flowing through the opposed portions are opposite to each other. A bus electrode plate for an inverter, having a shape.
JP20705299A 1998-07-22 1999-07-22 Bus electrode plate for inverter Expired - Fee Related JP3358594B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20705299A JP3358594B2 (en) 1998-07-22 1999-07-22 Bus electrode plate for inverter

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-206748 1998-07-22
JP20674898 1998-07-22
JP20705299A JP3358594B2 (en) 1998-07-22 1999-07-22 Bus electrode plate for inverter

Publications (2)

Publication Number Publication Date
JP2000102266A true JP2000102266A (en) 2000-04-07
JP3358594B2 JP3358594B2 (en) 2002-12-24

Family

ID=26515838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20705299A Expired - Fee Related JP3358594B2 (en) 1998-07-22 1999-07-22 Bus electrode plate for inverter

Country Status (1)

Country Link
JP (1) JP3358594B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274773A (en) * 2006-03-30 2007-10-18 Matsushita Electric Works Ltd Power converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274773A (en) * 2006-03-30 2007-10-18 Matsushita Electric Works Ltd Power converter
JP4702141B2 (en) * 2006-03-30 2011-06-15 パナソニック電工株式会社 Power converter

Also Published As

Publication number Publication date
JP3358594B2 (en) 2002-12-24

Similar Documents

Publication Publication Date Title
JP4277169B2 (en) Power semiconductor module
JP2021097589A (en) Half-bridge module for power electronics traction inverter in electric or hybrid vehicle
RU2690021C1 (en) Current busbar arrangement
JP6288769B2 (en) Semiconductor power module, power conversion device, and moving body using the same
JP3552549B2 (en) Electrode terminal connection structure of semiconductor module
JP2000152662A (en) Inverter device incorporating capacitor for smoothing power supply
JPH08126349A (en) Inverter device
JP4209421B2 (en) Main circuit structure of power converter
US6885097B2 (en) Semiconductor device
JP2001274322A (en) Power semiconductor module
JP4488978B2 (en) Main circuit structure of power converter
JP3173511U (en) Semiconductor device
JP3793700B2 (en) Power converter
US11223295B2 (en) Capacitor device
JP3358594B2 (en) Bus electrode plate for inverter
JP2010199473A (en) Power conversion unit
US20210013183A1 (en) Semiconductor module
JP3487235B2 (en) Semiconductor module pair connection structure and inverter
JP4479365B2 (en) Semiconductor device
JPH08140363A (en) Power converter
JP7443687B2 (en) power converter
JP2014049475A (en) Inverter device
JP2013150488A (en) Power semiconductor module
JP2018195751A (en) Semiconductor device
JP2020202712A (en) Power conversion device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020625

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081011

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111011

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121011

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121011

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131011

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees