JP2000101544A - 時間誤差補償装置およびその装置を含むマルチキャリアモデム - Google Patents

Abstract

(57)【要約】 【課題】 マルチキャリア送信機内の送信機サンプルク
ロックとマルチキャリア受信機（ＲＸ１、ＲＸ２）内の
受信機サンプルクロック（ＣＬＫ）との間の時間誤差
（ε、Δｋ）を補償する時間誤差補償装置（ＴＣＯＭ
Ｐ）を提供すること。 【解決手段】 この時間誤差補償装置（ＴＣＯＭＰ）
は、時間誤差（ε、Δｋ）内の直線的に増大する寄与
（Δｋ）を補償する、時間領域内で動作するディジタル
時間修正フィルタ（ＦＩＬＴＥＲ、ＦＩＬＴＥＲ’）
と、前記時間誤差（ε、Δｋ）内の第２の残りの寄与
（ε）を補償する、周波数領域内で動作する回転手段
（ＲＯＴＯＲ）とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、請求項１の非特徴
部分に記載の時間誤差補償装置、および請求項５の非特
徴部分に記載のそのような時間誤差補償装置を含むマル
チキャリア受信機に関する。

【０００２】

【従来の技術】そのような時間誤差補償装置およびその
ような時間誤差補償装置を含むマルチキャリア受信機
は、「Method and Apparatus for Correcting for Cloc
k and Carrier Frequency Offset, and Phase Jitter i
n Multicarrier Modems’」と題された米国特許第５２
２８０６２号からすでに当技術分野で知られている。よ
り詳細には、米国特許第５２２８０６２号の図２には、
送信機クロックと受信機クロックとの間の周波数の差、
位相ジッタ障害などから生じる時間誤差を検出する回路
を含み、検出された時間誤差を補償するための（米国特
許第５２２８０６２号の図２の３１０で示される）補間
回路と呼ばれるディジタルフィルタを含むマルチキャリ
アモデムが示されている。トレーニングモードおよびデ
ータモード中に時間誤差およびその動作を検出する回路
が詳述されているが、検出された時間誤差を補償するデ
ィジタルフィルタは上記の米国特許には詳述されていな
い。とはいえ、当業者なら理解できるように、フィルタ
係数の数と、フィルタ係数を更新するアルゴリズムの数
学的複雑さとに関するこのディジタルフィルタの複雑さ
は高い。引用した米国特許の第８段の２３行目から３４
行目までの節には、ディジタルフィルタは電圧制御発振
器と交換できるので必須ではないということさえも示さ
れている。電圧制御発振器は非常に高価な構成要素であ
り、ディジタルフィルタの実現が簡単であればそれを使
用することは考慮されないであろう。

【０００３】

【発明が解決しようとする課題】本発明の一目的は、上
記の知られているタイプのものではあるが、所与の時間
誤差を所与の確度で補償するのに必要なフィルタ係数の
数に関する複雑さと、フィルタ係数を更新するアルゴリ
ズムの数学的複雑さとが大幅に低減される時間誤差補償
装置と、関連するマルチキャリア受信機および時間誤差
補償方法とを提供することである。

【０００４】

【課題を解決するための手段】本発明によれば、この目
的は請求項１に記載の時間誤差補償装置と請求項５に記
載のマルチキャリア受信機によって達成される。

【０００５】実際、知られているディジタルフィルタ
は、時間誤差全体を補償しなければならないが、本発明
による装置内のディジタル時間修正フィルタは、送信機
クロックと周波数クロックとの間の周波数の差から生じ
る検出された時間誤差の直線的に増大する寄与だけを補
償する。そのような直線的に増大する時間誤差は、時間
領域内で動作し、複雑さが低いディジタルフィルタによ
って補償できる。それに対するフィルタ係数はフィルタ
係数更新アルゴリズムに従って連続的に調整できる。そ
のようなアルゴリズムは当技術分野でよく知られてい
る。ディジタルフィルタによって補償すべき直線的に増
大する寄与が（Ｎ−１）・Δｋ（Ｎはマルチキャリアシ
ンボルのサンプル量、Δｋは時間誤差の直線的増分）に
制限される場合の（Ｎ−１）・Δｋの整数倍である時間
誤差への残りの寄与は、「Multicarrier transmitter o
r receiver with phase rotators」と題された欧州特許
出願ＥＰ第０８２０１７１号から知られているようなロ
ータによって周波数領域内で補償される。要約すると、
本発明によれば、マルチキャリア送信機のクロックとマ
ルチキャリア受信機のクロックの間の時間誤差の時間領
域と周波数領域との補償を組み合わせることによって、
時間誤差補償装置を実施するために使用される必要なハ
ードウェアとソフトウェアが単純化される。

【０００６】請求の範囲で使用する「含む」という用語
はその後に記載した手段に限定されると解釈すべきでは
ないことに留意されたい。したがって「手段Ａと手段Ｂ
とを含む装置」という表現の範囲は構成要素Ａと構成要
素Ｂのみからなる装置に限定されるべきではなく、本発
明では、装置の単に関連する構成要素がＡとＢであるこ
とを意味する。

【０００７】同様に、請求の範囲で使用される「結合さ
れた」という用語は直接の接続に限定されると解釈すべ
きでないことにも留意すべきである。したがって、「装
置Ｂに結合された装置Ａ」という表現の範囲は装置Ａの
出力が装置Ｂの入力に直接接続される装置またはシステ
ムに限定されるべきではない。これは、Ａの出力とＢの
入力を結ぶ経路が他の装置または手段を含む経路である
場合があるという意味である。

【０００８】本発明による時間誤差補償装置の別の特徴
を請求項２に記載する。

【０００９】実際、後述するように、ファロー（Ｆａｒ
ｒｏｗ）アーキテクチャを有するディジタル時間修正フ
ィルタの一実施形態を実現できる。本発明のそのような
実施形態では、ディジタル時間修正フィルタは一定のフ
ィルタ係数を有するディジタルフィルタの並列構造を含
む。送信機クロックと受信機クロックのクロック速度の
差の変化がスケールファクタを適切に構成することによ
って抑制できるように、これらの並列ディジタルフィル
タの出力は時間的に変化するスケールファクタでスケー
リングされる。本明細書で後述するように、スケールフ
ァクタの更新のために複雑なアルゴリズムが必要なく、
現在一定であるフィルタ係数の更新アルゴリズムは全く
必要ないように、このスケールファクタは送信機と受信
機の間の時間誤差との簡単な関連を有する。

【００１０】さらに、時間的に変化しないフィルタ係数
を有する本発明の実施形態の有利な実施態様が請求項３
に記載されている。

【００１１】実際、研究所の試験では、ＡＤＳＬ（非対
称ディジタル加入者線）またはＶＤＳＬ（超高速ディジ
タル加入者線）環境では、中央局のマルチキャリアＤＭ
Ｔ（離散的マルチトーン）モデムとリモートクライアン
トのマルチキャリアＤＭＴ（離散的マルチトーン）モデ
ムとの間の時間誤差は、変化しないフィルタ係数とアー
キテクチャの複雑さが減少した本発明による装置とによ
って補償できる。本明細書で後述するように、６つのフ
ィルタ係数と１つの適応可能なスケールファクタを有す
るファロー（Ｆａｒｒｏｗ）アーキテクチャはそのよう
な環境での時間誤差補償に十分である。

【００１２】また本発明の有利な特徴が請求項４に示さ
れている。

【００１３】このようにして、

【００１４】

【数２】 を有するロータで補償される誤差寄与を増やすことで、
ディジタル時間修正フィルタによって補償される時間誤
差寄与の大きさは最小限になる。後述するように、ディ
ジタル時間修正フィルタによって補償される直線的に増
大する時間誤差寄与は、通常ゼロから（Ｎ−１）・Δｋ
まで増大するが、現在では

【００１５】

【数３】 から

【００１６】

【数４】 まで増大する。

【００１７】さらに、本発明によるマルチキャリア受信
機の別の有利な特徴が請求項６に記載されている。

【００１８】このようにして、時間誤差補償装置におい
てディジタルフィルタリングされる前に、転送マルチキ
ャリア信号をアップサンプリングし、時間誤差補償装置
においてディジタルフィルタリングされた後に、マルチ
キャリア信号をダウンサンプリングすることによって、
ディジタルフィルタリングによるマルチキャリア信号の
振幅ひずみは低減される。

【００１９】添付の図面に関連して挙げる実施形態の以
下の説明を読めば、本発明の上記およびその他の目的お
よび特徴がより明らかになり、また本発明自体も最もよ
く理解できるであろう。

【００２０】

【発明の実施の形態】図１に示すマルチキャリア受信機
ＲＸ１は、アナログ／ディジタル変換器ＡＤＣと、受信
機クロックＣＬＫと、フーリエ変換器ＦＦＴと、時間誤
差補償装置ＴＣＯＭＰとを含む。この時間誤差補償装置
ＴＣＯＭＰは、ディジタル時間修正フィルタＦＩＬＴＥ
Ｒと、位相ロータＲＯＴＯＲとを含む。アナログ／ディ
ジタル変換器ＡＤＣと、ディジタル時間修正フィルタＦ
ＩＬＴＥＲと、フーリエ変換器ＦＦＴと、位相ロータＲ
ＯＴＯＲは、マルチキャリア受信機ＲＸ１の入力端子と
出力端子との間に縦続接続される。受信機クロックＣＬ
Ｋの出力は、アナログ／ディジタル変換器ＡＤＣのクロ
ック入力と相互接続される。

【００２１】図示された構成要素に加えてマルチキャリ
ア受信機ＲＸ１は、少なくとも時間誤差検出器も含み、
その例としては、出力が時間誤差補償装置ＴＣＯＭＰの
時間誤差入力端子に接続されたディジタル位相同期ルー
プがある。本発明は時間誤差を検出するための方法には
関連しないので、この時間誤差検出器は図１に示されて
いない。時間誤差補償装置ＴＣＯＭＰの時間誤差入力端
子はε、Δｋと呼ばれ、時間誤差補償装置ＴＣＯＭＰ内
のディジタル時間修正フィルタＦＩＬＴＥＲと位相ロー
タＲＯＴＯＲの両方の制御入力に内部的に接続される。

【００２２】アナログ／ディジタル変換器ＡＤＣは入力
マルチキャリア信号ｓ（ｔ）をサンプリングして、それ
によってサンプルシーケンスｓ（ｎ）を生成する。この
サンプルシーケンスｓ（ｎ）のサンプルのサブセット
は、次いでディジタル時間修正フィルタＦＩＬＴＥＲに
よってディジタルフィルタリングされ、ディジタル時間
修正フィルタＦＩＬＴＥＲは、それによって時間修正さ
れたサンプルシーケンスｓｃ（ｎ）を生成する。ディジ
タル時間修正フィルタＦＩＬＴＥＲの動作に関する詳細
については、本明細書の後節の図３および図５の説明を
参照されたい。ディジタル時間修正フィルタＦＩＬＴＥ
Ｒの出力の時間修正されたサンプルシーケンスｓｃ
（ｎ）は、フーリエ変換器ＦＦＴによって時間領域から
周波数領域に変換され、フーリエ変換器ＦＦＴは、その
出力で１組の変調搬送波ＳＣ（ｎ）を生成する。この１
組の変調搬送波ＳＣ（ｎ）内の搬送波の位相は、最終的
な時間修正が適用されるように、それぞれの搬送波の周
波数に比例した角度だけ位相ロータＲＯＴＯＲによって
回転される。こうして得られた周波数領域の信号は、マ
ルチキャリア信号ｓ（ｔ）を受信機ＲＸ１に送信した送
信機における搬送波の変調に使用されたコンステレーシ
ョン方式が知られている場合にデマッピングできる。搬
送波のデマッピングを行う受信機ＲＸ１内の要素は、そ
の正確な動作が当技術分野でよく知られていて本発明に
は関連しないので図１には示されていない。

【００２３】図２に示されたマルチキャリア受信機ＲＸ
２は、ディジタル時間修正フィルタＦＩＬＴＥＲ’とフ
ーリエ変換器ＦＦＴとの間に結合されたダウンサンプラ
ＤＳＡＭＰを含むという点で、図１に示された受信機Ｒ
Ｘ１とは異なる。機能ブロックＡＤＣ、ＣＬＫ、ＦＦ
Ｔ、ＴＣＯＭＰならびにＲＯＴＯＲは、図１の受信機Ｒ
Ｘ１の同じ名前の機能ブロックと同じ機能を有する。唯
一の相違点は、受信機クロックＣＬＫによって生成され
たクロック信号が、より高い周波数を有する、例えば、
図１の受信機クロックＣＬＫによって生成されたクロッ
ク信号の周波数の２倍の周波数を有するという点であ
り、したがって、アナログ／ディジタル変換器ＡＤＣは
入力マルチキャリア信号ｓ（ｔ）を２倍のサンプル周波
数でサンプリングする。こうして生成されたサンプルシ
ーケンスｓ（ｎ）は図４に詳述されるディジタル時間修
正フィルタＦＩＬＴＥＲ’によって再びディジタルフィ
ルタリングされ、こうして得られた時間修正されたサン
プルシーケンスｓｃ（ｎ）はダウンサンプラＤＳＡＭＰ
によって２倍にダウンサンプリングされる。この結果、
時間領域サンプルは、フーリエ変換器ＦＦＴの入力に、
図１と場合と同じ速度で到達する。ＡＤＣによるアップ
サンプリングとＤＳＡＭＰによるダウンサンプリング
は、ディジタル時間修正フィルタＦＩＬＴＥＲ’内のデ
ィジタルフィルタリングによる振幅ひずみを低減するの
を助ける。

【００２４】図１のマルチキャリア受信機ＲＸ１内のデ
ィジタル時間修正フィルタＦＩＬＴＥＲは図３に示さ
れ、時間的に変化するフィルタ係数Ｃ_−１、Ｃ_０および
Ｃ_１を有する。図３に示されるディジタル時間修正フィ
ルタＦＩＬＴＥＲは、それぞれ図１のサンプルシーケン
スｓ（ｎ）のサンプルを記憶できる３つのメモリセルＭ
_−１、Ｍ_０、Ｍ_１と、時間的に変化するフィルタ係数を
表す３つの乗算器Ｃ_−１、Ｃ_０およびＣ_１と、加算器Ａ
ＤＤを含む。メモリセルＭ_−１、Ｍ_０、Ｍ_１は縦続接続
され、ディジタル時間修正フィルタＦＩＬＴＥＲの信号
入力Ｉは第１のメモリセルＭ_−１の入力の働きをする。
メモリセルＭ_−１、Ｍ_０、Ｍ_１の出力はそれぞれ乗算器
Ｃ_−１、Ｃ_０およびＣ_１の入力に接続され、これらの乗
算器Ｃ_−１、Ｃ_０およびＣ_１の出力は加算器ＡＤＤの入
力端子に接続される。加算器ＡＤＤの出力はディジタル
時間修正フィルタＦＩＬＴＥＲの出力端子Ｏの働きをす
る。

【００２５】図１のディジタル時間修正フィルタＦＩＬ
ＴＥＲの時間誤差入力端子ε、Δｋは、計算ユニットを
介して乗算器Ｃ_−１、Ｃ_０およびＣ_１の制御入力に結合
される。この結合および計算ユニットは図３には示され
ていない。計算ユニットは、時間誤差への直線的に増大
する寄与を適切なフィルタ係数値Ｃ_−１、Ｃ_０およびＣ
_１に変換する。

【００２６】図３のディジタル時間修正フィルタＦＩＬ
ＴＥＲの動作は、図５を参照すると最も分かりやすく説
明できる。図５で時間軸ＴＸ Ｔｉｍｅ上の０、１、
２、３、４、５、６、および７の印が付いたポイント
は、図１の受信機ＲＸ１と通信するマルチキャリア送信
機の、同じマルチキャリアシンボルに関するサンプル時
刻を表す。このマルチキャリア送信機はサンプル周期Ｔ
_Ｔを有する送信機クロックを含む。これに対して、時間
軸ＲＸ Ｔｉｍｅ上の０’、１’、２’、３’、４’、
５’、６’、および７’の印が付いたポイントは、図１
のマルチキャリア受信機ＲＸ１のサンプル時刻を表す。
このマルチキャリア受信機ＲＸ１はサンプル周期Ｔ_Ｒを
有する受信機クロックＣＬＫを含む。送信機クロックと
受信機クロックＣＬＫは固定の制御不能なクロックと考
えられる。その結果、送信機クロックと受信機クロック
ＣＬＫの間には周波数の差が生じ、その結果、受信機サ
ンプル時刻０’、１’、２’、３’、４’、５’、
６’、および７’と、送信機サンプル時刻０、１、２、
３、４、５、６、および７との間の時間誤差が直線的に
増大する。この時間誤差は図５にτ０、τ１、τ２、τ
３、τ４、τ５、τ６およびτ７に示されている。時間
誤差τｉがε＋ｉ・Δｋ（ただしｉ＝０、１、２、
３、．．．、）と記述される場合、ディジタル時間修正
フィルタＦＩＬＴＥＲは直線的に増大する寄与ｉ・Δｋ
を補償する必要がある。時間誤差への残りの寄与εは、
マルチキャリア受信機ＲＸ１内の位相ロータＲＯＴＯＲ
によって補償され、通常Ｎ・Δｋの整数倍（ただしＮは
マルチキャリアシンボル内のサンプルの数）に等しい。
したがって、ディジタル時間修正フィルタＦＩＬＴＥＲ
はゼロから（Ｎ−１）・Δｋ（ただしＮはシンボルあた
りのサンプルの数）まで段階的に増大する時間誤差を補
償する必要がある。それに対してディジタル時間修正フ
ィルタＦＩＬＴＥＲは、マルチキャリア受信機ＲＸ１内
のアナログ／ディジタル変換器ＡＤＣが生成した３つの
サンプルのサブセットｓ（ｎ）を、受信機クロックＣＬ
Ｋおよび送信機クロックが同期化されていたならば受信
機ＲＸ１が獲得していたはずの時間修正されたサンプル
ｓｃ（ｎ）に変換する。例えばサンプル時刻３’、４’
および５’でマルチキャリア受信機ＲＸ１内で生成され
たサンプルは、ディジタルフィルタＦＩＬＴＥＲによっ
て線形結合され、サンプル時刻４で受信機ＲＸ１が獲得
したはずのサンプルが生成される。その後、サンプル時
刻４’、５’、および６’でマルチキャリア受信機ＲＸ
１内で生成されたサンプルは、ディジタルフィルタＦＩ
ＬＴＥＲによって線形結合され、サンプル時刻５で受信
機ＲＸ１が獲得したはずのサンプルが生成され、以下同
様の処理が行われる。サンプル時刻４におけるサンプル
を生成するため、ディジタル時間修正フィルタＦＩＬＴ
ＥＲは、サンプル時刻３’でのサンプルにフィルタ係数
Ｃ_−１を掛け、サンプル時刻４’でのサンプルにフィル
タ係数Ｃ_０を掛け、サンプル時刻５’でのサンプルにフ
ィルタ係数Ｃ_１を掛ける。その後、加算器ＡＤＤはスケ
ーリングされたサンプルを合計してサンプル時刻４での
サンプルを生成する。フィルタ係数Ｃ_{− １}、Ｃ_０および
Ｃ_１は、それに対してよく知られているアルゴリズムを
使用する前述の計算ユニットによって適切に決定され
る。

【００２７】フィルタＦＩＬＴＥＲは、送信機クロック
と受信機クロックＣＬＫの間のクロック速度の差による
時間誤差の直線的に増大する寄与ｉ・Δｋを補償するだ
けなので、ディジタル時間修正フィルタＦＩＬＴＥＲ内
に必要なフィルタ係数の数は、妥当な数に保つことがで
きる。前述のように、時間誤差への残りの寄与εは、マ
ルチキャリア受信機ＲＸ１内の位相ロータＲＯＴＯＲに
よって補償される。これによって、送信機と受信機のい
ずれにも電圧制御クロックを設ける必要なしにマルチキ
ャリア環境の時間誤差補償が可能になるので本発明のこ
の態様は特に有利である。

【００２８】図４に示されるディジタル時間修正フィル
タＦＩＬＴＥＲ’は、メモリセルＭ _−１，０、Ｍ
_−１，１、．．．、Ｍ_−１，Ｎ、Ｍ_０，０、
Ｍ_０，１、．．．、．．．、Ｍ_０，Ｎ、Ｍ_１，０、Ｍ
_１，１、．．．、Ｍ_１，Ｎ、フィルタ係数乗算器Ｃ
_−１，０、Ｃ_−１，１、．．．、Ｃ_−１，Ｎ、
Ｃ_０，０、Ｃ_０，１、．．．、Ｃ_０，Ｎ、Ｃ_１，０、Ｃ
_１，１、．．．、Ｃ_１，Ｎ、加算器ＡＤＤ０、ＡＤＤ
１．．．、ＡＤＤＮ、スケーリング手段Ｓ０、Ｓ
１、．．．、ＳＮ、および合計器ＳＵＭを含む。

【００２９】メモリセルＭ_−１，０、Ｍ_０，０、Ｍ
_１，０、フィルタ係数乗算器Ｃ_−１，０、Ｃ_０，０、Ｃ
_１，０、および加算器ＡＤＤ０は第１のフィルタを構成
する。これに対して、メモリセルＭ_−１，０、
Ｍ_０，０、Ｍ_１，０が縦続接続され、第１のメモリセル
Ｍ_−１，０の入力がディジタル時間修正フィルタＦＩＬ
ＴＥＲ’の入力端子Ｉと相互接続される。メモリセルＭ
_−１，０、Ｍ_０，０、およびＭ_{１， ０}の出力はそれぞれ
フィルタ係数乗算器Ｃ_−１，０、Ｃ_０，０、およびＣ
_１，０の入力に接続され、後者のフィルタ係数乗算器Ｃ
_−１，０、Ｃ_０，０、およびＣ _１，０の出力は加算器Ａ
ＤＤ０の入力の働きをする。同様の方法で、メモリセル
Ｍ_−１，１、Ｍ_０，１、Ｍ_１，１、フィルタ係数乗算器
Ｃ_−１，１、Ｃ_０，１、Ｃ_１，１および加算器ＡＤＤ１
は上記と同じ構造を有する第２のフィルタとして構成さ
れ、メモリセルＭ_−１，Ｎ、Ｍ_０，Ｎ、Ｍ_１，Ｎ、フィ
ルタ係数乗算器Ｃ _−１，Ｎ、Ｃ_０，Ｎ、Ｃ_１，Ｎおよび
加算器ＡＤＤＮもこの構造を有するフィルタとして構成
される。上記のフィルタはすべて、ディジタル時間修正
フィルタＦＩＬＴＥＲ’の入力端子Ｉと合計器ＳＵＭの
間に並列接続されるが、並列フィルタと合計器ＳＵＭの
間に、スケジューリング手段Ｓ０、Ｓ１、．．、ＳＮが
それぞれ挿入される。合計器ＳＵＭの出力はディジタル
時間修正フィルタＦＩＬＴＥＲの出力端子Ｏと内部的に
接続される。これらのスケーリング手段Ｓ０、Ｓ
１、．．．．ＳＮは、測定された時間誤差に依存するス
ケールファクタ１、Δｋ、．．．、（Δｋ）^Ｎを有し、
したがって制御線を介してフィルタＦＩＬＴＥＲがその
一部を形成する時間誤差補償装置ＴＣＯＭＰの時間誤差
入力端子ε、Δｋと相互接続される。これらの制御接続
はどの図にも示されていない。

【００３０】図４に詳細が示されているディジタル時間
修正フィルタＦＩＬＴＥＲ’は、前記の図１および図３
のディジタル時間修正フィルタＦＩＬＴＥＲよりもさら
に実現可能である。これは、図４のディジタル時間修正
フィルタＦＩＬＴＥＲ’のフィルタ係数Ｃ_−１，０、Ｃ
_−１，１、．．．、Ｃ_−１，Ｎ、Ｃ_０，０、
Ｃ_０，１、．．．、Ｃ_０，Ｎ、Ｃ_１，０、
Ｃ_１，１、．．．、Ｃ_１，Ｎが時間的に変化せず、した
がって、上記の計算ユニットがよく知られているアルゴ
リズムを適用することで適切なフィルタ係数をもはや決
定する必要がないからである。この単純化はファロー
（Ｆａｒｒｏｗ）アーキテクチャを有するディジタル時
間修正フィルタＦＩＬＴＥＲ’を実施することで得られ
る。前節から理解できるように、そのようなファロー
（Ｆａｒｒｏｗ）アーキテクチャは、時間的に変化する
が送信機と受信機のサンプルクロックの間の時間誤差の
測定された直線的増分Δｋと簡単な対応関係を有するス
ケールファクタＳ０、Ｓ１、．．．ＳＮによってそれぞ
れスケーリングされる所定のフィルタ係数Ｃ_−１，０、
Ｃ_−１，１、．．．、Ｃ _−１，Ｎ、Ｃ_０，０、
Ｃ_０，１、．．．、Ｃ_０，Ｎ、Ｃ_１，０、
Ｃ_１，１、．．．、Ｃ_１，Ｎを有するデジタルフィルタ
の並列構造である。。フィルタ係数Ｃ_{− １，０}、Ｃ
_−１，１、．．．、Ｃ_−１，Ｎ、Ｃ_０，０、
Ｃ_０，１、．．．、Ｃ_{０ ，Ｎ}、Ｃ_１，０、
Ｃ_１，１、．．．、Ｃ_１，Ｎの値及びスケールファクタ
とΔｋとの関係は、以下のように図３のフィルタ係数Ｃ
_−１、Ｃ_０およびＣ_１とＴａｙｌｏｒ系列としての直線
的な増分Δｋとの間の依存度を記述することで決定され
る。

【００３１】

【数５】

【００３２】

【数６】

【００３３】

【数７】 ここで、ｐ！はｐの階乗で、すなわち、ｐ！＝Ｐ・（ｐ
−１）・（ｐ−２）.．．． ．２・１で、

【００３４】

【数８】 はΔｋ＝０で得られたΔｋに関するＣ_−１のｐ次導関数
を表す。

【００３５】これらの式（１）、（２）および（３）か
ら、図３のディジタル時間修正フィルタＦＩＬＴＥＲ
が、上記のファロー（Ｆａｒｒｏｗ）アーキテクチャを
有する等価のディジタル時間修正フィルタＦＩＬＴＥ
Ｒ’に変換する方法が分かる。実際、図３のＣ_−１、Ｃ
_０およびＣ_１を式（１）、（２）および（３）が表す等
価物と交換することで得られるアーキテクチャは、図４
に示されるアーキテクチャである。したがって、図４の
ディジタル時間修正フィルタＦＩＬＴＥＲ’もまた同様
に、サンプル時刻３’、４’および５’でサンプルｓ
（ｎ）を、受信機ＲＸ２がサンプル時刻４に得たはずの
サンプルに変換する。図３のディジタル時間修正フィル
タＦＩＬＴＥＲと比べて乗算および加算回数は増大して
いるが、フィルタ係数は今度は時間的に変化しないので
実施態様は単純化されている。

【００３６】ＡＤＳＬ（非対称ディジタル加入者線）シ
ステムのためのディジタル時間修正フィルタＦＩＬＴＥ
Ｒ’の好ましい実施形態では、フィルタＦＩＬＴＥＲ’
は、Ｓ０でスケーリングされた第１の並列フィルタ内の
１つのフィルタ係数乗算器Ｃ _０，０と、時間誤差の測定
された直線的な増分であるΔｋに等しいＳ１でスケーリ
ングされた第２の並列フィルタ内の５つのフィルタ係数
乗算器Ｃ_−２，１、Ｃ _−１，１、Ｃ_０，１、Ｃ_１，１お
よびＣ_２，１を含む。シミュレーション試験の結果、そ
のような簡単な補間フィルタは、従来のＡＤＳＬ位相ロ
ータと組み合わせれば、送信機と受信機の間の同期化を
得るのに十分であることが分かっている。

【００３７】第１に留意することは、上記の実施態様の
マルチキャリア信号はＡＤＳＬ（非対称ディジタル加入
者線）またはＶＤＳＬ（超高速ディジタル加入者線）シ
ステムのような電話回線を介して移送できるが、本発明
の適用可能性は信号が移送される伝送媒体によって制限
されないということである。特に、本発明はケーブル接
続、衛星接続、空中の無線リンクなどの任意のマルチキ
ャリア接続に適用できる。

【００３８】本発明はまたＡＤＳＬ（非対称ディジタル
加入者線）またはＤＭＴ（離散的マルチトーン）変調が
使用される同様のシステムにだけ関連するわけではな
い。当業者は、マルチキャリア信号が送信側モデムから
受信側モデムＲＸ１またはＲＸ２に送信され、固定のサ
ンプルクロックを有する送信機と受信機が提供されるそ
の他の任意のシステムで適用可能なように、上記の実施
形態を適応することができるであろう。

【００３９】さらに、本発明の実施形態は機能ブロック
に関して記述されていることに留意が必要である。これ
らのブロックの上記の機能説明から、電子デバイスを設
計する当業者には、これらのブロックの実施形態がよく
知られている電子構成要素で製造できる方法は明らかで
ある。したがって、それらの大部分について、機能ブロ
ックの内容の詳細なアーキテクチャは示されていない。

【００４０】以上、本発明の原理について特定の装置に
関連して説明したが、この説明は例示的なものにすぎ
ず、本発明の範囲を限定するものではないことを明確に
理解されたい。

【図面の簡単な説明】

【図１】本発明によるマルチキャリア受信機ＲＸ１の第
１の実施形態の機能ブロック図である。

【図２】本発明によるマルチキャリア受信機ＲＸ２の第
２の実施形態の機能ブロック図である。

【図３】図１のマルチキャリア受信機ＲＸ１に含まれる
ディジタル時間修正フィルタＦＩＬＴＥＲの機能ブロッ
ク図である。

【図４】図２のマルチキャリア受信機ＲＸ２に含まれる
ディジタル時間修正フィルタＦＩＬＴＥＲ’の機能ブロ
ック図である。

【図５】図１のディジタル時間修正フィルタＦＩＬＴＥ
Ｒと図２のディジタル時間修正フィルタＦＩＬＴＥＲ’
の動作を示す時間図である。

【符号の説明】

（Δｋ）^ｎ スケールファクタ ＡＤＣ アナログ／ディジタル変換器 ＡＤＤ 加算器 Ｃ_−１ 乗算器 ＣＬＫ 受信機クロック ＦＦＴ フーリエ変換器 ＦＩＬＴＥＲ ディジタル時間修正フィルタ Ｍ_−１ メモリセル ＲＯＴＯＲ 位相ロータ ＲＸ１ 受信機 ＲＸ２ 受信機 Ｓ０ スケーリング手段 ＳＣ（ｎ） 変調搬送波 ＳＵＭ 合計器 ＴＣＯＭＰ 時間誤差補償装置 ｓ（ｎ） サンプルシーケンス ｓ（ｔ） 入力マルチキャリア信号 ｓｃ（ｎ） 時間修正されたサンプルシーケンス ε、Δｋ 時間誤差入力端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミゲル・ペータース ベルギー国、ベー−1200・ブリユツセル、 アブニユ・ドユ・カステル・73

Claims (6)

【特許請求の範囲】
1. 【請求項１】 マルチキャリア受信機（ＲＸ１、ＲＸ
   ２）内で、前記マルチキャリア受信機（ＲＸ１、ＲＸ
   ２）の受信機サンプルクロック（ＣＬＫ）と前記マルチ
   キャリア受信機（ＲＸ１、ＲＸ２）と通信するマルチキ
   ャリア送信機の送信機サンプルクロックとの間の時間誤
   差（ε、Δｋ）を補償し、 ａ．前記時間誤差（ε、Δｋ）を示す時間誤差信号を受
   信するように構成された時間誤差入力端子と、 ｂ．前記受信機サンプルクロック（ＣＬＫ）の制御下で
   生成される、転送信号（ｓ（ｔ））のサンプル（ｓ
   （ｎ））を受信するように構成された信号入力端子と、 ｃ．前記信号入力端子に結合された入力端子と前記時間
   誤差入力端子に結合された制御入力端子とを有し、かつ
   前記サンプル（ｓ（ｎ））のサブセットを前記転送信号
   （ｓ（ｔ））の第１の時間修正されたサンプル（ｓｃ
   （ｎ））に変換するように適切に構成されたフィルタ係
   数（Ｃ_−１、Ｃ_０、Ｃ_１／Ｃ_−１，０、Ｃ _０，０、Ｃ
   _１，０、Ｃ_−１，１、Ｃ_０，１、Ｃ_１，１．．．、Ｃ
   _−１，Ｎ、Ｃ_{０ ，Ｎ}、Ｃ_１，Ｎ）を有する、時間領域内
   で動作するディジタル時間修正フィルタ（ＦＩＬＴＥ
   Ｒ、ＦＩＬＴＥＲ’）とを含む、時間誤差補正装置（Ｔ
   ＣＯＭＰ）であって、 前記時間誤差（ε、Δｋ）が直線的に増大する第１の寄
   与（Δｋ）と第２の寄与（ε）とを含むこと、および前
   記フィルタ係数（Ｃ_−１、Ｃ_０、Ｃ_１／Ｃ_{−１ ，０}、Ｃ
   _０，０、Ｃ_１，０、Ｃ_−１，１、Ｃ_０，１、
   Ｃ_１，１．．．、Ｃ_{−１， Ｎ}、Ｃ_０，Ｎ、Ｃ_１，Ｎ）が
   前記直線的に増大する第１の寄与（Δｋ）を補償するよ
   うに適切に構成されること、および前記時間誤差補償装
   置（ＴＣＯＭＰ）が、 ｄ．前記転送信号（ｓ（ｔ））内の搬送波の位相をそれ
   ぞれの周波数に比例して回転させ、それによって前記第
   ２の寄与（ε）を補償する、周波数領域内で動作する位
   相回転手段（ＲＯＴＯＲ）をさらに含むことを特徴とす
   る時間誤差補償装置（ＴＣＯＭＰ）。
2. 【請求項２】 前記フィルタ係数（Ｃ_−１，０、Ｃ
   _０，０、Ｃ_１，０、Ｃ_{− １，１}、Ｃ_０，１、
   Ｃ_１，１、．．．、Ｃ_−１，Ｎ、Ｃ_０，Ｎ、Ｃ_１，Ｎ）
   が時間的に変化せず、また前記ディジタル時間修正フィ
   ルタ（ＦＩＬＴＥＲ’）が時間的に変化するスケールフ
   ァクタを有するスケーリング手段（Ｓ０、Ｓ
   １、．．．、ＳＮ）をさらに含むことを特徴とする請求
   項１に記載の時間誤差補償装置（ＴＣＯＭＰ）。
3. 【請求項３】 前記ディジタル時間修正フィルタ（ＦＩ
   ＬＴＥＲ’）が６つの時間的に変化しないフィルタ係数
   （Ｃ_０，０、Ｃ_−２，１、Ｃ_−１，１、Ｃ_{０ ，１}、Ｃ
   _１，１、Ｃ_２，１）と時間的に変化するスケールファク
   タ（Ｓ１）とを含むことを特徴とする請求項２に記載の
   時間誤差補償装置（ＴＣＯＭＰ）。
4. 【請求項４】 前記回転手段（ＲＯＴＯＲ）によって補
   償される前記第２の寄与（ε）が 【数１】 （ただしＮはマルチキャリアシンボル内のサンプルの数
   を表し、Δｋは２つの連続するサンプルの間の前記時間
   誤差の直線的増分を表す）で拡大されることを特徴とす
   る請求項１に記載の時間誤差補償装置（ＴＣＯＭＰ）。
5. 【請求項５】 ａ．受信機サンプルクロック（ＣＬＫ）
   の制御下で、前記マルチキャリア受信機（ＲＸ１、ＲＸ
   ２）によって受信される転送信号（ｓ（ｔ））のサンプ
   ル（ｓ（ｎ））を生成するアナログ／ディジタル変換器
   （ＡＤＣ）と、 ｂ．前記受信機サンプルクロック（ＣＬＫ）と、前記マ
   ルチキャリア受信機（ＲＸ１、ＲＸ２）と通信する送信
   機内の送信機サンプルクロックとの間の時間誤差（ε、
   Δｋ）を補償する時間誤差補償装置（ＴＣＯＭＰ）であ
   って、 ｂ１．前記時間誤差（ε、Δｋ）を示す時間誤差信号を
   受信するように構成された時間誤差入力端子、 ｂ２．前記転送信号（ｓ（ｔ））の前記サンプル（ｓ
   （ｎ））を受信するように構成された信号入力端子、 ｂ３．前記信号入力端子に結合された入力端子と前記時
   間誤差入力端子に結合された制御入力端子とを有し、か
   つ前記サンプル（ｓ（ｎ））のサブセットを前記転送信
   号（ｓ（ｔ））の第１の時間修正されたサンプル（ｓｃ
   （ｎ））に変換するように適切に構成されたフィルタ係
   数（Ｃ_−１、Ｃ_０、Ｃ_１／Ｃ_−１，０、Ｃ_０，０、Ｃ
   _１，０、Ｃ_−１，１、Ｃ_０，１、Ｃ_１，１．．．、Ｃ
   _−１，Ｎ、Ｃ _０，Ｎ、Ｃ_１，Ｎ）を有する、時間領域内
   で動作するディジタル時間修正フィルタ（ＦＩＬＴＥ
   Ｒ、ＦＩＬＴＥＲ’）を含む時間誤差補償装置（ＴＣＯ
   ＭＰ）と、 ｃ．前記転送信号を復調するように構成されたマルチキ
   ャリア復調手段（ＦＦＴ）と、 ｄ．前記時間誤差（ε、Δｋ）を検出し、前記時間誤差
   信号を生成するように構成された時間誤差検出手段との
   縦続接続を、入力と出力との間に含むマルチキャリア受
   信機（ＲＸ１、ＲＸ２）であって、 前記時間誤差（ε、Δｋ）が直線的に増大する第１の寄
   与（Δｋ）と第２の寄与（ε）とを含むこと、および前
   記フィルタ係数（Ｃ_−１、Ｃ_０、Ｃ_１／Ｃ_{−１ ，０}、Ｃ
   _０，０、Ｃ_１，０、Ｃ_−１，１、Ｃ_０，１、
   Ｃ_１，１．．．、Ｃ_{−１， Ｎ}、Ｃ_０，Ｎ、Ｃ_１，Ｎ）が
   前記直線的に増大する第１の寄与（Δｋ）を補償するよ
   うに適切に構成されること、および前記時間誤差補償装
   置（ＴＣＯＭＰ）が、 ｄ４．前記転送信号（ｓ（ｔ））内の搬送波の位相をそ
   れぞれの周波数に比例して回転させ、それによって前記
   第２の寄与（ε）を補償する、周波数領域内で動作する
   位相回転手段（ＲＯＴＯＲ）をさらに含むことを特徴と
   するマルチキャリア受信機（ＲＸ１、ＲＸ２）。
6. 【請求項６】 前記受信機サンプルクロック（ＣＬＫ）
   が、前記送信機サンプルクロックの送信機サンプル周波
   数よりもかなり高い受信機サンプル周波数を有するこ
   と、および前記マルチキャリア受信機（ＲＸ２）が、前
   記時間誤差補償装置（ＴＣＯＭＰ）に結合され、前記転
   送信号を前記かなり高い受信機サンプル周波数から前記
   送信機サンプル周波数にダウンサンプリングするように
   構成されたダウンサンプリング手段（ＤＳＡＭＰ）をさ
   らに含むことを特徴とする請求項５に記載のマルチキャ
   リア受信機（ＲＸ２）。