JP2000099218A - Output circuit, input/output system, and data input/output method - Google Patents

Output circuit, input/output system, and data input/output method

Info

Publication number
JP2000099218A
JP2000099218A JP11174551A JP17455199A JP2000099218A JP 2000099218 A JP2000099218 A JP 2000099218A JP 11174551 A JP11174551 A JP 11174551A JP 17455199 A JP17455199 A JP 17455199A JP 2000099218 A JP2000099218 A JP 2000099218A
Authority
JP
Japan
Prior art keywords
data
actual
output
actual data
inverted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11174551A
Other languages
Japanese (ja)
Inventor
Jung-Hwan Choi
崔▲じゅん▼煥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2000099218A publication Critical patent/JP2000099218A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Record Information Processing For Printing (AREA)
  • Dram (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an output circuit and input/output system having an open- drain output which minimizes power consumption, and the data output method using them. SOLUTION: Data output parts 11-i (i=1 to 8) receive actual data RDATi (i=1 to 8) from a storage element 19 and output intermediate data TDATAi (i=1 to 8) which are their inverted or non-inverted data in response to a control signal XCON. A control part 15 senses the large/small relation between the number of actual data RDATi having a data value '0' and the number of actual data RDATi having a data value '1' and generates the control signal XCON according to the result. Output pad parts 13-i +(i=1 to 8) output transmit data ADATi (i=1 to 8) according to the intermediate data TDATi. Output pad parts 13-i has open-drain structures. An auxiliary output pad part 17 receives the control signal XCON and provides an index signal XINDB for the outside. Consequently, when the number of data values having large current consumption is larger than the number of data values having small current consumption, the values of the outputted data are inverted and outputted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、データ出力回路に
係り、特に出力データの値によって相異なる電流量を消
費するオープンドレーン構造の出力部を有する出力回路
及び入出力システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data output circuit, and more particularly to an output circuit and an input / output system having an output portion of an open drain structure consuming different amounts of current depending on the value of output data.

【0002】[0002]

【従来の技術】メモリのような半導体装置では、高集積
化と共に高速化が追求されている。高速動作のために、
半導体装置には、オープンドレーン構造の出力部が適用
される。
2. Description of the Related Art In semiconductor devices such as memories, high integration and high speed are pursued. For high-speed operation,
An output unit having an open drain structure is applied to a semiconductor device.

【0003】オープンドレーン構造の出力部は、ドレー
ン端子がフローティング状態になる出力トランジスタを
有する。そして、出力トランジスタとしては、NMOSトラ
ンジスタ、または、PMOSトランジスタを採用することが
できる。
[0003] An output section having an open drain structure has an output transistor whose drain terminal is in a floating state. An NMOS transistor or a PMOS transistor can be used as the output transistor.

【0004】しかし、動作速度の側面及び製作過程の便
宜のために、一般に、出力トランジスタとしては、ソー
ス端子に接地電圧VSSが接続され、ゲート端子に出力す
べき実際データが印加されるNMOSトランジスタが採用さ
れる。それゆえ、本明細書では、出力トランジスタがNM
OSトランジスタである場合を例として説明する。
However, for the sake of the operation speed and the convenience of the manufacturing process, the output transistor is generally an NMOS transistor having a source terminal connected to the ground voltage VSS and a gate terminal applied with actual data to be output. Adopted. Therefore, in this specification, the output transistor is NM
The case where the transistor is an OS transistor will be described as an example.

【0005】出力トランジスタのドレーン端子は、デー
タを出力する場合に、終端抵抗を通して終端電圧Vterm
と連結される。そして、出力トランジスタのゲート端子
には、出力すべき実際データが印加される。
When outputting data, the drain terminal of the output transistor is connected to a terminating voltage Vterm through a terminating resistor.
Is linked to The actual data to be output is applied to the gate terminal of the output transistor.

【0006】従って、実際データが“0”の場合には、
出力トランジスタが“ターンオフ”される。そして、出
力トランジスタのドレーン端子に現れる出力信号の電圧
レベルは終端電圧Vtermになる。
Therefore, when the actual data is "0",
The output transistor is "turned off". Then, the voltage level of the output signal appearing at the drain terminal of the output transistor becomes the terminating voltage Vterm.

【0007】一方、実際データが“1”である場合に
は、出力トランジスタが“ターンオン”される。そし
て、出力トランジスタのドレーン端子に現れる出力信号
の電圧レベルは、終端電圧Vtermから終端抵抗による電
圧降下値を差し引いた値となる。
On the other hand, when the actual data is "1", the output transistor is turned on. Then, the voltage level of the output signal appearing at the drain terminal of the output transistor is a value obtained by subtracting the voltage drop due to the terminating resistor from the terminating voltage Vterm.

【0008】したがって、オープンドレーン出力部の出
力データは、電流を消費する状態である“1”と電流を
消費しない状態である“0”のみに限定される。
Therefore, the output data of the open drain output section is limited to only "1" which consumes current and "0" which consumes no current.

【0009】そして、オープンドレーン出力部は、
“1”または“0”のデータを出力するために所定のスイ
ング幅を有する。それゆえ、一定量の電流が終端抵抗を
通して流れる。これにより、出力データが“1”である
状態では、相当量の電流消耗が生じる。
The open drain output unit is
It has a predetermined swing width to output “1” or “0” data. Therefore, a certain amount of current flows through the terminating resistor. As a result, when the output data is “1”, a considerable amount of current is consumed.

【0010】例えば、終端抵抗の抵抗値が20Ωである場
合は、約1Vのスイング幅を確保するために終端電圧Vter
mから接地電圧VSSに流れる電流量は約50mAである。それ
ゆえ、“1”のデータ値を有する8個の出力データを出力
する場合は、オープンドレーン構造の出力部で約400mA
(=50mA×8)の電流消耗量が増える。
For example, when the resistance value of the terminating resistor is 20Ω, the terminating voltage Vter is used to secure a swing width of about 1V.
The amount of current flowing from m to the ground voltage VSS is about 50 mA. Therefore, when outputting eight output data having a data value of “1”, about 400 mA is required at the output part of the open drain structure.
(= 50mA × 8) current consumption increases.

【0011】ところが、このような消耗電流量の増加は
経済性を低下させ、これを適用する半導体装置の寿命を
短縮させるという問題点が生じる。
However, such an increase in the amount of consumption current lowers the economic efficiency and causes a problem of shortening the life of the semiconductor device to which it is applied.

【0012】[0012]

【発明が解決しようとする課題】本発明の目的は、例え
ば、電力消耗を最小化するオープンドレーン出力部を有
する出力回路と入出力システム及びこれを利用したデー
タ出力方法を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an output circuit having an open drain output unit for minimizing power consumption, an input / output system, and a data output method using the same.

【0013】[0013]

【課題を解決するための手段】前記のような本発明の目
的を達成するために、本発明の第1の側面は、aの電流
量を消費するAのデータ値、または、前記aより大きいb
の電流量を消費するBのデータ値を有する多数個のデー
タを同時に出力する出力回路に関する。本発明の出力回
路は、それぞれのデータ値を有する多数個の実際データ
をそれぞれ感知し、所定の制御信号に応答して前記実際
データに対応するそれぞれの中間データを出力する多数
個のデータ出力部、及び前記Aのデータ値を有する前記
実際データの数に対する前記Bのデータ値を有する前記
実際データの数の大小関係によって活性化される前記制
御信号を発生する制御部を備える。前記中間データは、
前記Aのデータ値を有する前記実際データの数が前記Bの
データ値を有する前記実際データの数より小さい場合に
は、前記実際データの反転データであり、前記Aのデー
タ値を有する前記実際データの数が前記Bのデータ値を
有する前記実際データの数より大きいか同じ場合には、
前記実際データの非反転データである。
In order to achieve the above object of the present invention, a first aspect of the present invention is to provide a data value of A which consumes a current amount of a or a data value of A which is larger than a. b
The present invention relates to an output circuit for simultaneously outputting a large number of data having a data value of B consuming a current amount. The output circuit of the present invention senses a plurality of actual data having respective data values, and outputs a plurality of data output units for outputting respective intermediate data corresponding to the actual data in response to a predetermined control signal. And a control unit for generating the control signal activated by a magnitude relationship between the number of the actual data having the B data value and the number of the actual data having the A data value. The intermediate data is
If the number of the actual data having the data value of A is smaller than the number of the actual data having the data value of B, the actual data having the data value of A is inverted data of the actual data. Is greater than or equal to the number of the actual data having the B data values,
This is non-inverted data of the actual data.

【0014】望ましくは、前記制御部は、前記実際デー
タの非反転データの値を感知し、データ値がBである前
記非反転データにより駆動される非反転感知信号を発生
する非反転感知部と、前記実際データの反転データの値
を感知し、データ値がAである前記反転データにより駆
動される反転感知信号を発生する反転感知部と、前記非
反転感知信号と前記反転感知信号の電圧レベルを比較し
て前記制御信号を発生する比較器とを備える。
Preferably, the control unit senses a value of the non-inverted data of the actual data and generates a non-inverted sensing signal driven by the non-inverted data having a data value of B. An inversion sensing unit that senses the value of the inversion data of the actual data and generates an inversion sensing signal driven by the inversion data having a data value of A, and a voltage level of the non-inversion sensing signal and the inversion sensing signal. And a comparator for generating the control signal.

【0015】前記のような本発明の目的を達成するため
に、本発明の第2の側面は、aの電流量を消費するAのデ
ータ値、または、前記aより大きいbの電流量を消費する
Bのデータ値を有する多数個の実際データを同時に入出
力する入出力システムに関する。本発明の入出力システ
ムは、前記実際データのデータ値を感知し、前記実際デ
ータに対応する伝送データと、前記実際データに対する
前記伝送データの関係を示す指標信号を提供する出力装
置、及び前記伝送データと前記指標信号を受信し、前記
指標信号によって前記伝送データとの関係が決定される
入力データを内部回路に提供する入力装置を備える。前
記伝送データは、前記Aのデータ値を有する前記実際デ
ータの数が前記Bのデータ値を有する前記実際データの
数より小さい場合には前記実際データの反転データであ
り、大きい場合は前記実質データの非反転データであ
る。前記入力データは前記実際データと同じデータ値を
有する。
In order to achieve the object of the present invention as described above, a second aspect of the present invention relates to a method of consuming a data value of A consuming a current amount of a or a current value of b larger than a. Do
The present invention relates to an input / output system for simultaneously inputting / outputting a large number of actual data having a data value of B. The input / output system according to the present invention, wherein the output device senses a data value of the actual data and provides transmission data corresponding to the actual data and an index signal indicating a relationship between the transmission data and the actual data, and the transmission device. An input device that receives data and the index signal and provides input data whose relationship with the transmission data is determined by the index signal to an internal circuit; The transmission data is inverted data of the actual data if the number of the actual data having the data value of A is smaller than the number of the actual data having the data value of B, and if the number is larger than the actual data, Is non-inverted data. The input data has the same data value as the actual data.

【0016】前記のような本発明の目的を達成するため
に、本発明の第3の側面は、多数個のデータを同時に出
力する出力装置に関する。本発明の出力装置は、所定の
実際データを蓄積し、出力モードで多数個の前記実際デ
ータを提供するデータ蓄積部、及び前記実際データを受
信し、前記実際データのデータ値に対応する中間データ
を発生する出力回路を備える。前記中間データは、aの
電流量を消費するAのデータ値を有する前記実際データ
の数が前記aより大きいbの電流量を消費するBのデータ
値を有する前記実際データの数より小さい場合には、前
記実際データの反転データであり、前記Aのデータ値を
有する前記実際データの数が前記Bのデータ値を有する
前記実際データの数より大きい場合には、前記実際デー
タの非反転データである。
In order to achieve the above object of the present invention, a third aspect of the present invention relates to an output device for outputting a large number of data simultaneously. An output device according to the present invention stores a predetermined actual data, provides a data storage unit for providing a large number of the actual data in an output mode, and receives the actual data, and outputs intermediate data corresponding to a data value of the actual data. Is provided. The intermediate data, when the number of the actual data having the data value of A consuming the current amount of a is smaller than the number of the actual data having the data value of B consuming the current amount of b larger than the a Is the inverted data of the actual data, and when the number of the actual data having the data value of A is larger than the number of the actual data having the data value of B, it is the non-inverted data of the actual data. is there.

【0017】前記のような本発明の目的を達成するため
に、本発明の第4の側面は、aの電流量を消費するAのデ
ータ値、または、前記aより大きいbの電流量を消費する
Bのデータ値を有するデータを同時に出力するデータ出
力方法である。本発明のデータ出力方法は、A)それぞれ
のデータ値を有する多数個の実際データのデータ値を感
知する段階と、B)前記Aのデータ値を有する前記実際デ
ータの数(m)と前記Bのデータ値を有する前記実際データ
の数(n)を比較する段階と、C)前記B)段階の比較結果
が、m≦nである場合には前記実際データを反転させて中
間データを発生し、m>nである場合には前記実際データ
を非反転させて前記中間データを発生する段階と、D)前
記中間データと前記実際データとの相関関係を示す指標
信号を発生する段階とを備える。
In order to achieve the object of the present invention as described above, a fourth aspect of the present invention relates to a method of consuming a data value of A consuming a current amount of a or a current value of b larger than a. Do
This is a data output method for simultaneously outputting data having a data value of B. The data output method of the present invention includes: A) sensing data values of a plurality of actual data having respective data values; and B) the number (m) of the actual data having the data value of A and the B value. Comparing the number (n) of the actual data having the data values of (C) and (C) the intermediate data by inverting the actual data when the comparison result of the step (B) is m ≦ n. , When m> n, non-inverting the actual data to generate the intermediate data, and D) generating an index signal indicating a correlation between the intermediate data and the actual data. .

【0018】前記のような本発明の目的を達成するため
に、本発明の第5の側面は、aの電流量を消費するAのデ
ータ値、または、前記aより大きいbの電流量を消費する
Bのデータ値を有するデータを同時に入/出力する入/
出力装置を有する入出力システムのデータ入出力方法で
ある。本発明のデータ入出力方法は、A)それぞれのデー
タ値を有する多数個の実際データのデータ値を感知する
段階と、B)前記Aのデータ値を有する前記実際データの
数(m)と前記Bのデータ値を有する前記実際データの数
(n)を比較する段階と、C)前記B)段階の比較結果が、m≦
nである場合には前記実際データを反転させて中間デー
タを発生し、m>nである場合には前記実際データを非反
転させて前記中間データを発生する段階と、D)前記中間
データと前記実際データの相関関係を示す指標信号を発
生する段階と、E)前記指標信号に応答して前記中間デー
タとの相関関係が決定される所定の入力データを発生す
る段階とを備える。前記入力データは前記実際データと
同じデータ値を有する。
In order to achieve the object of the present invention as described above, a fifth aspect of the present invention relates to a method of consuming a data value of A consuming a current of a or a current of b larger than a. Do
Input / output for simultaneously inputting / outputting data having a data value of B
This is a data input / output method for an input / output system having an output device. The data input / output method of the present invention includes: A) sensing data values of a plurality of actual data having respective data values, and B) the number (m) of the actual data having the data value of A and the The number of said actual data having a data value of B
comparing (n) and C) the comparison result of step B), m ≦
generating intermediate data by inverting the actual data if n, and generating the intermediate data by non-inverting the actual data if m> n, and D) generating the intermediate data. Generating an index signal indicating the correlation of the actual data; and E) generating predetermined input data for determining a correlation with the intermediate data in response to the index signal. The input data has the same data value as the actual data.

【0019】本発明によれば、消費される電流量が多い
データ値の数が、消費される電流量が少ないデータ値の
数より多い場合には、出力されるデータの値を反転させ
て出力することによって電流消耗量が低減される。この
ような消耗電流量の低減によって製品の経済性が向上
し、これを適用する製品の寿命が延びる。
According to the present invention, when the number of data values consuming a large amount of current is greater than the number of data values consuming a small amount of current, the value of the data to be output is inverted and output. By doing so, the current consumption is reduced. Such a reduction in the amount of consumption current improves the economy of the product and extends the life of the product to which the product is applied.

【0020】[0020]

【発明の実施の形態】本発明と本発明の動作上の利点及
び本発明の実施によって達成される目的を十分に理解す
るためには、本発明の好適な実施の形態を例示する添付
図面及び添付図面に記載された内容を参照すべきであ
る。
BRIEF DESCRIPTION OF THE DRAWINGS For a fuller understanding of the invention, its operational advantages, and the objects achieved by the practice of the invention, reference will be made to the accompanying drawings, which illustrate preferred embodiments of the invention. Reference should be made to the contents set forth in the accompanying drawings.

【0021】以下、添付図面を参照して本発明の好適な
実施の形態を説明する。各図面において、同じ参照符号
を付した構成要素は同じ構成要素であることを示す。
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. In each drawing, components denoted by the same reference numerals indicate the same components.

【0022】図1は、本発明の好適な実施の形態に係る
低電流動作出力回路10を備える出力装置100を概略的に
示す図面である。本発明の好適な実施の形態に係る低電
流動作出力回路10は、“0”または“1”のデータ値を有
する多数個のデータを同時に出力する装置である。本明
細書では、説明の便宜上、低電流動作出力回路10が8個
のデータを同時に出力するものとして説明する。
FIG. 1 is a diagram schematically showing an output device 100 including a low current operation output circuit 10 according to a preferred embodiment of the present invention. The low-current operation output circuit 10 according to a preferred embodiment of the present invention is a device that simultaneously outputs a large number of data having a data value of “0” or “1”. In the present specification, for the sake of convenience, the description will be given on the assumption that the low-current operation output circuit 10 outputs eight data simultaneously.

【0023】データ出力部11_i(i=1〜8)は、記憶素子
部19から出力される実際データRDATi(i=1〜8)を受信
し、対応する中間データTDATi、i=1〜8を生じる。
The data output section 11_i (i = 1 to 8) receives the actual data RDATi (i = 1 to 8) output from the storage element section 19 and outputs the corresponding intermediate data TDATi, i = 1 to 8 Occurs.

【0024】前記実際データRDATiのデータ値が“0”よ
り“1”が多い場合には、前記中間データTDATiは、それ
ぞれに対応する実際データRDATiの反転データである。
When the data value of the actual data RDATi is greater than “0” by “1”, the intermediate data TDATi is the inverted data of the corresponding actual data RDATi.

【0025】一方、実際データRDATiのデータ値が“0”
より“1”が少ない場合には、中間データTDATiは、それ
ぞれに対応する実際データRDATiの非反転データであ
る。
On the other hand, the data value of the actual data RDATi is "0"
When "1" is smaller, the intermediate data TDATi is non-inverted data of the corresponding actual data RDATi.

【0026】制御部15は、“0”のデータ値を有する実
際データRDATiの数に対する“1”のデータ値を有する実
際データRDATiの数の大小関係を感知して制御信号XCON
を生じる。そして、制御信号XCONは、データ出力部11_i
を制御して、中間データTDATiと実際データRDATiを決定
する。
The control unit 15 senses the magnitude relationship between the number of actual data RDATis having a data value of "1" and the number of actual data RDATis having a data value of "0" and detects a control signal XCON
Is generated. Then, the control signal XCON is output to the data output unit 11_i
To determine the intermediate data TDATi and the actual data RDATi.

【0027】出力パッド部13_i、i=1〜8は、中間データ
TDATiに応答して伝送データADATi(i=1〜8)を生じる。
出力パッド部13_iは、オープンドレーン構造を有する。
この実施の形態は、出力パッド部13_iの出力トランジス
タは、NMOSトランジスタであるものとして説明する。
Output pad sections 13_i, i = 1 to 8 are intermediate data
The transmission data ADATi (i = 1 to 8) is generated in response to TDATi.
The output pad section 13_i has an open drain structure.
This embodiment will be described on the assumption that the output transistor of the output pad section 13_i is an NMOS transistor.

【0028】従って、出力パッド部13_iは、“1”のデ
ータが入力される場合には多くの電流を消費するが、
“0”のデータが入力される場合には実質的に電流を消
費しない。
Therefore, the output pad section 13_i consumes a large amount of current when data "1" is input.
When data of “0” is input, the current is not substantially consumed.

【0029】補助出力パッド部17は、制御信号XCONを受
信して、外部に指標信号XINDBを出力する。
The auxiliary output pad section 17 receives the control signal XCON and outputs an index signal XINDB to the outside.

【0030】図2は、図1に示すデータ出力部11_iの構成
例を示す図面である。この構成例では、データ出力部11
_iは、二重出力器21及び選択器23を備える。
FIG. 2 is a diagram showing a configuration example of the data output unit 11_i shown in FIG. In this configuration example, the data output unit 11
_i includes a dual output device 21 and a selector 23.

【0031】二重出力器21は、実際データRDATiを受信
し、実際データRDATiの反転データQIVBi(i=1〜8)及び
非反転データQIVi(i=1〜8)を発生する。
The dual output unit 21 receives the actual data RDATi and generates inverted data QIVBi (i = 1 to 8) and non-inverted data QIVi (i = 1 to 8) of the actual data RDATi.

【0032】二重出力器21は、例えば、Dフリップフロ
ップで構成されることが好ましい。
It is preferable that the dual output device 21 is constituted by, for example, a D flip-flop.

【0033】選択器23は、実際データRDATiの反転デー
タQIVBi及び非反転データQIViを受信し、制御信号XCON
に応答して中間データTDATiを出力する。
The selector 23 receives the inverted data QIVBi and the non-inverted data QIVi of the actual data RDATi and receives the control signal XCON
And output the intermediate data TDATi.

【0034】すなわち、制御信号XCONが活性化される場
合の中間データTDATiは、実際データRDATiの反転データ
QIVBiである。一方、制御信号XCONが非活性化される場
合の中間データTDATiは、実際データRDATiの非反転デー
タQIViである。
That is, the intermediate data TDATi when the control signal XCON is activated is the inverted data of the actual data RDATi.
QIVBi. On the other hand, the intermediate data TDATi when the control signal XCON is inactivated is the non-inverted data QIVi of the actual data RDATi.

【0035】選択器23は、例えば、2:1マルチプレクサ
で構成されることが好ましい。
The selector 23 is preferably constituted by, for example, a 2: 1 multiplexer.

【0036】図3は、図1に示す制御部15の構成例を示す
図面である。この構成例に係る制御部15は、非反転感知
部31、反転感知部33及び比較器35を備える。
FIG. 3 is a diagram showing a configuration example of the control unit 15 shown in FIG. The control unit 15 according to this configuration example includes a non-inversion sensing unit 31, an inversion sensing unit 33, and a comparator 35.

【0037】非反転感知部31は、実際データRDATiの非
反転データQIViの値を感知する。そして、非反転感知部
31は、データ値が“1”である非反転データQIViの数に
応じて電圧レベルが降下する非反転感知信号XREV1を生
じる。
The non-inversion sensing unit 31 senses the value of the non-inversion data QIVi of the actual data RDATi. And the non-reversing sensor
31 generates a non-inverted sensing signal XREV1 whose voltage level decreases according to the number of non-inverted data QIVi having a data value of "1".

【0038】より具体的には、非反転感知部31は、第1N
MOSトランジスタ31a_i(i=1〜8)及び第1抵抗素子31bを
備える。
More specifically, the non-inverting sensing unit 31 includes the first N
It includes a MOS transistor 31a_i (i = 1 to 8) and a first resistance element 31b.

【0039】第1NMOSトランジスタ31a_i(i=1〜8)は、
ソース端子に接地電圧VSSが連結され、ゲート端子に、
対応する実際データRDATiの非反転データQIViがそれぞ
れ印加される。
The first NMOS transistor 31a_i (i = 1 to 8)
The ground voltage VSS is connected to the source terminal, and the gate terminal is
Non-inverted data QIVi of the corresponding actual data RDATi is applied.

【0040】第1抵抗素子31bは、第1NMOSトランジスタ3
1a_iのドレーン端子と電源電圧VCCを連結する。そし
て、第1NMOSトランジスタ31a_iのドレーン端子の信号
は、非反転感知信号XREV1として出力する。
The first resistance element 31b is connected to the first NMOS transistor 3
Connect the drain terminal of 1a_i to the power supply voltage VCC. Then, the signal of the drain terminal of the first NMOS transistor 31a_i is output as the non-inversion sensing signal XREV1.

【0041】したがって、非反転感知信号XREV1は、デ
ータ値が“1”である非反転データQIViの数が多くなる
と、それに応じて電圧レベルが降下する。すなわち、デ
ータ値が“1”である実際データRDATiの数が増えるほ
ど、非反転感知信号XREV1の電圧レベルが降下する。
Therefore, as the number of the non-inverted data QIVi whose data value is "1" increases, the voltage level of the non-inverted sensing signal XREV1 decreases accordingly. That is, as the number of the actual data RDATi whose data value is “1” increases, the voltage level of the non-inversion sensing signal XREV1 decreases.

【0042】反転感知部33は、実際データRDATiの反転
データQIVBiの値を感知する。そして、反転感知部33
は、データ値が“1”である反転データQIVBiの数に応じ
て電圧レベルが降下する反転感知信号XREV2を生じる。
The inversion sensing unit 33 senses the value of the inversion data QIVBi of the actual data RDATi. And the inversion sensing unit 33
Generates an inverted sense signal XREV2 whose voltage level decreases according to the number of inverted data QIVBi whose data value is "1".

【0043】より具体的には、反転感知部33は、第2NMO
Sトランジスタ33a_i(i=1〜8)及び第2抵抗素子33bを備
える。
More specifically, the inversion sensing unit 33 includes the second NMO
An S transistor 33a_i (i = 1 to 8) and a second resistance element 33b are provided.

【0044】第2NMOSトランジスタ33a_i(i=1〜8)は、
ソース端子に接地電圧VSSが連結され、ゲート端子に実
際データRDATiの反転データQIVBiがそれぞれ印加され
る。
The second NMOS transistor 33a_i (i = 1 to 8)
The ground voltage VSS is connected to the source terminal, and the inverted data QIVBi of the actual data RDATi is applied to the gate terminal.

【0045】第2抵抗素子33bは、第2NMOSトランジスタ3
3a_iのドレーン端子と電源電圧VCCを連結する。そし
て、第2NMOSトランジスタ33a_iのドレーン端子の信号
は、反転感知信号XREV2として出力される。
The second resistance element 33b is connected to the second NMOS transistor 3
Connect the drain terminal of 3a_i to the power supply voltage VCC. Then, the signal of the drain terminal of the second NMOS transistor 33a_i is output as the inverted sense signal XREV2.

【0046】したがって、反転感知信号XREV2は、デー
タ値が“1”である反転データQIVBiの数が多くなると、
それに応じて電圧レベルが降下する。すなわち、データ
値が“0”である実際データRDATiの数が増えるほど、反
転感知信号XREV2の電圧レベルが降下する。
Therefore, when the number of the inverted data QIVBi whose data value is “1” increases, the inverted sense signal XREV2 becomes:
The voltage level drops accordingly. That is, the voltage level of the inverted sense signal XREV2 decreases as the number of the actual data RDATi whose data value is “0” increases.

【0047】比較器35は、非反転感知信号XREV1と反転
感知信号XREV2との電圧レベルを比較し、制御信号XCON
を発生する。具体的には、非反転感知信号XREV1は、比
較器35の反転入力端(-)に印加され、反転感知信号XREV2
は、比較器35の非反転入力端(+)に印加される。そし
て、比較器35は、反転入力端(-)と非反転入力端(+)に等
しい電圧レベルが入力される場合には非活性化するよう
に設計される。
The comparator 35 compares the voltage levels of the non-inverted sensing signal XREV1 and the inverted sensing signal XREV2, and outputs the control signal XCONV
Occurs. Specifically, the non-inverting sensing signal XREV1 is applied to the inverting input terminal (-) of the comparator 35, and the inverting sensing signal XREV2
Is applied to the non-inverting input terminal (+) of the comparator 35. The comparator 35 is designed to be deactivated when a voltage level equal to the inverting input terminal (-) and the non-inverting input terminal (+) is input.

【0048】したがって、非反転感知信号XREV1の電圧
レベルが反転感知信号XREV2の電圧レベルより低い場合
に、制御信号XCONは活性化される。すなわち、データ値
が“0”である実際データRDATiの数よりデータ値が
“1”である実際データRDATiの数が大きい場合には、制
御信号XCONは“ハイ”に活性化される。
Therefore, when the voltage level of the non-inverted sensing signal XREV1 is lower than the voltage level of the inverted sensing signal XREV2, the control signal XCON is activated. That is, when the number of actual data RDATi whose data value is "1" is larger than the number of actual data RDATi whose data value is "0", control signal XCON is activated to "high".

【0049】しかし、非反転感知信号XREV1の電圧レベ
ルが反転感知信号XREV2の電圧レベルより高かいか両者
が同等である場合には、制御信号XCONは非活性化され
る。すなわち、データ値が“0”である実際データRDATi
の数よりデータ値が“1”である実際データRDATiの数が
小さいか両者が同一である場合には、制御信号XCONは
“ロー”に非活性化される。
However, if the voltage level of the non-inverted sensing signal XREV1 is higher than or equal to the voltage level of the inverted sensing signal XREV2, the control signal XCON is deactivated. That is, the actual data RDATi whose data value is “0”
If the number of actual data RDATi whose data value is "1" is smaller than or equal to the number of the control signals XCON, the control signal XCON is deactivated to "low".

【0050】図4は、図1に示す出力パッド部13_iの構成
例を示す図面である。この構成例に係る出力パッド部13
_iは、出力トランジスタ41及び終端抵抗43を含む。
FIG. 4 is a diagram showing a configuration example of the output pad section 13_i shown in FIG. Output pad section 13 according to this configuration example
_i includes an output transistor 41 and a termination resistor 43.

【0051】出力トランジスタ41は、ソース端子に前記
接地電圧VSSが接続され、ゲート端子に中間データTDATi
が印加されるNMOSトランジスタである。終端抵抗43は、
終端電圧Vtermと出力トランジスタ41のドレーン端子を
連結する。出力トランジスタ41のドレーン端子は、伝送
データADATiを出力する。
The output transistor 41 has a source terminal connected to the ground voltage VSS and a gate terminal connected to the intermediate data TDATi.
Is applied to the NMOS transistor. The terminating resistor 43 is
The terminal voltage Vterm is connected to the drain terminal of the output transistor 41. The drain terminal of the output transistor 41 outputs transmission data ADATi.

【0052】したがって、中間データTDATiが“1”であ
る時は、出力パッド部13_iは相当量(約50mA)の電流を消
耗する。しかし、中間データTDATiが“0”である時は、
出力パッド部13_iは電流を消耗しない。
Therefore, when the intermediate data TDATi is "1", the output pad section 13_i consumes a considerable amount of current (about 50 mA). However, when the intermediate data TDATi is “0”,
The output pad section 13_i does not consume current.

【0053】表1及び表2は、“1”のデータ値を有する
実際データRDATiの数が“0”のデータ値を有する実際デ
ータRDATiの数より多い場合の中間データTDATi及び制御
信号XCONのデータ値を示す。
Tables 1 and 2 show data of the intermediate data TDATi and the data of the control signal XCON when the number of actual data RDATi having a data value of "1" is larger than the number of actual data RDATi having a data value of "0". Indicates a value.

【0054】[0054]

【表1】 表1は、実際データRDATiのデータ値がすべて“1”であ
る場合を示す。この場合、制御信号XCONのデータ値は
“1”になって、中間データTDATiは、実際データRDATi
の反転データであることを示す。なお、Xは、本発明の
好適な実施の形態に係る低電流動作出力回路の構成を採
用しない場合に、制御信号XCONが存在しないことを示
す。
【table 1】 Table 1 shows a case where all the data values of the actual data RDATi are “1”. In this case, the data value of the control signal XCON becomes “1”, and the intermediate data TDATi becomes the actual data RDATi.
Indicates that the data is inverted. Note that X indicates that the control signal XCON does not exist when the configuration of the low current operation output circuit according to the preferred embodiment of the present invention is not adopted.

【0055】仮に、実際データRDATiを非反転してADATi
を出力するとすれば、消耗電流量は、終端抵抗の抵抗値
が10Ωでスイング幅が1Vである場合に、出力パッド部
13_iによって消耗される電流量である約400mA(=50mA×
8)である。
Assume that the actual data RDATi is not inverted and ADATi
If the resistance value of the termination resistor is 10Ω and the swing width is 1V, the consumption current
Approximately 400 mA (= 50 mA ×
8).

【0056】しかし、実際データRDATiを反転した中間
データTDATiに従ってADATiを出力する場合には、消耗電
流量は、制御信号XCONの出力によって消耗される電流量
である約50mAのみである。したがって、本発明の好適な
実施の形態に係る低電流動作出力回路10によって、約35
0mAの電流消耗量が省かれる。
However, when ADATi is output in accordance with the intermediate data TDATi which is the actual data RDATi inverted, the consumption current is only about 50 mA, which is the current consumed by the output of the control signal XCON. Therefore, the low-current operation output circuit 10 according to the preferred embodiment of the present invention
The current consumption of 0 mA is saved.

【0057】[0057]

【表2】 表2は、データ値が“1”である実際データRDATiが5個で
あり、データ値が“0”である実際データRDATiが3個の
場合である。
[Table 2] Table 2 shows a case where there are five actual data RDATis having a data value of “1” and three actual data RDATis having a data value of “0”.

【0058】この場合、制御信号XCONのデータ値は
“1”になり、中間データTDATiは、実際データRDATiの
反転データであることを示す。
In this case, the data value of the control signal XCON becomes "1", indicating that the intermediate data TDATi is the inverted data of the actual data RDATi.

【0059】仮に、実際データRDATiを非反転してADATi
として出力するとすれば、前述の条件において、消耗電
流量は、5個の出力パッド部13_iによって消耗される電
流量である約250mA(=50mA×5)である。
It is assumed that the actual data RDATi is not inverted and ADATi
In this case, the amount of consumption current is about 250 mA (= 50 mA × 5), which is the amount of current consumed by the five output pad sections 13 — i under the above conditions.

【0060】一方、実際データRDATiを反転した中間デ
ータTDATiに従ってADATiを出力する場合には、消耗電流
量は、3個の出力パッド部13_iによって消耗される電流
量である約150mA(=50mA×3)と、制御信号XCONの出力に
よって消耗される電流量である約50mAとの合計である。
従って、全体消耗電流量は約200mAである。したがっ
て、本発明の好適な実施の形態に係る低電流動作出力回
路10によって約50mAの電流消耗量が省かれる。
On the other hand, when ADATi is output according to the intermediate data TDATi which is the actual data RDATi inverted, the consumption current is about 150 mA (= 50 mA × 3) which is the current consumed by the three output pad sections 13 — i. ) And about 50 mA, which is the amount of current consumed by the output of the control signal XCON.
Therefore, the total consumption current is about 200 mA. Therefore, the low-current operation output circuit 10 according to the preferred embodiment of the present invention saves about 50 mA of current consumption.

【0061】表3は、“1”のデータ値を有する実際デー
タRDATiの数と“0”のデータ値を有する実際データRDAT
iの数が等しい場合の中間データTDATi及び表示信号XIND
Bのデータ値を示す。
Table 3 shows the number of actual data RDATi having a data value of "1" and the actual data RDATi having a data value of "0".
The intermediate data TDATi and the display signal XIND when the number of i is equal
Indicates the data value of B.

【0062】[0062]

【表3】 表3は、データ値が“1”である実際データRDATiが4個で
あり、データ値が“0”である実際データRDATiも4個の
場合である。
[Table 3] Table 3 shows a case where the number of actual data RDATi whose data value is “1” is four and the number of actual data RDATi whose data value is “0” is four.

【0063】この場合、制御信号XCONのデータ値は
“0”になり、中間データTDATiは実際データRDATiの非
反転データであることを示す。
In this case, the data value of the control signal XCON becomes "0", indicating that the intermediate data TDATi is non-inverted data of the actual data RDATi.

【0064】実際データRDATiを非反転してADTAiとして
出力する場合には、消耗電流量は、4個の前記出力パッ
ド部13_iによって消耗される電流量である約200mA(=50m
A×4)である。
When the actual data RDATi is non-inverted and output as ADTAi, the consumption current is about 200 mA (= 50 m), which is the current consumed by the four output pad sections 13_i.
A × 4).

【0065】一方、仮に、実際データRDATiを反転した
中間データTDATiに従ってADATiを出力するとすれば、消
耗電流量は4個の出力パッド部13_iによって消耗される
電流量である約200mA(=50mA×4)と、制御信号XCONの出
力によって消耗される電流量である約50mAとの合計であ
る。即ち、全体消耗電流量は約250mAである。したがっ
て、実際データRDATiを反転した中間データTDATiに従っ
てを出力する場合には、約50mAの電流消耗量が増える。
On the other hand, if ADATi is to be output according to the intermediate data TDATi which is the actual data RDATi inverted, the consumption current is about 200 mA (= 50 mA × 4) which is the current consumed by the four output pad sections 13_i. ) And about 50 mA, which is the amount of current consumed by the output of the control signal XCON. That is, the total consumption current is about 250 mA. Therefore, when outputting according to the intermediate data TDATi which is the actual data RDATi inverted, the current consumption of about 50 mA increases.

【0066】そこで、“1”のデータ値を有する実際デ
ータRDATiの数と“0”のデータ値を有する実際データRD
ATiの数が等しい場合は、中間データTDATiは実際データ
RDATiの非反転データとする。
Therefore, the number of actual data RDATi having a data value of “1” and the actual data RDATi having a data value of “0” are
If the number of ATis is equal, the intermediate data TDATi is the actual data
RDATi non-inverted data.

【0067】以上のように、本発明の好適な実施の形態
に係る低電流動作出力回路10によれば、約25%の電流消
耗量が省かれる。
As described above, according to the low current operation output circuit 10 according to the preferred embodiment of the present invention, about 25% of current consumption is omitted.

【0068】図5は、本発明の好適な実施の形態に係る
低電流動作入出力システムの構成例を示す図面である。
図5に示すように、本発明の好適な実施の形態に係る低
電流動作システム1は、出力装置100及び入力装置200を
備える。
FIG. 5 is a diagram showing a configuration example of a low current operation input / output system according to a preferred embodiment of the present invention.
As shown in FIG. 5, a low-current operation system 1 according to a preferred embodiment of the present invention includes an output device 100 and an input device 200.

【0069】出力装置100の内部構成及び作用は、図1に
示す通りである。すなわち、出力装置100は、“1”のデ
ータ値を有する実際データRDATi(図5に図示せず)の数が
“0”のデータ値を有する実際データRDATiの数より多い
場合には実際データRDATiを反転して伝送データADATiを
出力する。
The internal configuration and operation of the output device 100 are as shown in FIG. That is, the output device 100 outputs the actual data RDATi when the number of actual data RDATi having a data value of “1” (not shown in FIG. 5) is larger than the number of actual data RDATi having a data value of “0”. Is inverted and the transmission data ADATi is output.

【0070】一方、出力装置100は、“1”のデータ値を
有する実際データRDATiの数が“0”のデータ値を有する
実際データRDATiの数より小さいか両者が同じである場
合には、実際データRDATiを非反転して伝送データADATi
を出力する。
On the other hand, if the number of actual data RDATi having a data value of “1” is smaller than or equal to the number of actual data RDATi having a data value of “0”, the output device 100 Data RDATi is non-inverted and transmission data ADATi
Is output.

【0071】次に、入力装置200について具体的に説明
する。
Next, the input device 200 will be specifically described.

【0072】入力装置200は、伝送データADATiと指標信
号XINDBを受信して入力データIDATi(i=1〜8)を発生す
る。指標信号XINDBは、制御信号XCONと反対の論理状態
を有する。
The input device 200 receives the transmission data ADATi and the index signal XINDB and generates input data IDATi (i = 1 to 8). Index signal XINDB has the opposite logic state to control signal XCON.

【0073】そして、入力データIDATiは、指標信号XIN
DBが活性化される場合は、中間データTDATiの反転デー
タと等しい論理状態となる。一方、入力データIDATi
は、表示信号XINDBが非活性される場合は、中間データT
DATiの非反転データと等しい論理状態となる。
Then, the input data IDATi is converted to the index signal XIN
When the DB is activated, the logical state becomes equal to the inverted data of the intermediate data TDATi. On the other hand, the input data IDATi
Indicates that when the display signal XINDB is deactivated, the intermediate data T
The logical state is equal to the non-inverted data of DATi.

【0074】したがって、入力データIDATiは、実際デ
ータRDATiと等しいデータ値を有する。
Therefore, input data IDATi has a data value equal to actual data RDATi.

【0075】入力装置200は、多数個のデータ入力回路5
5_i(i=1〜8)を備える。データ入力回路55_iは、それ
ぞれに対応する伝送データADATiを受信し、指標信号XIN
DBによって制御されて入力データIDATiを生じる。
The input device 200 includes a plurality of data input circuits 5
5_i (i = 1 to 8). The data input circuit 55_i receives the transmission data ADATi corresponding to each, and outputs the index signal XIN
The input data IDATi is controlled by the DB.

【0076】図6は、図5に示すデータ入力回路55_iの構
成例を示す図面である。この構成例では、データ入力回
路55_iは、二重出力器61及び選択器63を備える。
FIG. 6 is a diagram showing a configuration example of the data input circuit 55_i shown in FIG. In this configuration example, the data input circuit 55_i includes a dual output device 61 and a selector 63.

【0077】二重出力器61は、伝送データADATiを受信
し、伝送データADATiの反転データQINBi及び非反転デー
タQINiを出力する。
The dual output unit 61 receives the transmission data ADATi and outputs inverted data QINBi and non-inverted data QINi of the transmission data ADATi.

【0078】選択器63は、伝送データADATiの反転デー
タQINBi及び非反転データQINiを受信し、指標信号XINDB
に応答して入力データIDATiを出力する。
The selector 63 receives the inverted data QINBi and the non-inverted data QINi of the transmission data ADATi, and outputs the index signal XINDB
To output the input data IDATi.

【0079】すなわち、指標信号XINDBが活性化される
場合の入力データIDATiは、伝送データADATiの反転デー
タQINBiと等しいデータ値を有する。一方、指標信号XIN
DBが非活性化される場合の入力データIDATiは、伝送デ
ータADATiの非反転データQINiと等しいデータ値を有す
る。
That is, the input data IDATi when the index signal XINDB is activated has a data value equal to the inverted data QINBi of the transmission data ADATi. On the other hand, the index signal XIN
Input data IDATi when DB is deactivated has a data value equal to non-inverted data QINi of transmission data ADATi.

【0080】従って、入力データIDATiは、実際データR
DATiと等しいデータ値を有する。
Therefore, the input data IDATi is equal to the actual data R
It has a data value equal to DATi.

【0081】以上、本発明を図面に示された特定の実施
の形態を参考にして説明したが、これは例示に過ぎず、
本技術分野の通常の知識を有する者なら、該特定の実施
の形態に多様な変形を加え、均等な他の実施の形態を採
用し得ることを理解できるであろう。。
Although the present invention has been described with reference to the specific embodiments shown in the drawings, this is only an example,
Those of ordinary skill in the art will recognize that various modifications can be made to the specific embodiment and other equivalent embodiments can be employed. .

【0082】例えば、上記の実施の形態では、出力パッ
ド部13_iの出力トランジスタをNMOSトランジスタで構成
したが、PMOSトランジスタで構成することもできる。こ
の場合、出力トランジスタのソース端子を電源電圧と連
結し、出力トランジスタのドレーン端子と終端電圧を終
端抵抗に連結すればよい。このように出力トランジスタ
をPMOSトランジスタで構成する場合には、“0”のデー
タ値を出力する時に多くの電流を消耗する。そこで、出
力トランジスタをPMOSトランジスタで構成する場合に
は、制御信号XCONは“0”のデータ値を有する実際デー
タRDATiの数が“1”のデータ値を有する実際データRDAT
iの数より多い場合に、活性化されるよう設計する必要
がある。
For example, in the above embodiment, the output transistor of the output pad section 13 — i is constituted by an NMOS transistor, but may be constituted by a PMOS transistor. In this case, the source terminal of the output transistor may be connected to the power supply voltage, and the drain terminal of the output transistor and the termination voltage may be connected to the termination resistor. When the output transistor is formed of a PMOS transistor as described above, a large amount of current is consumed when outputting a data value of “0”. Therefore, when the output transistor is configured by a PMOS transistor, the control signal XCON is the actual data RDATi having the data value of “1” and the actual data RDATi having the data value of “1”.
When the number is larger than i, it is necessary to design to be activated.

【0083】また、上記の実施の形態では、低電流動作
出力装置が8個のデータを同時に出力する例について説
明しているが、同時に出力されるデータ数を増加させ又
は減少あせる得ることは言うまでもない。
Further, in the above embodiment, an example is described in which the low-current operation output device outputs eight data at the same time, but it goes without saying that the number of simultaneously output data can be increased or decreased. No.

【0084】したがって、本発明の真の技術的範囲は、
特許請求の範囲の技術的思想によって定められるべきで
ある。
Therefore, the true technical scope of the present invention is:
It is to be determined by the spirit of the appended claims.

【0085】[0085]

【発明の効果】本発明によれば、消費される電流量が多
いデータ値の数が、消費される電流量が少ないデータ値
の数より多い場合には、出力されるデータの値を反転さ
せて出力することによって電流消耗が低減する。このよ
うな消耗電流の低減によって製品の経済性が向上し、こ
れを適用する製品の寿命が延びる。
According to the present invention, when the number of data values consuming a large amount of current is larger than the number of data values consuming a small amount of current, the value of the output data is inverted. Output reduces current consumption. Such a reduction in consumption current improves the economy of the product and extends the life of the product to which the product is applied.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の好適な実施の形態に係る低電流動作出
力回路を備える出力装置を概略的に示す図面である。
FIG. 1 is a diagram schematically illustrating an output device including a low-current operation output circuit according to a preferred embodiment of the present invention.

【図2】図1に示すデータ出力部の構成例を示す図面であ
る。
FIG. 2 is a diagram illustrating a configuration example of a data output unit illustrated in FIG. 1;

【図3】図1に示す制御部の構成例を示す図面である。FIG. 3 is a diagram illustrating a configuration example of a control unit illustrated in FIG. 1;

【図4】図1に示す出力パッド部の構成例を示す図面であ
る。
FIG. 4 is a diagram illustrating a configuration example of an output pad unit illustrated in FIG. 1;

【図5】本発明の好適な実施の形態に係る低電流動作出
力回路を採用した低電流動作入出力システムの具体例を
示す図面である。
FIG. 5 is a drawing showing a specific example of a low current operation input / output system employing a low current operation output circuit according to a preferred embodiment of the present invention.

【図6】図5に示すデータ入力回路の構成例を示す図面で
ある。
6 is a drawing illustrating a configuration example of a data input circuit illustrated in FIG. 5;

【符号の説明】[Explanation of symbols]

10 低電流動作出力回路 11 データ出力部 13 出力パッド部 15 制御部 19 記憶素子部 100 出力装置 ADAT 伝送データ QIV 非反転データ QIVB 反転データ RDAT 実際データ TDAT 中間データ XCON 制御信号 XINDB 表示信号 10 Low current operation output circuit 11 Data output section 13 Output pad section 15 Control section 19 Storage element section 100 Output device ADAT Transmission data QIV Non-inversion data QIVB Inversion data RDAT Actual data TDAT Intermediate data XCON Control signal XINDB Display signal

Claims (25)

【特許請求の範囲】[Claims] 【請求項1】 aの電流量を消費するAのデータ値、また
は、前記aより大きいbの電流量を消費するBのデータ値
を有する多数個のデータを同時に出力する出力回路にお
いて、 それぞれのデータ値を有する多数個の実際データをそれ
ぞれ感知し、所定の制御信号に応答して前記実際データ
に対応するそれぞれの中間データを発生する多数個のデ
ータ出力部と、 前記Aのデータ値を有する前記実際データの数に対する
前記Bのデータ値を有する前記実際データの数の大小関
係に応じて活性化される前記制御信号を発生する制御部
とを備え、 前記中間データは、 前記Aのデータ値を有する前記実際データの数が前記Bの
データ値を有する前記実際データの数より小さい場合に
は、前記実際データの反転データであり、 前記Aのデータ値を有する前記実際データの数が前記Bの
データ値を有する前記実際データの数より大きいか両者
が同じである場合には、前記実際データの非反転データ
である、 ことを特徴とする出力回路。
1. An output circuit for simultaneously outputting a large number of data having a data value of A consuming a current amount of a or a data value of B consuming a current amount of b larger than a, A plurality of data output units for respectively detecting a plurality of actual data having data values and generating respective intermediate data corresponding to the actual data in response to a predetermined control signal; and A control unit that generates the control signal that is activated according to the magnitude relationship of the number of the actual data having the data value of B with respect to the number of the actual data, wherein the intermediate data is the data value of the A If the number of the actual data having the data value of A is smaller than the number of the actual data having the data value of the B, the actual data having the data value of A is inverted data of the actual data. Wherein when it is both or indeed greater than the number of data is the same, the the actual non-inverted data of the data output circuit, wherein the number of has a data value of the B.
【請求項2】 前記制御部は、 前記実際データの非反転データの値を感知し、データ値
がBである前記非反転データにより駆動される非反転感
知信号を発生する非反転感知部と、 前記実際データの反転データの値を感知し、データ値が
Aである前記反転データにより駆動される反転感知信号
を発生する反転感知部と、 前記非反転感知信号と前記反転感知信号との電圧レベル
を比較して前記制御信号を発生する比較器と、 を備えることを特徴とする請求項1に記載の出力回路。
2. The non-inverting sensing unit senses a value of the non-inverting data of the actual data and generates a non-inverting sensing signal driven by the non-inverting data having a data value B. The value of the inverted data of the actual data is sensed, and the data value is
An inversion sensing unit for generating an inversion sensing signal driven by the inversion data, which is A; and a comparator for comparing the voltage levels of the non-inversion sensing signal and the inversion sensing signal to generate the control signal. 2. The output circuit according to claim 1, comprising:
【請求項3】 前記制御信号は、前記Aのデータ値を有す
る前記実際データの数に対する前記Bのデータ値を有す
る前記実際データの数が等しい時、非活性化されること
を特徴とする請求項2に記載の出力回路。
3. The control signal is deactivated when the number of the actual data having the B data value is equal to the number of the actual data having the A data value. Item 2. The output circuit according to Item 2.
【請求項4】 前記非反転感知部は、 ソース端子が接地電圧と連結され、対応する前記実際デ
ータの非反転データがゲートに印加される第1NMOSトラ
ンジスタと、 前記第1NMOSトランジスタのドレーン端子と電源電圧を
連結する第1抵抗素子とを備え、 前記反転感知部は、 ソース端子が前記接地電圧と連結され、対応する前記実
際データの反転データがゲートに印加される第2NMOSト
ランジスタと、 前記第2NMOSトランジスタのドレーン端子と前記電源電
圧を連結する第2抵抗素子とを備えることを特徴とする
請求項3に記載の出力回路。
4. The non-inverting sensing unit includes a first NMOS transistor having a source terminal connected to a ground voltage and a corresponding non-inverted data of the actual data applied to a gate, a drain terminal of the first NMOS transistor, and a power supply. A first resistance element for connecting a voltage, wherein the inversion sensing unit has a source terminal connected to the ground voltage, and a second NMOS transistor to which a corresponding inverted data of the actual data is applied to a gate; and a second NMOS transistor. 4. The output circuit according to claim 3, further comprising a drain terminal of the transistor and a second resistance element connecting the power supply voltage.
【請求項5】 それぞれの前記データ出力部は、 前記実際データを受信し、前記実際データの反転及び非
反転データを出力する二重出力器と、 前記実際データの反転及び非反転データを受信し、前記
中間データを出力する選択器と、 を備えることを特徴とする請求項1に記載の出力回路。
5. Each of the data output units receives the actual data and outputs inverted and non-inverted data of the actual data, and receives inverted and non-inverted data of the actual data. The output circuit according to claim 1, further comprising: a selector that outputs the intermediate data.
【請求項6】 前記二重出力器は、 Dフリップフロップを含むことを特徴とする請求項5に記
載の出力回路。
6. The output circuit according to claim 5, wherein the dual output device includes a D flip-flop.
【請求項7】 前記選択器は、前記制御信号の活性化に
応答して前記実際データの反転データを出力し、前記指
標信号の非活性化に応答して前記実際データの非反転デ
ータを出力することを特徴とする請求項5に記載の出力
回路。
7. The selector outputs inverted data of the actual data in response to activation of the control signal, and outputs non-inverted data of the actual data in response to inactivation of the index signal. 6. The output circuit according to claim 5, wherein:
【請求項8】 aの電流量を消費するAのデータ値、また
は、前記aより大きいbの電流量を消費するBのデータ値
を有する多数個の実際データを同時に入出力する入出力
システムにおいて、 前記実際データのデータ値を感知し、前記実際データに
対応する伝送データと、前記実際データに対する前記伝
送データの関係を示す指標信号とを出力する出力装置
と、 前記伝送データと前記表示信号を受信し、前記指標信号
によって前記伝送データとの関係が決定される入力デー
タを内部回路に出力する入力装置とを備え、 前記伝送データは、前記Aのデータ値を有する前記実際
データの数が前記Bのデータ値を有する前記実際データ
の数より小さい場合には前記実際データの反転データで
あり、大きい場合は前記実質データの非反転データであ
り、 前記入力データは、前記実際データと同じデータ値を有
することを特徴とする入出力システム。
8. An input / output system for simultaneously inputting / outputting a large number of actual data having a data value of A consuming a current amount of a or a data value of B consuming a current amount of b larger than a. An output device that senses a data value of the actual data and outputs transmission data corresponding to the actual data and an index signal indicating a relationship of the transmission data to the actual data; andthe transmission data and the display signal. An input device for receiving and outputting input data whose relationship with the transmission data is determined by the index signal to an internal circuit, wherein the transmission data is the number of the actual data having the data value of A. If the actual data having a data value of B is smaller than the number of the actual data, the data is inverted data of the actual data. An input / output system, wherein the data has the same data value as the actual data.
【請求項9】 前記出力装置は、 前記実際データに対応する中間データを発生する多数個
のデータ出力部と、 前記中間データを出力するオープンドレーン構造の多数
個の出力パッド部と、 前記中間データと前記実際データとの相関関係を示す指
標信号を生じる補助出力部とを備え、 前記中間データは、前記Aのデータ値を有する前記実際
データの数が前記Bのデータ値を有する前記実際データ
の数より小さい場合には前記実際データの反転データで
あり、大きい場合は前記実質データの非反転データであ
ることを特徴とする請求項8に記載の低電流動作入出力
システム。
9. The output device, comprising: a plurality of data output units for generating intermediate data corresponding to the actual data; a plurality of output pad units having an open drain structure for outputting the intermediate data; And an auxiliary output unit that generates an index signal indicating a correlation between the actual data and the intermediate data, wherein the number of the actual data having the data value of A is the number of the actual data having the data value of B. 9. The low current operation input / output system according to claim 8, wherein when the number is smaller than the number, the actual data is inverted data, and when the number is larger, the actual data is non-inverted data.
【請求項10】 それぞれの前記データ出力部は、 前記実際データを受信し、前記実際データの反転及び非
反転データを出力する二重出力器と、 前記実際データの反転及び非反転データを受信し、前記
中間データを出力する選択器と、 を備えることを特徴とする請求項9に記載の低電流動作
入出力システム。
10. Each of the data output units receives the actual data and outputs inverted and non-inverted data of the actual data, and receives inverted and non-inverted data of the actual data. 10. The low current operation input / output system according to claim 9, further comprising: a selector for outputting the intermediate data.
【請求項11】 前記二重出力器は、Dフリップフロップ
を含むことを特徴とする請求項10に記載の低電流動作入
出力システム。
11. The input / output system according to claim 10, wherein the dual output unit includes a D flip-flop.
【請求項12】 前記出力装置は、 前記Aのデータ値を有する前記実際データの数に対する
前記Bのデータ値を有する前記実際データの数より小さ
い場合に活性化される制御信号を発生する制御部をさら
に備え、 前記選択器は、前記制御信号の活性化に応答して前記実
際データの反転データを出力し、前記制御信号の非活性
化に応答して前記実際データの非反転データを出力する
ことを特徴とする請求項10に記載の低電流動作入出力シ
ステム。
12. The control unit that generates a control signal that is activated when the number of the actual data having the B data value is smaller than the number of the actual data having the A data value. The selector outputs inverted data of the actual data in response to activation of the control signal, and outputs non-inverted data of the actual data in response to inactivation of the control signal. 11. The low current operation input / output system according to claim 10, wherein:
【請求項13】 前記入力装置は、前記伝送データを受信
し、前記指標信号によって制御されて前記入力データを
出力する多数個のデータ入力回路を備えることを特徴と
する請求項8に記載の低電流動作入出力システム。
13. The low-power input device according to claim 8, wherein the input device includes a plurality of data input circuits that receive the transmission data and output the input data controlled by the index signal. Current operated input / output system.
【請求項14】 多数個のデータを同時に出力する出力装
置において、 所定の実際データを蓄積し、出力モードで多数個の前記
実際データを提供するデータ蓄積部と、 前記実際データを受信し、前記実際データのデータ値に
対応する中間データを出力する出力回路とを備え、 前記中間データは、 aの電流量を消費するAのデータ値を有する前記実際デー
タの数が前記aより大きいbの電流量を消費するBのデー
タ値を有する前記実際データの数より小さい場合には、
前記実際データの反転データであり、 前記Aのデータ値を有する前記実際データの数が前記Bの
データ値を有する前記実際データの数より大きい場合に
は、前記実際データの非反転データであることを特徴と
する出力装置。
14. An output device for simultaneously outputting a large number of data, comprising: a data storage unit for storing predetermined actual data and providing a large number of the actual data in an output mode; An output circuit for outputting intermediate data corresponding to the data value of the actual data, wherein the intermediate data has a data value of A consuming a current amount of a and the number of the actual data having a data value of A is larger than the current of b. If less than the number of said actual data having a data value of B consuming an amount,
If the number of the actual data having the data value of A is larger than the number of the actual data having the data value of B, the actual data is non-inverted data of the actual data. An output device characterized by the above-mentioned.
【請求項15】 前記出力回路は、 前記実際データをそれぞれ感知し、前記実際データに対
応するそれぞれの中間データを出力する多数個のデータ
出力部と、 前記中間データを出力するオープンドレーン構造の多数
個の出力パッド部と、 前記中間データと前記実際データの相関関係を示す表示
信号を生じる補助出力部と、 を備えることを特徴とする請求項14に記載の出力装置。
15. The output circuit, comprising: a plurality of data output units for respectively sensing the actual data and outputting respective intermediate data corresponding to the actual data; and a plurality of open drain structures for outputting the intermediate data. 15. The output device according to claim 14, further comprising: an output pad unit; and an auxiliary output unit that generates a display signal indicating a correlation between the intermediate data and the actual data.
【請求項16】 前記出力回路は、前記Aのデータ値を有
する前記実際データの数に対する前記Bのデータ値を有
する前記実際データの数の大きさに応答する前記表示信
号を生じる制御部をさらに備えることを特徴とする請求
項15に記載の出力装置。
16. The output circuit, further comprising: a control unit that generates the display signal responsive to the magnitude of the number of the actual data having the B data value with respect to the number of the actual data having the A data value. 16. The output device according to claim 15, comprising an output device.
【請求項17】 それぞれの前記データ出力部は、 前記実際データを受信し、前記実際データの反転及び非
反転データを出力する二重出力器と、 前記実際データの反転及び非反転データを受信し、前記
中間データを出力する選択器とを備えることを特徴とす
る請求項15に記載の出力装置。
17. Each of the data output units receives the actual data, and outputs a double output device that outputs inverted and non-inverted data of the actual data, and receives inverted and non-inverted data of the actual data. 16. The output device according to claim 15, further comprising: a selector for outputting the intermediate data.
【請求項18】 前記二重出力器は、Dフリップフロップ
を含むことを特徴とする請求項17に記載の出力装置。
18. The output device according to claim 17, wherein the dual output device includes a D flip-flop.
【請求項19】 前記出力回路は、 前記Aのデータ値を有する前記実際データの数に対する
前記Bのデータ値を有する前記実際データの数より小さ
い場合に活性化される前記表示信号を生じる制御部をさ
らに備え、 前記選択器は、 前記指標信号の活性化に応答して前記実際データの反転
データを、前記指標信号の非活性化に応答して前記実際
データの非反転データを出力する、 ことを特徴とする請求項17に記載の出力装置。
19. The control unit for generating the display signal activated when the number of the actual data having the B data value is smaller than the number of the actual data having the B data value. Further comprising: the selector outputs inverted data of the actual data in response to activation of the index signal, and outputs non-inverted data of the actual data in response to deactivation of the index signal. 18. The output device according to claim 17, wherein:
【請求項20】 aの電流量を消費するAのデータ値、また
は、前記aより大きいbの電流量を消費するBのデータ値
を有するデータを同時に出力するデータ出力方法におい
て、 A)それぞれのデータ値を有する多数個の実際データのデ
ータ値を感知する段階と、 B)前記Aのデータ値を有する前記実際データの数(m)と前
記Bのデータ値を有する前記実際データの数(n)とを比較
する段階と、 C)前記B)段階における比較結果が、m≦nである場合には
前記実際データを反転して中間データを発生し、m>nで
ある場合には前記実際データを非反転して前記中間デー
タを発生する段階と、 D)前記中間データと前記実際データとの相関関係を示す
指標信号を生じる段階と、 を備えることを特徴とするデータ出力方法。
20. A data output method for simultaneously outputting data having a data value of A consuming a current amount of a or a data value of B consuming a current amount of b larger than a, wherein: Sensing the data values of a plurality of actual data having data values; andB) the number (m) of the actual data having the data value of A and the number (n) of the actual data having the data value of B. And C) the result of the comparison in step B) is to invert intermediate data if m ≦ n and generate intermediate data if m> n. A data output method comprising: non-inverting data to generate the intermediate data; and D) generating an index signal indicating a correlation between the intermediate data and the actual data.
【請求項21】 前記表示信号は、m≦nの場合に活性化さ
れることを特徴とする請求項20に記載のデータ出力方
法。
21. The data output method according to claim 20, wherein the display signal is activated when m ≦ n.
【請求項22】 前記C)段階は、 C1)前記実際データを受信し、前記実際データの反転デ
ータと非反転データを発生する段階と、 C2)前記指標信号が活性化される時に、前記実際データ
の反転データを前記中間データとする段階と、 C3)前記指標信号が非活性化される時に、前記実際デー
タの非反転データを前記中間データとする段階と、 を備えることを特徴とする請求項21に記載のデータ出力
方法。
22. The step C) includes: C1) receiving the actual data and generating inverted data and non-inverted data of the actual data; and C2) receiving the actual data when the indicator signal is activated. Making the inverted data of the data the intermediate data; andC3) making the non-inverted data of the actual data the intermediate data when the index signal is deactivated. Item 22. The data output method according to item 21.
【請求項23】 aの電流量を消費するAのデータ値、また
は、前記aより大きいbの電流量を消費するBのデータ値
を有するデータを同時に入/出力する入/出力装置を有
する入出力システムのデータ入出力方法において、 A)それぞれのデータ値を有する多数個の実際データのデ
ータ値を感知する段階と、 B)前記Aのデータ値を有する前記実際データの数(m)と前
記Bのデータ値を有する前記実際データの数(n)とを比較
する段階と、 C)前記B)段階における比較結果が、m≦nである場合には
前記実際データを反転させて中間データを発生し、m>n
である場合には前記実際データを非反転させて前記中間
データを発生する段階と、 D)前記中間データと前記実際データとの相関関係を示す
指標信号を発生する段階と、 E)前記指標信号に対応して前記中間データとの相関関係
が決定される所定の入力データを発生する段階とを備
え、 前記入力データは、前記実際データと同じデータ値を有
することを特徴とするデータ入出力方法。
23. An input / output device having an input / output device for simultaneously inputting / outputting a data value of A consuming a current amount of a or a data value of B consuming a current amount of b larger than a. In the data input / output method of the output system, A) sensing data values of a plurality of actual data having respective data values, and B) the number (m) of the actual data having the data value of A and the Comparing the number (n) of the actual data having the data value of B with the intermediate data by inverting the actual data if m ≦ n, Occurs, m> n
If not, generating the intermediate data by non-inverting the actual data; D) generating an index signal indicating a correlation between the intermediate data and the actual data; andE) generating the index signal. Generating predetermined input data for which a correlation with the intermediate data is determined in response to the input data, wherein the input data has the same data value as the actual data. .
【請求項24】 前記指標信号は、m≦nの場合に活性化さ
れることを特徴とする請求項23に記載のデータ入出力方
法。
24. The data input / output method according to claim 23, wherein the index signal is activated when m ≦ n.
【請求項25】 前記C)段階は、 C1)前記実際データを受信し、前記実際データの反転デ
ータと非反転データを発生する段階と、 C2)前記指標信号が活性化される時に、前記実際データ
の反転データを前記中間データとして発生する段階と、 C3)前記表示信号が非活性化される時に、前記実際デー
タの非反転データを前記中間データとして発生する段階
と、 を備えることを特徴とする請求項24に記載のデータ入出
力方法。
25. The step C) comprising: C1) receiving the actual data and generating inverted data and non-inverted data of the actual data; and C2) receiving the actual data when the indicator signal is activated. Generating inverted data of the data as the intermediate data; andC3) generating non-inverted data of the actual data as the intermediate data when the display signal is deactivated. 25. The data input / output method according to claim 24, wherein:
JP11174551A 1998-08-19 1999-06-21 Output circuit, input/output system, and data input/output method Pending JP2000099218A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980033627A KR100272171B1 (en) 1998-08-19 1998-08-19 Data input/output system reducing power consumption and input/output method using the same
KR98-33627 1998-08-19

Publications (1)

Publication Number Publication Date
JP2000099218A true JP2000099218A (en) 2000-04-07

Family

ID=19547634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11174551A Pending JP2000099218A (en) 1998-08-19 1999-06-21 Output circuit, input/output system, and data input/output method

Country Status (7)

Country Link
US (1) US6584572B1 (en)
JP (1) JP2000099218A (en)
KR (1) KR100272171B1 (en)
DE (1) DE19937829A1 (en)
FR (1) FR2786633B1 (en)
GB (1) GB2341022B (en)
TW (1) TW451456B (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004310700A (en) * 2003-04-01 2004-11-04 Ati Technologies Inc Method and device for inverting data in memory device
JP2005032417A (en) * 2003-07-04 2005-02-03 Samsung Electronics Co Ltd Memory system and method capable of selectively operating in both dual data strobe mode and single data strobe mode having inversion
JP2010040142A (en) * 2008-08-07 2010-02-18 Nec Electronics Corp Semiconductor integrated circuit
JP2010118087A (en) * 2010-03-04 2010-05-27 Ati Technologies Inc Method and device for inverting data in memory device
US8031538B2 (en) 2002-02-08 2011-10-04 Ati Technologies Ulc Method and apparatus for data inversion in memory device
US10679692B2 (en) 2018-05-25 2020-06-09 Winbond Electronics Corp. Memory apparatus and majority detector thereof

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6463003B2 (en) 2000-06-07 2002-10-08 Advanced Micro Devices, Inc. Power saving scheme for burst mode implementation during reading of data from a memory device
JP2002108522A (en) * 2000-09-26 2002-04-12 Internatl Business Mach Corp <Ibm> Device for transferring data and method for the same and display device and data transmitter and data receiver
GB0024226D0 (en) 2000-10-04 2000-11-15 Lsi Logic Corp Improvements in or relating to the reduction of simultaneous switching noise in integrated circuits
US20020156953A1 (en) * 2001-02-28 2002-10-24 Beiley Mark A. Dynamic bus inversion method
JP4492928B2 (en) * 2003-12-08 2010-06-30 ルネサスエレクトロニクス株式会社 Data transmission equipment
US20050132112A1 (en) * 2003-12-10 2005-06-16 Pawlowski J. T. I/O energy reduction using previous bus state and I/O inversion bit for bus inversion
KR100845141B1 (en) * 2007-01-17 2008-07-10 삼성전자주식회사 Single rate interface device, dual rate interface device and dual rate interfacing method
US9116828B2 (en) 2008-06-11 2015-08-25 Micron Technology, Inc. Data bus inversion usable in a memory system
US8069403B2 (en) * 2008-07-01 2011-11-29 Sandisk Technologies Inc. Majority voting logic circuit for dual bus width
US20110150270A1 (en) * 2009-12-22 2011-06-23 Carpenter Michael D Postal processing including voice training
TWI618553B (en) * 2015-04-20 2018-03-21 Protector Sprinkler Ind Co Ltd Valve control device for fire water supply pipeline

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3172331D1 (en) 1981-06-25 1985-10-24 Ibm Method and device for transmitting logic signals between micro chips
JPS59212027A (en) * 1983-05-18 1984-11-30 Toshiba Corp Output circuit of semiconductor integrated circuit
US4667337A (en) 1985-08-28 1987-05-19 Westinghouse Electric Corp. Integrated circuit having outputs configured for reduced state changes
JPS6252708A (en) * 1985-08-30 1987-03-07 Nec Home Electronics Ltd Digital magnetic recording device
JPH06111010A (en) 1992-09-29 1994-04-22 Ricoh Co Ltd Dram and controller
JP3346999B2 (en) 1996-01-08 2002-11-18 株式会社東芝 I / O device
US6243779B1 (en) * 1996-11-21 2001-06-05 Integrated Device Technology, Inc. Noise reduction system and method for reducing switching noise in an interface to a large width bus
US5874833A (en) * 1997-02-03 1999-02-23 International Business Machines Corporation True/complement output bus for reduced simulataneous switching noise
US5890005A (en) * 1997-06-02 1999-03-30 Nokia Mobile Phones Limited Low power, low interconnect complexity microprocessor and memory interface

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8031538B2 (en) 2002-02-08 2011-10-04 Ati Technologies Ulc Method and apparatus for data inversion in memory device
JP2004310700A (en) * 2003-04-01 2004-11-04 Ati Technologies Inc Method and device for inverting data in memory device
JP4505195B2 (en) * 2003-04-01 2010-07-21 エイティアイ テクノロジーズ インコーポレイテッド Method and apparatus for inverting data in a memory device
JP2005032417A (en) * 2003-07-04 2005-02-03 Samsung Electronics Co Ltd Memory system and method capable of selectively operating in both dual data strobe mode and single data strobe mode having inversion
JP2010040142A (en) * 2008-08-07 2010-02-18 Nec Electronics Corp Semiconductor integrated circuit
CN101645296B (en) * 2008-08-07 2015-02-04 瑞萨电子株式会社 Semiconductor integrated circuit
JP2010118087A (en) * 2010-03-04 2010-05-27 Ati Technologies Inc Method and device for inverting data in memory device
US10679692B2 (en) 2018-05-25 2020-06-09 Winbond Electronics Corp. Memory apparatus and majority detector thereof

Also Published As

Publication number Publication date
TW451456B (en) 2001-08-21
FR2786633B1 (en) 2004-09-03
KR20000014280A (en) 2000-03-06
GB9918763D0 (en) 1999-10-13
GB2341022A (en) 2000-03-01
GB2341022B (en) 2003-07-02
FR2786633A1 (en) 2000-06-02
DE19937829A1 (en) 2000-02-24
US6584572B1 (en) 2003-06-24
KR100272171B1 (en) 2000-12-01

Similar Documents

Publication Publication Date Title
JP2000099218A (en) Output circuit, input/output system, and data input/output method
US10651849B2 (en) Transaction-based on-die termination
US6034555A (en) Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation
KR100309723B1 (en) Integrated circuit device including cmos tri-state drivers suitable for powerdown
US7804734B2 (en) Data strobe buffer and memory system including the same
US7368937B2 (en) Input termination circuits and methods for terminating inputs
US5617040A (en) Programmable output device with integrated circuit
US20110266877A1 (en) Apparatus for supplying voltage free noise and method of operation the same
JPH03122897A (en) Memory with load arranged on distribution data line and method of arranging the load
KR20040092765A (en) Mismatched on-die termination and method thereof
US6961883B2 (en) Tester built-in semiconductor integrated circuit device
KR100529454B1 (en) Signal transmission system
JP2002007309A (en) Memory interface system and data processing system
JPH1050071A (en) Semiconductor device
US8717064B2 (en) Semiconductor integrated circuit
JPH11234348A (en) Data transmission system
JPH0746510B2 (en) Semiconductor memory device
KR100886035B1 (en) Control of link supply power based on link port mode
JPH11355122A (en) Input buffer of semiconductor device
JPH0476899A (en) Output buffer circuit
JPH0495296A (en) Semiconductor integrated circuit device
JPS6334790A (en) Asynchronous type memory circuit
JPH0918322A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070706

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100223