JP2000077644A - Optical sensor and solid-state image pickup device - Google Patents
Optical sensor and solid-state image pickup deviceInfo
- Publication number
- JP2000077644A JP2000077644A JP10246212A JP24621298A JP2000077644A JP 2000077644 A JP2000077644 A JP 2000077644A JP 10246212 A JP10246212 A JP 10246212A JP 24621298 A JP24621298 A JP 24621298A JP 2000077644 A JP2000077644 A JP 2000077644A
- Authority
- JP
- Japan
- Prior art keywords
- phototransistor
- mosfet
- drain
- base
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Facsimile Heads (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ホトトランジスタ
を用いた光センサ及び該光センサを用いた固体撮像装置
に関するものである。The present invention relates to an optical sensor using a phototransistor and a solid-state imaging device using the optical sensor.
【０００２】[0002]
【従来の技術】従来、光センサには、ＣＣＤ，ＢＡＳＩ
Ｓ，ＭＯＳ，ＭＩＭ等の多形態が提供されており、いず
れもｐｎ接合部に光を照射され、光子のエネルギーを吸
収してｐｎ接合部に電子と正孔の対のキャリアが発生
し、光子のエネルギーがｐｎ接合のエネルギ・バンド・
ギャップより大きければ電子は荷電子帯から伝導帯に励
起され、荷電子帯に正孔が残り、電子はｐ層からｎ層
へ、正孔はｎ層からｐ層に移動して光起電力を発生す
る。光センサの構造としては、上記ｐｎ接合以外にも、
ｐｉｎ，ショットキ、アバランシェ等があり、受光波長
や受光感度等のそれぞれの仕様に従って用いられてい
る。2. Description of the Related Art Conventionally, optical sensors include CCD, BASI, and the like.
Polymorphs such as S, MOS, and MIM are provided. In each case, the pn junction is irradiated with light, the energy of the photon is absorbed, and a carrier of a pair of an electron and a hole is generated in the pn junction. Energy is the energy band of the pn junction.
If the gap is larger, electrons are excited from the valence band to the conduction band, leaving holes in the valence band. The electrons move from the p-layer to the n-layer, and the holes move from the n-layer to the p-layer to generate photovoltaic power. appear. As the structure of the optical sensor, in addition to the pn junction,
There are a pin, a Schottky, an avalanche, and the like, which are used according to respective specifications such as a light receiving wavelength and a light receiving sensitivity.
【０００３】ここで、図８に従来例１の光センサの回路
例を示している。図中、Ｑ９９９はＮＰＮトランジスタ
を用いたホトトランジスタであり、ベース領域に光を受
け、その電流増幅率（β）倍の電流（ＩP ×β）を出力
する。出力された電流は、電流−電圧変換手段である負
荷Ｒ９９９により電圧に変換され、光信号出力Ｖoutを
得る。FIG. 8 shows a circuit example of the optical sensor of the first conventional example. In the figure, Q999 is a phototransistor with NPN transistors, it receives light in the base region, and outputs the current gain (beta) times the current (I P × β). The output current is converted into a voltage by a load R999, which is a current-voltage conversion means, to obtain an optical signal output Vout .
【０００４】また、従来例２の光センサの駆動回路とし
て、図９の如く、バイポーラトランジスタＱ９９８とＱ
９９７より成るカレントミラー回路を用いて、ホトトラ
ンジスタＱ９９９の電流増幅率（β）倍の電流（ＩP ×
β）を写した同一ミラー電流出力を得る。Further, as a driving circuit of the photosensor of the prior art 2, as shown in FIG.
997, the current (I P ×) times the current amplification factor (β) times the phototransistor Q999.
The same mirror current output obtained by copying β) is obtained.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、前記従
来例では、光に対する応答性が悪い、という欠点があ
る。以下にその理由を説明する。However, the conventional example has a drawback that the response to light is poor. The reason will be described below.
【０００６】一般的にバイポーラトランジスタにおい
て、そのコレクタ（エミッタ）電流Ｉ C （ＩE ）は、以
下の式で表わされている。In general, bipolar transistors
And its collector (emitter) current I C(IE)
This is represented by the following equation.
【０００７】 ＩC （ＩE ）＝Ｉs×ｅｘｐ（ｑＶbe／ｋＴ） ……（１） ここでＩS ：逆方向飽和電流、Ｖbe：ベース＝エミッタ
間電圧、ｑ：電子電荷量、ｋ：ボルツマン定数、Ｔ：絶
対温度である。すなわち、Ｖbeが変化することでＩ
C （ＩE ）が変化する。[0007] I C (I E) = I s × exp (qV be / kT) ...... (1) where I S: reverse saturation current, V BE: base = emitter voltage, q: electron charge quantity, k: Boltzmann's constant, T: absolute temperature. That is, when V be changes, I
C ( IE ) changes.
【０００８】この際、従来例１では、ベース電位、エミ
ッタ電位が光量により大きく変動し、従来例２では、エ
ミッタ電位はカレントミラー回路により半固定である
為、ベース電位が光量により変動する。いずれの場合で
も、ベース電位が変動することとなる。その為、ベース
＝コレクタ間容量（Ｃbc）を光電流（ＩP ）を用いて充
電する必要がある。In this case, in the first conventional example, the base potential and the emitter potential greatly fluctuate depending on the light amount, and in the second conventional example, the emitter potential is semi-fixed by the current mirror circuit, so that the base potential fluctuates according to the light amount. In either case, the base potential fluctuates. Therefore, it is necessary to charge the base-collector capacitance (C bc ) using the photocurrent (I P ).
【０００９】しかしながら、ベース＝コレクタ間容量
（Ｃbc）を充電したとしても、ベースは受光領域である
ため、大面積のホトトランジスタにおいては、ベース＝
コレクタ容量の増加により光応答がきわめて悪かった。However, even if the base-collector capacitance (C bc ) is charged, the base is a light receiving region.
The optical response was extremely poor due to the increase in the collector capacitance.
【００１０】本発明は、大面積のホトトランジスタにお
いても、上記ベース＝コレクタ間容量の充電による光応
答特性の向上を課題とするものである。It is an object of the present invention to improve the photo-response characteristics by charging the base-collector capacitance even in a large-area phototransistor.
【００１１】[0011]
【課題を解決するための手段】本発明においては、ホト
トランジスタのベース電位を変動させずエミッタ電位の
みを変動させる構成を特徴としている。The present invention is characterized in that only the emitter potential is changed without changing the base potential of the phototransistor.
【００１２】その構成は、ホトトランジスタのベースに
定電流により駆動されるＭＯＳＦＥＴのゲートを、コレ
クタにＭＯＳＦＥＴのソースを各々接続する。これによ
り、ベース＝コレクタ間電圧は、ＭＯＳＦＥＴのソース
＝ゲート電圧により確保される。又、エミッタ電位をＭ
ＯＳＦＥＴのドレインにフィードバックする構成とする
ことにより、ホトトランジスタ、定電流で駆動される前
記ＭＯＳＦＥＴ双方を安定動作させている。In the configuration, the gate of a MOSFET driven by a constant current is connected to the base of the phototransistor, and the source of the MOSFET is connected to the collector. As a result, the base-collector voltage is secured by the source-gate voltage of the MOSFET. When the emitter potential is set to M
By providing a feedback to the drain of the OSFET, both the phototransistor and the MOSFET driven by a constant current are operated stably.
【００１３】また、本発明は、ホトトランジスタを用い
た光センサにおいて、ベース部にて受光し、エミッタに
より光電流を増幅した電流を出力するホトトランジスタ
と、ゲートが前記ホトトランジスタのベースに、ソース
が前記ホトトランジスタのコレクタに各々接続する第一
のＭＯＳＦＥＴと、前記第一のＭＯＳＦＥＴと同一の極
性であり、ソースが前記ホトトランジスタのエミッタ
に、ゲートが前記第一のＭＯＳＦＥＴのドレインに接続
され、ドレインから前記ホトトランジスタよりの増幅さ
れた光電流を出力する第二のＭＯＳＦＥＴと、前記第一
のＭＯＳＦＥＴを駆動する定電流源と、からなることを
特徴とする。According to another aspect of the present invention, in a photosensor using a phototransistor, a phototransistor receiving light at a base portion and outputting a current obtained by amplifying a photocurrent by an emitter, and a gate connected to the base of the phototransistor, Are the same polarity as the first MOSFET connected to the collector of the phototransistor, respectively, the source is connected to the emitter of the phototransistor, the gate is connected to the drain of the first MOSFET, It is characterized by comprising a second MOSFET for outputting an amplified photocurrent from the phototransistor from a drain, and a constant current source for driving the first MOSFET.
【００１４】また、本発明は、ホトトランジスタを用い
た光センサにおいて、ベース部にて受光し、エミッタよ
り光電流を増幅した電流を出力するホトトランジスタ
と、ゲートが前記ホトトランジスタのベースに、ソース
が前記ホトトランジスタのコレクタに各々接続する第一
のＭＯＳＦＥＴと、前記ホトトランジスタと逆の極性で
あり、エミッタが前記ホトトランジスタのエミッタに、
ベースが前記第一のＭＯＳＦＥＴのドレインに接続さ
れ、コレクタから前記ホトトランジスタよりの増幅され
た光電流を出力するバイポーラトランジスタと、前記第
一のＭＯＳＦＥＴを駆動する定電流源と、からなること
を特徴とする。According to another aspect of the present invention, in a photosensor using a phototransistor, a phototransistor receiving light at a base portion and outputting a current obtained by amplifying a photocurrent from an emitter, and a gate connected to a base of the phototransistor, Are the first MOSFETs respectively connected to the collector of the phototransistor, and have the opposite polarity to the phototransistor, and the emitter is connected to the emitter of the phototransistor.
A base is connected to the drain of the first MOSFET, and comprises a bipolar transistor that outputs a photocurrent amplified from the phototransistor from a collector, and a constant current source that drives the first MOSFET. And
【００１５】また、本発明は、ホトトランジスタを用い
た光センサにおいて、ベース部にて受光し、エミッタよ
り光電流を増幅した電流を出力するホトトランジスタ
と、ベースが前記ホトトランジスタのベースに、エミッ
タが前記ホトトランジスタのコレクタに各々接続する第
一のバイポーラトランジスタと、前記第一のバイポーラ
トランジスタと同一の極性であり、ソースが前記ホトト
ランジスタのエミッタに、ベースが前記第一のバイポー
ラトランジスタのコレクタに接続され、コレクタから前
記ホトトランジスタよりの増幅された光電流を出力する
第二のバイポーラトランジスタと、前記第一のバイポー
ラトランジスタを駆動する定電流源と、からなることを
特徴とする。According to the present invention, in a photosensor using a phototransistor, a phototransistor receiving light at a base portion and outputting a current obtained by amplifying a photocurrent from an emitter is provided. Are the same polarity as the first bipolar transistor connected to the collector of the phototransistor, respectively, have the same polarity as the first bipolar transistor, the source is the emitter of the phototransistor, and the base is the collector of the first bipolar transistor. A second bipolar transistor connected to output a photocurrent amplified by the phototransistor from a collector, and a constant current source for driving the first bipolar transistor.
【００１６】[0016]
【発明の実施の形態】〔第１の実施形態〕図１は本発明
の実施形態について最もよく表現する回路図であり、図
中、１はＮＰＮホトトランジスタＱ１、２は前記Ｑ１
（１）のベース電位を固定する為のＰＭＯＳ（ＭＰ
１）、３は前記ＭＰ１（２）の電流を規定する電流源
（Ｉ0 ）、４はＭＰ１（２）のゲート電位をＭＰ１のド
レインにフィードバックさせる為のＰＭＯＳ（ＭＰ２）
であり、５は電源（ＶCC）であり、６はホトトランジス
タＱ１（１）の電流出力端子Ｉout である。又、Ａはホ
トトランジスタＱ１（１）のベース端子、ＢはＭＰ２の
ゲート端子である。DESCRIPTION OF THE PREFERRED EMBODIMENTS [First Embodiment] FIG. 1 is a circuit diagram best representing an embodiment of the present invention. In the drawing, reference numeral 1 denotes an NPN phototransistor Q1;
The PMOS (MP) for fixing the base potential of (1)
1) and 3 are current sources (I 0 ) for defining the current of the MP1 (2), and 4 is a PMOS (MP2) for feeding back the gate potential of the MP1 (2) to the drain of the MP1.
5 is a power supply (V CC ), and 6 is a current output terminal I out of the phototransistor Q1 (1). A is a base terminal of the phototransistor Q1 (1), and B is a gate terminal of MP2.
【００１７】一般的にＭＯＳＦＥＴに流れる電流Ｉは、
以下の関係となる。Generally, the current I flowing through the MOSFET is
The following relationship is obtained.
【００１８】 Ｉ＝μ0 Ｃox（Ｗ／Ｌ）（Ｖg −Ｖs −Ｖth）2 …（２） ここでμ0 ：ＭＯＳＦＥＴのキャリア移動度 Ｃox：ＭＯＳＦＥＴの単位面積当りのゲート容量 Ｗ ：ＭＯＳＦＥＴのゲート幅 Ｌ ：ＭＯＳＦＥＴのゲート長 Ｖg ：ＭＯＳＦＥＴのゲート電位 Ｖs ：ＭＯＳＦＥＴのソース電位 Ｖth：ＭＯＳＦＥＴのしきい値 である。I = μ 0 C ox (W / L) (V g −V s −V th ) 2 (2) where μ 0 is the carrier mobility of the MOSFET C ox is the gate capacitance per unit area of the MOSFET W: MOSFET gate width L: MOSFET gate length V g: MOSFET gate potential V s: the source potential of the MOSFET V th: a MOSFET threshold.
【００１９】これをふまえて、図１の動作を説明する。
以下に、図１の動作を説明する。Based on this, the operation of FIG. 1 will be described.
Hereinafter, the operation of FIG. 1 will be described.
【００２０】ＰＭＯＳ（ＭＰ１）に定電流源３により一
定電流Ｉ0 が流れることより、ＭＰ１のゲート（Ａ：Ｑ
１のベース）は、ＶCCに対して一定電位差を保つ。すな
わち、Ａの電圧をＶA とすると、式（２）に従って、 Ｉ0 ＝μ0 Ｃox（Ｗ／Ｌ）（ＶCC−ＶA −Ｖth1）2 …（３） ここで、Ｖth1はＭＰ１のしきい値電圧であり、μ0 は
ＭＰ１のチャネル易動度、ＣoxはＭＰ１の単位面積当り
のゲート容量、ＷはＭＰ１のゲート幅、ＬはＭＰ１のゲ
ート長である。[0020] than that a constant current flows I 0 by the constant current source 3 to PMOS (MP1), MP1 gate (A: Q
1) maintains a constant potential difference with respect to V CC . That is, assuming that the voltage of A is V A , I 0 = μ 0 Cox (W / L) (V CC −V A −V th1 ) 2 ... (3) where V th1 is MP1 is the threshold voltage of, mu 0 is MP1 channel mobility, gate capacitance per unit area of the C ox is MP1, W is MP1 gate width, L is the gate length of MP1.
【００２１】電源ＶCCはＱ１のコレクタと同電位であ
り、又、ＶA はＱ１のベースと同電位であることより、
Ｑ１のコレクタ＝ベース電位は一定に保たれる。The power supply V CC has the same potential as the collector of Q1, and V A has the same potential as the base of Q1.
The collector = base potential of Q1 is kept constant.
【００２２】また、ＭＰ２のゲート電位をＭＰ１のドレ
インと接続することで、ベース端子Ａの電位を安定にし
ている。ゲート端子Ｂの電位は、ベース端子Ａに対して
Ｑ１のＶbe、ＭＰ２のＶgs（ソース＝ゲート電位差）だ
け降下しており、前記Ｖbe、ＶgsはＱ１、ＭＰ２に流れ
る電流ＩP ×βにより一義的に決まる。Further, by connecting the gate potential of MP2 to the drain of MP1, the potential of the base terminal A is stabilized. The potential of the gate terminal B, the base terminal A is dropped by Q1 of V BE, MP2 of V gs (source = gate potential difference) with respect to the V BE, V gs is Q1, a current flows through the MP2 I P × It is uniquely determined by β.
【００２３】この様に、ホトトランジスタＱ１のコレク
タ＝ベース電位はＰＭＯＳ（ＭＰ１）のソース＝ゲート
電位により規定され、光量に応じてＱ１のエミッタ電位
が変動し、ホトトランジスＱ１の電流を変える構成が実
現できる。As described above, the collector = base potential of the phototransistor Q1 is defined by the source = gate potential of the PMOS (MP1), the emitter potential of the phototransistor Q1 fluctuates according to the amount of light, and the current of the phototransistor Q1 is changed. realizable.
【００２４】これにより、従来は大きなベース容量（Ｃ
bc）の充電の為、応答性が悪かったが、小さなエミッタ
容量（Ｃbe）、及びフィードバック用ＭＯＳ（ＭＰ２）
のドレイン容量の充電で済むこと、さらに充電電流が、
従来はＩP であったのに対し、本実施形態ではＩP ×β
であることで、著しい応答性の改善がみられる。As a result, conventionally, a large base capacitance (C
bc ), the response was poor due to charging, but the small emitter capacitance (C be ) and the feedback MOS (MP2)
Charge of the drain capacity of the
Whereas conventional were I P, in this embodiment I P × beta
, A remarkable improvement in responsiveness is seen.
【００２５】上記実施形態では、光電変換素子Ｑ１にお
ける充電電流による応答特性の劣化を防止して、高速充
電、高速応答性を向上した回路図について説明したが、
光電変換素子をライン上に複数個、またはエリア内にマ
トリクス状に複数個配置した場合においても用いること
ができる。In the above embodiment, a circuit diagram in which the response characteristics of the photoelectric conversion element Q1 are prevented from deteriorating due to the charging current and the high-speed charging and the high-speed response are improved has been described.
The present invention can also be used when a plurality of photoelectric conversion elements are arranged on a line or a plurality of photoelectric conversion elements are arranged in a matrix in an area.
【００２６】〔第２の実施形態〕図２に第２の実施形態
による回路図を示している。ＭＯＳＦＥＴの耐圧が低い
場合、ＰＭＯＳ（４）にダメージが生ずる。それを防ぐ
為、図２に示すように、２１のレベルシフト回路を挿入
し、ＭＯＳＦＥＴを低い電圧で使用する。この際も、ホ
トトランジスタ１のコレクタとＰＭＯＳ２のソース、及
びホトトランジスタ１のベースとＰＭＯＳ２のゲートは
各々同電位とすることで、本発明の光応答を改善する効
果がある。[Second Embodiment] FIG. 2 is a circuit diagram according to a second embodiment. When the breakdown voltage of the MOSFET is low, the PMOS (4) is damaged. To prevent this, as shown in FIG. 2, 21 level shift circuits are inserted, and MOSFETs are used at a low voltage. Also in this case, by setting the collector of the phototransistor 1 and the source of the PMOS 2 and the base of the phototransistor 1 and the gate of the PMOS 2 at the same potential, there is an effect of improving the optical response of the present invention.
【００２７】図２中、１〜６は図１と全く同一のもので
あるので説明を省略する。本回路により、レベルシフト
回路２１を設けて、ＰＭＯＳ２，４の耐圧が低くても、
レベルシフト回路２１でＰＭＯＳ２，４の動作電圧を下
げて、ホトトランジスタ１のベースに蓄積された光電荷
をＰＭＯＳ４の出力電流として読み出すことができる。
その場合、ホトトランジスタＱ１のコレクタ＝ベース電
位はＰＭＯＳ（ＭＰ１）のソース＝ゲート電位により規
定され、光量に応じてＱ１のエミッタ電位が変動し、ホ
トトランジスＱ１の電流を変える構成が実現できる。In FIG. 2, reference numerals 1 to 6 are exactly the same as those in FIG. With this circuit, a level shift circuit 21 is provided so that even if the breakdown voltages of the PMOSs 2 and 4 are low,
By lowering the operating voltages of the PMOSs 2 and 4 by the level shift circuit 21, the photocharge accumulated at the base of the phototransistor 1 can be read as the output current of the PMOS 4.
In this case, a configuration in which the collector = base potential of the phototransistor Q1 is defined by the source = gate potential of the PMOS (MP1), the emitter potential of the phototransistor Q1 fluctuates according to the amount of light, and the current of the phototransistor Q1 can be realized.
【００２８】〔第３の実施形態〕図３に第３の実施形態
による回路図を示す。図１に示したＭＰ２（４）をＰＮ
ＰトランジスタＱ２（３１）に変更したもので、ＰＮＰ
トランジスタＱ２のＶbeを用いて、ＭＰ１のゲート電位
を、ＭＰ１のドレインにフィードバックさせることが可
能である。[Third Embodiment] FIG. 3 shows a circuit diagram according to a third embodiment. MP2 (4) shown in FIG.
P transistor Q2 (31)
With V be of the transistor Q2, the gate potential of MP1, it is possible to feedback to the drain of MP1.
【００２９】本図によれば、電源ＶCC５はフォトトラン
ジスタＱ１のコレクタと同電位であり、また、ＰＭＯＳ
２のゲート電位はフォトトランジスタＱ１のベースと同
電位であることより、フォトトランジスタＱ１のコレク
タ＝ベース電位は一定に保たれる。According to this figure, the power supply V CC 5 is at the same potential as the collector of the phototransistor Q 1,
Since the gate potential of 2 is the same as the base of the phototransistor Q1, the collector = base potential of the phototransistor Q1 is kept constant.
【００３０】また、電位安定化トランジスタＱ２のベー
ス電位をＭＰ１のドレインと接続することで、フォトト
ランジスタＱ１のベース端子の電位を安定にしている。
トランジスタＱ２のベース端子の電位は、フォトトラン
ジスタＱ１のベース端子に対してＱ１のＶbe、Ｑ２のＶ
be（ベース＝エミッタ電位差）だけ降下しており、前記
Ｑ１のＶbe、Ｑ２のＶbeは、Ｑ１、Ｑ２に流れる電流Ｉ
P ×βにより一義的に決まる。Further, by connecting the base potential of the potential stabilizing transistor Q2 to the drain of MP1, the potential of the base terminal of the phototransistor Q1 is stabilized.
The potential of the base terminal of the transistor Q2 is V be of Q1 and V of Q2 with respect to the base terminal of the phototransistor Q1.
be (base = emitter potential difference) only and drops, V be of the Q1, Q2 of the V be, the current flows to Q1, Q2 I
It is uniquely determined by P × β.
【００３１】この様に、ホトトランジスタＱ１のコレク
タ＝ベース電位はＰＭＯＳ（ＭＰ１）のソース＝ゲート
電位により規定され、光量に応じてＱ１のエミッタ電位
が変動し、ホトトランジスＱ１の電流を変える構成が実
現できる。As described above, the collector = base potential of the phototransistor Q1 is defined by the source = gate potential of the PMOS (MP1), and the emitter potential of the phototransistor Q1 fluctuates according to the amount of light to change the current of the phototransistor Q1. realizable.
【００３２】これにより、従来は大きなベース容量（Ｃ
bc）の充電の為、応答性が悪かったが、小さなエミッタ
容量（Ｃbe）、及びフィードバック用ＰＮＰトランジス
タＱ２のＭＯＳタイプのソース容量より数桁小さいエミ
ッタ容量の充電で済むこと、さらに充電電流が、従来は
ＩP であったのに対し、本実施形態ではＩP ×βである
ことで、著しい応答性の改善がみられる。Thus, conventionally, a large base capacitance (C
bc ), the response was poor due to the charging, but it was sufficient to charge the emitter capacitance (C be ) and the emitter capacitance several orders of magnitude smaller than the MOS-type source capacitance of the feedback PNP transistor Q2. conventionally, while which was a I P, in this embodiment it is I P × beta, seen improvements significant response.
【００３３】〔第４の実施形態〕図４に第４の実施形態
による光電変換装置の回路図を示している。図４は、大
光量照射時の電流制限回路（リミッタ）を付加したもの
である。図中、符号１〜５は図１と同一部分の為重複説
明を省略する。[Fourth Embodiment] FIG. 4 is a circuit diagram of a photoelectric conversion device according to a fourth embodiment. FIG. 4 shows a configuration in which a current limiting circuit (limiter) for irradiating a large amount of light is added. In the figure, reference numerals 1 to 5 are the same as those in FIG.
【００３４】図４において、４１（ＭＮ１）はリミット
電流を設定するＮＭＯＳＦＥＴ、４３（ＭＮ２）はリミ
ッタ起動時に働くスイッチＮＭＯＳであり、４４のリミ
ット電位ＶLIM に接続している。以下に動作を説明す
る。In FIG. 4, reference numeral 41 (MN1) denotes an NMOSFET for setting a limit current, and 43 (MN2) denotes a switch NMOS which operates when the limiter is started, and is connected to a limit potential V LIM of 44. The operation will be described below.
【００３５】非常に明るい時、フォトトランジスタＱ１
のベースに光電荷が増加して、フォトトランジスタＱ１
から大きな電流が流れるが（ＩP ×β）、該電流がＭＮ
１（４１）でゲート電位ＶＬ４２によるリミッタ電圧で
設定した電流を超えた場合、ＭＮ２がＯＮし、フォトト
ランジスタＱ１のベースを４４の電位であるリミット電
位ＶLIM に固定させるものである。ＭＮ１（４１）での
設定電流は、上記式（２）より、 ＩLIM ＝μn Ｃox（ＷN ／ＬN ）（ＶL −Ｖ6 −ＶthN ） …（４） ここで、ＩLIM ：設定電流（リミット電流） μn ：ＮＭＯＳチャネル易動度 ＷN ：ＭＮ１ゲート幅 ＬN ：ＭＮ１ゲート長 ＶL ：設定電圧（ＭＮ１ゲート電圧） Ｖ6 ：ＭＮ１ソース電圧（端子Ｉout 電圧） ＶthN ：ＭＮ１しきい値 となる。ここで、 ＩP ×β＞ＩLIM の時、ＭＮ２（４３）のゲート電圧が、ＭＮ２のしきい
値Ｖthを越え、ＯＮすることで、受光部であるフォトト
ランジスタＱ１（１）のベースをリミット電位Ｖ LIM に
固定する。よって動作としてリミッタが働くことにな
る。When very bright, the phototransistor Q1
Photocharge increases at the base of the phototransistor Q1.
Large current flows from (IP× β), the current is MN
1 (41) is a limiter voltage based on the gate potential VL42.
If the set current is exceeded, MN2 turns on and the photo
The base of the transistor Q1 is set to a limit voltage of 44 potentials.
Rank VLIMIs to be fixed. At MN1 (41)
From the above equation (2), the set current isLIM= ΜnCox(WN/ LN) (VL-V6-VthN) (4) where ILIM: Set current (limit current) μn : NMOS channel mobility WN : MN1 gate width LN : MN1 gate length VL : Set voltage (MN1 gate voltage) V6 : MN1 source voltage (terminal IoutVoltage) VthN: MN1 threshold value. Where IP× β> ILIM , The gate voltage of MN2 (43) is
Value VthBeing turned on, it turns on the photo
The base of the transistor Q1 (1) is set to the limit potential V LIMTo
Fix it. Therefore, the limiter works as an operation.
You.
【００３６】これにより、過剰な光によるスミアを防止
するオーバーフロー機能を持たせることができる。Thus, an overflow function for preventing smear due to excessive light can be provided.
【００３７】〔第５の実施形態〕本発明の第５の実施形
態は、第４の実施形態と同様の効果を抵抗等の受動素子
を用いても実現できることを示している。図５は本実施
形態による光センサの回路図である。図において、ＮＭ
ＯＳ４１（ＭＮ１）が受動素子５１の例えば抵抗に変更
になった他は第４の実施形態と同様であるため、各部の
重複する説明を割愛する。[Fifth Embodiment] The fifth embodiment of the present invention shows that the same effects as those of the fourth embodiment can be realized by using a passive element such as a resistor. FIG. 5 is a circuit diagram of the optical sensor according to the present embodiment. In the figure, NM
Except that the OS 41 (MN1) is changed to, for example, a resistor of the passive element 51, the configuration is the same as that of the fourth embodiment.
【００３８】動作としては、低照度から通常照度の範囲
では、図１に示す動作を行い、さらに高照度となった場
合には、受動素子Ｚ５１と光センサの出力電流Ｉout に
よる電位上昇により、ＮＭ２（４３）のゲート電位がし
きい値を越えることで、リミッタ動作を実現している。[0038] As operation in the normal range of illumination from a low illuminance, performs the operation shown in FIG. 1, when a further becomes high illuminance, the potential increase caused by the output current I out of the passive element Z51 and the light sensor, The limiter operation is realized when the gate potential of NM2 (43) exceeds the threshold value.
【００３９】〔第６の実施形態〕図６は第６の実施形態
による光センサの回路図であり、第３の実施形態の変形
であり、定電流Ｉ0 で駆動される素子をＰＮＰトランジ
スタＱ３（６１）としている。動作は第３の実施形態と
同様であるが、ホトトランジスタＱ１のベース電位がＰ
ＮＰトランジスタＱ３のベース電位によりクランプされ
ている。[0039] FIG. 6 [Sixth Embodiment] is a circuit diagram of a photosensor according to the sixth embodiment is a modification of the third embodiment, the constant current I 0 PNP transistor Q3 the element driven by (61). The operation is the same as that of the third embodiment, except that the base potential of the phototransistor Q1 is P
It is clamped by the base potential of the NP transistor Q3.
【００４０】定電流源の定電流Ｉ0 をＰＮＰトランジス
タＱ３に流すことにより、ＰＮＰトランジスタＱ３のベ
ース・エミッタ間電圧が一定となり、ホトトランジスタ
Ｑ１のベース電位がクランプされ、照度に応じた出力電
流Ｉoutを出力する。この場合、従来例に示したよう
に、ホトトランジスタＱ１のベース電位への充電電流は
減少し、従って、光電変換信号出力の応答速度を向上す
ることができる。By flowing the constant current I 0 of the constant current source through the PNP transistor Q3, the base-emitter voltage of the PNP transistor Q3 becomes constant, the base potential of the phototransistor Q1 is clamped, and the output current I Output out . In this case, as shown in the conventional example, the charging current of the phototransistor Q1 to the base potential is reduced, so that the response speed of the photoelectric conversion signal output can be improved.
【００４１】〔第７の実施形態〕図７は本発明による第
７の実施形態を示す光センサの回路図を表わしたもの
で、第３の実施形態と第６の実施形態を組合わせたもの
である。[Seventh Embodiment] FIG. 7 is a circuit diagram of an optical sensor showing a seventh embodiment according to the present invention, which is a combination of the third embodiment and the sixth embodiment. It is.
【００４２】図７によれば、フォトトランジスタＱ１
と、フォトトランジスタＱ１のベースにベースを接続し
たＰＮＰトランジスタＱ３と、ＰＮＰトランジスタＱ３
のコレクタに接続された電流源３と、ＰＮＰトランジス
タＱ３のコレクタにゲートを接続しフォトトランジスタ
Ｑ１のエミッタにソースを接続したフィードバック用Ｐ
ＭＯＳ（ＭＰ２）４とから構成され、ＰＭＯＳ（ＭＰ
２）４のドレインから光センサの出力電流Ｉoutを得る
ことができる。According to FIG. 7, the phototransistor Q1
A PNP transistor Q3 having a base connected to the base of the phototransistor Q1, and a PNP transistor Q3
A current source 3 connected to the collector of the PNP transistor Q and a feedback P having a gate connected to the collector of the PNP transistor Q3 and a source connected to the emitter of the phototransistor Q1.
MOS (MP2) 4 and a PMOS (MP2)
2) The output current I out of the optical sensor can be obtained from the drain of 4.
【００４３】これら実施形態からわかるように、ホトト
ランジスタＱ１のベースをクランプする素子及びその端
子は、ＰＭＯＳのゲートやＰＮＰトランジスタのベース
を例にとったが、定電流源３の定電流Ｉ0動作にて、ベ
ース電極Ａに示した制御電極が一定電圧となる素子であ
り、かつ該制御電極が高入力インピーダンスであれば、
ＭＥＳＦＥＴ、ＪＦＥＴ等を用いても、本発明の範疇に
入ることは明らかである。[0043] As can be seen from these embodiments, elements and their terminals to clamp the base of the phototransistor Q1 has been taken based PMOS gate and PNP transistor as an example, the constant current I 0 operation of the constant current source 3 In the above, if the control electrode shown in the base electrode A is an element having a constant voltage and the control electrode has a high input impedance,
Obviously, the use of MESFETs, JFETs and the like also falls within the scope of the present invention.
【００４４】また、これら実施形態では、ホトトランジ
スタをＮＰＮ、該ベースを定電圧化させる素子をＰＭＯ
Ｓとしたが、逆極性であっても、本発明の範疇であるこ
とは明らかである。In these embodiments, the phototransistor is NPN, and the element for making the base a constant voltage is PMO.
Although S was set, it is clear that even if it has the opposite polarity, it is within the scope of the present invention.
【００４５】上記各実施形態では、光センサとして一つ
のフォトトランジスタＱ１を用いた例を示したが、ライ
ンセンサやエリアセンサとしても本発明を適用できる。
ラインセンサの場合は、１ラインにフォトトランジスタ
Ｑ１を複数個並べて配置し、それぞれに各実施形態で示
したフォトトランジスタＱ１の周辺回路を設けて、出力
電流を例えば各フォトトランジスタＱ１毎に蓄積容量に
蓄積し、順次時系列的に読み出すことにより、ラインセ
ンサの画像信号を得るることができる。また、エリアセ
ンサの場合は、マトリクス状に配置したフォトトランジ
スタとその周辺回路とを配列し、そのドライブ用に垂直
レジスタ又は垂直走査回路と、ラインをドライブする水
平レジスタ或いは水平走査回路により、時系列的に各フ
ォトトランジスタで受光した光電荷に対応した画像信号
を得ることができる。In each of the above embodiments, an example in which one phototransistor Q1 is used as an optical sensor has been described. However, the present invention can be applied to a line sensor or an area sensor.
In the case of a line sensor, a plurality of phototransistors Q1 are arranged and arranged on one line, and a peripheral circuit of the phototransistor Q1 described in each embodiment is provided for each line, and the output current is stored in a storage capacitor for each phototransistor Q1. By accumulating and sequentially reading out in time series, an image signal of the line sensor can be obtained. In the case of an area sensor, phototransistors and their peripheral circuits arranged in a matrix are arranged, and a vertical register or a vertical scanning circuit for driving the transistors and a horizontal register or a horizontal scanning circuit for driving a line are used. Thus, an image signal corresponding to the photocharge received by each phototransistor can be obtained.
【００４６】[0046]
【発明の効果】以上説明したように、本発明によれば、
定電流駆動されるＭＯＳのゲート電位によりホトトラン
ジスタのベース電位を制御する為、（１）ホトトランジ
スタのベース＝コレクタ間容量の充電の必要がない、
（２）ベース＝エミッタ間容量の充電は光電流のβ倍
（ＨFE倍）になる為、高速な応答性を有するホトトラン
ジスタを形成できる。As described above, according to the present invention,
Since the base potential of the phototransistor is controlled by the gate potential of the MOS driven by the constant current, (1) there is no need to charge the capacitance between the base and the collector of the phototransistor.
(2) Since the charging of the capacitance between the base and the emitter becomes β times the photocurrent ( HFE times), a phototransistor having a high-speed response can be formed.
【００４７】また、光電変換素子のホトトランジスタの
ベース領域が大きく開口率が大きい場合でも、かかるベ
ース領域への充電電流を意に介する必要がなく、光セン
サの光応答特性を向上できる。Further, even when the base region of the phototransistor of the photoelectric conversion element is large and the aperture ratio is large, there is no need to take care of the charging current to the base region, and the optical response characteristics of the optical sensor can be improved.
【図１】本発明の第１の実施形態による回路図である。FIG. 1 is a circuit diagram according to a first embodiment of the present invention.
【図２】本発明の第２の実施形態による回路図である。FIG. 2 is a circuit diagram according to a second embodiment of the present invention.
【図３】本発明の第３の実施形態による回路図である。FIG. 3 is a circuit diagram according to a third embodiment of the present invention.
【図４】本発明の第４の実施形態による回路図である。FIG. 4 is a circuit diagram according to a fourth embodiment of the present invention.
【図５】本発明の第５の実施形態による回路図である。FIG. 5 is a circuit diagram according to a fifth embodiment of the present invention.
【図６】本発明の第６の実施形態による回路図である。FIG. 6 is a circuit diagram according to a sixth embodiment of the present invention.
【図７】本発明の第７の実施形態による回路図である。FIG. 7 is a circuit diagram according to a seventh embodiment of the present invention.
【図８】第１の従来例を示す回路図である。FIG. 8 is a circuit diagram showing a first conventional example.
【図９】第２の従来例を示す回路図である。FIG. 9 is a circuit diagram showing a second conventional example.
１ ホトトランジスタ ２ ホトトランジスタのベースをクランプ（定電圧化）
させるＰＭＯＳ ４ ホトトランジスタのエミッタ電位をフィードバック
させる為のＰＭＯＳ ３ 定電流源 ５ 電源 ６ 電流出力端子 ２１ 抵抗、ダイオード等のレベルシフト回路 ３１ ホトトランジスタのエミッタ電位をフィードバッ
クさせる為のＰＮＰ ４１ リミット電流設定電位 ４２ リミット電流設定用ＮＭＯＳ ４３ リミッタ起動時に働くＳＷ ＮＭＯＳ ４４ リミット電位 ５１ 抵抗等の受動素子 Ｑ９９７ ＮＰＮトランジスタ Ｑ９９８ ＮＰＮトランジスタ Ｑ９９９ ホトトランジスタ Ｒ９９９ 負荷抵抗 ６１ ホトトランジスタのベースをクランプさせるＰＮ
Ｐトランジスタ1 Phototransistor 2 Clamp the base of phototransistor (constant voltage)
PMOS 4 to be fed back PMOS 3 for feeding back the emitter potential of the phototransistor 3 Constant current source 5 Power supply 6 Current output terminal 21 Level shift circuit such as resistor and diode 31 PNP 41 for feeding back the emitter potential of the phototransistor 41 Limit current setting potential Reference Signs List 42 Limit current setting NMOS 43 Limiter switch SW NMOS 44 which operates at start-up Limiter 51 Passive element such as resistor Q997 NPN transistor Q998 NPN transistor Q999 Phototransistor R999 Load resistance 61 PN for clamping the base of phototransistor
P transistor
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA10 BA03 CA09 5C051 AA01 BA03 DB01 DB07 DB08 DB15 DE17 EA00 5F049 MA12 NA03 NB03 NB05 RA06 UA04 UA20 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4M118 AA10 BA03 CA09 5C051 AA01 BA03 DB01 DB07 DB08 DB15 DE17 EA00 5F049 MA12 NA03 NB03 NB05 RA06 UA04 UA20
Claims (10)
いて、 ベース部にて受光し、エミッタにより光電流を増幅した
電流を出力するホトトランジスタと、 ゲートが前記ホトトランジスタのベースに、ソースが前
記ホトトランジスタのコレクタに各々接続する第一のＭ
ＯＳＦＥＴと、 前記第一のＭＯＳＦＥＴと同一の極性であり、ソースが
前記ホトトランジスタのエミッタに、ゲートが前記第一
のＭＯＳＦＥＴのドレインに接続され、ドレインから前
記ホトトランジスタよりの増幅された光電流を出力する
第二のＭＯＳＦＥＴと、 前記第一のＭＯＳＦＥＴを駆動する定電流源と、からな
ることを特徴とする光センサ。1. An optical sensor using a phototransistor, comprising: a phototransistor that receives light at a base portion and outputs a current obtained by amplifying a photocurrent by an emitter; a gate being a base of the phototransistor; and a source being the phototransistor. M connected to the collectors of
An OSFET, having the same polarity as the first MOSFET, having a source connected to the emitter of the phototransistor, a gate connected to the drain of the first MOSFET, and transmitting an amplified photocurrent from the phototransistor from the drain. An optical sensor, comprising: a second MOSFET for outputting; and a constant current source for driving the first MOSFET.
いて、 ベース部にて受光し、エミッタより光電流を増幅した電
流を出力するホトトランジスタと、 ゲートが前記ホトトランジスタのベースに、ソースが前
記ホトトランジスタのコレクタに各々接続する第一のＭ
ＯＳＦＥＴと、 前記ホトトランジスタと逆の極性であり、エミッタが前
記ホトトランジスタのエミッタに、ベースが前記第一の
ＭＯＳＦＥＴのドレインに接続され、コレクタから前記
ホトトランジスタよりの増幅された光電流を出力するバ
イポーラトランジスタと、 前記第一のＭＯＳＦＥＴを駆動する定電流源と、からな
ることを特徴とする光センサ。2. An optical sensor using a phototransistor, comprising: a phototransistor receiving light at a base portion and outputting a current obtained by amplifying a photocurrent from an emitter; a gate at a base of the phototransistor; and a source at the phototransistor. M connected to the collectors of
An OSFET, having a polarity opposite to that of the phototransistor, having an emitter connected to the emitter of the phototransistor, a base connected to the drain of the first MOSFET, and outputting an amplified photocurrent from the phototransistor from a collector; An optical sensor, comprising: a bipolar transistor; and a constant current source for driving the first MOSFET.
いて、 ベース部にて受光し、エミッタより光電流を増幅した電
流を出力するホトトランジスタと、 ベースが前記ホトトランジスタのベースに、エミッタが
前記ホトトランジスタのコレクタに各々接続する第一の
バイポーラトランジスタと、 前記第一のバイポーラトランジスタと同一の極性であ
り、ソースが前記ホトトランジスタのエミッタに、ベー
スが前記第一のバイポーラトランジスタのコレクタに接
続され、コレクタから前記ホトトランジスタよりの増幅
された光電流を出力する第二のバイポーラトランジスタ
と、 前記第一のバイポーラトランジスタを駆動する定電流源
と、からなることを特徴とする光センサ。3. An optical sensor using a phototransistor, wherein the phototransistor receives light at a base portion and outputs a current obtained by amplifying a photocurrent from an emitter, a base being the base of the phototransistor, and an emitter being the phototransistor. A first bipolar transistor connected to the collector of the first bipolar transistor, the same polarity as the first bipolar transistor, the source is connected to the emitter of the phototransistor, the base is connected to the collector of the first bipolar transistor, the collector An optical sensor, comprising: a second bipolar transistor that outputs a photocurrent amplified by the phototransistor from a phototransistor; and a constant current source that drives the first bipolar transistor.
らに、 前記第二のＭＯＳＦＥＴのドレインから出力される電流
をソースもしくはドレインに入力し、最大電流値を規定
する任意のゲート電圧をゲートに印加され、ソースもし
くはドレインより前記電流を出力する第三のＭＯＳＦＥ
Ｔからなるオーバーフロー検知手段と、 前記第二のＭＯＳＦＥＴのドレインにゲートが接続さ
れ、前記ホトトランジスタのベースにドレインを接続
し、定電圧をソースに接続した第四のＭＯＳＦＥＴから
なるＳＷ手段と、からなることを特徴とする光センサ。4. The optical sensor according to claim 1, further comprising: inputting a current output from a drain of the second MOSFET to a source or a drain, and applying an arbitrary gate voltage defining a maximum current value to the gate. A third MOSFE which is applied and outputs the current from the source or drain
An overflow detection means comprising T, and a SW means comprising a fourth MOSFET having a gate connected to the drain of the second MOSFET, a drain connected to the base of the phototransistor, and a constant voltage connected to the source. An optical sensor, comprising:
らに、 前記第二のＭＯＳＦＥＴのドレインから出力される電流
をソースもしくはドレインに入力し、最大電流値を規定
する任意のゲート電圧をゲートに印加され、ソースもし
くはドレインより前記電流を出力する第三のＭＯＳＦＥ
Ｔからなるオーバーフロー検知手段と、 前記第二のＭＯＳＦＥＴのドレインにゲートが接続さ
れ、前記ホトトランジスタのベースにドレインを接続
し、定電位をソースに接続した第四のＭＯＳＦＥＴから
なるＳＷ手段と、からなることを特徴とする光センサ。5. The optical sensor according to claim 2, further comprising: inputting a current output from a drain of the second MOSFET to a source or a drain, and applying an arbitrary gate voltage defining a maximum current value to the gate. A third MOSFE which is applied and outputs the current from the source or drain
Overflow detection means comprising T; SW means comprising a fourth MOSFET having a gate connected to the drain of the second MOSFET, a drain connected to the base of the phototransistor, and a constant potential connected to the source. An optical sensor, comprising:
らに、 前記第二のＭＯＳＦＥＴのドレインから出力される電流
をソースもしくはドレインに入力し、最大電流値を規定
する任意のゲート電圧をゲートに印加され、ソースもし
くはドレインより前記電流を出力する第三のＭＯＳＦＥ
Ｔからなるオーバーフロー検知手段と、 前記第二のＭＯＳＦＥＴのドレインにゲートが接続さ
れ、前記ホトトランジスタのベースにドレインを接続
し、定電位をソースに接続した第四のＭＯＳＦＥＴから
なるＳＷ手段と、からなることを特徴とする光センサ。6. The optical sensor according to claim 3, further comprising: inputting a current output from a drain of the second MOSFET to a source or a drain, and applying an arbitrary gate voltage defining a maximum current value to the gate. A third MOSFE which is applied and outputs the current from the source or drain
Overflow detection means comprising T; SW means comprising a fourth MOSFET having a gate connected to the drain of the second MOSFET, a drain connected to the base of the phototransistor, and a constant potential connected to the source. An optical sensor, comprising:
受動素子であることを特徴とする請求項４に記載の光セ
ンサ。7. An optical sensor according to claim 4, wherein said overflow detecting means is a passive element such as a resistor.
受動素子であることを特徴とする請求項５に記載の光セ
ンサ。8. An optical sensor according to claim 5, wherein said overflow detecting means is a passive element such as a resistor.
受動素子であることを特徴とする請求項６に記載の光セ
ンサ。9. An optical sensor according to claim 6, wherein said overflow detecting means is a passive element such as a resistor.
数ライン上又はエリア上に配置したことを特徴とする固
体撮像装置。10. A solid-state imaging device wherein the optical sensor according to claim 1 is arranged on a plurality of lines or on an area.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24621298A JP3315651B2 (en) | 1998-08-31 | 1998-08-31 | Optical sensor and solid-state imaging device |
| US09/383,435 US6300615B1 (en) | 1998-08-31 | 1999-08-27 | Photoelectric conversion apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24621298A JP3315651B2 (en) | 1998-08-31 | 1998-08-31 | Optical sensor and solid-state imaging device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000077644A true JP2000077644A (en) | 2000-03-14 |
| JP3315651B2 JP3315651B2 (en) | 2002-08-19 |
Family
ID=17145194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24621298A Expired - Fee Related JP3315651B2 (en) | 1998-08-31 | 1998-08-31 | Optical sensor and solid-state imaging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3315651B2 (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010045294A (en) * | 2008-08-18 | 2010-02-25 | Canon Inc | Photo-sensor, measurement apparatus and camera system |
| JP2010045293A (en) * | 2008-08-18 | 2010-02-25 | Canon Inc | Photo-sensor, measurement apparatus and camera system |
| JP2010153633A (en) * | 2008-12-25 | 2010-07-08 | Canon Inc | Photoelectric conversion device |
| JP2011187647A (en) * | 2010-03-08 | 2011-09-22 | Canon Inc | Photoelectric conversion apparatus |
| WO2012011585A1 (en) * | 2010-07-22 | 2012-01-26 | 独立行政法人産業技術総合研究所 | Photovoltaic cell, array, readout method for same and circuit |
| CN102595056A (en) * | 2011-01-11 | 2012-07-18 | 佳能株式会社 | Photoelectric conversion apparatus |
| US8582965B2 (en) | 2010-11-22 | 2013-11-12 | Canon Kabushiki Kaisha | Image capturing apparatus, method for controlling image capturing apparatus, and method for predicting photometric value |
| US8704147B2 (en) | 2010-10-14 | 2014-04-22 | Canon Kabushiki Kaisha | Photoelectric conversion device |
| US8835828B2 (en) | 2010-05-12 | 2014-09-16 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
| JP2015002463A (en) * | 2013-06-17 | 2015-01-05 | 株式会社リコー | Photoelectric conversion circuit, photoelectric conversion device, electronic apparatus, and method of limiting optical current for photoelectric conversion circuit |
| US9264641B2 (en) | 2013-04-22 | 2016-02-16 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
-
1998
- 1998-08-31 JP JP24621298A patent/JP3315651B2/en not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010045293A (en) * | 2008-08-18 | 2010-02-25 | Canon Inc | Photo-sensor, measurement apparatus and camera system |
| JP2010045294A (en) * | 2008-08-18 | 2010-02-25 | Canon Inc | Photo-sensor, measurement apparatus and camera system |
| US8115849B2 (en) | 2008-08-18 | 2012-02-14 | Canon Kabushiki Kaisha | Photo-sensor, measurement apparatus and camera system |
| US8692919B2 (en) | 2008-08-18 | 2014-04-08 | Canon Kabushiki Kaisha | Photo-sensor, measurement apparatus and camera system |
| JP2010153633A (en) * | 2008-12-25 | 2010-07-08 | Canon Inc | Photoelectric conversion device |
| US8325259B2 (en) | 2008-12-25 | 2012-12-04 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and method setting a reverse bias voltage value of a photoelectric conversion element larger than a depleting voltage of the photoelectric conversion element |
| US8552357B2 (en) | 2010-03-08 | 2013-10-08 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
| JP2011187647A (en) * | 2010-03-08 | 2011-09-22 | Canon Inc | Photoelectric conversion apparatus |
| US8835828B2 (en) | 2010-05-12 | 2014-09-16 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
| WO2012011585A1 (en) * | 2010-07-22 | 2012-01-26 | 独立行政法人産業技術総合研究所 | Photovoltaic cell, array, readout method for same and circuit |
| US9142579B2 (en) | 2010-07-22 | 2015-09-22 | National Institute Of Advanced Industrial Science And Technology | Photoelectric conversion cell and array, reset circuit and electrical signal sense control circuit therefor |
| US8704147B2 (en) | 2010-10-14 | 2014-04-22 | Canon Kabushiki Kaisha | Photoelectric conversion device |
| US8582965B2 (en) | 2010-11-22 | 2013-11-12 | Canon Kabushiki Kaisha | Image capturing apparatus, method for controlling image capturing apparatus, and method for predicting photometric value |
| CN102595056A (en) * | 2011-01-11 | 2012-07-18 | 佳能株式会社 | Photoelectric conversion apparatus |
| US9264641B2 (en) | 2013-04-22 | 2016-02-16 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
| JP2015002463A (en) * | 2013-06-17 | 2015-01-05 | 株式会社リコー | Photoelectric conversion circuit, photoelectric conversion device, electronic apparatus, and method of limiting optical current for photoelectric conversion circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3315651B2 (en) | 2002-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6300615B1 (en) | Photoelectric conversion apparatus | |
| US4118621A (en) | Photo electric biased photo diode operational amplifier | |
| KR101609960B1 (en) | Photoelectric converter, photoelectric converter array and imaging device | |
| US9105553B2 (en) | Solid-state imaging apparatus with plural current source circuits | |
| JP3315651B2 (en) | Optical sensor and solid-state imaging device | |
| US8552357B2 (en) | Photoelectric conversion apparatus | |
| US6163024A (en) | Photoelectric transducer | |
| US8664580B2 (en) | Optical sensor and electronic equipment | |
| JP5335318B2 (en) | Optical sensor, measuring device and camera system | |
| JP2013118629A (en) | Resetting method for photoelectric conversion device, photoelectric conversion device, photoelectric conversion array, and imaging apparatus | |
| US4485301A (en) | Linear two-terminal integrated circuit photo sensor | |
| US4065668A (en) | Photodiode operational amplifier | |
| JP4019439B2 (en) | Charge / voltage conversion device for CCD type charge transfer readout register | |
| US6410903B1 (en) | Analog signal processing circuit photo detector and image forming apparatus | |
| JP3293699B2 (en) | Amplifier | |
| EP1012883A1 (en) | Photodetector circuit | |
| JP2577559B2 (en) | Solid-state imaging device | |
| JPH0269980A (en) | Photodiode bias circuit | |
| JP3280616B2 (en) | Photoelectric conversion device | |
| JP3673651B2 (en) | Current mirror circuit and photoelectric conversion device | |
| JP3880399B2 (en) | Photoelectric conversion device | |
| JP2560203B2 (en) | Integrated photo detector | |
| JPH05107117A (en) | Temperature detecting circuit | |
| KR20050087354A (en) | Photo cell and the gain controlling method thereof | |
| JPH01205463A (en) | Semiconductor photo detecting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080607 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130607 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |