JP2000077487A - Wafer prober - Google Patents

Wafer prober

Info

Publication number
JP2000077487A
JP2000077487A JP10243827A JP24382798A JP2000077487A JP 2000077487 A JP2000077487 A JP 2000077487A JP 10243827 A JP10243827 A JP 10243827A JP 24382798 A JP24382798 A JP 24382798A JP 2000077487 A JP2000077487 A JP 2000077487A
Authority
JP
Japan
Prior art keywords
chip
wafer
image
prober
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10243827A
Other languages
Japanese (ja)
Inventor
Hidetomo Ito
英知 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10243827A priority Critical patent/JP2000077487A/en
Publication of JP2000077487A publication Critical patent/JP2000077487A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate position recognition errors by a method, wherein defective chips and non-defective chips are distinguished from each other in a wafer through image processing so as to discriminate the position of a target chip. SOLUTION: After a prescribed setup operation is carried out, a defective chip 3 is indicated, and the image pattern of the chip 3 is stored. Chips on a wafer 1 are image-recognized chip by chip in the direction of 6, starting from one located at the upper edge of the wafer 1 by a prober, the image of a chip is compared with the stored image pattern of the chip 3, and when it is found that the image of the chip differs much from the stored image pattern of the chip 3, the chip is discriminated as being a non-defective chip 2. Then, chips are image-recognized chip by chip in the direction of 7 starting from the left edge of wafer 1, the image of a chip is compared with the stored image pattern of the chip 3, and when it is found that the image of the chip differs much from the stored image pattern of the chip 3, the chip is discriminated as being a non-defective chip 2. With this setup, processes can be kept free of the effects of pattern printing errors and of differences in the instruments of the prober. Since a specific chip is not required to be provided on the wafer 1, a process where the specific ship is formed is not required to be provided additionally.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はウエハの検査に用い
られるウエハプローバにおける、測定チップ位置を認識
する方法に関する技術である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for recognizing a position of a measurement chip in a wafer prober used for inspecting a wafer.

【0002】[0002]

【従来の技術】以下に従来技術を図面を参照にして説明
を行う。
2. Description of the Related Art The prior art will be described below with reference to the drawings.

【0003】図1は、完全チップ2と不完全チップ3で
構成されるウエハ1である。ウエハプローバにおいて測
定チップ位置認識の従来方法は、オペレータにより品種
毎に基点の場所と、完全チップ2の場所をウエハプロー
バに教え込み、その後は、品種が変わった時だけ、基点
チップ4の場所を認識させるだけで完全チップ2の測定
のみを実施していた。
FIG. 1 shows a wafer 1 composed of complete chips 2 and incomplete chips 3. In the conventional method of recognizing the position of a measurement chip in a wafer prober, an operator instructs the wafer prober about the location of a base point and the location of a complete chip 2 for each product type, and thereafter, the location of the base chip 4 only when the product type changes. Only the measurement of the complete chip 2 was performed only by making the recognition.

【0004】[0004]

【発明が解決しようとする課題】従来の技術では、オペ
レータのプローバへの測定場所教え込み工数、教え込み
ミス、又は、品種が変わる毎の基点チップ4の場所指定
工数、場所指定ミス、更には、チップ寸法の小さい製品
の時にプロセス工程のパターン焼き付け誤差と、プロー
バ自体のウエハセンター5認識誤差により、ウエハセン
ター5からの基点チップ4の寸法誤差により、位置認識
ミスが発生していた。
In the prior art, the number of man-hours for teaching the measurement location to the prober, the mis-training, or the man-hour for specifying the location of the base chip 4 every time the type is changed, the place specification error, and the like. In the case of a product having a small chip size, a position recognition error has occurred due to a pattern printing error in a process step and a dimensional error of the base chip 4 from the wafer center 5 due to a recognition error of the wafer center 5 of the prober itself.

【0005】以上の問題を解決することを目的とする。An object of the present invention is to solve the above problems.

【0006】[0006]

【課題を解決するための手段】画像処理にて不完全チッ
プ3と完全チップ2を区別することにより、測定チップ
位置の判断する事を特徴とするプローバの測定エリア確
認。
A prober measurement area check characterized in that a defective chip 3 and a complete chip 2 are distinguished by image processing to determine a measurement chip position.

【0007】[0007]

【発明の実施の形態】以下に本発明の実施の形態を図面
を参照にして説明を行う。
Embodiments of the present invention will be described below with reference to the drawings.

【0008】まず、画像処理での方法を説明する。First, a method of image processing will be described.

【0009】図1は、完全チップ2と不完全チップ3で
構成されるウエハ1を示す。
FIG. 1 shows a wafer 1 composed of complete chips 2 and incomplete chips 3.

【0010】各チップは、X、Yアドレスでその位置を
管理されている。
The position of each chip is managed by X and Y addresses.

【0011】セットアップ作業(オペレータによるティ
ーチング作業)において、下記を実施する。
In a setup operation (teaching operation by an operator), the following is performed.

【0012】(ア)既存各プローバのウエハセンター5
検出方法により、ウエハセンター5位置を求める。
(A) Wafer center 5 of each existing prober
The position of the wafer center 5 is determined by the detection method.

【0013】(イ)既存各プローバのウエハアライメン
ト方法によりアライメントを実施する。これによりプロ
ーバ自身で図1のように、ウエハマップが展開出来る。
(A) Alignment is performed by the wafer alignment method of each existing prober. As a result, the prober itself can develop a wafer map as shown in FIG.

【0014】(ウ)オペレータにより、不完全チップ3
を指示する。
(C) Incomplete chips 3 by the operator
Instruct.

【0015】不完全チップ3の画像パターンを記憶す
る。
The image pattern of the incomplete chip 3 is stored.

【0016】以下は、プローバの自動作業。The following is the automatic operation of the prober.

【0017】(オ)ウエハ1上端のチップより方向6
へ、1チップずつ画像認識していき(エ)で記憶したパ
ターンとの比較をする。
(E) Direction 6 from the chip at the upper end of wafer 1
Then, image recognition is performed one chip at a time, and comparison with the pattern stored in (d) is performed.

【0018】(カ)(エ)で記憶したパターンと大きく
異なる画像のチップを完全チップ2と判断する。
(F) A chip having an image greatly different from the pattern stored in (d) is determined to be a complete chip 2.

【0019】(キ)ウエハ1左端のチップより方向7
へ、1チップずつ画像認識していき(エ)で記憶したパ
ターンとの比較をする。
(G) The direction 7 from the chip on the left end of the wafer 1
Then, image recognition is performed one chip at a time, and comparison with the pattern stored in (d) is performed.

【0020】(ク)(エ)で記憶したパターンと大きく
異なる画像のチップを完全チップ2と判断する。
(G) A chip having an image greatly different from the pattern stored in (d) is determined to be a complete chip 2.

【0021】(ケ)オペレータにより、左端完全チップ
のXアドレス値、上端完全チップのYアドレス値を指示
し、記憶する。
(G) The operator specifies and stores the X address value of the leftmost complete chip and the Y address value of the uppermost complete chip.

【0022】(コ)(カ)のチップに(ケ)のYアドレ
スに割り当てる。
(C) The chip (f) is assigned to the Y address (f).

【0023】(サ)(ク)のチップに(ケ)のXアドレ
スに割り当てる。
(C) The X address of (g) is allocated to the chip of (g).

【0024】(シ)(コ)(サ)を基に測定エリアを展
開する。
(S) The measurement area is developed based on (C) and (S).

【0025】自動作業において下記を実施する。The following is performed in the automatic operation.

【0026】(ス)既存各プローバのウエハセンター5
検出方法により、ウエハセンター5位置を求める。
(S) Wafer center 5 of each existing prober
The position of the wafer center 5 is determined by the detection method.

【0027】(セ)既存各プローバのウエハアライメン
ト方法によりアライメントを実施する。これによりプロ
ーバ自身で図1のように、ウエハマップが展開出来る。
(C) Alignment is performed by the wafer alignment method of each existing prober. As a result, the prober itself can develop a wafer map as shown in FIG.

【0028】(ソ)ウエハ1上端のチップより方向6
へ、1チップずつ画像認識していき(エ)で記憶したパ
ターンとの比較をする。
(G) Direction 6 from the chip at the upper end of wafer 1
Then, image recognition is performed one chip at a time, and comparison with the pattern stored in (d) is performed.

【0029】(タ)(エ)で記憶したパターンと大きく
異なる画像のチップを完全チップ2と判断する。
(T) A chip having an image greatly different from the pattern stored in (D) is determined to be a complete chip 2.

【0030】(チ)ウエハ1左端のチップより方向7
へ、1チップずつ画像認識していき(エ)で記憶したパ
ターンとの比較をする。
(H) The direction 7 from the chip on the left end of the wafer 1
Then, image recognition is performed one chip at a time, and comparison with the pattern stored in (d) is performed.

【0031】(ツ)(エ)で記憶したパターンと大きく
異なる画像のチップを完全チップ2と判断する。
(T) A chip having an image significantly different from the pattern stored in (D) is determined to be a complete chip 2.

【0032】(テ)(タ)のチップに(ケ)のYアドレ
スに割り当てる。
(T) Allocate the Y address of (G) to the chip of (T).

【0033】(ト)(ツ)のチップに(ケ)のXアドレ
スに割り当てる。
(G) The (x) chip is assigned to the (x) X address.

【0034】(ナ)(テ)(ト)を基に測定エリアを展
開する。
(N) Expand the measurement area based on (te) and (g).

【0035】次にレーザーセンサーでの方法を説明す
る。
Next, a method using a laser sensor will be described.

【0036】(ニ)既存各プローバのウエハセンター5
検出方法により、ウエハセンター5位置を求める。
(D) Wafer center 5 of each existing prober
The position of the wafer center 5 is determined by the detection method.

【0037】(ヌ)既存各プローバのウエハアライメン
ト方法によりアライメントを実施する。これによりプロ
ーバ自身で図1のように、ウエハマップが展開出来る。
(V) Alignment is performed by the wafer alignment method of each existing prober. As a result, the prober itself can develop a wafer map as shown in FIG.

【0038】(ネ)ウエハ1上端のチップより方向6
へ、レーザーを振っていく。
(D) Direction 6 from the chip at the upper end of wafer 1
Shake the laser.

【0039】(ノ)大きな変化が出た所のチップを完全
チップ2と判断する。
(H) The chip where a large change has occurred is determined to be a complete chip 2.

【0040】(ハ)ウエハ1左端のチップより方向7
へ、レーザーを振っていく。
(C) Direction 7 from the chip on the left end of wafer 1
Shake the laser.

【0041】(ヒ)大きな変化が出た所のチップを完全
チップ2と判断する。
(H) The chip where a large change has occurred is determined to be complete chip 2.

【0042】(フ)オペレータにより、左端完全チップ
2のXアドレス値、上端完全チップ2のYアドレス値を
指示し、記憶する。
(F) The operator specifies and stores the X address value of the leftmost complete chip 2 and the Y address value of the uppermost complete chip 2.

【0043】(ヘ)(ノ)のチップに(フ)のYアドレ
スに割り当てる。
(F) Allocate the (no) chip to the (f) Y address.

【0044】(ホ)(ヒ)のチップに(フ)のXアドレ
スに割り当てる。
(E) The X address of (f) is assigned to the chip of (h).

【0045】(マ)(ヘ)(ホ)を基に測定エリアを展
開する。
The measurement area is developed based on (M), (F), and (E).

【0046】自動作業において下記を実施する。The following is performed in the automatic operation.

【0047】(ミ)既存各プローバのウエハセンター5
検出方法により、ウエハセンター5位置を求める。
(M) Wafer center 5 of each existing prober
The position of the wafer center 5 is determined by the detection method.

【0048】(ム)既存各プローバのウエハアライメン
ト方法によりアライメントを実施する。これによりプロ
ーバ自身で図1のように、ウエハマップが展開出来る。
(M) Alignment is performed by the wafer alignment method of each existing prober. As a result, the prober itself can develop a wafer map as shown in FIG.

【0049】(メ)ウエハ1上端のチップより方向6
へ、レーザーを振っていく。
(M) Direction 6 from the chip at the upper end of wafer 1
Shake the laser.

【0050】(モ)大きな変化が出た所のチップを完全
チップ2と判断する。
(M) The chip where a large change has occurred is determined to be the complete chip 2.

【0051】(ヤ)ウエハ1左端のチップより方向7
へ、レーザーを振っていく。
(Y) Direction 7 from the chip on the left end of wafer 1
Shake the laser.

【0052】(ユ)大きな変化が出た所のチップを完全
チップ2と判断する。
(U) A chip where a large change has occurred is determined to be a complete chip 2.

【0053】(ヨ)(モ)のチップに(フ)のYアドレ
スに割り当てる。
(Y) The chip (M) is assigned to the Y address (F).

【0054】(ラ)(ユ)のチップに(フ)のXアドレ
スに割り当てる。
(A) The X address of (F) is allocated to the chip of (U).

【0055】(リ)(テ)(ト)を基に測定エリアを展
開する。
(I) The measurement area is developed based on (te) and (g).

【0056】[0056]

【発明の効果】本発明は、以上説明したような方法であ
る為、下記に記されるような効果をもたらす。
Since the present invention is a method as described above, the following effects can be obtained.

【0057】ウエハ上の測定対象チップの認識におい
て、ウエハセンターからの距離を利用しない為、プロセ
ス工程でのパターン焼き付け誤差、プローバの機差等の
影響を受けない。
Since the distance from the wafer center is not used in recognizing the chip to be measured on the wafer, it is not affected by pattern printing errors in the process steps, differences in probers, etc.

【0058】ウエハ上に特異チップを設ける必要が無い
ため、特異チップ作成工程を増やす必要が無く、ウエハ
単価が安くなる。更には、ウエハ上の測定対象チップの
教え込み工数も短縮出来る。
Since there is no need to provide unique chips on the wafer, there is no need to increase the number of unique chip preparation steps, and the unit cost of the wafer is reduced. Further, the number of teaching steps for the chip to be measured on the wafer can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】今回の発明の説明用のウエハのチップ構成図で
ある。
FIG. 1 is a diagram showing a chip configuration of a wafer for explanation of the present invention.

【符号の説明】[Explanation of symbols]

1 ウエハ 2 完全チップ 3 不完全チップ 4 基点チップ 5 ウエハセンター 6 方向 7 方向 Reference Signs List 1 wafer 2 perfect chip 3 incomplete chip 4 base chip 5 wafer center 6 direction 7 direction

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】ウエハ内の不完全チップと完全チップを画
像処理で区別することにより、測定チップ位置の判断す
る事を特徴とするウエハプローバ。
A wafer prober characterized in that an incomplete chip and a complete chip in a wafer are distinguished by image processing to determine a position of a measurement chip.
【請求項2】ウエハ内の不完全チップと完全チップをレ
ーザーセンサーで区別することにより、測定チップ位置
の判断する事を特徴とするウエハプローバ。
2. A wafer prober wherein a measurement chip position is determined by distinguishing an incomplete chip and a complete chip in a wafer by a laser sensor.
JP10243827A 1998-08-28 1998-08-28 Wafer prober Withdrawn JP2000077487A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10243827A JP2000077487A (en) 1998-08-28 1998-08-28 Wafer prober

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10243827A JP2000077487A (en) 1998-08-28 1998-08-28 Wafer prober

Publications (1)

Publication Number Publication Date
JP2000077487A true JP2000077487A (en) 2000-03-14

Family

ID=17109531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10243827A Withdrawn JP2000077487A (en) 1998-08-28 1998-08-28 Wafer prober

Country Status (1)

Country Link
JP (1) JP2000077487A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009022401A1 (en) * 2007-08-10 2009-02-19 Fujitsu Microelectronics Limited Method for sorting and acquiring semiconductor element, method for fabricating semiconductor device, and semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009022401A1 (en) * 2007-08-10 2009-02-19 Fujitsu Microelectronics Limited Method for sorting and acquiring semiconductor element, method for fabricating semiconductor device, and semiconductor device
US8445906B2 (en) 2007-08-10 2013-05-21 Fujitsu Semiconductor Limited Method for sorting and acquiring semiconductor element, method for producing semiconductor device, and semiconductor device

Similar Documents

Publication Publication Date Title
US20060103838A1 (en) Method for inspecting a wafer
JPH11160247A (en) Method and apparatus for visual inspection
JP2000077487A (en) Wafer prober
JP3029774B2 (en) Circuit pattern inspection equipment
JP2000294466A (en) Method and device for generating chip map
KR100583529B1 (en) System and method for calculating yield and managing defect
JP2000323541A (en) Method and apparatus for inspecting appearance of object to be inspected
JPH0574878A (en) Test method of wafer
US7545497B2 (en) Alignment routine for optically based tools
JPH04279041A (en) Pattern defect detection method
JPH0743323B2 (en) Surface foreign matter inspection device
JPH08226900A (en) Inspecting method of state of surface
JPH0374855A (en) Chip size detection, chip pitch detection, automatic chip arrangement data formation, and method and device for inspecting semiconductor substrate using them
JPH05281151A (en) Inspection apparatus for wafer pattern
JPH11204621A (en) Equipment and method for positioning semiconductor pattern, and equipment and method for inspecting semiconductor
JPS5818936A (en) Selecting system for semiconductor element
JP2002353283A (en) Semiconductor chip distinguishing method and semiconductor chip bonding apparatus
JP2002195955A (en) Method and device for inspecting semiconductor failure
JPS60103639A (en) Wafer chip selecting method
JPH04361548A (en) Method and device for defect detection
KR950012661A (en) Semiconductor process defect inspection method
JPS61270841A (en) Semiconductor wafer inspecting device
JPH1194761A (en) Pattern inspection apparatus
KR20030033809A (en) Method for searching defect address of semiconductor device
JPH0624214B2 (en) Method and apparatus for visual inspection of circuit pattern of chip to be inspected

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051101