JP2000076394A - 半導体メモリシステムの制御方法 - Google Patents

半導体メモリシステムの制御方法

Info

Publication number
JP2000076394A
JP2000076394A JP10246637A JP24663798A JP2000076394A JP 2000076394 A JP2000076394 A JP 2000076394A JP 10246637 A JP10246637 A JP 10246637A JP 24663798 A JP24663798 A JP 24663798A JP 2000076394 A JP2000076394 A JP 2000076394A
Authority
JP
Japan
Prior art keywords
storage medium
error
connector
data
chattering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10246637A
Other languages
English (en)
Inventor
Yoshiyuki Tanaka
義幸 田中
Kazuya Kawamoto
和也 河本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10246637A priority Critical patent/JP2000076394A/ja
Publication of JP2000076394A publication Critical patent/JP2000076394A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 システムに着脱可能なメモリカードにおい
て、着脱時のコネクタのチャタリングによるデータの破
壊を低減するメモリシステムの制御方法を提供する。 【解決手段】 データ読み出し時に、訂正不可能なエラ
ーを検知した場合、即座に該当領域を不良領域として処
理するのではなく、チャタリングが発生している可能性
を考慮し、エラーの原因がチャタリングと判断された場
合は、エラー処理を実行しないようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、不揮発性半導体メ
モリの制御方法に関し、特に不揮発性半導体メモリカー
ドの制御に使用されるものである。
【0002】
【従来の技術】近年、図3に示すようなフラッシュメモ
リカードがデジタルスチルカメラやPDA等の携帯情報
機器の記憶媒体として注目されている。このメモリカー
ドは薄型のプラスチックパッケージにわずかな窪みが設
けられておりその窪みに22ピンの平面電極を有するフ
ラッシュメモリ301が埋め込まれている。本フラッシ
ュメモリカードは、専用のコネクタを介してホストシス
テムに電気的に接続され、データの入出力を行う。
【0003】フラッシュメモリとしてNAND型フラッ
シュメモリと呼ばれるフラッシュメモリが使用され販売
がなされている。図4に16MビットのNAND型フラ
ッシュメモリの物理的な構造を示す。図5に示すよう
に、フラッシュメモリは512個の物理的なメモリブロ
ック(Block0〜511)に分割されている。この
ブロックは消去時の最小単位となっている。1ブロック
はさらに16ページ(page0〜page15)に分
割される。1ページは書き込みおよび読み出しの基本的
な単位となる。
【0004】図6に図5に示したページ内の構造を示
す。1ページは264バイト(0バイト〜263バイ
ト)より構成され、うち256バイト(0バイト〜25
5バイト)はユーザーデータ領域(データ部)、残りの
8バイト(256バイト〜263バイト)はエラー訂正
符号および管理情報等の格納(冗長部)に使用される。
【0005】通常パソコン等ではデータはセクタ(51
2バイト)単位で管理されるため、本メモリカードでも
512バイト単位でのデータ管理を基本とすべく図5に
示すように2ページをペアとして取り扱う。
【0006】ここで、Data Area−1は512
バイトデータのうち、前半の0〜255バイトのデータ
が格納され、Data Area−2には512バイト
データのうち、後半の256〜511バイトのデータが
格納される。User Data Areaはユーザに
解放されており使用方法はユーザに一任される。Dat
a Status Areaはデータが正常か否かを示
し、通常は“FFh”だが、正常でないデータが書き込
まれている場合に“00h”が設定される。Block
Status Areaはブロックが良か不良かを示
し、通常は“FFh”だが、不良ブロックの場合、“0
0h”(初期不良ブロック)、“F0h”(後発不良ブ
ロック)が設定される。2ビット以上“0”があった場
合は、不良ブロックであると判断する。なお、本データ
は同一ブロック内では全て同じ値が書込まれる。
【0007】図5に示すように、データにはエラー訂正
用の符号がECC Area−1およびECC Are
a−2に付加され、リード時にデータが正常か否かを判
断できる。もしデータが訂正不可能であれば、この領域
は不良ブロックと認識され、Block Status
Areaに不良ブロックである旨のマーキングが施さ
れ、該当ブロックに格納されているデータは参照されな
くなる。
【0008】従来システムにおいて、本メモリカードは
以下のような問題点があった。本メモリカードは着脱可
能でホストシステムとはコネクタを介して接続される。
また、対象としているホストシステムは携帯情報機器が
多い。このため、使用中の振動等によってコネクタに瞬
間的な離脱等が発生する場合がある。この状態下でホス
トシステムがリード動作を行っていると、データが正常
に読み出せずに訂正不可能なエラーと認識されてしま
う。
【0009】この時、ホストシステムは、該当ブロック
を不良ブロックとして認識しBlock Status
Areaに不良ブロックであることを示すマーキング
を施す。したがってこれ以降、この領域へのアクセスは
禁止され、元々あったデータは消滅する。
【0010】以上の様に、従来のシステムでは、コネク
タにチャタリングのような瞬間的な接触不良等が発生し
た場合、メモリカード自身には正しいデータが格納され
ているにも関わらず、不良と誤認識してエラー処理を実
行してしまい、結果として重要なデータが消滅するとい
う問題があった。
【0011】
【発明が解決しようとする課題】本願発明は、上記問題
点を鑑みてなされたものであり、システムに着脱可能な
メモリカードにおいて、コネクタにおけるチャタリング
によるデータ破壊を低減するメモリシステムの制御方法
を提供するものである。
【0012】
【課題を解決するための手段】上記課題を解決するため
の手段として、本願発明の記憶媒体の制御方法は、コネ
クタを介してシステムに着脱可能な記憶媒体を使用する
システムにおいて、前記記憶媒体に対する所定動作実行
時にエラーが発生した場合に、前記コネクタと前記記憶
媒体が正常に接続されているか否かを確認する処理を実
行することを特徴とする。
【0013】本願発明の記憶媒体のさらに別の制御方法
は、コネクタを介してシステムに着脱可能な記憶媒体を
使用するシステムにおいて、前記記憶媒体に対する所定
の動作が行えたか否かを検知する方法と、前記検知結果
が、所定の動作が行えなかったとされた場合に、前記コ
ネクタと前記記憶媒体が正常に接続されているか否かを
確認する処理を行う方法と、前記確認結果が、正常に接
続されているとされた場合に、前記記憶媒体に対してエ
ラー処理を行う方法とを具備することを特徴とする。
【0014】さらに、上記それぞれの記憶媒体の制御方
法の記憶媒体が正常に接続されているか否かを確認する
処理として、前記所定動作を再度繰返す方法であること
特徴とする。
【0015】さらに、上記それぞれの記憶媒体の制御方
法の記憶媒体が正常に接続されているか否かを確認する
処理として、システム立ち上げ時の初期化動作を用い、
システム立ち上げ時に初期化されたときの前記記憶媒体
の情報と一致した場合に、正常に接続されているとする
方法であることを特徴とする。また、上記それぞれの記
憶媒体が正常に接続されているか否かを確認する方法は
所定時間をあけて複数回繰り返されることを特徴とす
る。
【0016】
【発明の実施の形態】本願発明の第1の実施形態を図4
に示すフラッシュメモリカードの制御方法を例に説明す
る。図1は、本フラッシュメモリカードの基本的な制御
手順を示したものである。システムにフラッシュメモリ
カードが挿入された時の第1番目の処理は、そのメモリ
カードの種類の判別である。フラッシュメモリカードに
は記憶容量の異なる複数種類が存在する。システムにメ
モリカードが挿入された時は、デバイスコード等を判別
し、想定外のコードの場合は新たなアクセスはしないよ
うにする。デバイスコードの読み出しは、システム側か
らデバイスコード読み出しコマンドを投入し、その返り
値としてメモリカードよりデバイスコードを取得する。
【0017】第2番目の処理として、メモリカードのフ
ォーマットの内容を確認する。メモリカードでは、デー
タを記憶するための物理フォーマットがなされており、
メモリカードがシステムに挿入された時はその物理フォ
ーマットを確認し、もしサポート外のフォーマットがな
されていた場合には、データを破壊することなくリジェ
クトする。物理フォーマットの確認方法としては、所定
の領域にあらかじめ決められたデータ(例えば10バイ
ト)が書き込まれているかどうかで判断する。
【0018】すなわち、容量等を確認する第1番目の処
理と、フォーマットを確認する第2番目の処理によっ
て、挿入されたメモリカードがそのシステムで使用可能
なものかどうかを判断する。
【0019】メモリカードが本システムにおいて使用可
能であることが確認されたら、以降はホストシステムに
よって各動作が実行されることになる。図2に本発明に
おけるメモリシステムの基本的な処理ルーチンを示す。
ここではリード動作を例に説明する。リード時、訂正不
可能なエラーが発生した場合、即座にエラー処理ルーチ
ンに入らず、本当にエラーなのかどうか確認するルーチ
ンに入ることを特徴としている。本当にエラーかどうか
を確認する手段(図2における「真のエラーか?」を判
定する手段201)としては、各種動作が考えられる。
以下にその実施例を挙げる。
【0020】真のエラーであるかどうかを確認するため
の第1の実施例は、読み出し動作時に訂正不可能なエラ
ーを検知した場合に、再度同じ番地を読み出すというも
のである。仮に、コネクタのチャタリング等によってご
く一時的に接触が離脱しただけであるならば、再度読み
出し動作を行えば正常にデータが読み出せる可能性が高
い。ここで、追加で読み出す回数は1回に限られない。
2回でも更にはそれ以上でも良い。
【0021】またエラー検知後、再び読み出し動作を実
行するまである程度時間を置いても良い。通常コネクタ
のチャタリングであれば、数ms以内にチャタリングは
収まると推定されるので、エラー観測後、数ms経たの
ち再度読み出し動作を実行すれば、効果的である。複数
回追加読み出しする場合は、各々の読み出し動作の時間
的な間隔は、等しくても良いし、だんだん増加させる等
変化させてもかまわない。
【0022】以上のように再度読み出し動作を実行する
ことにより、チャタリング等の瞬間的な接触不良の問題
は回避される。真のエラーであるかどうかを確認するた
めの第2の実施例は、訂正不可能なエラーを検知した場
合に、デバイスコードの確認または、特定データの読み
出し、もしくは両方の動作を再度実行するというもので
ある。エラーが発生する以前に、当然のことながら該当
メモリカードは図1に示す初期化ルーチンを経ている。
したがって、主としてデバイスの種別や容量を確認する
ためのデバイスコードリードや、所定に領域にあらかじ
め決められたフォーマット識別のための複数バイトのデ
ータを正常に読み出している。このように、第2の実施
例では訂正不可能なエラーを検知した場合に、デバイス
コードの読み出しまたは、特定データの読み出し、もし
くはその両方の動作を再度実行し、あらかじめ読み出さ
れて保持されているデータと比較することにより真のエ
ラーかどうかを確認するというものである。
【0023】上記第2の実施例において、仮に、元々正
常に動作していたシステムに対し、システムを落下させ
る等の衝撃が加わったため、コネクタの端子が外れてし
まったケースを想定すると、このような場合はデバイス
コードの読み出しおよび特定データの読み出しも正常に
実行できない可能性が極めて高い。すなわち、訂正不可
能なエラーを検知した後、デバイスコードおよび特定デ
ータの確認作業を実行し、もしデバイスコードや特定デ
ータが正常に読めなければ、コネクタの接触に異常が発
生したと判断して、エラー処理を実行せずに動作を中断
させても良い。この場合、例えばシステムが何らかの表
示機構を持っているならば、カードを再度挿入し直すよ
うなメッセージを表示する機能をもたせても良い。この
ような機能を附加することにより、単なるコネクタ接触
不良によるエラーをフラッシュメモリのエラーと誤判定
することを防止することができる。
【0024】勿論、第一の実施例と第二の実施例を組み
合わせれば、より効果的であることは言うまでもない。
すなわち、訂正不可能なエラーが発生した場合、まずデ
バイスコードの確認や、特定データの読み出しによっ
て、コネクタの接触を確認し、しかる後再度データのリ
ード動作をおこない、真性のエラーであるかどうかを確
認しても良い。
【0025】本発明は上記実施例に限られない。その主
旨を逸脱しない範囲で種々変更可能である。例えば、訂
正不可能な読み出しエラーが発生する可能性はそもそも
小さい。したがって、連続して読み出しエラーが発生す
る確率、特にブロックをまたいで連続してエラーが発生
する可能性は非常に小さい。したがって、連続して訂正
不可能な読み出しエラーが発生した場合は、なんらかの
異常(例えば電源電圧の低下)が発生していると想定し
てエラー処理を中止してもよい。中止の判断は、所定回
数エラーが連続した場合、またはエラーが別ブロックに
またいだ場合等が考えられる。これによってそもそも正
常なデータ領域が、次々とエラー処理に対象となり、メ
モリカード全体のデータが破壊される等のトラブルが回
避される。
【0026】
【発明の効果】本発明に従えば、コネクタのチャタリン
グ等に起因する不必要なエラー処理からデータを保護し
フラッシュメモリの信頼性を向上させることが可能とな
る。
【図面の簡単な説明】
【図1】本願発明のメモリシステムの制御の流れを示す
図である。
【図2】本願発明のメモリシステムのエラー判定制御の
流れを示す図である。
【図3】フラッシュメモリカードの外観図である。
【図4】フラッシュメモリカードの物理的な構成を示す
図である。
【図5】フラッシュメモリカードの物理的な構成を示す
図である。
【符号の説明】
301 フラッシュメモリ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 コネクタを介してシステムに着脱可能な
    記憶媒体を使用するシステムにおいて、 前記記憶媒体に対する所定動作実行時にエラーが発生し
    た場合に、前記コネクタと前記記憶媒体が正常に接続さ
    れているか否かを確認する処理を実行することを特徴と
    する記憶媒体の制御方法。
  2. 【請求項2】 コネクタを介してシステムに着脱可能な
    記憶媒体を使用するシステムにおいて、 前記記憶媒体に対する所定の動作が行えたか否かを検知
    する方法と、 前記検知結果が、所定の動作が行えなかったとされた場
    合に、前記コネクタと前記記憶媒体が正常に接続されて
    いるか否かを確認する処理を行う方法と、 前記確認結果が、正常に接続されているとされた場合
    に、前記記憶媒体に対してエラー処理を行う方法とを具
    備することを特徴とする記憶媒体の制御方法。
  3. 【請求項3】 前記記憶媒体が正常に接続されているか
    否かを確認可能な処理として、前記所定動作を再度繰返
    す方法を用いることを特徴とする請求項1乃至2記載の
    記憶媒体の制御方法。
  4. 【請求項4】 前記記憶媒体が正常に接続されているか
    否かを確認する処理として、システム立ち上げ時の初期
    化動作を用い、システム立ち上げ時に初期化されたとき
    の前記記憶媒体の情報と一致した場合に、正常に接続さ
    れているとすることを特徴とする請求項1乃至2記載の
    記憶媒体の制御方法。
  5. 【請求項5】 前記記憶媒体が正常に接続されているか
    否かを確認する方法を所定時間をあけて複数回繰り返す
    ことを特徴とする請求項1乃至4記載の記憶媒体の制御
    方法。
JP10246637A 1998-09-01 1998-09-01 半導体メモリシステムの制御方法 Pending JP2000076394A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10246637A JP2000076394A (ja) 1998-09-01 1998-09-01 半導体メモリシステムの制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10246637A JP2000076394A (ja) 1998-09-01 1998-09-01 半導体メモリシステムの制御方法

Publications (1)

Publication Number Publication Date
JP2000076394A true JP2000076394A (ja) 2000-03-14

Family

ID=17151377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10246637A Pending JP2000076394A (ja) 1998-09-01 1998-09-01 半導体メモリシステムの制御方法

Country Status (1)

Country Link
JP (1) JP2000076394A (ja)

Similar Documents

Publication Publication Date Title
US6977847B2 (en) Detecting partially erased units in flash devices
KR100343377B1 (ko) 비-휘발성메모리에의데이타기입
JP3233079B2 (ja) データ処理システム及びデータ処理方法
JP4570891B2 (ja) 記憶装置
JPWO2004031966A1 (ja) 不揮発性記憶装置の制御方法
JP3576625B2 (ja) フラッシュメモリカードのデータ管理方法およびそのデータ管理方法を使用したデータ処理装置
JP3154892B2 (ja) Icメモリカードおよびそのicメモリカードの検査方法
JP2009181425A (ja) メモリモジュール
JPH10240873A (ja) Icカード
JP3376306B2 (ja) データ処理装置、そのデータ処理方法
JP2002062956A (ja) 停電処理方法及び停電処理装置
US7232983B2 (en) Circuit arrangement with non-volatile memory module and method for registering light-attacks on the non-volatile memory module
CN113467709A (zh) 存储器系统及其操作方法
US6535442B2 (en) Semiconductor memory capable of debugging an incorrect write to or an incorrect erase from the same
JP2003196165A (ja) 不揮発性メモリ及びそのデータ更新方法
JP2000076394A (ja) 半導体メモリシステムの制御方法
US20070274302A1 (en) Data Storage Device, Memory Managing Method, and Program
JP6233134B2 (ja) 電子情報記憶媒体、情報処理方法、及び情報処理プログラム
US20060143369A1 (en) Nonvolatile memory and card reader provided with the same
JP2002150246A (ja) 携帯可能電子装置
JPH0778231A (ja) メモリカード
JPH10161942A (ja) 情報記憶方法及び情報記憶装置及び情報処理装置
CN112582009B (zh) 单调计数器及其计数方法
CN112711378B (zh) 数据储存方法及读写设备
JPH1153487A (ja) Icカードにおける書き込みデータの有効性判定方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606