JP2000058931A - 熱電変換素子及び熱電変換モジュール - Google Patents

Abstract

(57)【要約】 【課題】半導体部におけるキャリアの移動度を大きく
し、見かけ上の温度差を増大させるようにして熱電変換
効率の向上を図る。 【解決手段】熱源１２に対して近接した位置に配された
第１導体１４と、低温側に配された第２導体１６との間
に半導体部１８を有する熱電変換モジュール１０Ｃにお
いて、ｐ型半導体素子２２の高温部に近い部分にｎ型領
域５０を形成してｐ−ｎ−ｐのかたちにし、ｎ型半導体
素子２４の高温部に近い部分にｐ型領域５２を形成して
ｎ−ｐ−ｎのかたちにし、更に、ｎ型半導体素子２４に
おけるｐ型領域５２と第２導体１６間に正方向に電源６
２を接続してｐ型領域５２の電位を接地電位よりも高く
設定し、ｐ型半導体素子２２におけるｎ型領域５０に接
地電位を印加することによって、これらｐ型領域５２及
びｎ型領域５０に外部電界が印加されるように構成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、熱を電気に直接変
換する熱電変換素子及び熱電変換モジュールに関する。

【０００２】

【従来の技術】近年、電子機器の普及に伴い、その熱源
が大量となり、熱量も相対的に膨大なものとなりつつあ
る。そこで、放熱により排熱しているだけの実状を考え
ると、なんとか熱電変換効率を向上させ、熱を捨てるの
ではなく、有効利用することが要求されている。

【０００３】熱電変換は、これまで放熱や冷却により捨
てられていた熱を利用しようというもので、将来の技術
として期待されている。

【０００４】しかしながら、それにより電力として得ら
れる効率は、熱起電力をＶ、ゼーベック係数をα、高温
側と低温側の温度差をΔＴとすると、 Ｖ＝αΔＴ で示されるように、温度差ΔＴを大きくするか、ゼーベ
ック係数αの大きな素材で構成するかによる。現在のと
ころ、その変換効率は温度差ΔＴ＝１０００Ｋで約３０
％程度まで可能とされているが、実質では〜１０％程度
である。

【０００５】

【発明が解決しようとする課題】ところで、排熱として
現在、また将来的にも問題とされるのは、ＰＤＵ、ＰＣ
Ｕ、ＭＰＵや家庭用クーラー等から発生する熱の処理
で、この場合、温度差ΔＴは１００Ｋ程度ないしはそれ
以下でしかなく、その熱電変換効率は〜数％にも満たな
いと考えられている。

【０００６】また、そのようなＰＤＵ、ＰＣＵ、ＭＰＵ
の高速化、高集積化、高性能化は、発熱の増大を招き、
それに伴い、冷却システムが大きくなる傾向にある。当
然ながら、微細加工技術や制御技術の進展は、熱の発生
も考慮しつつなされているが、それでも回路や素子から
発生する熱をそのままにしておくと、ますます温度が上
昇し、機能の低下が生じてしまう。

【０００７】そのため、熱を効率よく有効利用しつつ排
熱できる安価なシステムが望まれているが、数％の熱電
変換効率さえ望めないのでは、実用化は困難である。

【０００８】この熱電変換効率を飛躍的に向上させるた
めには、使用する材料や素子構成を改善し、ゼーベック
係数を大きくすることが必要である。

【０００９】本発明はこのような課題を考慮してなされ
たものであり、半導体部におけるキャリアの移動度を大
きくして見かけ上の温度差を増大させることができ、も
って熱電変換効率の向上を図ることができる熱電変換素
子及び熱電変換モジュールを提供することを目的とす
る。

【００１０】

【課題を解決するための手段】まず、熱起電力の原理
は、棒状の半導体物質の一方を低温に、他方を高温にす
ると、高温側のフェルミ準位が変化して、半導体物質の
多数キャリアは低温側に熱拡散で移動する。多数キャリ
アが電子の場合は高温側はプラスイオンになり、低温側
はマイナスイオンとなる。一方、多数キャリアが正孔の
場合はその逆の特性を示す。プラスイオンとマイナスイ
オン間に生じるクーロン力とキャリアの濃度差による拡
散の駆動力が釣り合ったところでキャリアの移動は止ま
る。

【００１１】２つの異なった半導体物質の両端を接続
し、温度差ΔＴを設けると、物質の熱起電力が異なるた
め、閉回路に電流が流れる。従って、熱電変換に対する
高能率材料とするためには、キャリア密度を高くし、か
つ、キャリアの移動度を高くすればよい。

【００１２】キャリア密度は、半導体材料への不純物の
注入量、不純物種により変化することから、材料が決ま
れば、おおよそのキャリア密度の推定がなされるように
なる。

【００１３】移動度は生成した正孔や電子が移動するし
やすさに焦点を当てているのだが、キャリアの移動が容
易に起これば起こるほど新しいキャリアが生まれて輸送
されることになるため、大きな電流が引き起こされ、そ
の結果、熱電変換効率が向上する。キャリアの移動度
は、１つは電気抵抗で表されるであろうから、電気抵抗
が低いことが望まれる。

【００１４】また、熱的には、温度差ΔＴが熱起電力の
支配因子であり、更にフェルミ準位の温度による変化を
考えると、その勾配が急峻であることが望ましいため、
低熱伝導であることが必要である。これは実際に材料開
発の指針とされてきたものである。

【００１５】ここで、例えばキャリア密度として最大の
ものが得られたものと想定したとき、キャリアの移動度
を考慮する段階において、視点を材料から移動度を加速
するようなものが外部から与えられないか検討した。移
動度の加減速には磁界、電界が考えられる。キャリアが
電子の場合は磁界によって輸送経路を絞ることが可能
で、引き出し電圧を与えれば加速されると考えられる。

【００１６】しかしながら、半導体回路が漏洩磁界によ
る誘導電流により誤動作をしたり、回路動作が印加電界
により遅延するというようなことが考えられるため、大
きな磁界や電界はかけられないとも考えられる。

【００１７】また、磁界は電子の直線運動を一部回転運
動に転化するため、この場合、抵抗として作用すること
になり、熱電変換効率は低下することが考えられる。そ
のため、電界により効率向上が図れないかどうか詳細に
検討を行った。

【００１８】電子の加速で電界利用の代表的なものは電
子銃であり、ＥＢＷや電子顕微鏡に用いられているもの
は大電界を印加することによって利用している。

【００１９】図１及び図２は、棒状の半導体物質に対す
る加熱前と加熱時（片側加熱）の金属フェルミ面の変化
をｎ型半導体を介したときの状態として模式的に示した
ものである。図１及び図２において「●」は電子を示
す。電子はこの図１及び図２では片側加熱により低温側
に移動し、高温側は（＋）、低温側は（−）となり、電
界が生じている。従って、これを閉回路とすれば電流が
流れる。図３Ａ及び図３Ｂに示すように、上述のような
温度の高低によって発生する電界の方向を矢印Ａ方向と
し、外部からの印加電界の方向を矢印Ｂ方向としたと
き、その合成ベクトルは、図示するようなベクトル和に
なる。

【００２０】熱勾配により生成された電界は、温度差Δ
Ｔの大きさや材種で変化するものと考えられ、このとき
の傾きを電界の大きさと想定すると、温度差ΔＴや材種
が決められたとしても、外部から電界を印加することに
より、このベクトルの方向も多少変化してしまうが、大
きさを変えることも可能である。

【００２１】即ち、ここで生じている勾配をあたかも温
度差ΔＴが増大したように、あるいはあたかも電子密度
が増加したようにすることが可能となり、熱起電力が向
上すると考えられる。

【００２２】ｐ型半導体では温度差ΔＴによりホール
（正孔）が移動するが、このときもｎ型半導体ほどの効
果はなくとも電界によりその速度を加速することができ
るものと考えられる。

【００２３】その結果、熱起電力はｐ型半導体とｎ型半
導体とでその差が増大し、熱起電力の向上、熱発電効率
の向上が達成されるものと考えられる。

【００２４】つまり、熱発電の原理を詳細に検討する
と、高温で生成された電子や正孔の移動度によって熱電
変換効率が左右される。熱電変換効率が現状で低いの
は、キャリアの生成の頻度やキャリアの移動に対する障
壁等の量子条件と関係する。

【００２５】従って、生成された電子や正孔が再結合等
によって消滅する前に移動させて見かけ上の生成頻度を
向上させると共に、エネルギー障壁を超えられるように
加速することによってキャリアの移動度も向上し、熱電
変換効率が飛躍的に向上することになる。

【００２６】このようなことから、本発明に係る熱電変
換素子は、半導体部に電界を印加するための電界印加手
段を設けて構成する。印加された電界により、半導体部
のｎ型素子は、更に電子移動が盛んとなり、ｐ型素子に
おいてもホール移動度が増加する。これにより、それぞ
れの分極度が向上し、それに伴い、熱電性能も向上する
こととなる。その結果、半導体部におけるキャリアの移
動度を大きくして見かけ上の温度差を増大させることが
でき、もって熱電変換効率の向上を図ることができる。

【００２７】具体的には、熱電変換効率が従来の数倍〜
数１０倍となり、本発明に係る熱電変換素子を冷凍機に
利用した場合に、これまで困難であったコンプレッサー
型冷凍機の性能の向上を得ることができる。

【００２８】そして、前記構成において、前記半導体部
は、ｐ型半導体部とｎ型半導体部を有し、前記ｐ型半導
体部及びｎ型半導体部の少なくとも一方に前記電極部を
設けるようにしてもよい。

【００２９】また、前記電極部として、前記ｐ型半導体
部及びｎ型半導体部の少なくとも一方に形成された電極
膜と、該電極膜と前記半導体部間に形成された絶縁膜と
で構成するようにしてもよい。

【００３０】前記電極部は、前記半導体部の導電型と逆
の導電型を有する半導体で構成し、前記ｐ型半導体部に
前記電極部を有する場合、該ｐ型半導体部は、高温側か
ら低温側に向かってｐ−ｎ−ｐの導電型構造を有する半
導体素子で構成し、前記ｎ型半導体部に前記電極部を有
する場合、該ｎ型半導体部は、高温側から低温側に向か
ってｎ−ｐ−ｎの導電型構造を有する半導体素子で構成
するようにしてもよい。

【００３１】前記電極部を有する前記ｐ型半導体部のう
ち、高温側のｐ型半導体層の厚さを数μｍ〜数１００μ
ｍとし、前記電極部を構成するｎ型半導体層の厚さを数
μｍ〜数１０μｍとしてもよい。この場合、前記高温側
のｐ型半導体層と前記電極部を構成するｎ型半導体層と
の間に真性半導体層を設けるようにしてもよい。

【００３２】前記電極部を有する前記ｎ型半導体部のう
ち、高温側のｎ型半導体層の厚さを数μｍ〜数１００μ
ｍとし、前記電極部を構成するｐ型半導体層の厚さを数
μｍ〜数１００μｍとしてもよい。この場合、前記高温
側のｎ型半導体層と前記電極部を構成するｐ型半導体層
との間に真性半導体層を設けるようにしてもよい。

【００３３】前記真性半導体層の厚さとしては数μｍ以
下であることが好ましく、更に好ましくは数ｎｍから数
１０ｎｍ以下である。

【００３４】また、前記構成において、前記電極部に、
前記電界印加手段としてのバイアス回路を接続するよう
にしてもよい。前記バイアス回路としては、固定バイア
ス方式、自己バイアス方式、直流帰還バイアス方式及び
組合せバイアス方式のうち、少なくとも１つ方式を採用
することができ、前記電界を形成するための電圧として
は０．０１Ｖ〜３Ｖが適当である。

【００３５】次に、本発明は、高温側に位置する第１導
体と、低温側に位置する第２導体と、これら第１導体及
び第２導体の間に設置された半導体部とを有し、温度差
に基づいて前記半導体部に発生する起電力を取り出す熱
電変換モジュールにおいて、前記半導体部に電界を印加
するための電界印加手段を設けて構成する。印加された
電界により、半導体部のｎ型素子は、更に電子移動が盛
んとなり、ｐ型素子においてもホール移動度が増加す
る。これにより、それぞれの分極度が向上し、それに伴
い、熱電性能も向上することとなる。その結果、半導体
部におけるキャリアの移動度を大きくして見かけ上の温
度差を増大させることができ、もって熱電変換効率の向
上を図ることができる。

【００３６】

【発明の実施の形態】以下、本発明に係る熱電変換素子
及び熱電変換モジュールの実施の形態例を図４〜図１７
を参照しながら説明する。

【００３７】まず、熱発電は発電というより、２つの異
種金属を接合し、その接合部を高温にさらすことで生じ
る起電力を測定に用いる熱電対をイメージした方が理解
しやすい。

【００３８】熱電対から想定されるのは、通常、熱電対
にて発生する起電力は小さく負荷を駆動できるとは考え
にくい。しかし、この実施の形態は、起電力を負荷を駆
動できるまで高め、これまで捨てられてきた熱を負荷を
駆動できる電気に変換させ、熱を消費することにより、
冷却しようとするのが狙いである。

【００３９】熱電変換材料は、これまで大きくはヨッフ
ェの指針に基づき、低格子熱伝導で高電気伝導性をもつ
半導体材料で開発がなされてきた。金属では熱伝導率
λ、電気伝導率σ、絶対温度Ｔの間に次式に示すウィー
デマン・フランツ・ローレンツの関係 λ＝２．４３×１０^-8σＴ があり、熱伝導率と電気伝導率は比例関係にある。従っ
て、前記要求の材料は、金属では得にくく、金属とセラ
ミックスの中間の性質を持つ半導体にあると考えられて
きた。

【００４０】また、熱発電能（ゼーベック効果）とは、
２つの金属を接触させ、その接触部を加熱し、他端に負
荷をつないで閉回路とすることで発電することとされて
いるが、マグナスによれば、一様な導体ＡとＢに対し、
熱起電力は２つの接合の温度だけに依存し、試料の形や
試料に沿っての温度分布の詳細には依存しないとされ、
支持されてきた。

【００４１】つまり、熱起電力は導体ＡとＢの起電力の
差によるものだけとなり、材料開発はこうして進められ
てきた。このことは、例えばｎ型のみ有望な材料が得ら
れたとしても、ｐ型で有望なものが得られない限りｎ型
のみの効果となってしまうことである。従って、熱発電
能の高い材料の開発が、前記指針の曖昧さもあり、難し
いのが現状である。

【００４２】そのため、材料の開発以外の方法で熱発電
能を向上できないかどうか検討した。詳細にその熱発電
のメカニズムを見ていくと、電子や正孔の流れが関係
し、そこで生じるフェルミ面変化、特にその勾配変化が
大きく関与するものと判明した。

【００４３】上述したように、図１では温度差ΔＴによ
り生じるフェルミ面変化に視点を当て、その勾配を急峻
にする（温度差ΔＴを大きくする）には、外部から電界
を印加することで達成できることがわかった。フェルミ
面変化の勾配が急峻であれば生成したキャリア電子が流
れやすくなるからである。

【００４４】外部から電界（電場）をかければ、キャリ
アの移動により生成される電界との相互作用によって、
電子の移動度や正孔の移動度はこれら電界のベクトル和
となり、外部電界を印加しない場合よりも増大する。

【００４５】次に、具体的な実施の形態に係る熱電変換
モジュールのいくつかの例を図４〜図１３を参照しなが
ら説明する。

【００４６】まず、第１の実施の形態に係る熱電変換モ
ジュール１０Ａは、図４に示すように、熱源１２に対し
て近接した位置に配された第１導体１４と、低温側に配
された第２導体１６と、これら第１導体１４及び第２導
体１６の間に設置された半導体部１８とを有する。通常
は、第１導体１４と第２導体１６間に負荷を接続して閉
回路を構成し、第１導体１４と第２導体１６での温度差
に基づいて半導体部１８に発生する起電力を負荷を通じ
て取り出せるようになっている。なお、熱源１２と第１
導体１４との間には絶縁物２０が介在されている。

【００４７】半導体部１８は、第１導体１４及び第２導
体１６間にそれぞれ並列に接続されたｐ型半導体素子２
２とｎ型半導体素子２４を有して構成されている。

【００４８】そして、この第１の実施の形態に係る熱電
変換モジュール１０Ａは、ｐ型半導体素子２２とｎ型半
導体素子２４にそれぞれ電極膜（第１及び第２の電極膜
２６及び２８）が形成されて構成されている。更に、第
１導体１４と第１の電極膜２６間には負方向に電源３０
が接続されて第１の電極膜２６の電位が第１導体１４よ
りも低く設定され、第１導体１４と第２の電極膜２８間
に正方向に電源３２が接続されて第２の電極膜２８の電
位が第１導体１４よりも高く設定されている。

【００４９】第１及び第２の電極膜２６及び２８の各構
成例としては、例えば金属膜と該金属膜と半導体素子２
２及び２４間に介在された絶縁膜で構成することができ
る。また、金属膜を半導体膜で形成する場合は、ｎ型半
導体素子２４に対してはｐ型の半導体膜とし、ｐ型半導
体素子２２に対してはｎ型の半導体膜にする。

【００５０】このように、第１の実施の形態に係る熱電
変換モジュール１０Ａにおいては、ｐ型半導体素子２２
に設けられた第１の電極膜２６とｎ型半導体素子２４に
設けられた第２の電極膜２８を通じてそれぞれｐ型半導
体素子２２とｎ型半導体素子２４に外部から電界を印加
するようにしたので、半導体部１８のｎ型半導体素子２
４は、更に電子移動が盛んとなり、ｐ型半導体素子２２
においても正孔の移動度が増加する。これにより、それ
ぞれの分極度が向上し、それに伴い、熱電性能も向上す
ることとなる。その結果、半導体部１８におけるキャリ
アの移動度を大きくして見かけ上の温度差を増大させる
ことができ、熱電変換モジュール１０Ａにおける熱電変
換効率の向上を図ることができる。

【００５１】前記第１の実施の形態に係る熱電変換モジ
ュール１０Ａにおいて、各電極膜２６及び２８を金属膜
と絶縁膜との積層膜で構成した場合は、コンデンサを通
じて電界を印加することと同様となるため、ｐ型半導体
素子２２やｎ型半導体素子２４の大きさを考慮する必要
性が生じる。

【００５２】一方、電極膜２６及び２８を半導体膜と絶
縁膜の積層膜で構成した場合は、ＭＯＳ型トランジスタ
等と同様になり、ｐ型半導体素子２２及びｎ型半導体素
子２４自体が多数キャリアを高速に輸送するチャンネル
領域として作用することになる。つまり、高温接触部が
ソース、低温接触部がドレイン、電極膜がゲートになる
わけである。従って、金属膜を半導体膜と絶縁膜の積層
膜で構成した方が小型化と消費電力の削減化に有利とな
る。

【００５３】この第１の実施の形態に係る熱電変換モジ
ュール１０Ａの変形例としては、例えばｐ型半導体素子
２２に第１の電極膜２６を形成するのみで、ｎ型半導体
素子２４には第２の電極膜２８を形成しない構成や、そ
の逆の構成が考えられる。これらの変形例においても、
前記第１の実施の形態に係る熱電変換モジュール１０Ａ
と同様の効果を得ることができる。

【００５４】次に、第２の実施の形態に係る熱電変換モ
ジュール１０Ｂについて図５を参照しながら説明する。
なお、図４と対応するものについては同符号を付してそ
の重複説明を省略する。

【００５５】この第２の実施の形態に係る熱電変換モジ
ュール１０Ｂは、図５に示すように、第１の実施の形態
に係る熱電変換モジュール１０Ａとほぼ同じ構成を有す
るが、電極膜４０がｎ型半導体素子２４のみに形成され
ている点で異なる。この電極膜４０と接地間には正方向
に電源４２が接続されて電極膜４０の電位が接地電位よ
りも高く設定されている。

【００５６】この場合、ｎ型半導体素子２４に設けられ
た電極膜４０を通じてｎ型半導体素子２４に外部電界が
印加されるかたちになるため、半導体部１８のｎ型半導
体素子２４は、更に電子移動が盛んとなり、そのため、
ｎ型半導体素子２４での分極度が向上し、それに伴い、
熱電性能も向上することとなる。その結果、半導体部１
８におけるキャリアの移動度を大きくして見かけ上の温
度差を増大させることができ、熱電変換モジュール１０
Ｂにおける熱電変換効率の向上を図ることができる。

【００５７】なお、この第２の実施の形態に係る熱電変
換モジュール１０Ｂの変形例としては、例えばｐ型半導
体素子２２に電極膜４０を形成するのみで、ｎ型半導体
素子２４には電極膜４０を形成しない構成が考えられ
る。この場合、ｐ型半導体素子２２と接地間に負方向に
電源が接続され、電極膜４０の電位が接地電位よりも低
く設定される。この変形例においても、前記第２の実施
の形態に係る熱電変換モジュール１０Ｂと同様の効果を
得ることができる。

【００５８】次に、第３の実施の形態に係る熱電変換モ
ジュール１０Ｃについて図６〜図１０Ｂを参照しながら
説明する。なお、図４と対応するものについては同符号
を付してその重複説明を省略する。

【００５９】上述のようにして、熱電変換モジュールを
構成すると、例えばｎ型半導体素子２４は電界により、
更に電子移動が盛んとなり、ｐ型半導体素子２２は正孔
の移動度が増加する。言い換えれば、それぞれの分極度
が向上し、熱電性能は２つの電極の分極度の差であるか
ら、熱電性能が向上することになる。

【００６０】第１及び第２の実施の形態に係る熱電変換
モジュール１０Ａ及び１０Ｂは、キャリアの流れに対
し、ほぼ垂直に外部電界をかける方式であるが、外部電
界をキャリアの流れに対して平行にかけたらどうなるか
を検討した。この場合は、図３Ｂに示すようになベクト
ル合成に相当する。

【００６１】図１のエネルギーバンドモデルからフェル
ミ準位の温度依存性と片側加熱時の詳細なエネルギーバ
ンドを詳細に示すと、図６及び図７のように示すことが
でき、温度差ΔＴの高温部にエネルギー障壁があること
がわかる。

【００６２】現実的にこのエネルギー障壁を超えない
と、電子の移動は生じない。しかし、外部から電界をか
けることによってエネルギー障壁を超えやすくすること
が可能であることが考えられた。

【００６３】この理論をもとに第３の実施の形態に係る
熱電変換モジュール１０Ｃを作製した。この第３の実施
の形態に係る熱電変換モジュール１０Ｃは、図８に示す
ように、ｐ型半導体素子２２の高温部に近い部分にｎ型
領域５０を形成してｐ−ｎ−ｐのかたちにし、ｎ型半導
体素子２４の高温部に近い部分にｐ型領域５２を形成し
てｎ−ｐ−ｎのかたちにしたものである。第２導体１６
は接地とされている。つまり、高温部に近いｐ型領域５
４及びｎ型領域５６、並びに間に挟まるｎ型領域５０及
びｐ型領域５２が低温側のｐ型領域５８及びｎ型領域６
０より薄くなるように構成されている。

【００６４】そして、ｎ型半導体素子２４の間に狭まっ
たｐ型領域５２と第２導体１６間に正方向に電源６２を
接続してｐ型領域５２の電位を接地電位よりも高く設定
し、ｐ型半導体素子２２の間に挟まったｎ型領域５０に
接地電位が印加されるように配線接続することによっ
て、これらｐ型領域５２及びｎ型領域５０に外部電界が
印加されるようになっている。なお、ｐ型領域５２及び
ｎ型領域５０の中間にそれぞれ真性半導体層を設けてお
くと更に効率的であると推定される。

【００６５】この第３の実施の形態に係る熱電変換モジ
ュール１０Ｃの構成は、図９に示す等価回路のようにト
ランジスタ回路と同様の構成となる。図６の図示記号で
コンデンサとして示したのは電源としてのエネルギー障
壁を示し、また、抵抗は回路の内部抵抗等を示したつも
りであるが、必要に応じ素子を挿入したりすることが必
要である。ここでは、熱発電をすることが目的であるた
め、内部抵抗は低い方が効率的である。

【００６６】通常のトランジスタはベース電流により、
コレクタ、エミッタ間の電流を制御する。そのため、熱
の発生が生じるが、電流の制御が目的ではなく、高温部
で発生する電子等のキャリアをいかにスムーズに移動さ
せるかというのが目的となり、この目的が速やかに達成
されると吸熱となるはずである。そのため、見かけ上の
温度差ΔＴも大きくなり、熱電変換モジュールにおける
熱電変換効率の向上を図ることができる。

【００６７】ここで、どのくらいの電界強さを印加すれ
ば現実的な熱電変換効率が向上するのか、外部電界が印
加されるｎ型領域５０及びｐ型領域５２としてどのくら
いの厚みが必要であるのか、更にどのくらいの熱電変換
効率の向上が見込めるのかを検討した。

【００６８】外部電界の印加により、１つにはフェルミ
準位のエネルギー変化並びにポテンシャルエネルギー変
化が生じると考えられる。これは真性半導体に対して、
異元素（不純物）をドープさせ、そのエネルギーを変化
させるのと、結果的には同様なことになる。

【００６９】また、見かけの電気抵抗率が減少し、導電
性が向上する。これらは電子や正孔の移動しやすさの指
標であるから、それらが移動しやすいということは、見
かけ上、導電率が向上したことになる。

【００７０】熱伝導率については、通常、その媒体を下
の式に示すように、フォトンとフォノンに分けて考える
ことができる。

【００７１】κ＝κ_ph＋κ_e 熱電変換材料の選択基準や合成基準として、電子伝導が
主体である金属結合は、熱電変換材料としては不適であ
る。従って、選ばれた材料は格子伝導を主体とするもの
であり、熱伝導への寄与は小さいものと考えられ、無視
できるようなものとなる。

【００７２】温度差ΔＴは電界印加により増大するもの
と考えられるから、熱発電効率そのものも向上すること
になる。これらのことを式化して示すと以下のようにな
る。

【００７３】 性能指数 ｚ＝α² （ρκ）^-1 最大性能指数 ｚ＝α² ／｛（ρ_p κ_p ）^1/2 ＋（ρ_p κ_p ）^1/2 ｝² 発電率 α＝α_p −α_n 内部抵抗 Ｒ＝ρ_p ｌ_p ／Ａ_p ＋ρ_n ｌ_n ／Ａ_n 熱コンダクタンス Ｋ＝κ_p Ａ_p ／ｌ_p ＋κ_n Ａ_n ／ｌ_n 開放熱起電力 Ｖ０＝ΑΔＴ 高温部熱収支 Ｑ_a ＝αＴ_h Ｉ−ＲＩ² ／２＋ＫΔＴ−（−ｎｅＦｘ） 低温部熱収支 Ｑ_d ＝αＴ_c Ｉ＋ＲＩ² ／２＋ＫΔＴ−（−ｎｅＦｘ） 発電出力 Ｐ₀ ＝Ｑ_a −Ｑ_d ＝αＩ（Ｔ_h −Ｔ_c ）−ＲＩ² ＋２ｎｅＦｘ ＝ＫｚΔＴ² ｛ｍ／（１＋ｍ）² ｝＋２ｎｅＦｘ これらの式に電界効果は全て関わると考えられるが、熱
収支における発電出力として、電界強さをＦ、キャリア
数をｎ、距離をｘとし、そのポテンシャルエネルギー
（−ｎｅＦｘ）として代表させた。

【００７４】具体的には、高温部の温度により、キャリ
ア生成がどのくらいか、その流れがどう変化するかが重
要な鍵となるが、これらは材種により異なり、また、ド
ーピングする種や濃度により変化するため、それぞれ実
験的に求めなければならない。発電出力の点だけ見れ
ば、電界が大きいほど有利となると見受けられ、高い電
圧がよいことになる。

【００７５】しかしながら、熱電変換モジュールを図９
のような等価回路としてみる場合に、起電力以上の電界
を設けると、回路内での発熱の増大が懸念される。従っ
て、最小印加電圧で最大電界を得ることを考えると、図
８に示すように、電界印加部分の厚み、即ち、ｎ型領域
５０及びｐ型領域５２の厚みは極小とする必要が生じ
る。

【００７６】現在の配線技術は、数μｍであるからこの
厚みは、現実的に数μｍから数１００μｍ、具体的には
１μｍ〜３００μｍ程度、更に好ましくは２μｍ〜５０
μｍである。図１０Ａ及び図１０Ｂの例は、ｐ型半導体
素子２２における高温側のｐ型領域５４の厚みｔ１を３
００μｍ以内に設定し、電界印加部を構成するｎ型領域
５０の厚みｔ２を５０μｍ以内に設定し（図１０Ａ参
照）、ｎ型半導体素子２４における高温側のｎ型領域５
６の厚みｔ３を３００μｍ以内に設定し、電界印加部を
構成するｐ型領域５２の厚みｔ４を５０μｍ以内に設定
した例を示す（図１０Ｂ参照）。

【００７７】次に、第４の実施の形態に係る熱電変換モ
ジュール１０Ｄについて図１１〜図１３を参照しながら
説明する。なお、図８と対応するものについては同符号
を付してその重複説明を省略する。

【００７８】この第４の実施の形態に係る熱電変換モジ
ュール１０Ｄは、図１１に示すように、第３の実施の形
態に係る熱電変換モジュール１０Ｃとほぼ同じ構成を有
するが、外部電界が印加されるｎ型領域５０とｐ型領域
５２に隣接してバッファ領域としての真性半導体領域７
０及び７２が設けられている点で異なる。

【００７９】前記真性半導体領域７０及び７２を設ける
ことによって、キャリアの流れがスムーズとなり、熱電
変換モジュール１０Ｄにおける熱電変換効率を更に向上
させることができる。この場合、図１２Ａ及び図１２Ｂ
に示すように、ｐ型半導体素子２２における高温側のｐ
型領域５４の厚みｔ１を３００μｍ以内に設定し、電界
印加部を構成するｎ型領域５０の厚みｔ２を５０μｍ以
内に設定し（図１２Ａ参照）、ｎ型半導体素子２４にお
ける高温側のｎ型領域５６の厚みｔ３を３００μｍ以内
に設定し、電界印加部を構成するｐ型領域５２の厚みｔ
４を５０μｍ以内に設定することが好ましい（図１２Ｂ
参照）。

【００８０】また、真性半導体領域７０及び７２の役割
は、主としてキャリアの安定化のためであるため、各厚
みｔ５及びｔ６は３μｍ以内、より好ましくは１０ｎｍ
〜３０ｎｍ以内がよい。各真性半導体領域７０及び７２
の厚みｔ５及びｔ６が大きすぎると、キャリアの消滅等
が生じ、これ以下では効果がない。太陽電池等で用いら
れている真性半導体領域の膜厚に対し、その有効厚さが
大きいのは電界形成のためと考えられる。

【００８１】以上のことにより、第１〜第４の実施の形
態に係る熱電変換モジュール１０Ａ〜１０Ｄによれば、
熱電変換効率は飛躍的に向上し、数倍から数１０倍、最
も条件のよいものでは１００倍近くにもなる。特に、熱
電変換系で温度差ΔＴがさほど大きくない場合で、高温
部がせいぜい５００Ｋにも満たないような系で効果が大
きく、数１０倍から１００倍近くの効率向上が達成され
る。

【００８２】本方式は、主として高温部の温度がそれほ
ど高くなく、５００Ｋ以下の場合を想定して話を進めて
きたが、それ以上の高温の素子についても適用可能であ
る。

【００８３】特に、第３及び第４の実施の形態に係る熱
電変換モジュール１０Ｃ及び１０Ｄにおいては、図１３
に示すように、ｐ型半導体素子２２及びｎ型半導体素子
２４にバイアス回路８０を通じてバイアス電圧ないし逆
バイアス電圧を印加した形態となる。

【００８４】従って、ｐ型半導体素子２２及びｎ型半導
体素子２４にバイアス電圧ないし逆バイアス電圧を印加
する方式として、固定バイアス方式、自己バイアス方
式、電流帰還バイアス方式、組合せバイアス方式のよう
な構成や、その組合せを採用することができる。

【００８５】固定バイアス方式は、構成が容易で簡略な
ものであるが、熱起電力の変動が大きくなりがちで、一
定な起電力により負荷を駆動しようとすると、モジュー
ルの他にコンデンサや二次電池が必要となる。自己バイ
アス方式は、構成が簡単で、電界形成用の電源もなくて
済み、熱起電力が若干安定する。電流帰還バイアス方式
とした場合は、構成が若干複雑になるが、起電力の安定
は向上する。

【００８６】組合せバイアス方式は、より複雑な構成と
なるが、起電力の安定性は最も良好となる。しかしなが
ら、構成が複雑化すると電力を消費しがちとなるため、
熱起電力は低下する。また、温度のかかる場に、このよ
うな構成をおいた場合の課題も生じがちとなるため、使
用環境等に合わせ、これらの中から最適なものを選択し
たり、それらを組み合わせて構成するようにすればよ
い。

【００８７】実際に印加するバイアス電圧ないし逆バイ
アス電圧は０．０１Ｖ〜３Ｖがよい。０．０１Ｖ未満の
電圧では構成される電界が小さすぎ、電界印加の効果が
なく、３Ｖを超える電圧を印加しても、効果は飽和して
いると共に、電界印加部分での発熱の懸念も生じ、意味
がない。

【００８８】電界は、（印加電圧）／（極間距離）であ
るから、中間層（ｎ型領域５０及びｐ型領域５２）の厚
みを考慮し、そのピーク値をとるように印加電圧を設定
した方が、単純に電圧を上げるより効果が大きく、構成
も簡単になる。

【００８９】これまで、半導体部１８に直接電源を接続
して外部電界を印加する構成を主体に説明したが、もち
ろんコイルを通じて半導体部１８に電界を印加するよう
にしてもよい。この場合は、より大きな電界をかけるこ
とができる。

【００９０】なお、この発明に係る熱電変換素子及び熱
電変換モジュールは、上述の実施の形態に限らず、この
発明の要旨を逸脱することなく、種々の構成を採り得る
ことはもちろんである。

【００９１】

【実施例】実施例１ 熱電変換素子として、ｐ型半導体素子２２を（Ｂｉ，Ｓ
ｂ）₂ Ｔｅ₃ 、ｎ型半導体素子２４をＢｉ₂ （Ｓｅ，Ｔ
ｅ）₃ とし、厚さ０．６３５ｍｍの基板を２枚用い、こ
れを４０×４０×４ｍｍの大きさの中に１２７組、組み
込んで１つの熱電変換モジュール１００を作製した（図
１５参照）。１個の半導体素子の大きさは、横１．０ｍ
ｍ×縦２．７ｍｍであり、基板材質はアルミナである。
これを標準品とする。それぞれの熱電変換素子の分析値
を図１４に示す。

【００９２】そして、図１５に示すような試験装置１０
２、即ち、熱源（図示せず）を有する高温側部材１０４
と冷却水管１０６内を流れる冷却水によって一定の温度
に冷却された低温側部材１０８との間に前記熱電変換モ
ジュール１００を挿入し、該熱電変換モジュール１００
の第１導体１４と第２導体１６（例えば図８参照）との
間に負荷１１０と電流計１１２を直列に接続して実験を
行った。

【００９３】この実験は、高温側部材１０４の温度を１
２０℃、低温側部材１０８の温度を２０℃として熱起電
力を求め、指標としてゼーベック係数を測定した。

【００９４】この実験の試験体としては、ｐ型半導体素
子２２とｎ型半導体素子２４をそれぞれ上述した組成
（図１４参照）と同一にし、各半導体素子２２及び２４
に電界印加部としてのｎ型領域５０、ｐ型領域５２を形
成してｐ−ｎ−ｐ型の半導体素子２２、ｎ−ｐ−ｎ型の
半導体素子２４を用意した（図８参照）。

【００９５】そして、ｐ−ｎ−ｐ型の半導体素子２２に
おける高温側のｐ型領域５４の厚さｔ１、及び電界印加
部としてのｎ型領域５０の厚さｔ２、並びにｎ−ｐ−ｎ
型の半導体素子２４における高温側のｎ型領域５６の厚
さｔ３、及び電界印加部としてのｐ型領域５２の厚さｔ
４を種々変化させ、その最適厚さと、熱電変換効率変化
としてゼーベック係数を測定した。

【００９６】試験体の構成（パラメータ）を図１６に示
し、測定したゼーベック係数を図１７に示す。この結果
から、ｐ型半導体素子２２として、高温側のｐ型領域５
４の厚みｔ１を１０μｍ、電界印加部としてのｎ型領域
５０の厚みｔ２を３μｍとし、ｎ型半導体素子２４とし
て、高温側のｎ型領域５６の厚みｔ３を１０μｍ、電界
印加部としてのｐ型領域５２の厚みｔ４を３μｍとした
ものが最も効率がよいことがわかる。

【００９７】

【発明の効果】以上説明したように、本発明に係る熱電
変換素子及び熱電変換モジュールによれば、半導体部に
電界を印加するための電界印加手段を設けるようにして
いる。このため、半導体部におけるキャリアの移動度を
大きくして見かけ上の温度差を増大させることができ、
もって熱電変換効率の向上を図ることができるという効
果が達成される。

【図面の簡単な説明】

【図１】加熱前の金属フェルミ面の変化を示すエネルギ
ーバンド模式図である。

【図２】片側加熱を行った場合の金属フェルミ面の変化
を示すエネルギーバンド模式図である。

【図３】図３Ａはキャリアの流れに対して垂直方向に外
部電界をかけた場合のベクトル合成を示す説明図であ
り、図３Ｂはキャリアの流れに対して平行に外部電界を
かけた場合のベクトル合成を示す説明図である。

【図４】第１の実施の形態に係る熱電変換モジュールを
示す構成図である。

【図５】第２の実施の形態に係る熱電変換モジュールを
示す構成図である。

【図６】フェルミ準位の温度依存性を示す特性図であ
る。

【図７】ｎ型半導体素子を片側加熱したときのエネルギ
ーバンド模式図である。

【図８】第３の実施の形態に係る熱電変換モジュールを
示す構成図である。

【図９】第３の実施の形態に係る熱電変換モジュールを
示す等価回路図である。

【図１０】図１０Ａは第３の実施の形態に係る熱電変換
モジュールにおけるｐ型半導体領域の厚み関係を示す説
明図であり、図１０Ｂは同じくｎ型半導体領域の厚み関
係を示す説明図である。

【図１１】第４の実施の形態に係る熱電変換モジュール
を示す構成図である。

【図１２】図１２Ａは第４の実施の形態に係る熱電変換
モジュールにおけるｐ型半導体領域の厚み関係を示す説
明図であり、図１２Ｂは同じくｎ型半導体領域の厚み関
係を示す説明図である。

【図１３】第４の実施の形態に係る熱電変換モジュール
を示す等価回路図である。

【図１４】実験例で用いたｐ型半導体素子及びｎ型半導
体素子の元素分析結果を示す表図である。

【図１５】実験例に用いた装置を示す構成図である。

【図１６】実験例に用いた試験体の構成（パラメータ）
を示す表図である。

【図１７】各試験体に応じたゼーベック係数を示す特性
図である。

【符号の説明】

１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１００…熱電変換モ
ジュール １２…熱源 １４…第１導体 １６…第２導体 １８…半導体部 ２０…絶縁物 ２２…ｐ型半導体
素子 ２４…ｎ型半導体素子 ２６…第１の電極
膜 ２８…第２の電極膜 ３０、３２、４
２、６２…電源 ４０…電極膜 ５０…ｎ型領域
（電界印加部） ５２…ｐ型領域（電界印加部） ５４…ｐ型領域
（高温側） ５６…ｎ型領域（高温側） ５８…ｐ型領域
（低温側） ６０…ｎ型領域（低温側） ７０、７２…真性
半導体領域 ８０…バイアス回路

Claims (24)

【特許請求の範囲】
1. 【請求項１】半導体部を有し、熱を電気に直接変換する
   熱電変換素子において、 前記半導体部に電界を印加するための電界印加手段を有
   することを特徴とする熱電変換素子。
2. 【請求項２】請求項１記載の熱電変換素子において、 前記半導体部は、ｐ型半導体部とｎ型半導体部を有し、 前記ｐ型半導体部及びｎ型半導体部の少なくとも一方に
   電極部が設けられていることを特徴とする熱電変換素
   子。
3. 【請求項３】請求項２記載の熱電変換素子において、 前記電極部は、前記ｐ型半導体部及びｎ型半導体部の少
   なくとも一方に形成された電極膜と、該電極膜と前記半
   導体部間に形成された絶縁膜とで構成されていることを
   特徴とする熱電変換素子。
4. 【請求項４】請求項２記載の熱電変換素子において、 前記電極部は、前記半導体部の導電型と逆の導電型を有
   する半導体で構成され、 前記ｐ型半導体部に前記電極部を有する場合、該ｐ型半
   導体部は、高温側から低温側に向かってｐ−ｎ−ｐの導
   電型構造を有する半導体素子で構成され、 前記ｎ型半導体部に前記電極部を有する場合、該ｎ型半
   導体部は、高温側から低温側に向かってｎ−ｐ−ｎの導
   電型構造を有する半導体素子で構成されることを特徴と
   する熱電変換素子。
5. 【請求項５】請求項４記載の熱電変換素子において、 前記電極部を有する前記ｐ型半導体部は、 高温側のｐ型半導体層の厚さが数μｍ〜数１００μｍで
   あり、 前記電極部を構成するｎ型半導体層の厚さが数μｍ〜数
   １０μｍであることを特徴とする熱電変換素子。
6. 【請求項６】請求項５記載の熱電変換素子において、 前記高温側のｐ型半導体層と前記電極部を構成するｎ型
   半導体層との間に真性半導体層を有することを特徴とす
   る熱電変換素子。
7. 【請求項７】請求項４記載の熱電変換素子において、 前記電極部を有する前記ｎ型半導体部は、 高温側のｎ型半導体層の厚さが数μｍ〜数１００μｍで
   あり、 前記電極部を構成するｐ型半導体層の厚さが数μｍ〜数
   １００μｍであることを特徴とする熱電変換素子。
8. 【請求項８】請求項７記載の熱電変換素子において、 前記高温側のｎ型半導体層と前記電極部を構成するｐ型
   半導体層との間に真性半導体層を有することを特徴とす
   る熱電変換素子。
9. 【請求項９】請求項６又は８記載の熱電変換素子におい
   て、 前記真性半導体層の厚さが数μｍ以下であることを特徴
   とする熱電変換素子。
10. 【請求項１０】請求項９記載の熱電変換素子において、 前記真性半導体層の厚さが数ｎｍから数１０ｎｍ以下で
    あることを特徴とする熱電変換素子。
11. 【請求項１１】請求項４〜１０のいずれか１項に記載の
    熱電変換素子において、 前記電極部に、電界印加手段としてのバイアス回路が接
    続されていることを特徴とする熱電変換素子。
12. 【請求項１２】請求項１１記載の熱電変換素子におい
    て、 前記バイアス回路は、固定バイアス方式、自己バイアス
    方式、直流帰還バイアス方式及び組合せバイアス方式の
    うち、少なくとも１つ方式であり、電界を形成するため
    の電圧が０．０１Ｖ〜３Ｖであることを特徴とする熱電
    変換素子。
13. 【請求項１３】高温側に位置する第１導体と、 低温側に位置する第２導体と、 これら第１導体及び第２導体の間に設置された半導体部
    とを有し、 温度差に基づいて前記半導体部に発生する起電力を取り
    出す熱電変換モジュールにおいて、 前記半導体部に電界を印加するための電界印加手段を有
    することを特徴とする熱電変換モジュール。
14. 【請求項１４】請求項１３記載の熱電変換モジュールに
    おいて、 前記半導体部は、ｐ型半導体部とｎ型半導体部を有し、 前記ｐ型半導体部及びｎ型半導体部の少なくとも一方に
    前記電極部が設けられていることを特徴とする熱電変換
    モジュール。
15. 【請求項１５】請求項１４記載の熱電変換モジュールに
    おいて、 前記電極部は、前記ｐ型半導体部及びｎ型半導体部の少
    なくとも一方に形成された電極膜で構成されていること
    を特徴とする熱電変換素子モジュール。
16. 【請求項１６】請求項１４記載の熱電変換モジュールに
    おいて、 前記電極部は、前記半導体部の導電型と逆の導電型を有
    する半導体で構成され、 前記ｐ型半導体部に前記電極部を有する場合、該ｐ型半
    導体部は、高温側から低温側に向かってｐ−ｎ−ｐの導
    電型構造を有する半導体素子で構成され、 前記ｎ型半導体部に前記電極部を有する場合、該ｎ型半
    導体部は、高温側から低温側に向かってｎ−ｐ−ｎの導
    電型構造を有する半導体素子で構成されることを特徴と
    する熱電変換モジュール。
17. 【請求項１７】請求項１６記載の熱電変換モジュールに
    おいて、 前記電極部を有する前記ｐ型半導体部は、 高温側のｐ型半導体層の厚さが数μｍ〜数１００μｍで
    あり、 前記電極部を構成するｎ型半導体層の厚さが数μｍ〜数
    １０μｍであることを特徴とする熱電変換モジュール。
18. 【請求項１８】請求項１７記載の熱電変換モジュールに
    おいて、 前記高温側のｐ型半導体層と前記電極部を構成するｎ型
    半導体層との間に真性半導体層を有することを特徴とす
    る熱電変換モジュール。
19. 【請求項１９】請求項１６記載の熱電変換モジュールに
    おいて、 前記電極部を有する前記ｎ型半導体部は、 高温側のｎ型半導体層の厚さが数μｍ〜数１００μｍで
    あり、 前記電極部を構成するｐ型半導体層の厚さが数μｍ〜数
    １００μｍであることを特徴とする熱電変換モジュー
    ル。
20. 【請求項２０】請求項１９記載の熱電変換モジュールに
    おいて、 前記高温側のｎ型半導体層と前記電極部を構成するｐ型
    半導体層との間に真性半導体層を有することを特徴とす
    る熱電変換モジュール。
21. 【請求項２１】請求項１８又は２０記載の熱電変換モジ
    ュールにおいて、 前記真性半導体層の厚さが数μｍ以下であることを特徴
    とする熱電変換モジュール。
22. 【請求項２２】請求項２１記載の熱電変換素子モジュー
    ルにおいて、 前記真性半導体層の厚さが数ｎｍから数１０ｎｍ以下で
    あることを特徴とする熱電変換モジュール。
23. 【請求項２３】請求項１６〜２２のいずれか１項に記載
    の熱電変換モジュールにおいて、 前記電極部に、前記電界印加手段としてのバイアス回路
    が接続されていることを特徴とする熱電変換モジュー
    ル。
24. 【請求項２４】請求項２３記載の熱電変換モジュールに
    おいて、 前記バイアス回路は、固定バイアス方式、自己バイアス
    方式、直流帰還バイアス方式及び組合せバイアス方式の
    うち、少なくとも１つ方式であり、 前記電界を形成するための電圧が０．０１Ｖ〜３Ｖであ
    ることを特徴とする熱電変換モジュール。