JP2000058490A - Forming method of nano-structure - Google Patents
Forming method of nano-structureInfo
- Publication number
- JP2000058490A JP2000058490A JP10228424A JP22842498A JP2000058490A JP 2000058490 A JP2000058490 A JP 2000058490A JP 10228424 A JP10228424 A JP 10228424A JP 22842498 A JP22842498 A JP 22842498A JP 2000058490 A JP2000058490 A JP 2000058490A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- oxide film
- silicon oxide
- silicon substrate
- irradiated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この出願の発明は、ナノ構造
の形成方法に関するものである。さらに詳しくは、この
出願の発明は、レジスト剤を用いることなしに、効率的
に、高精度で信頼性の高いナノスケールの構造によるリ
ソグラフィーと半導体デバイスのナノ構造の形成をも可
能とする、新しいナノ構造の形成方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a nanostructure. More specifically, the invention of this application provides a new, highly accurate, reliable nanoscale structure for lithography and the formation of nanostructures in semiconductor devices without the use of resist agents. The present invention relates to a method for forming a nanostructure.
【0002】[0002]
【従来の技術と発明の課題】半導体の微細加工技術の進
展とともに、ナノスケールでの加工技術の確立が重要な
課題になってきている。このようなナノスケール加工技
術の一つとして、シリコン基板上に配設したシリコン酸
化膜(SiO2 /Si)への、走査型あるいは透過型の
電子顕微鏡を用いての集束高エネルギー電子ビームの照
射により、シリコン酸化膜を除去して窓を開け、シリコ
ンやゲルマニウムのナノ粒子を露出されたシリコン基板
表面に成長させる方法が提案されている(K.Fujita et.
al., Appl. Phys. Lott.70(1997)2807;A.A.Shklyaev e
t al., Appl. Phys. Lett.72(1998)320 、他)。2. Description of the Related Art With the advance of semiconductor fine processing technology, establishment of nano-scale processing technology has become an important issue. As one of such nano-scale processing techniques, irradiation of a silicon oxide film (SiO 2 / Si) disposed on a silicon substrate with a focused high energy electron beam using a scanning or transmission electron microscope. Has proposed a method of removing a silicon oxide film, opening a window, and growing silicon or germanium nanoparticles on an exposed silicon substrate surface (K. Fujita et.
al., Appl. Phys. Lott. 70 (1997) 2807; AA Shklyaev e
etal., Appl. Phys. Lett. 72 (1998) 320, etc.).
【0003】この方法は、レジスト膜を使用しないリソ
グラフィーとシリコン基板表面でのナノ構造の形成とを
可能とするものである。しかしながら、以上のとおりの
電子ビームを用いたナノスールの加工方法においては、
30KeV〜300KeV程度までの高エネルギーの電
子ビームを用いることから、シリコン酸化膜との反応性
が低く、結果としてナノ構造形成の効率も低いという欠
点を有し、しかも高電圧加速のための複雑な設備手段が
必要であるという欠点があった。This method enables lithography without using a resist film and formation of a nanostructure on the surface of a silicon substrate. However, in the processing method of nanosur using the electron beam as described above,
Since a high energy electron beam of about 30 KeV to 300 KeV is used, there is a disadvantage that the reactivity with a silicon oxide film is low, and as a result, the efficiency of nanostructure formation is low. There was a drawback that equipment was required.
【0004】このため、シリコン基板表面のシリコン酸
化膜との反応性を高めてシリコン酸化膜の除去効率を向
上させることと、より簡便な手段によってナノ構造の形
成を可能とすることが望まれていた。[0004] Therefore, it is desired to increase the reactivity with the silicon oxide film on the surface of the silicon substrate to improve the removal efficiency of the silicon oxide film, and to enable the formation of nanostructures by simpler means. Was.
【0005】[0005]
【課題を解決するための手段】そこで、この出願は、以
上のとおりの従来技術の欠点を解消して、より効率的
に、かつ高精度で信頼性が高く、しかも簡便な手段とし
てナノ構造を形成するために、以下のとおりの発明を提
供する。すなわち、まず第1には、この出願の発明は、
シリコン基板上に配設されたシリコン酸化膜の所定部に
対して200eV以下の低エネルギー電子ビームを照射
してシリコン酸化膜を除去し、シリコン基板表面を露出
させたナノ構造を形成することを特徴とするナノ構造の
形成方法を提供する。SUMMARY OF THE INVENTION Accordingly, the present application solves the above-mentioned drawbacks of the prior art and proposes a more efficient, highly accurate, highly reliable, and simple method for nanostructures. To form, the following invention is provided. That is, first of all, the invention of this application is:
A predetermined portion of the silicon oxide film disposed on the silicon substrate is irradiated with a low energy electron beam of 200 eV or less to remove the silicon oxide film and form a nanostructure exposing the silicon substrate surface. And a method for forming a nanostructure.
【0006】また、この出願の発明は、上記方法におい
て、シリコン基板を750℃以下の温度に加熱して低エ
ネルギー電子ビームを照射する方法や、低エネルギー電
子ビームは、STMトンネル電子のビームとする方法を
も提供する。さらにこの出願の発明は、上記の第1ない
し第3のいずれかの方法により形成されたナノ構造にお
ける露出されたシリコン基板表面において、元素もしく
は化合物の薄膜を配設することを特徴とするナノ構造の
形成方法と、この方法において、金属薄膜を堆積させる
方法も提供する。Further, the invention of this application is a method of irradiating a low energy electron beam by heating a silicon substrate to a temperature of 750 ° C. or less in the above method, and the low energy electron beam is an STM tunneling electron beam. A method is also provided. Further, the invention of this application is characterized in that a thin film of an element or a compound is provided on the exposed silicon substrate surface in the nanostructure formed by any one of the first to third methods. And a method of depositing a metal thin film in this method.
【0007】[0007]
【発明の実施の形態】この出願の発明は、上記のとおり
の特徴をもつものであるが、以下にさらに詳しくこの発
明の実施の形態について説明する。この発明のナノ構造
の形成方法においては、まず、シリコン基板上に配設さ
れて一体化されているシリコン酸化膜の所定部位に対し
て低エネルギー電子ビームを照射してシリコン酸化膜を
除去し、たとえばシリコン酸化膜に窓を開けるようにし
てシリコン基板表面を露出させる。BEST MODE FOR CARRYING OUT THE INVENTION The invention of this application has the features as described above, and the embodiments of the invention will be described in more detail below. In the method of forming a nanostructure according to the present invention, first, a predetermined portion of a silicon oxide film provided and integrated on a silicon substrate is irradiated with a low energy electron beam to remove the silicon oxide film, For example, the surface of the silicon substrate is exposed by opening a window in the silicon oxide film.
【0008】低エネルギーの電子ビームを照射して、従
来のようにレジスト膜を用いることなしにシリコン酸化
膜を除去することがこの発明の重要な特徴である。この
場合の低エネルギー電子ビームは、200eV以下のエ
ネルギーである。たとえば50eV〜200eVのエネ
ルギーの電子ビームが考慮される。このような低エネル
ギーの電子ビームは、たとえばSTM(走査トンネル電
子顕微鏡)による電界放射電流等のトンネル電流のビー
ム等として利用することができる。An important feature of the present invention is that the silicon oxide film is removed by irradiating a low-energy electron beam without using a resist film as in the prior art. In this case, the low energy electron beam has an energy of 200 eV or less. For example, an electron beam having an energy of 50 eV to 200 eV is considered. Such a low-energy electron beam can be used, for example, as a beam of a tunnel current such as a field emission current by an STM (scanning tunneling electron microscope).
【0009】たとえばこのSTMのトンネル電流ビーム
を用いる場合には、一般的には、チップ(STM針)先
端とシリコン酸化膜との間の距離は、200nm以下、
たとえば5〜50nmの範囲とすると、電流(field em
ission current)としては1nA〜100nAの範囲と
することが考慮される。STMチップに印加されるバイ
アス電圧については、たとえば50〜200Vとするこ
とが考慮される。For example, when the STM tunnel current beam is used, generally, the distance between the tip of the tip (STM needle) and the silicon oxide film is 200 nm or less.
For example, in the range of 5 to 50 nm, the current (field em)
It is considered that the current range is from 1 nA to 100 nA. It is considered that the bias voltage applied to the STM chip is, for example, 50 to 200V.
【0010】低エネルギー電子ビームの照射によりシリ
コン酸化物を除去する際には、シリコン基板を加熱する
ことが有効でもある。加熱は、電子ビームの照射時に行
ってもよいし、あるいはこの照射前に行うようにしても
よい。加熱温度は、一般的には750℃以下、たとえば
200〜750℃、さらには400〜750℃とするこ
とが考慮される。When removing silicon oxide by irradiation with a low energy electron beam, it is effective to heat the silicon substrate. The heating may be performed at the time of irradiation with the electron beam, or may be performed before the irradiation. It is generally considered that the heating temperature is 750 ° C. or less, for example, 200 to 750 ° C., and further 400 to 750 ° C.
【0011】低速、低エネルギーの電子ビームを照射す
ることにより、シリコン基板上のシリコン酸化膜(Si
O2 )は従来の30KeV〜300KeV程度の高エネ
ルギー電子ビーム照射の場合に比べてはるかに高い反応
性が得られ、シリコン酸化膜は効率的に除去されること
になる。また、高エネルギー電子ビーム照射の場合のよ
うに、加速のための特殊な設備、装置を必要とすること
もない。By irradiating a low-speed, low-energy electron beam, a silicon oxide film (Si
O 2 ) has a much higher reactivity than the conventional high energy electron beam irradiation of about 30 KeV to 300 KeV, and the silicon oxide film is efficiently removed. Also, unlike the case of high energy electron beam irradiation, there is no need for special equipment or equipment for acceleration.
【0012】以上の低エネルギー電子ビームの照射で、
シリコン酸化膜の所定部位をナノスケールで選択的に除
去することができ、所要のパターン形成が効率的に実施
されることになる。以上のようなこの発明のナノリソグ
ラフィーにおいては、シリコン基板上に配設一体化され
ているシリコン酸化膜の膜厚は特に限定されるものでは
ないが、一般的には0.5〜3.0nm程度として考慮
される。[0012] By the irradiation of the low energy electron beam,
Predetermined portions of the silicon oxide film can be selectively removed on a nanoscale, and a required pattern can be formed efficiently. In the nanolithography of the present invention as described above, the thickness of the silicon oxide film disposed and integrated on the silicon substrate is not particularly limited, but is generally 0.5 to 3.0 nm. Considered as a degree.
【0013】ナノリソグラフィーにより得られた、シリ
コン酸化膜における窓等としての露出されたシリコン基
板表面には、元素、あるいは化合物を配設することがで
きる。この配設は、たとえば選択CVD(化学気相堆
積)あるいは選択的電気化学堆積、さらにはSTM針先
端からの電界放出による原子堆積等の方法により可能と
なる。An element or a compound can be provided on an exposed silicon substrate surface as a window or the like in a silicon oxide film obtained by nanolithography. This arrangement can be achieved by a method such as, for example, selective CVD (chemical vapor deposition) or selective electrochemical deposition, and furthermore, atomic deposition by field emission from the tip of the STM needle.
【0014】堆積には、たとえばW(タングステン)、
Al(アルミニウム)、Cu(銅)など配線用等に適し
た金属やシリサイド等の化合物が具体的には例示され
る。露出したシリコン基板上への元素、あるいは化合物
の堆積によって、三次元の機能性のナノ構造が形成され
ることになる。以上のとおりのこの発明の方法によっ
て、新しいナノスケールでの半導体デバイス作成のため
のプロセス技術が提供されることになる。For deposition, for example, W (tungsten),
Specific examples thereof include metals such as Al (aluminum) and Cu (copper) suitable for wiring and the like, and compounds such as silicide. The deposition of elements or compounds on the exposed silicon substrate results in the formation of three-dimensional functional nanostructures. According to the method of the present invention as described above, a process technology for producing a new semiconductor device on a nanoscale is provided.
【0015】以下実施例を示し、さらに詳しくこの出願
の発明について説明する。The present invention will be described in more detail with reference to the following examples.
【0016】[0016]
【実施例】シリコン基板上に約0.5nmの膜厚のシリ
コン酸化膜(SiO2 )が形成された試料を用いた。図
1は、この試料表面のSTM像(Vb=+4.0V、I
t =0.3nA、Scanning speed 18.3nm/s)
を示したものである。図中の白線で囲んだ領域は、電子
ビーム照射域として定めた部位である。EXAMPLE A sample in which a silicon oxide film (SiO 2 ) having a thickness of about 0.5 nm was formed on a silicon substrate was used. FIG. 1 shows an STM image (Vb = + 4.0 V, I
t = 0.3 nA, Scanning speed 18.3 nm / s)
It is shown. A region surrounded by a white line in the drawing is a region defined as an electron beam irradiation region.
【0017】この試料を700℃に加熱保持し、STM
チップ(針)を、前記の領域の中部に移動し、STMチ
ップ先端と試料のシリコン酸化膜表面との間の距離を1
00〜200nmの範囲になるように設定した。シリコ
ン基板の加熱温度を700℃に保って、STMチップの
バイアス電圧150Vおよび電界放出電流50nAの条
件で60秒間電子ビームを照射した。この時の電子ビー
ムのエネルギーは150eVであり、従来に比べてはる
かに低エネルギーの電子ビームであった。This sample was heated and held at 700 ° C.
The tip (needle) is moved to the center of the above area, and the distance between the tip of the STM tip and the surface of the silicon oxide film of the sample is set to 1
It set so that it might be in the range of 00-200 nm. The heating temperature of the silicon substrate was maintained at 700 ° C., and the electron beam was irradiated for 60 seconds under the conditions of the bias voltage of the STM chip of 150 V and the field emission current of 50 nA. The energy of the electron beam at this time was 150 eV, which was much lower than the conventional electron beam.
【0018】図2(a)は、この電子ビーム照射後のS
TM像を示したものであり、また図2(b)は、その拡
大図である。図1の白線で囲まれた領域においてシリコ
ン酸化膜が除去されていることがわかる。シリコン酸化
膜が除去されて窓が開いている状態が形成され、この窓
の部分ではシリコン基板表面が露出していること、そし
て、この窓部のエッジは極めてシャープであることが確
認された。FIG. 2A shows the state of S after the electron beam irradiation.
FIG. 2B shows a TM image, and FIG. 2B is an enlarged view thereof. It can be seen that the silicon oxide film has been removed in the region surrounded by the white line in FIG. The state where the silicon oxide film was removed and the window was opened was formed. It was confirmed that the surface of the silicon substrate was exposed at the window and that the edge of the window was extremely sharp.
【0019】図3は、図2の操作に続いて電界放出電流
を変更してシリコン酸化膜をエッチングした結果を示し
たSTM像を示したものである。図中の領域Aは、図2
に示した窓部を示している。そして領域Bは、バイアス
電圧150V、電界放出電流25nAで120秒間電子
ビーム照射した領域を、領域Cは、バイアス電圧150
V、電界放出電流5nAで200秒間電子ビームを照射
した領域を示している。FIG. 3 is an STM image showing the result of etching the silicon oxide film by changing the field emission current following the operation of FIG. The area A in FIG.
The window shown in FIG. Region B is a region irradiated with an electron beam at a bias voltage of 150 V and a field emission current of 25 nA for 120 seconds. Region C is a region irradiated with a bias voltage of 150 V.
V, a region irradiated with an electron beam for 200 seconds at a field emission current of 5 nA is shown.
【0020】図4は、領域Cを拡大して示した図であ
る。領域Cにおいては、その直径が約70nmの窓が開
いてシリコン基板表面が露出している。領域Bを形成し
た電子ビームのエネルギーは150eV、領域Cを形成
した電子ビームのエネルギーも150eVである。以上
の実施例において、低エネルギー電子ビームを用いるこ
とで、シリコン酸化膜の除去によるシリコン基板表面の
露出が効率的に、しかも高精度に行われていることがわ
かる。FIG. 4 is an enlarged view of the area C. In the region C, a window having a diameter of about 70 nm is opened to expose the silicon substrate surface. The energy of the electron beam forming the region B is 150 eV, and the energy of the electron beam forming the region C is also 150 eV. In the above examples, it is understood that the use of the low energy electron beam allows the surface of the silicon substrate to be efficiently and accurately exposed by removing the silicon oxide film.
【0021】[0021]
【発明の効果】以上詳しく説明したとおり、この出願の
発明によって、効率的に高精度に、シリコン酸化膜の除
去によるシリコン基板表面の露出が可能とされ、レジス
ト膜を用いずにナノリソグラフィーが可能となる。そし
て露出したシリコン基板表面には配線用金属等が配設さ
れることになる。As described above in detail, according to the invention of this application, the silicon substrate surface can be efficiently and accurately exposed by removing the silicon oxide film, and nanolithography can be performed without using a resist film. Becomes Then, wiring metal and the like are provided on the exposed silicon substrate surface.
【0022】このため、この発明によって信頼性の高い
ナノ構造形成が効率的に可能となる。Therefore, the present invention makes it possible to efficiently form a highly reliable nanostructure.
【図1】試料の表面シリコン酸化膜を示した図面に代わ
るSTM像の写真である。FIG. 1 is a photograph of an STM image instead of a drawing showing a surface silicon oxide film of a sample.
【図2】(a)(b)は、実施例としての図面に代わる
STM像写真と拡大写真である。FIGS. 2A and 2B are an STM image photograph and an enlarged photograph in place of a drawing as an example.
【図3】連続的操作を行った、実施例としての図面に代
わるSTM像写真である。FIG. 3 is an STM image photograph in place of a drawing as an example, in which a continuous operation is performed.
【図4】図3における領域Cの拡大写真である。FIG. 4 is an enlarged photograph of a region C in FIG. 3;
Claims (5)
化膜の所定部位に対して200eV以下の低エネルギー
電子ビームを照射してシリコン酸化膜を除去し、シリコ
ン基板表面を露出させたナノ構造を形成することを特徴
とするナノ構造の形成方法。1. A nanostructure in which a predetermined portion of a silicon oxide film provided on a silicon substrate is irradiated with a low energy electron beam of 200 eV or less to remove the silicon oxide film and expose a surface of the silicon substrate. A method for forming a nanostructure, comprising: forming a nanostructure;
熱して低エネルギー電子ビームを照射する請求項1のナ
ノ構造の形成方法。2. The method according to claim 1, wherein the silicon substrate is heated to a temperature of 750 ° C. or less and irradiated with a low energy electron beam.
ネル電子のビームである請求項1または2のナノ構造の
形成方法。3. The method according to claim 1, wherein the low energy electron beam is a beam of STM tunneling electrons.
り形成されたナノ構造における露出されたシリコン基板
表面において、元素もしくは化合物の薄膜を配設するこ
とを特徴とするナノ構造の形成方法。4. A method for forming a nanostructure, comprising: disposing a thin film of an element or a compound on an exposed silicon substrate surface of the nanostructure formed by the method according to claim 1.
造の形成方法。5. The method according to claim 4, wherein a metal thin film is deposited.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22842498A JP3888775B2 (en) | 1998-08-12 | 1998-08-12 | Method for forming nanostructures |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22842498A JP3888775B2 (en) | 1998-08-12 | 1998-08-12 | Method for forming nanostructures |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000058490A true JP2000058490A (en) | 2000-02-25 |
JP3888775B2 JP3888775B2 (en) | 2007-03-07 |
Family
ID=16876270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22842498A Expired - Fee Related JP3888775B2 (en) | 1998-08-12 | 1998-08-12 | Method for forming nanostructures |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3888775B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003300200A (en) * | 2001-12-13 | 2003-10-21 | Sony Internatl Europ Gmbh | Engineering processing method of defect and electric conductivity of conductive nanoscale structure |
-
1998
- 1998-08-12 JP JP22842498A patent/JP3888775B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003300200A (en) * | 2001-12-13 | 2003-10-21 | Sony Internatl Europ Gmbh | Engineering processing method of defect and electric conductivity of conductive nanoscale structure |
JP4614303B2 (en) * | 2001-12-13 | 2011-01-19 | ソニー ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method for engineering defects and conductivity of conductive nanoscale structures |
Also Published As
Publication number | Publication date |
---|---|
JP3888775B2 (en) | 2007-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1843972B1 (en) | Patterning by energetically-stimulated local removal of solid-condensed-gas layers and solid state chemical reactions produced with such layers | |
Dhara | Formation, dynamics, and characterization of nanostructures by ion beam irradiation | |
Kammler et al. | Lateral control of self-assembled island nucleation by focused-ion-beam micropatterning | |
EP1829088B1 (en) | Lift-off patterning processes employing energetically-stimulated local removal of solid-condensed-gas layers | |
JP2004506532A (en) | Single molecule array on silicon substrate for quantum computer | |
US5075243A (en) | Fabrication of nanometer single crystal metallic CoSi2 structures on Si | |
KR20020058151A (en) | Fabrication method of single electron tunneling transistor operated at room temperature utilizing focused-ion beam | |
US5880012A (en) | Method for making semiconductor nanometer-scale wire using an atomic force microscope | |
JP3888775B2 (en) | Method for forming nanostructures | |
Chee et al. | Directed self-assembly of Ge quantum dots using focused Si2+ Ion beam patterning | |
US6475886B2 (en) | Fabrication method of nanocrystals using a focused-ion beam | |
Hull et al. | Synthesis and functionalization of epitaxial quantum dot nanostructures for nanoelectronic architectures | |
JP2922149B2 (en) | Fine processing method | |
JPH113988A (en) | Superfine protrusion structure and its manufacture | |
JP2000173997A (en) | Micromachining method | |
CN1160797C (en) | Point-contact planar grid type single-electron transistor and its preparing process | |
Bischoff et al. | Nanostructures by mass-separated FIB | |
WO2003015145A1 (en) | Micromachining method using ionbeam | |
JP4331437B2 (en) | Method for producing compound / alloy structure | |
JP4854180B2 (en) | Method for producing InSb nanowire structure | |
US6099945A (en) | Atomic mask and method of patterning a substrate with the atomic mask | |
JP3236307B2 (en) | Method of forming quantum wire structure | |
RU2112300C1 (en) | Protective mask manufacturing process for nanolithography | |
Rose | Nanosystems via self-assembly: Size distribution control, spatial positioning and wiring of germanium dots on silicon (111) | |
EP1070768B1 (en) | Method for making silicon nanocluster monolayers in silicon oxide |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20031210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040625 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040630 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061128 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |