JP2000056748A - On-screen display device - Google Patents

On-screen display device

Info

Publication number
JP2000056748A
JP2000056748A JP10228377A JP22837798A JP2000056748A JP 2000056748 A JP2000056748 A JP 2000056748A JP 10228377 A JP10228377 A JP 10228377A JP 22837798 A JP22837798 A JP 22837798A JP 2000056748 A JP2000056748 A JP 2000056748A
Authority
JP
Japan
Prior art keywords
circuit
character
signal
memory
graphic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10228377A
Other languages
Japanese (ja)
Inventor
Takanobu Kimizuka
孝伸 君塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
For A Co Ltd
Original Assignee
For A Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by For A Co Ltd filed Critical For A Co Ltd
Priority to JP10228377A priority Critical patent/JP2000056748A/en
Publication of JP2000056748A publication Critical patent/JP2000056748A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an on-screen display device simple in electric circuit, low in cost and capable of superimposedly displaying a character or graphic signal even in input image signals of personal computers, etc., different in scan frequency standard. SOLUTION: A dot clock frequency dividing between respective horizontal synchronizing signals with a fixed setting value at a clock phase controlled by the number of scanning lines of the input image signal and the horizontal synchronizing signal of the input image signal is generated, and by the number of scanning lines of beforehand fixed scan frequency standard and the character/ graphic memory data that a horizontal direction is made the number of dots of the same setting value, the number of scanning lines of the input image signal is compared/collated with the number of scanning lines read out from a character/graphic memory 11, and expansion/contraction of a vertical direction is controlled by its ratio, and by that the horizontal direction is read out from the character/figure memory 11 by the dot clock of the same numerical value, the size and the display position of the beforehand set character or graphic are superimposed on the input image signal to be image displayed, and the electric circuit is simplified, and cost reduction is achieved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、種々の走査周波数
の画像信号に対応するディスプレイシステムに係り、入
力画像信号に重畳付加して出力する文字又は図形の表示
の大きさの変動を安定に保つ事のできるオンスクリーン
表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display system corresponding to image signals having various scanning frequencies, and to stably maintain a display size of a character or a figure to be superimposed on an input image signal and outputted. To an on-screen display device that can

【0002】[0002]

【従来の技術】パーソナルコンピュータやワークステー
ション等のコンピュータの処理結果の表示はマルチスキ
ャンモニタが用いられ、コンピュータの機種やモードに
よって画像出力信号の水平、垂直走査の周波数は一定で
はなく種々の規格があるが、マルチスキャンモニタはこ
れらに対応できる。また、多数のコンピュータによる種
々の走査線数の画像出力をルーティングスイッチャ等で
切り換え出力して表示するコンピュータシステムがあ
り、走査周波数の異なる規格の画像信号が切り換え出力
されることになるが、マルチスキャンモニタ又はマルチ
スキャンディスプレイを使用することにより、それぞれ
に対応できる。ところで、前述のようなコンピュータ出
力の画像信号に文字又は記号、マーク、絵等の図形(以
後、文字又は図形と記載する)の画像信号を重畳付加し
てモニタ等の画面に表示するオンスクリーン表示の手法
があるが、マルチスキャンモニタ又はマルチスキャンデ
ィスプレイにおいては、輝度、コントラストなどモニタ
等ディスプレイ装置自身の表示の調整機能設定用メニュ
ーをその画面に表示するために利用されており、その回
路装置は一般的にモニタ等ディスプレイ装置内に内蔵す
る場合が多い。
2. Description of the Related Art A multi-scan monitor is used to display the processing results of a computer such as a personal computer or a workstation. The frequency of horizontal and vertical scanning of an image output signal is not constant depending on the type and mode of the computer, but various standards are used. However, a multi-scan monitor can handle these. Further, there is a computer system which switches and outputs image outputs of various numbers of scanning lines by a large number of computers with a routing switcher or the like, and image signals of different standards with different scanning frequencies are switched and output. By using a monitor or a multi-scan display, each can be handled. By the way, an on-screen display for superimposing and adding an image signal of a figure such as a character or a symbol, a mark, or a picture (hereinafter referred to as a character or a figure) to an image signal of a computer output as described above and displaying it on a screen of a monitor or the like. In a multi-scan monitor or a multi-scan display, brightness, contrast, etc. are used to display a menu for setting the adjustment function of the display device itself such as a monitor on the screen, and the circuit device is Generally, it is often built in a display device such as a monitor.

【0003】コンピュータ出力の画像信号に文字又は図
形のデータを重畳付加してモニタ表示する場合、その画
像信号の走査周波数規格の種類によって垂直の走査線数
及び水平走査の画素ドット数が異なるので、走査周波数
が異なる画像信号に一定の画素データにより構成された
文字又は図形を単純に重畳付加した場合は、画面の大き
さに対する文字又は図形の表示の大きさが異なって見ず
らい画面となる。例えば、図2モニタ画面図の画面Aに
示す文字、文字群又は図形よりなる集合表示部分である
文字表示エリアは走査周波数が異なると、図2モニタ画
面図の画面Bのようになる。前述のように、マルチスキ
ャンモニタ等におけるモニタ自身の調整機能設定メニュ
ー等の画面表示は、文字の大きさが変化しないように文
字のフォントデータの構成を制御する等の手段が取られ
ているものがあるが、複雑な手法によるものが多い。
When superimposing character or graphic data on a computer output image signal and displaying it on a monitor, the number of vertical scanning lines and the number of horizontal scanning pixel dots differ depending on the type of scanning frequency standard of the image signal. When characters or graphics composed of fixed pixel data are simply superimposed and added to image signals having different scanning frequencies, the display size of the characters or graphics with respect to the screen size is different, resulting in a screen that is difficult to see. For example, if the scanning frequency is different, the character display area, which is a collective display portion composed of characters, character groups, or graphics, shown on screen A of the monitor screen of FIG. 2 has a screen B of the monitor screen of FIG. As described above, the screen display such as the adjustment function setting menu of the monitor itself in the multi-scan monitor or the like employs means such as controlling the configuration of character font data so that the character size does not change. There are many, but complicated methods.

【0004】[0004]

【発明が解決しようとする課題】以上説明した現状に鑑
み、本発明はコンピュータ出力の画像信号に文字又は図
形のデータを重畳付加してモニタ表示する場合、その入
力画像信号の走査周波数規格の種類によって垂直の走査
線数及び水平走査の画素ドット数が異なっても、設定し
た画面の大きさに対する文字又は図形と同様の大きさに
拡大又は縮小して画面表示可能とし、マルチスキャンモ
ニタ等ディスプレイ装置の画像入力系統に設置して利用
できる低価格のオンスクリーン表示装置を提供する。
SUMMARY OF THE INVENTION In view of the above situation, the present invention relates to a method of superimposing character or graphic data on an image signal output from a computer and displaying the image signal on a monitor. Even if the number of vertical scanning lines and the number of pixel dots for horizontal scanning differ depending on the size, the screen can be displayed by enlarging or reducing to the same size as a character or figure with respect to the set screen size, and a display device such as a multi-scan monitor To provide a low-cost on-screen display device which can be installed and used in an image input system.

【0005】[0005]

【課題を解決するための手段】本発明者は,上記に鑑み
鋭意研究の結果,次の手段によりこの課題を解決した。 (1)マルチスキャンモニタ等の表示装置において、入
力画像信号に対し画像メモリに記憶した文字又は図形の
信号を付加する重畳回路及び重畳回路の出力端子と、基
準の文字又は図形のデータを記憶する文字図形メモリ
と、文字図形メモリ出力信号を垂直方向に拡大又は縮小
する拡大縮小回路と、拡大縮小回路出力データを記憶す
る前記画像メモリと、入力画像信号より同期分離回路に
より分離した同期信号によって各水平同期信号間のドッ
ト数を一定の設定数に分周制御するクロック発生回路
と、該クロック発生回路出力のクロックと前記同期信号
によって画像メモリの画像データを読み出すための制御
信号を生成する読み出し回路と、同期分離回路より入力
した垂直同期信号によって垂直走査線数を検知する検知
回路と、検知回路出力によって拡大縮小回路を制御する
手段と、各メモリ回路と拡大縮小回路の入出力を制御す
る制御回路を備えて構成し、文字図形メモリから読み出
したデータは設定された基準の垂直走査線数と、入力画
像信号の垂直走査線数を比較照合し、その比率にほぼ比
例して垂直方向の拡大又は縮小を行って画像メモリに書
き込み、クロック発生回路のクロックで読み出して入力
画像信号に重畳して出力し、マルチスキャンモニタ等の
表示装置に表示するようにしたことを特徴とするオンス
クリーン表示装置。
Means for Solving the Problems The present inventor has solved this problem by the following means as a result of intensive studies in view of the above. (1) In a display device such as a multi-scan monitor, a superimposing circuit for adding a character or graphic signal stored in an image memory to an input image signal, an output terminal of the superimposing circuit, and reference character or graphic data are stored. A character / graphic memory, a scaling circuit for vertically expanding or reducing the character / graphic memory output signal, the image memory for storing the scaling circuit output data, and a synchronization signal separated from the input image signal by a synchronization separation circuit. A clock generation circuit for controlling the frequency of the number of dots between horizontal synchronization signals to a predetermined set number, and a readout circuit for generating a control signal for reading out image data of an image memory based on a clock output from the clock generation circuit and the synchronization signal A detection circuit for detecting the number of vertical scanning lines based on a vertical synchronization signal input from a synchronization separation circuit, and a detection circuit output Therefore, it is configured to include means for controlling the enlargement / reduction circuit, and a control circuit for controlling the input / output of each memory circuit and the enlargement / reduction circuit, and the data read from the character / graphic memory is the set reference vertical scanning line number, The number of vertical scanning lines of the input image signal is compared and collated, and enlarged or reduced in the vertical direction almost in proportion to the ratio, written into the image memory, read by the clock of the clock generation circuit, and superimposed on the input image signal and output. And an on-screen display device for displaying on a display device such as a multi-scan monitor.

【0006】(2)マルチスキャンモニタ等の表示装置
において、入力画像信号に対し画像メモリに記憶した文
字又は図形の信号を付加する重畳回路及び重畳回路の出
力端子と、基準の文字又は図形のデータを記憶する文字
図形メモリと、文字図形メモリ出力信号を記憶する前記
画像メモリと、入力画像信号より同期分離回路により分
離した同期信号によって各水平同期信号間のドット数を
一定の設定数に分周制御するクロック発生回路と、該ク
ロック発生回路出力のクロックと前記同期信号によって
画像メモリの画像データを読み出すための制御信号を生
成する読み出し回路と、各メモリ回路の入出力を制御す
る制御回路を備えて構成し、文字図形メモリから読み出
したデータは設定された基準の画素数として画像メモリ
に転送し、入力画像信号より分離した水平同期信号によ
って各水平同期信号間を前記設定された基準の画素数と
同じ設定数で分周したドットクロックを生成し、該ドッ
トクロックにより画像メモリからデータを読み出して入
力画像信号に重畳して出力し、マルチスキャンモニタ等
の表示装置に表示するようにしたことを特徴とする
(1)項に記載のオンスクリーン表示装置。
(2) In a display device such as a multi-scan monitor, a superimposing circuit for adding a character or graphic signal stored in an image memory to an input image signal, an output terminal of the superimposing circuit, and reference character or graphic data. , A character / graphic memory for storing character / graphic memory output signals, and a sync signal separated from the input image signal by a sync separation circuit to divide the number of dots between each horizontal sync signal to a fixed set number. A clock generation circuit for controlling, a readout circuit for generating a control signal for reading out image data of an image memory by a clock output from the clock generation circuit and the synchronization signal, and a control circuit for controlling input / output of each memory circuit The data read from the character / graphic memory is transferred to the image memory as the set reference pixel number, and A dot clock is generated by dividing the horizontal synchronizing signal between the horizontal synchronizing signals by the same set number as the set reference number of pixels by a horizontal synchronizing signal separated from the signal, and data is read from an image memory by the dot clock to input an image signal. The on-screen display device according to item (1), wherein the output is superimposed on and output on a display device such as a multi-scan monitor.

【0007】[0007]

【発明の実施の形態】マルチスキャンモニタ画面の垂直
方向における走査線の表示密度は、入力画像信号の走査
線数により変化し、文字又は図形データの垂直方向の構
成ドットの単位は走査線数であるから、垂直方向の文字
又は図形の表示の大きさは、この走査線数により変化す
る。垂直走査方向の場合は、画素ドット数即ち垂直走査
線数を例えば480基準の数値に設定して、文字又は図
形データの生成を行うものとする。コンピュータの機種
やモードによる走査線数の相違による文字又は図形の垂
直方向の表示の大きさは、文字又は図形データを前記4
80基準の垂直走査線数に対する、入力画像信号の垂直
走査線数の比率にほぼ比例して垂直方向の拡大又は縮小
処理を行うことにより表示の大きさをほぼ一定に保つこ
とができ、図2モニタ画面図の画面Dに示すようにな
る。拡大又は縮小処理は、一般に画像処理の手段として
広く行われており、単純なものから補間処理等高度の処
理に至る種々な手法があるが、適宜選択することが可能
であり、また垂直走査線数の比率に比例した拡大又は縮
小は連続的でなく段階的なものであってもよい。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The display density of scanning lines in the vertical direction of a multi-scan monitor screen changes according to the number of scanning lines of an input image signal, and the unit of vertical dots of character or graphic data is the number of scanning lines. Therefore, the display size of the vertical character or graphic changes depending on the number of scanning lines. In the case of the vertical scanning direction, the number of pixel dots, that is, the number of vertical scanning lines is set to a value based on, for example, 480, and character or graphic data is generated. The size of the vertical display of a character or a figure due to the difference in the number of scanning lines depending on the computer model or mode is as follows.
By performing the vertical enlargement or reduction processing substantially in proportion to the ratio of the number of vertical scanning lines of the input image signal to the number of vertical scanning lines based on 80, the display size can be kept substantially constant. The result is as shown in screen D of the monitor screen. Enlargement or reduction processing is generally widely performed as a means of image processing, and there are various methods ranging from simple processing to advanced processing such as interpolation processing. The enlargement or reduction in proportion to the number may be stepwise rather than continuous.

【0008】文字又は図形を形成するフォントデータ
は、一定の画素構造により形成されており、これらのデ
ジタルデータは画像メモリより出力され、入力画像信号
に重畳されてマルチスキャンモニタ等に表示する時は、
水平走査方向についてはアナログ信号として表示する。
マルチスキャンモニタの水平走査期間における文字及び
図形の表示に関しての画素数を、例えば640ドットの
一定数にするものとすれば、マルチスキャンモニタの走
査周波数が変化しても関係ない。
[0008] Font data for forming characters or figures is formed by a fixed pixel structure, and these digital data are output from an image memory and superimposed on an input image signal when displayed on a multi-scan monitor or the like. ,
The horizontal scanning direction is displayed as an analog signal.
If the number of pixels for displaying characters and graphics during the horizontal scanning period of the multi-scan monitor is, for example, a fixed number of 640 dots, it does not matter if the scanning frequency of the multi-scan monitor changes.

【0009】即ち、コンピュータからの入力画像信号の
走査周波数の相違にかかわらず、 例えば、予め水平走査
期間を640ドットに設定したドット数で文字又は図形
を文字図形メモリに生成してから画像メモリに転送して
おき、入力画像信号から分離した水平同期パルスの位相
制御によるVCO(Voltage Cotrolled Oscillator)又
はPLL(Phase Locked Loop) 回路等により各水平同
期信号間を640の一定の設定数で分周するような周波
数に水平同期信号により位相制御されたドットクロック
を発生して、このドットクロックにより前記画像メモリ
から文字又は図形データを読みだし、画像信号(アナロ
グ信号)として入力画像信号に重畳することにより、マ
ルチスキャンモニタの水平方向の文字又は図形の表示の
大きさはほぼ一定となり、図2モニタ画面図の画面Cの
ようになる。本発明による装置は、文字そのものの大き
さだけでなく、文字又は図形の集合表示部分である表示
エリアについて、そのモニタ表示の大きさ、表示位置を
ほぼ一定に保つことができる。
That is, regardless of the difference in the scanning frequency of the input image signal from the computer, for example, a character or a figure is generated in the character / graphic memory with the number of dots in which the horizontal scanning period is set to 640 dots in advance, and then the character or figure is stored in the image memory. After being transferred, each horizontal synchronization signal is divided by a fixed number of 640 by a VCO (Voltage Controlled Oscillator) or a PLL (Phase Locked Loop) circuit by phase control of a horizontal synchronization pulse separated from the input image signal. A dot clock whose phase is controlled by a horizontal synchronizing signal at such a frequency is generated, character or graphic data is read from the image memory by the dot clock, and is superimposed on an input image signal as an image signal (analog signal). The display size of characters or graphics in the horizontal direction on the multi-scan monitor is almost constant, So the screen C of the data screen shots. The apparatus according to the present invention can maintain not only the size of the character itself but also the size and display position of the monitor display of the display area, which is a collective display portion of characters or graphics, substantially constant.

【0010】[0010]

【実施例】以下、本発明のオンスクリーン表示装置の構
成及び作用を図に基いて説明する。図1は本発明の実施
例の系統図、図2はモニタ画面図である。図1におい
て、1は入力端子、2は重畳回路、3は出力端子、4は
同期分離回路、5はクロック発生回路、6は読み出し回
路、7は画像メモリ、8は検知回路、9は拡大縮小回
路、10は制御回路、11は文字図形メモリ、12はバ
ッファメモリ、13は文字図形入力端子を示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The construction and operation of an on-screen display device according to the present invention will be described below with reference to the drawings. FIG. 1 is a system diagram of an embodiment of the present invention, and FIG. 2 is a monitor screen diagram. In FIG. 1, 1 is an input terminal, 2 is a superimposition circuit, 3 is an output terminal, 4 is a synchronization separation circuit, 5 is a clock generation circuit, 6 is a read circuit, 7 is an image memory, 8 is a detection circuit, and 9 is scaling. A circuit 10, a control circuit, a character / graphic memory 11, a buffer memory 12, and a character / graphic input terminal 13 are shown.

【0011】図1において、垂直方向の画面の拡大縮小
作用については、入力端子1より入力したコンピュータ
装置等からの画像信号は、同期分離回路4により同期信
号が分離され、水平及び垂直同期パルスを生成しクロッ
ク発生回路5、検知回路8及び読み出し回路6に接続さ
れる。クロック発生回路5は、水平同期パルスの位相制
御によるVCO又はPLL回路等により各水平同期信号
間を、例えば640の一定の設定数で分周するような周
波数に水平同期信号により位相制御されたドットクロッ
クを発生して、読み出し回路6に入力する。読み出し回
路6は、ドットクロック及び水平同期パルスにより画像
メモリ7から画像データを読み出すための制御信号を生
成して画像メモリ7を制御する。画像メモリ7から読み
出したデータ出力は、後述するオンスクリーン用の文字
又は図形の画像データであり、重畳回路2に接続して入
力画像信号に重畳し出力端子3に出力される。
Referring to FIG. 1, with respect to the vertical screen enlargement / reduction operation, an image signal from a computer or the like input from an input terminal 1 is separated by a sync separation circuit 4 into sync signals, and horizontal and vertical sync pulses are converted. The generated signal is connected to the clock generation circuit 5, the detection circuit 8, and the readout circuit 6. The clock generating circuit 5 is a VCO or a PLL circuit or the like that controls the phase of the horizontal synchronization pulse. A clock is generated and input to the read circuit 6. The readout circuit 6 controls the image memory 7 by generating a control signal for reading out image data from the image memory 7 based on the dot clock and the horizontal synchronization pulse. The data output read from the image memory 7 is image data of an on-screen character or graphic, which will be described later, and is connected to the superimposition circuit 2 to be superimposed on an input image signal and output to the output terminal 3.

【0012】検知回路8は、同期分離回路4からの水平
及び垂直同期パルスにより一画面当たりの水平走査線数
を検知出力して拡大縮小回路9に接続される。文字図形
メモリ11は、オンスクリーン表示する文字又は図形が
メモリされており、これは予め指定した文字又は図形デ
ータを設定することができ、又は文字図形入力端子13
より入力し、バッファメモリ12を通じて外部より該デ
ータを書き込むことも可能である。文字図形メモリ11
における文字又は図形データの設定又は書き込みは、こ
のデータをオンスクリーン表示した時の大きさに係り、
例えば垂直走査線数は480、水平方向のドット数は6
40等に予め設定した基準の数値に基づいたドット構成
で行う。以上の拡大縮小回路9、文字図形メモリ11及
びバッファメモリ12はCPU(Central Processing U
nit)等を利用した制御回路10によって制御される。
The detection circuit 8 detects the number of horizontal scanning lines per screen based on the horizontal and vertical synchronization pulses from the synchronization separation circuit 4, and is connected to the enlargement / reduction circuit 9. The character / graphic memory 11 stores characters or graphics to be displayed on the screen, and can store character or graphic data designated in advance, or a character / graphic input terminal 13.
It is also possible to input the data and write the data from the outside through the buffer memory 12. Character / graphic memory 11
The setting or writing of character or graphic data in, related to the size when this data is displayed on screen,
For example, the number of vertical scanning lines is 480, and the number of dots in the horizontal direction is 6
This is performed with a dot configuration based on a reference numerical value set in advance to 40 or the like. The above enlargement / reduction circuit 9, character / graphic memory 11, and buffer memory 12 are provided by a CPU (Central Processing Unit).
nit) and the like.

【0013】文字図形メモリ11からの文字又は図形の
読み出しデータは、入力画像信号の走査周波数に係り、
基準として設定した垂直走査線数と異なる場合、拡大縮
小回路9により、検知回路8で検出した入力画像信号の
垂直走査線数と、基準として設定した垂直走査線数と比
較照合し、その比率にほぼ比例した垂直方向についての
拡大又は縮小処理を行ってから画像メモリ7に書き込ま
れる。例えば、基準の垂直走査線数設定が480で、入
力画像信号の垂直走査線数が1024とすれば、画面の
垂直方向表示の大きさは約半分となり、約2倍の拡大処
理を行うことにより図形メモリ11に設定又は書き込ん
だ所定の大きさの文字又は図形が再現される。前記検知
回路8及び拡大縮小回路9のそれぞれの機能動作はCP
U等を利用したソフトウエア処理によるものでも良い。
文字図形メモリ11及び画像メモリ7のメモリ容量は、
フレーム単位であっても又は、文字又は図形表示エリア
の単位であってもよく、文字又は図形表示エリアの単位
の場合は、モニタ画面上でこのエリアの表示位置をコン
トロールする処理を行うことが可能である。
The character or graphic read data from the character / graphic memory 11 depends on the scanning frequency of the input image signal.
If the number of vertical scanning lines differs from the number of vertical scanning lines set as the reference, the scaling circuit 9 compares and compares the number of vertical scanning lines of the input image signal detected by the detection circuit 8 with the number of vertical scanning lines set as the reference. The image data is written into the image memory 7 after the enlargement or reduction processing in the vertical direction which is substantially proportional is performed. For example, if the reference number of vertical scanning lines is set to 480 and the number of vertical scanning lines of the input image signal is set to 1024, the size of the vertical display of the screen is reduced to about half, and the enlargement process is performed by about twice. Characters or graphics of a predetermined size set or written in the graphic memory 11 are reproduced. The respective functional operations of the detection circuit 8 and the scaling circuit 9 are CP
Software processing using U or the like may be used.
The memory capacity of the character / graphic memory 11 and the image memory 7 is as follows.
It may be a frame unit or a character or graphic display area unit. In the case of a character or graphic display area unit, it is possible to perform processing to control the display position of this area on the monitor screen It is.

【0014】水平方向の画面の拡大縮小作用について
は、前述したようにクロック発生回路5は、入力画像信
号から同期分離回路4よって生成した水平同期パルスに
よるVCO又はPLL回路等によりクロックを生成し、
各水平同期信号間のドット数を、例えば640の一定の
設定値で分周するような周波数に水平同期信号により位
相制御されたドットクロックを発生して、読み出し回路
6に入力する。一方、文字図形メモリ11には、前述の
通りオンスクリーン表示する文字図形がメモリされてお
り、予め指定した文字又は図形データを設定することが
でき、又は文字図形入力端子13より入力し、バッファ
メモリ12を通じて外部より該データを書き込むことも
できるが、例えば水平方向のドット数640、垂直走査
線数は480等に設定した基準の数値に基いたドット構
成で設定する。文字図形メモリ11のデータは画像メモ
リ7へ転送し、前記読み出し回路6のドットクロックに
より画像メモリ7のデータを読み出して、重畳回路2で
入力画像信号に重畳し出力端子3に出力する。画像メモ
リ7にメモリされたデータと、読み出し回路6出力のド
ットクロックは、水平方向に関して常に同じドット数で
あるため入力画像信号の走査周波数が変化しても、文字
図形メモリ11に設定又は文字図形入力端子13から入
力した文字又は図形の大きさ及び表示位置と同様の画面
が出力端子3に得られる。
Regarding the horizontal screen enlargement / reduction operation, as described above, the clock generation circuit 5 generates a clock from a VCO or a PLL circuit based on a horizontal synchronization pulse generated by the synchronization separation circuit 4 from the input image signal,
A dot clock whose phase is controlled by the horizontal synchronizing signal to a frequency that divides the number of dots between each horizontal synchronizing signal by, for example, a fixed set value of 640 is generated and input to the readout circuit 6. On the other hand, the character / graphics memory 11 stores character / graphics to be displayed on-screen as described above, and can set character or graphic data designated in advance, or can be input from the character / graphics input terminal 13 and stored in the buffer memory. The data can be written from the outside through the line 12. For example, the number of dots in the horizontal direction is 640, and the number of vertical scanning lines is set in a dot configuration based on reference numerical values set to 480 or the like. The data in the character / graphic memory 11 is transferred to the image memory 7, the data in the image memory 7 is read out by the dot clock of the readout circuit 6, superimposed on the input image signal by the superimposition circuit 2, and output to the output terminal 3. Since the data stored in the image memory 7 and the dot clock of the output of the readout circuit 6 always have the same number of dots in the horizontal direction, even if the scanning frequency of the input image signal changes, the data can be set in the character / graphic memory 11 or A screen similar to the size and display position of the character or graphic input from the input terminal 13 is obtained at the output terminal 3.

【0015】[0015]

【発明の効果】本発明によれば、次のような効果が発揮
される。 1.本発明の請求項1によれば、種々の走査周波数規格
の入力画像信号の走査周波数と、予め一定基準の走査周
波数規格で作成した文字又は図形データと比較制御する
ことにより、自動的に文字又は図形及びこれらの表示エ
リアを拡大縮小処理を行って入力画像信号に重畳し、所
定の大きさで画面表示ができる。本発明のオンスクリー
ン表示装置をマルチスキャンモニタやマルチスキャンデ
ィスプレイの画像入力系統の前段に設置することによ
り、機種やモードによって水平、垂直走査周波数が一定
でない、種々の規格があるパーソナルコンピュータやワ
ークステーション等のコンピュータの処理結果の画像信
号に重畳し、所定の大きさの文字又は図形を画面表示可
能になる。従って、従来表示画面に文字又は図形信号を
重畳する場合は、それぞれの機種又は規格に基づいた装
置によって作成した文字又は図形データを必要とした
が、本装置のみで目的が達成できるので、システムの簡
易化と低価格化が図れる。
According to the present invention, the following effects are exhibited. 1. According to the first aspect of the present invention, by automatically controlling the scanning frequency of an input image signal of various scanning frequency standards and character or graphic data created in advance with a fixed scanning frequency standard, a character or a graphic is automatically controlled. The graphics and their display areas are scaled and superimposed on the input image signal, and can be displayed on the screen in a predetermined size. By installing the on-screen display device of the present invention in front of an image input system of a multi-scan monitor or a multi-scan display, the horizontal and vertical scanning frequencies are not constant depending on the model and mode. Superimposed on the image signal of the processing result of the computer, etc., so that characters or graphics of a predetermined size can be displayed on the screen. Therefore, conventionally, when superimposing a character or graphic signal on a display screen, character or graphic data created by a device based on each model or standard was required. Simplification and cost reduction can be achieved.

【0016】2.本発明の請求項2によれば、マルチス
キャンモニタ等におけるモニタ自身の調整機能設定メニ
ュー等の画面表示は、文字の大きさが変化しないように
文字のフォントデータの構成を制御する等の手段が取ら
れているものがあるが、複雑な手法によるものが多い。
本発明では、入力画像信号より分離した水平同期信号に
より位相制御されたクロックで各水平同期信号間のドッ
ト数を一定の設定値で分周したドットクロックを生成
し、該ドットクロックにより同じドット数で設定した文
字又は図形データを読み出し入力画像信号に重畳するこ
とにより、入力画像信号の走査周波数が変化しても、自
動的に拡大縮小処理を行って予め設定した文字又は図形
の大きさ及び表示位置が得られるので、回路の簡素化と
低価格化が図れる。
2. According to the second aspect of the present invention, the screen display such as the adjustment function setting menu of the monitor itself in the multi-scan monitor or the like includes means for controlling the configuration of the font data of the character so that the size of the character does not change. Some have been taken, but many are based on complex methods.
According to the present invention, a dot clock is generated by dividing the number of dots between each horizontal synchronizing signal by a fixed set value with a clock whose phase is controlled by a horizontal synchronizing signal separated from the input image signal, and the same number of dots is generated by the dot clock. By reading out the character or graphic data set in step 4 and superimposing it on the input image signal, even if the scanning frequency of the input image signal changes, the size and display of the character or graphic set in advance are automatically performed even if the scanning frequency of the input image signal changes. Since the position can be obtained, the circuit can be simplified and the price can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例の系統図。FIG. 1 is a system diagram of an embodiment of the present invention.

【図2】モニタ画面図。FIG. 2 is a monitor screen diagram.

【符号の説明】[Explanation of symbols]

1:入力端子 2:重畳回路 3:出力端子 4:同期分離回路 5:クロック発生回路 6:読み出し回路 7:画像メモリ 8:検知回路 9:拡大縮小回路 10:制御回路 11:文字図形メモリ 12:バッファメ
モリ 13:文字図形入力端子
1: input terminal 2: superposition circuit 3: output terminal 4: synchronization separation circuit 5: clock generation circuit 6: readout circuit 7: image memory 8: detection circuit 9: enlargement / reduction circuit 10: control circuit 11: character / graphic memory 12: Buffer memory 13: Character / graphic input terminal

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H04N 5/445 H04N 5/445 Z ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H04N 5/445 H04N 5/445 Z

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】マルチスキャンモニタ等の表示装置におい
て、入力画像信号に対し画像メモリに記憶した文字又は
図形の信号を付加する重畳回路及び重畳回路の出力端子
と、基準の文字又は図形のデータを記憶する文字図形メ
モリと、文字図形メモリ出力信号を垂直方向に拡大又は
縮小する拡大縮小回路と、拡大縮小回路出力データを記
憶する前記画像メモリと、入力画像信号より同期分離回
路により分離した同期信号によって各水平同期信号間の
ドット数を一定の設定数に分周制御するクロック発生回
路と、該クロック発生回路出力のクロックと前記同期信
号によって画像メモリの画像データを読み出すための制
御信号を生成する読み出し回路と、同期分離回路より入
力した垂直同期信号によって垂直走査線数を検知する検
知回路と、検知回路出力によって拡大縮小回路を制御す
る手段と、各メモリ回路と拡大縮小回路の入出力を制御
する制御回路を備えて構成し、文字図形メモリから読み
出したデータは設定された基準の垂直走査線数と、入力
画像信号の垂直走査線数を比較照合し、その比率にほぼ
比例して垂直方向の拡大又は縮小を行って画像メモリに
書き込み、クロック発生回路のクロックで読み出して入
力画像信号に重畳して出力し、マルチスキャンモニタ等
の表示装置に表示するようにしたことを特徴とするオン
スクリーン表示装置。
A display device such as a multi-scan monitor includes a superimposing circuit for adding a character or graphic signal stored in an image memory to an input image signal, an output terminal of the superimposing circuit, and a reference character or graphic data. A character / graphic memory for storing, a scaling circuit for vertically expanding or reducing a character / graphic memory output signal, the image memory for storing output data of a scaling circuit, and a synchronization signal separated from an input image signal by a synchronization separation circuit A clock generating circuit for controlling the frequency of the dots between the horizontal synchronizing signals to a predetermined set number, and a control signal for reading out image data from an image memory based on a clock output from the clock generating circuit and the synchronizing signal. A readout circuit, a detection circuit for detecting the number of vertical scanning lines based on a vertical synchronization signal input from a synchronization separation circuit, and a detection circuit. It comprises means for controlling the enlargement / reduction circuit by output, and a control circuit for controlling the input / output of each memory circuit and the enlargement / reduction circuit, and the data read from the character / graphic memory is set to the set reference number of vertical scanning lines. The number of vertical scanning lines of the input image signal is compared and collated, and enlarged or reduced in the vertical direction substantially in proportion to the ratio, written in the image memory, read out by the clock of the clock generation circuit, and superimposed on the input image signal. An on-screen display device which outputs the data and displays it on a display device such as a multi-scan monitor.
【請求項2】マルチスキャンモニタ等の表示装置におい
て、入力画像信号に対し画像メモリに記憶した文字又は
図形の信号を付加する重畳回路及び重畳回路の出力端子
と、基準の文字又は図形のデータを記憶する文字図形メ
モリと、文字図形メモリ出力信号を記憶する前記画像メ
モリと、入力画像信号より同期分離回路により分離した
同期信号によって各水平同期信号間のドット数を一定の
設定数に分周制御するクロック発生回路と、該クロック
発生回路出力のクロックと前記同期信号によって画像メ
モリの画像データを読み出すための制御信号を生成する
読み出し回路と、各メモリ回路の入出力を制御する制御
回路を備えて構成し、文字図形メモリから読み出したデ
ータは設定された基準の画素数として画像メモリに転送
し、入力画像信号より分離した水平同期信号によって各
水平同期信号間を前記設定された基準の画素数と同じ設
定数で分周したドットクロックを生成し、該ドットクロ
ックにより画像メモリからデータを読み出して入力画像
信号に重畳して出力し、マルチスキャンモニタ等の表示
装置に表示するようにしたことを特徴とする請求項1に
記載のオンスクリーン表示装置。
2. A display device such as a multi-scan monitor, comprising: a superimposition circuit for adding a character or graphic signal stored in an image memory to an input image signal; an output terminal of the superimposition circuit; A character / graphic memory for storing, an image memory for storing a character / graphic memory output signal, and frequency division control of the number of dots between each horizontal synchronization signal to a fixed set number by a synchronization signal separated from the input image signal by a synchronization separation circuit. A clock generation circuit, a readout circuit for generating a control signal for reading out image data of an image memory by a clock output from the clock generation circuit and the synchronization signal, and a control circuit for controlling input / output of each memory circuit. The data read from the character / graphic memory is transferred to the image memory as a set reference pixel number, and the input image signal A dot clock is generated by dividing the horizontal synchronization signal between the horizontal synchronization signals by the same set number as the set reference number of pixels by the separated horizontal synchronization signal, and data is read out from the image memory by the dot clock to generate an input image signal. 2. The on-screen display device according to claim 1, wherein the output is superimposed and displayed on a display device such as a multi-scan monitor.
JP10228377A 1998-08-12 1998-08-12 On-screen display device Pending JP2000056748A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10228377A JP2000056748A (en) 1998-08-12 1998-08-12 On-screen display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10228377A JP2000056748A (en) 1998-08-12 1998-08-12 On-screen display device

Publications (1)

Publication Number Publication Date
JP2000056748A true JP2000056748A (en) 2000-02-25

Family

ID=16875520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10228377A Pending JP2000056748A (en) 1998-08-12 1998-08-12 On-screen display device

Country Status (1)

Country Link
JP (1) JP2000056748A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002041026A (en) * 2000-07-19 2002-02-08 Sony Corp Video display method and video display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002041026A (en) * 2000-07-19 2002-02-08 Sony Corp Video display method and video display device
JP4654491B2 (en) * 2000-07-19 2011-03-23 ソニー株式会社 Video display method and video display device

Similar Documents

Publication Publication Date Title
EP0103982B2 (en) Display control device
JP4286928B2 (en) Multi-scan video timing generator for format conversion
JP2896103B2 (en) Scaled video output generator overlaid on computer graphic output
US6686894B2 (en) Image display apparatus and method
JP3344197B2 (en) Video signal processing device and display device using the same
EP0367823A1 (en) Video signal processor
JPH10319932A (en) Display device
JP3154190B2 (en) General-purpose scanning cycle converter
JP2000056748A (en) On-screen display device
JP2687100B2 (en) On-screen display circuit
JP3070333B2 (en) Image display device
JP3354725B2 (en) Display device
US6670956B2 (en) Apparatus and method for automatically controlling on-screen display font height
JPS61172484A (en) Video field decoder
JPH06506783A (en) Video display synchronization and image positioning method
EP0148575A2 (en) Horizontal smooth scrolling system and method for a video display generator
JPH08129356A (en) Display device
JPH114406A (en) Image-processing unit, read method for image memory and recording medium readable by computer
JP3518215B2 (en) Video display device
JP2000284757A (en) Processor for image signal for liquid crystal display
JPH05127646A (en) Display device
JP3005133B2 (en) Scan mode discrimination circuit and image processing apparatus provided with the circuit
JP2833366B2 (en) Display control device
JPH05127645A (en) Display device
JPH0721358A (en) Picture acquisition device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070307