JP2000044332A - Glass ceramic composition for wiring board and package for housing semiconductor element - Google Patents

Glass ceramic composition for wiring board and package for housing semiconductor element

Info

Publication number
JP2000044332A
JP2000044332A JP10218219A JP21821998A JP2000044332A JP 2000044332 A JP2000044332 A JP 2000044332A JP 10218219 A JP10218219 A JP 10218219A JP 21821998 A JP21821998 A JP 21821998A JP 2000044332 A JP2000044332 A JP 2000044332A
Authority
JP
Japan
Prior art keywords
glass
semiconductor element
ceramic composition
wiring board
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10218219A
Other languages
Japanese (ja)
Inventor
Yasuto Kudo
康人 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP10218219A priority Critical patent/JP2000044332A/en
Publication of JP2000044332A publication Critical patent/JP2000044332A/en
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0054Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing PbO, SnO2, B2O3

Abstract

PROBLEM TO BE SOLVED: To obtain a glass ceramic composition for developing a stable and high coefficient of linear thermal expansion by carrying out baking simultaneously with metallizing wiring at the same cost as that of conventional method, a carrier for mounting a semiconductor element and a package for housing a semiconductor element using the glass ceramic composition. SOLUTION: This glass ceramic composition for a wiring board is obtained by baking at 800 deg.C to 900 deg.C, comprises 35-45 wt.% of SiO2, 4-13 wt.% of B2O3, 17-22 wt.% of Al2O3, 17-22 wt.% of ZnO, 8-18 wt.% of BaO+CaO+MgO+SrO and 0-7 wt.% of TiO2+ZrO2 and has 10-18 ppm/ deg.C coefficient of linear thermal expansion at a room temperature to 300 deg.C. The composition is used for a carrier 2 for mounting a semiconductor element and a package for housing a semiconductor element.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、配線基板用ガラス
セラミック組成物および半導体素子実装用キャリアおよ
び半導体素子収納用パッケージに関し、特に、半導体素
子を実装するためのメタライズ配線層を具備する配線基
板に好適で、例えばガラス−エポキシ基板などのような
有機樹脂基板の持つ高い線熱膨張率に近い線熱膨張率を
有する配線基板用ガラスセラミック組成物および半導体
素子実装用キャリアおよび半導体素子収納用パッケージ
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a glass ceramic composition for a wiring board, a carrier for mounting a semiconductor element, and a package for accommodating a semiconductor element, and more particularly to a wiring board having a metallized wiring layer for mounting a semiconductor element. The present invention relates to a glass ceramic composition for a wiring board, a semiconductor element mounting carrier, and a semiconductor element housing package which are suitable and have a linear thermal expansion coefficient close to the high linear thermal expansion coefficient of an organic resin substrate such as a glass-epoxy substrate. .

【0002】[0002]

【従来の技術】半導体素子の集積度は年々高まってお
り、このことに伴い、半導体素子に形成される電極数も
増大している。一般に半導体素子は、キャリアに実装さ
れたままか、あるいは該キャリアを内部に収納して封止
されたパッケージに収納されて、物理的に保護された状
態で用いられるので、半導体素子上の電極数の増大は、
そのままキャリアあるいはパッケージのリード数の増大
になる。
2. Description of the Related Art The degree of integration of semiconductor devices is increasing year by year, and accordingly, the number of electrodes formed on semiconductor devices is also increasing. Generally, a semiconductor element is used while being mounted on a carrier or in a physically protected state while being housed in a sealed package in which the carrier is housed. Increase
As it is, the number of leads of the carrier or package increases.

【0003】従来、4つの側面からリードを引き出した
クワッドフラットパッケージ(QFP)が、パッケージ
の小型化を維持するために用いられてきた。
Conventionally, a quad flat package (QFP) having leads drawn out from four sides has been used to keep the size of the package small.

【0004】そして、パッケージの小型化を維持しつ
つ、リード数を増大するために、リード間の間隔(リー
ドピッチ)を小さくすることで対処してきた。しかし、
リードピッチが0.3mm程度に狭くなると、該パッケ
ージをマザーボードにハンダ付けする際に、ハンダがリ
ード間にまたがって、リード同士をショートさせるとい
う不良が頻発するようになり、この対処方法は限界に達
してきた。
In order to increase the number of leads while maintaining the miniaturization of the package, a measure has been taken to reduce the distance between the leads (lead pitch). But,
When the lead pitch is reduced to about 0.3 mm, when soldering the package to the motherboard, the solder frequently spreads between the leads and short-circuits between the leads frequently occur. Has reached.

【0005】そこで、キャリアあるいはパッケージの底
面に格子状に配列したパッド電極と、マザーボード上の
配線導体からなるパッド電極とを、ハンダ等で接続して
用いるボールグリッドアレイ(BGA)接続法あるいは
ランドグリッドアレイ(LGA)接続法が登場して使わ
れ始めている。BGA接続法やLGA接続法では、半導
体素子を配線基板であるキャリアの上面に実装し、底面
に配列されたパッド電極に接続しているキャリア上面の
リード電極と、半導体素子上の電極とをボンディングワ
イヤなどで接続する。必要に応じて、該キャリアを樹脂
封止したり、パッケージに収納する。キャリアあるいは
パッケージの底面のパッド電極と、マザーボード上の配
線導体からなるパッド電極とをハンダ等で接続し、半導
体素子への電源供給や、入出力電気信号の接続を行う。
A ball grid array (BGA) connection method or a land grid is used in which pad electrodes arranged in a grid on the bottom surface of a carrier or a package and pad electrodes formed of wiring conductors on a motherboard are connected by soldering or the like. Array (LGA) connection methods are emerging and being used. In the BGA connection method and the LGA connection method, a semiconductor element is mounted on the upper surface of a carrier, which is a wiring board, and a lead electrode on the upper surface of the carrier connected to pad electrodes arranged on the bottom surface is bonded to an electrode on the semiconductor element. Connect with wires. The carrier is sealed with a resin or stored in a package as necessary. The pad electrode on the bottom surface of the carrier or package is connected to the pad electrode made of a wiring conductor on the motherboard by soldering or the like, so that power is supplied to the semiconductor element and input / output electric signals are connected.

【0006】BGA接続法やLGA接続法に使用するキ
ャリアあるいはパッケージには、例えばセラミックを使
用した配線基板がある。該セラミックの材質としては、
最も普及しているアルミナセラミックの他に、ガラスセ
ラミックが広く用いられている。
A carrier or package used for the BGA connection method or the LGA connection method includes, for example, a wiring board using ceramic. As the material of the ceramic,
In addition to the most widespread alumina ceramics, glass ceramics are widely used.

【0007】次に、ガラスセラミックを用いた配線基板
の製造方法を説明する。
Next, a method of manufacturing a wiring board using glass ceramic will be described.

【0008】ガラス粉末やアルミナ粉末などのセラミッ
クフィラーの混合物、および樹脂、可塑剤などからセラ
ミックグリーンシートを作成する。該セラミックグリー
ンシートにスルーホールを形成し、該スルーホールにA
gペーストなどを充填してヴィアとし、さらに所定の導
電パターンを印刷する。ここで、多層配線基板を構成す
る場合には、必要に応じた枚数の該セラミックグリーン
シートを積層する。さらに、800〜950℃で焼成し
て、ガラスセラミックを用いた配線基板が得られる。
A ceramic green sheet is prepared from a mixture of a ceramic filler such as glass powder and alumina powder, a resin, a plasticizer and the like. A through hole is formed in the ceramic green sheet, and A is formed in the through hole.
A via is filled with g paste or the like, and a predetermined conductive pattern is printed. Here, when a multilayer wiring board is formed, a necessary number of the ceramic green sheets are laminated. Further, firing is performed at 800 to 950 ° C. to obtain a wiring board using glass ceramic.

【0009】このガラスセラミックを用いた配線基板
は、950℃以下の温度で焼成して得られるため、概ね
1500℃以上の焼成温度が必要なアルミナ基板では不
可能な、融点の低いAgやAuなどの金属との同時焼成
が可能である。これらの金属が使用できることにより、
導電性の高い配線を有する配線基板を得られるという利
点が生じる。
Since the wiring board using this glass ceramic is obtained by firing at a temperature of 950 ° C. or lower, Ag or Au having a low melting point, which cannot be obtained with an alumina substrate requiring a firing temperature of about 1500 ° C. or higher, is used. Can be simultaneously fired with a metal. By being able to use these metals,
There is an advantage that a wiring board having highly conductive wiring can be obtained.

【0010】[0010]

【発明が解決しようとする課題】キャリアやパッケージ
に用いられてきた従来のセラミックの線熱膨張率は、例
えばアルミナセラミックの線熱膨張率が7ppm/℃
で、ガラスセラミックの線熱膨張率が4〜8ppm/℃
程度と、半導体素子を構成するシリコンの線熱膨張率の
3〜4ppm/℃に近い。このことから、セラミックか
らなるキャリアやパッケージは、シリコンからなる半導
体素子には好適であった。
The linear thermal expansion coefficient of a conventional ceramic used for a carrier or a package is, for example, the linear thermal expansion coefficient of alumina ceramic is 7 ppm / ° C.
And the linear thermal expansion coefficient of the glass ceramic is 4 to 8 ppm / ° C.
And the linear thermal expansion coefficient of silicon constituting the semiconductor element is close to 3 to 4 ppm / ° C. For this reason, ceramic carriers and packages are suitable for semiconductor elements made of silicon.

【0011】しかし、キャリアやパッケージを実装する
マザーボードとして最も多用されているガラス−エポキ
シ基板の線熱膨張率は12〜18ppm/℃と、シリコ
ンの線熱膨張率に比べて高い。これは、ガラス−エポキ
シ基板であるマザーボードと、セラミックからなるキャ
リアやパッケージとを接続するBGA接続法やLGA接
続法では、リードという応力緩和部が無いため、線熱膨
張率の差による応力を緩和しにくいことを示す。
However, the linear thermal expansion coefficient of a glass-epoxy substrate, which is most frequently used as a motherboard on which carriers and packages are mounted, is 12 to 18 ppm / ° C., which is higher than the linear thermal expansion coefficient of silicon. This is because in the BGA connection method or LGA connection method that connects a motherboard, which is a glass-epoxy substrate, to a carrier or package made of ceramic, there is no stress relaxation portion called a lead, so the stress due to the difference in coefficient of linear thermal expansion is reduced. Indicates that it is difficult to do.

【0012】このため、半導体素子の回路の電源をオン
オフして発熱させることで、温度サイクルを繰り返した
場合に、リードを有するQFPなどのパッケージによる
接続法に比べて、BGA接続法やLGA接続法では接続
不良を生じる危険性が高い。特にガラスセラミックは、
アルミナセラミックに比較して強度が小さいため、僅か
な温度サイクルでも、電極下でクラックが発生するとい
う問題があった。
[0012] Therefore, when the temperature cycle is repeated by turning on and off the power supply of the circuit of the semiconductor element to generate heat, the BGA connection method and the LGA connection method are compared with the connection method using a package such as a QFP having leads. Therefore, there is a high risk that a connection failure will occur. Especially glass ceramics
Since the strength is lower than that of alumina ceramic, there is a problem that a crack occurs under the electrode even with a slight temperature cycle.

【0013】BGA接続法やLGA接続法のハンダ接続
部を、エポキシ樹脂などの樹脂で封止すると、線熱膨張
率の差による応力が分散されるため、この問題を解決で
きることが知られている。しかし、ハンダ接続後に、樹
脂を注入する工数が増えるため、コストが増大する問題
があった。
It is known that if the solder connection portion of the BGA connection method or the LGA connection method is sealed with a resin such as an epoxy resin, the stress due to the difference in the coefficient of linear thermal expansion is dispersed, so that this problem can be solved. . However, since the number of steps for injecting the resin after the solder connection increases, there is a problem that the cost increases.

【0014】一方、本来は半導体素子の配線を保護する
目的で、半導体素子とキャリアとの間を樹脂などで接着
することや、あるいは配線部分を樹脂などで封止するこ
とが、上記と同様の理由により、線熱膨張率の差による
応力に対し、十分な強度を生じさせる。
On the other hand, the purpose of protecting the wiring of the semiconductor element is to bond the semiconductor element and the carrier with a resin or the like, or to seal the wiring portion with a resin or the like in the same manner as described above. For this reason, sufficient strength is generated against stress due to the difference in linear thermal expansion coefficient.

【0015】そこで、半導体素子を構成するシリコンの
線熱膨張率より、むしろマザーボードを構成するガラス
−エポキシ樹脂の線熱膨張率に近い線熱膨張率のセラミ
ックを、キャリアあるいはパッケージに使用すること
で、上記の課題を解決することが考えられる。
Therefore, ceramics having a linear thermal expansion coefficient closer to the linear thermal expansion coefficient of the glass-epoxy resin constituting the motherboard, rather than the linear thermal expansion coefficient of silicon constituting the semiconductor element, are used for a carrier or a package. It is conceivable to solve the above problems.

【0016】高い線熱膨張率を有するガラスセラミック
は、材料のガラス粉末に多量のアルカリあるいはPbO
を含有させるか、高膨張率の結晶を析出させることによ
り得られる。しかし、多量のアルカリが配線基板である
キャリアの絶縁性を低下させる問題がある。また、Pb
Oを使用することには、廃棄物による環境への悪影響の
原因となるなどの環境問題がある。そこで、高膨張率の
結晶を析出させることで、高い線熱膨張率のガラスセラ
ミックを得ることになる。
Glass ceramic having a high coefficient of linear thermal expansion is obtained by adding a large amount of alkali or PbO to glass powder of the material.
Or a crystal having a high expansion coefficient is precipitated. However, there is a problem that a large amount of alkali deteriorates the insulating property of the carrier as the wiring substrate. Also, Pb
The use of O has environmental problems, such as causing adverse effects on the environment due to waste. Thus, by precipitating a crystal having a high coefficient of expansion, a glass ceramic having a high coefficient of linear thermal expansion can be obtained.

【0017】先ず、メタライズ配線との同時焼成を実現
するために、メタライズ配線を構成するAgの融点(9
62℃)、Cuの融点(1085℃)あるいはAu(1
064℃)の融点以下で焼成を行う必要がある。
First, in order to realize simultaneous firing with the metallized wiring, the melting point (9
62 ° C.), the melting point of Cu (1085 ° C.) or Au (1
(064 ° C.) or lower.

【0018】また、焼成過程で、材料のガラス粉末の軟
化温度に達してから、溶融したガラスが十分に緻密化す
るまでの間に、高膨張率の結晶の結晶化温度に達してし
まい、高膨張率の結晶の析出が始まると、焼成によるガ
ラスセラミックの緻密化が阻害される。すなわち、材料
の軟化温度と前記結晶化温度の差は、大きいことが必要
である。
During the firing process, the temperature of the glass powder of the material reaches the softening temperature, and the temperature of the molten glass reaches the crystallization temperature of the crystal having a high expansion coefficient. When the precipitation of the crystal having the expansion coefficient starts, the densification of the glass ceramic by firing is hindered. That is, the difference between the softening temperature of the material and the crystallization temperature needs to be large.

【0019】さらに、析出する高膨張率の結晶の量によ
り、得られるガラスセラミックの線熱膨張率は変動する
ので、材料のガラス粉末の粒径を厳密に管理すること
と、焼成温度を厳密に管理することを必要とする課題が
あった。
Further, since the linear thermal expansion coefficient of the obtained glass ceramic varies depending on the amount of crystals having a high expansion coefficient to be precipitated, it is necessary to strictly control the particle diameter of the glass powder of the material and to strictly control the firing temperature. There were issues that needed to be managed.

【0020】従って本発明は、従来のセラミックと同等
のコストで、メタライズ配線との同時焼成を行い、安定
した高い線熱膨張率を発現するガラスセラミック組成物
と、該ガラスセラミック組成物および半導体素子実装用
キャリアおよび半導体素子収納用パッケージを提供する
ことを目的とするものである。
Accordingly, the present invention provides a glass-ceramic composition exhibiting a stable and high coefficient of linear thermal expansion by performing simultaneous firing with metallized wiring at the same cost as conventional ceramics, and the glass-ceramic composition and semiconductor element. It is an object of the present invention to provide a mounting carrier and a semiconductor element storage package.

【0021】[0021]

【課題を解決するための手段】本発明では、AgやAu
などの導電性の高いメタライズ配線と同時焼成するため
に、800〜900℃の焼成で所定の線熱膨張率を得ら
れるガラスセラミックの組成を特定した。
According to the present invention, Ag or Au is used.
In order to co-fire with a metallized wiring having high conductivity such as, for example, a glass ceramic composition capable of obtaining a predetermined coefficient of linear thermal expansion by firing at 800 to 900 ° C. was specified.

【0022】すなわち、本発明の配線基板用ガラスセラ
ミック組成物は、800〜900℃で焼成して得られ、
重量%で、SiO2:35〜45、B23:4〜13、
Al23:17〜22、ZnO:17〜22、BaO+
CaO+MgO+SrO:8〜18、TiO2+Zr
2:0〜7からなり、室温から300℃における線熱
膨張率が10〜18ppm/℃である。
That is, the glass ceramic composition for a wiring board of the present invention is obtained by firing at 800 to 900 ° C.
In weight%, SiO 2: 35~45, B 2 O 3: 4~13,
Al 2 O 3: 17~22, ZnO : 17~22, BaO +
CaO + MgO + SrO: 8 to 18, TiO 2 + Zr
O 2 : 0 to 7, having a linear thermal expansion coefficient from room temperature to 300 ° C. of 10 to 18 ppm / ° C.

【0023】SiO2は、重量%で40〜45を含有す
ることが好ましい。
The SiO 2 preferably contains 40 to 45% by weight.

【0024】B23は、重量%で6〜10を含有するこ
とが好ましい。
B 2 O 3 preferably contains 6 to 10% by weight.

【0025】BaO+CaO+MgO+SrOは、重量
%で9〜14を含有することが好ましい。
BaO + CaO + MgO + SrO preferably contains 9 to 14 by weight.

【0026】TiO2+ZrO2は、重量%で0〜5を含
有することが好ましい。
TiO 2 + ZrO 2 preferably contains 0 to 5 by weight.

【0027】また、本発明の半導体素子実装用キャリア
は、上記配線基板用ガラスセラミック組成物からなる基
板層と、該基板層の表面上のメタライズ配線と、一方の
表面上の半導体素子実装用電極と、他方の表面上の被実
装用電極とを有する。
Further, the carrier for mounting a semiconductor element of the present invention comprises a substrate layer comprising the glass ceramic composition for a wiring substrate, a metallized wiring on a surface of the substrate layer, and an electrode for mounting a semiconductor element on one surface. And an electrode to be mounted on the other surface.

【0028】あるいは、上記配線基板用ガラスセラミッ
ク組成物からなる複数の基板層と、該基板層の層間およ
び表面上のメタライズ配線と、一方の表面上の半導体素
子実装用電極と、他方の表面上の被実装用電極とを有す
る。
Alternatively, a plurality of substrate layers made of the glass-ceramic composition for a wiring substrate, metallized wiring between layers and on the surface of the substrate layer, a semiconductor element mounting electrode on one surface, and a metallized wiring on the other surface. And an electrode to be mounted.

【0029】また、本発明の半導体素子収納用パッケー
ジは、上記配線基板用ガラスセラミック組成物からなる
基板層、および該基板層の表面上のメタライズ配線、お
よび一方の表面上の半導体素子実装用電極を有する配線
基板と、該半導体素子実装用電極上に実装した半導体素
子と、半導体素子との接続線とを内部に収納し、底面に
パッド電極を配列する。
Further, the package for accommodating a semiconductor element of the present invention comprises a substrate layer comprising the glass ceramic composition for a wiring substrate, a metallized wiring on a surface of the substrate layer, and an electrode for mounting a semiconductor element on one surface. , A semiconductor element mounted on the semiconductor element mounting electrode, and a connection line with the semiconductor element are housed therein, and pad electrodes are arranged on the bottom surface.

【0030】あるいは、上記配線基板用ガラスセラミッ
ク組成物からなる複数の基板層、および該基板層の層間
および表面上のメタライズ配線、および一方の表面上の
半導体素子実装用電極を有する多層配線基板と、該半導
体素子実装用電極上に実装した半導体素子と、半導体素
子との接続線とを内部に収納し、底面にパッド電極を配
列する。
Alternatively, a multi-layer wiring board having a plurality of substrate layers made of the glass ceramic composition for a wiring substrate, metallized wiring between layers and surfaces of the substrate layers, and electrodes for mounting semiconductor elements on one surface. A semiconductor element mounted on the semiconductor element mounting electrode and a connection line with the semiconductor element are housed therein, and pad electrodes are arranged on the bottom surface.

【0031】[0031]

【発明の実施の形態】本発明は、AgやAuからなるメ
タライズ配線との同時焼成を可能とするために、800
〜900℃で十分に緻密化し、かつ石英あるいはクリス
トバライトなどの高膨張率の結晶を析出して、高い線熱
膨張率を発現するガラスセラミックの組成を特定した。
すなわち、本発明の配線基板用ガラスセラミック組成物
は、ガラス粉末を800〜900℃で焼成して得られ、
重量%で、SiO2:35〜45、B23:4〜13、
Al23:17〜22、ZnO:17〜22、BaO+
CaO+MgO+SrO:8〜18、TiO2+Zr
2:0〜7からなり、室温から300℃における線熱
膨張率が10〜18ppm/℃である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention has been developed in order to enable simultaneous firing with metallized wiring made of Ag or Au.
The composition of a glass ceramic which was sufficiently densified at ~ 900 ° C and precipitated a crystal having a high coefficient of expansion such as quartz or cristobalite to exhibit a high coefficient of linear thermal expansion was specified.
That is, the glass ceramic composition for a wiring board of the present invention is obtained by firing glass powder at 800 to 900 ° C.,
In weight%, SiO 2: 35~45, B 2 O 3: 4~13,
Al 2 O 3: 17~22, ZnO : 17~22, BaO +
CaO + MgO + SrO: 8 to 18, TiO 2 + Zr
O 2 : 0 to 7, having a linear thermal expansion coefficient from room temperature to 300 ° C. of 10 to 18 ppm / ° C.

【0032】以下、各組成範囲の特定理由を説明する。The reasons for specifying each composition range will be described below.

【0033】SiO2は、ガラスセラミックの網目構造
を形成するのに必須であり、また石英、クリストバライ
トなどの結晶を析出するための供給源となる。従ってS
iO2が35%より少なすぎるとガラスセラミック組成
物の線熱膨張率は高くならない。
SiO 2 is indispensable for forming a glass-ceramic network structure, and is a supply source for depositing crystals such as quartz and cristobalite. Therefore S
If iO 2 is less than 35%, the linear thermal expansion coefficient of the glass ceramic composition does not increase.

【0034】一方、SiO2が45%より多すぎると軟
化点が高くなりすぎ、800〜900℃の焼成温度では
十分に緻密化できない。より好ましくは、上記範囲中4
0〜45%の範囲である。
On the other hand, if the content of SiO 2 is more than 45%, the softening point becomes too high, so that densification cannot be achieved sufficiently at a firing temperature of 800 to 900 ° C. More preferably, 4 in the above range
It is in the range of 0-45%.

【0035】B23は、ガラス粉末製造時のフラックス
成分として用いる。4%より少ないと、材料が溶解困難
となる。ガラス粉末にすることができても、焼成過程で
の結晶化温度が高くなりすぎる。また、13%を超える
と、焼成後のガラスセラミックの耐酸性が低下して、め
っき液に浸食されやすくなる。好ましくは6〜10%の
範囲である。
B 2 O 3 is used as a flux component in producing glass powder. If it is less than 4%, the material becomes difficult to dissolve. Even if it can be made into a glass powder, the crystallization temperature during the firing process is too high. On the other hand, if it exceeds 13%, the acid resistance of the fired glass ceramic decreases, and the glass ceramic is easily eroded by the plating solution. Preferably it is in the range of 6 to 10%.

【0036】Al23は、焼成後のガラスセラミックの
耐薬品性を向上させ、また、焼成中にガーナイトAl2
3・ZnOを析出し、ガラスセラミック中のSiO2
を増加させる結果、石英やクリストバライトの析出を促
進する。
Al 2 O 3 improves the chemical resistance of the fired glass ceramic and also improves the garnitite Al 2 O 3 during firing.
O 3 · ZnO is precipitated to increase the content of SiO 2 in the glass ceramic, thereby promoting the precipitation of quartz and cristobalite.

【0037】しかし、Al23が22%より多すぎると
ガラス粉末の軟化温度が高くなりすぎるので、17〜2
2%の範囲とする。
However, if the content of Al 2 O 3 is more than 22%, the softening temperature of the glass powder becomes too high.
The range is 2%.

【0038】ZnOは、ガラス粉末製造時のフラックス
成分として用いる。17%より少ないと材料が溶解困難
となる。一方、22%より多いと、焼成過程で、SiO
2と結合して低膨張率のウィレマイト2ZnO・SiO2
(線熱膨張率μ=3.2ppm/℃)が析出するので好
ましくない。
ZnO is used as a flux component during the production of glass powder. If it is less than 17%, the material becomes difficult to dissolve. On the other hand, if it is more than 22%, SiO2 will be generated during the firing process.
Willemite 2ZnO.SiO 2 with low expansion rate combined with 2
(Linear thermal expansion coefficient μ = 3.2 ppm / ° C.), which is not preferable.

【0039】BaO+CaO+MgO+SrOは、ガラ
ス粉末製造時の融解性を向上するために添加する。8%
より少ないとガラス粉末製造時に失透を生じやすく、1
8%より多すぎると、焼成過程で、石英やクリストバラ
イトが析出しなくなる。より好ましくは、9〜14%の
範囲である。
BaO + CaO + MgO + SrO is added to improve the melting property during the production of glass powder. 8%
If less, devitrification tends to occur during the production of glass powder.
If it is more than 8%, quartz and cristobalite do not precipitate during the firing process. More preferably, it is in the range of 9 to 14%.

【0040】TiO2+ZrO2は必須ではないが、7%
以下を添加することにより焼成後のガラスセラミックの
耐薬品性が向上すると共に、結晶が安定して析出しやす
くなる。より好ましくは5%以下である。
Although TiO 2 + ZrO 2 is not essential, it is 7%
By adding the following, the chemical resistance of the fired glass ceramic is improved, and the crystals are easily precipitated stably. It is more preferably at most 5%.

【0041】本発明のガラスセラミック組成物は上記組
成範囲で構成され、該ガラスセラミック組成物を使用し
た多層配線基板である半導体素子実装用キャリアは、例
えば次のようにして製造される。
The glass-ceramic composition of the present invention has the above composition range, and a carrier for mounting a semiconductor element as a multilayer wiring board using the glass-ceramic composition is produced, for example, as follows.

【0042】平均粒径が1〜2μmの、上記組成範囲の
ガラス粉末に、樹脂、可塑剤、溶剤を添加し、ボールミ
ルで2時間混合してスラリーを得る。樹脂としては、ブ
チラール樹脂、アクリル樹脂などを使用する。可塑剤と
しては、フタル酸ジブチル、フタル酸ジオクチルなどを
使用する。溶剤としては、アルコール、メチルエチルケ
トン、トルエンなどを使用する。
A resin, a plasticizer, and a solvent are added to a glass powder having an average particle diameter of 1 to 2 μm and in the above composition range, and mixed with a ball mill for 2 hours to obtain a slurry. As the resin, a butyral resin, an acrylic resin, or the like is used. As the plasticizer, dibutyl phthalate, dioctyl phthalate, or the like is used. As the solvent, alcohol, methyl ethyl ketone, toluene or the like is used.

【0043】得られたスラリーを真空脱泡すると同時
に、10000〜30000cpsに粘度調整して、一
般的に知られているドクターブレード法によりグリーン
シートに形成する。
The slurry obtained is degassed in vacuum and, at the same time, the viscosity is adjusted to 10,000 to 30,000 cps, and formed into a green sheet by a generally known doctor blade method.

【0044】次いで、このグリーンシートにヴィアホー
ル用の孔を開け、Agペーストなどを充填する。充填の
方法は、スクリーン印刷あるいは圧入が用いられる。さ
らに、Agペーストなどをスクリーン印刷して回路を形
成する。次いで、回路が形成されたグリーンシートを所
定枚数積層して、熱圧着により一体化する。熱圧着の条
件は、用いる樹脂の種類、量により調整する必要がある
が、概ね、70〜90℃、50〜200kg/cm2
ある。該積層体を加熱し、300〜500℃の温度で十
分に樹脂を熱分解して、さらに800〜900℃の温度
で焼成する。こうして、多層配線基板である半導体素子
実装用キャリアを製造する。
Next, holes for via holes are made in the green sheet, and Ag paste or the like is filled. As a filling method, screen printing or press-fitting is used. Further, a circuit is formed by screen printing of an Ag paste or the like. Next, a predetermined number of green sheets on which circuits are formed are stacked and integrated by thermocompression bonding. The conditions for thermocompression bonding need to be adjusted depending on the type and amount of the resin used, but are generally 70 to 90 ° C. and 50 to 200 kg / cm 2 . The laminate is heated, the resin is sufficiently thermally decomposed at a temperature of 300 to 500 ° C., and fired at a temperature of 800 to 900 ° C. Thus, a carrier for mounting a semiconductor element, which is a multilayer wiring board, is manufactured.

【0045】[0045]

【実施例】表1に示す成分が所定の組成になるように、
各成分の原料を調合し、白金ルツボに入れて、1300
〜1500℃で、2時間加熱して溶解し、水中に投入し
てガラスを得た。この際、SiO2が45%より多い場
合、B23が4%より少ない場合、Al23 が22%
より多い場合、ZnOが17%より少ない場合、アルカ
リ土類金属の酸化物(BaO、CaO、MgO、Sr
O)の合計が8%より少ない場合、TiO2+ZrO2
7%より多い場合のいずれかのガラス粉末では、他の成
分が範囲内であっても1500℃で溶融しないか、ある
いは失透した。溶融しないもの、および失透した組成物
は廃棄した。
EXAMPLES In order that the components shown in Table 1 have a predetermined composition,
Mix the raw materials of each component, put them in a platinum crucible,
The mixture was heated at 1500 ° C. for 2 hours to be melted and poured into water to obtain a glass. At this time, when SiO 2 is more than 45%, when B 2 O 3 is less than 4%, Al 2 O 3 is 22%.
When the content is larger, when the content of ZnO is less than 17%, the oxides of alkaline earth metals (BaO, CaO, MgO,
In any of the glass powders in which the sum of O) is less than 8% and the content of TiO 2 + ZrO 2 is more than 7%, the glass does not melt or devitrify at 1500 ° C. even if other components are within the range. . Those that did not melt and that were devitrified were discarded.

【0046】ガラス化した組成物を、スタンプミルで粗
粉砕し、ボールミルで平均粒径が1〜2μmになるよう
に粉砕した。表1に、得られた試料の組成を示す。
The vitrified composition was coarsely pulverized by a stamp mill and pulverized by a ball mill so that the average particle diameter became 1 to 2 μm. Table 1 shows the composition of the obtained sample.

【0047】実施例A〜Hは本発明の実施例を示し、参
考として、逸脱した組成範囲の比較例I〜Mも示す。
Examples A to H show examples of the present invention, and comparative examples I to M having deviated composition ranges are also shown for reference.

【0048】それぞれのガラス粉末100重量部に対し
て、ポリビニルブチラール9重量部、フタル酸ジイソブ
チル7重量部、オレイン酸1重量部、イソプロピルアル
コール40重量部、メチルエチルケトン20重量部を、
ボールミルで24時間混合してスラリーを作成し、ドク
ターブレード法により厚さ200μmのグリーンシート
を得た。
9 parts by weight of polyvinyl butyral, 7 parts by weight of diisobutyl phthalate, 1 part by weight of oleic acid, 40 parts by weight of isopropyl alcohol, and 20 parts by weight of methyl ethyl ketone were added to 100 parts by weight of each glass powder.
A slurry was prepared by mixing with a ball mill for 24 hours, and a green sheet having a thickness of 200 μm was obtained by a doctor blade method.

【0049】これらのグリーンシートはそれぞれ、以下
の試験項目に応じた所定の形状に加工し、500℃で2
時間保持した後、900℃で20分間保持する焼成プロ
ファイルで焼結させた。
Each of these green sheets was processed into a predetermined shape corresponding to the following test items, and was processed at 500 ° C. for 2 hours.
After holding for a period of time, sintering was performed at a firing profile of holding at 900 ° C. for 20 minutes.

【0050】[曲げ強度試験]それぞれの実施例と比較
例試料で、グリーンシート7枚を積層し、長さ50m
m、幅10mmの焼結体の試料を得た。本試料を、3点
曲げ試験により、破壊強度を求めた。
[Bending strength test] Seven green sheets were laminated on each of the samples of the examples and comparative examples, and the length was 50 m.
m, a sample of a sintered body having a width of 10 mm was obtained. The breaking strength of this sample was determined by a three-point bending test.

【0051】[緻密性試験]曲げ強度試験により破壊し
た試料の断面を観察し、連続する気孔の有無を調べた。
気孔が観られなければOKとした。
[Denseness test] The cross section of the sample fractured by the bending strength test was observed, and the presence or absence of continuous pores was examined.
If no pores were observed, it was judged as OK.

【0052】[線熱膨張率試験]それぞれの実施例と比
較例で、グリーンシート7枚を積層し、長さ50mm、
幅10mmの焼結体の試料を得た。本試料から直径5m
m、長さ7mmの試料を削り出し、TMAで室温から3
00℃までの平均線熱膨張率を求めた。
[Linear coefficient of thermal expansion test] In each of Examples and Comparative Examples, seven green sheets were laminated, and the length was 50 mm.
A sample of a sintered body having a width of 10 mm was obtained. 5m diameter from this sample
m, a sample of 7 mm in length is cut out, and 3
The average coefficient of linear thermal expansion up to 00 ° C. was determined.

【0053】[耐酸性試験]それぞれの実施例と比較例
で、グリーンシート7枚を積層し、長さ50mm、幅1
0mmの焼結体の試料を得た。本試料を、pH2の塩酸
水溶液に30分間浸漬して水洗、乾燥後にピンセットの
先端で擦り、削り粉が発生しない場合をOKとした。
[Acid Resistance Test] In each of Examples and Comparative Examples, seven green sheets were laminated, and the length was 50 mm and the width was 1 mm.
A sample of a 0 mm sintered body was obtained. This sample was immersed in a hydrochloric acid aqueous solution of pH 2 for 30 minutes, washed with water, dried, and rubbed with the tip of tweezers.

【0054】[信頼性試験]プリント基板との接続信頼
性を試験するために、次のキャリア用配線基板を試作
し、プリント基板に実装した。実装の様子の断面図を図
2に示す。拡大断面図を図1に示す。
[Reliability Test] In order to test the connection reliability with the printed board, the following carrier wiring board was prototyped and mounted on the printed board. FIG. 2 shows a cross-sectional view of the mounting state. FIG. 1 is an enlarged sectional view.

【0055】それぞれの実施例と比較例で、グリーンシ
ートに、直径100μmのヴィアホールを、1mmピッ
チで17×17の格子状に空け、Agペーストを充填
し、ヴィア4とした。このヴィア付きグリーンシートを
4枚積層し、最外層のヴィアの位置に対応するように、
Agペーストを用いて、直径600μmの円形パターン
を印刷して、接続パッド5を設けた。この積層体を、5
00℃で2時間保持した後、900℃で20分間保持す
る焼成プロファイルで焼成した。焼き付けられたAgの
接続パッド5には、3μm厚のNiメッキと0.1μm
厚のAuメッキを順次施した。
In each of the examples and comparative examples, via holes having a diameter of 100 μm were formed in a green sheet in a 17 × 17 lattice at a pitch of 1 mm, and an Ag paste was filled into the green sheets to form vias 4. The four green sheets with vias are laminated, and correspond to the position of the outermost via.
The connection pad 5 was provided by printing a circular pattern having a diameter of 600 μm using an Ag paste. This laminate is
After holding at 00 ° C. for 2 hours, firing was performed at a firing profile of holding at 900 ° C. for 20 minutes. A 3 μm thick Ni plating and a 0.1 μm thick
Thick Au plating was sequentially applied.

【0056】一方、上記接続パッド5に対応する位置
に、銅箔からなる接続パッド3が形成され、室温から2
50℃までの線熱膨張率が18ppm/℃のガラス−エ
ポキシ基板1を準備した。
On the other hand, a connection pad 3 made of copper foil is formed at a position corresponding to the connection pad 5,
A glass-epoxy substrate 1 having a linear thermal expansion coefficient up to 50 ° C. of 18 ppm / ° C. was prepared.

【0057】そして、該プリント基板1の接続パッド3
上に37Pb/63Sn組成のハンダペースト6を印刷
し、上記キャリア用配線基板2を位置合わせして実装し
た。次いで、ピーク温度230℃で5〜10秒間になる
ような条件で、ハンダペースト6を溶融させ、キャリア
用配線基板2の接続パッド5とプリント基板1の接続パ
ッド3との間を接続した。
The connection pads 3 on the printed circuit board 1
A solder paste 6 having a 37Pb / 63Sn composition was printed thereon, and the carrier wiring board 2 was aligned and mounted. Next, the solder paste 6 was melted under the condition of a peak temperature of 230 ° C. for 5 to 10 seconds, and the connection pads 5 of the carrier wiring board 2 and the connection pads 3 of the printed board 1 were connected.

【0058】次いで、上記のようにキャリア用配線基板
2をプリント基板1に実装した10試料を、−55℃と
100℃に各30分間保持する温度サイクルを1000
回まで繰り返した。キャリア用配線基板2の接続パッド
5とプリント基板1の接続パッド3との間の電気抵抗
を、温度サイクルの100回毎に測定し、電気抵抗の平
均値が2割上昇したときのサイクル数を求めた。結果を
表1に示す。
Next, a temperature cycle in which 10 samples each having the carrier wiring board 2 mounted on the printed board 1 as described above are held at -55 ° C. and 100 ° C. for 30 minutes, respectively, is performed at 1000 cycles.
Repeated up to times. The electrical resistance between the connection pad 5 of the carrier wiring board 2 and the connection pad 3 of the printed circuit board 1 is measured every 100 temperature cycles, and the number of cycles when the average value of the electrical resistance increases by 20% is determined. I asked. Table 1 shows the results.

【0059】[0059]

【表1】 [Table 1]

【0060】表1に掲載した実施例A〜H、比較例I〜
Mは、アルミナセラミックと異なり1500℃以下で溶
融でき、900℃の焼成で十分に緻密化し、焼成後のガ
ラスセラミックは、曲げ強度も十分であった。
Examples A to H listed in Table 1 and Comparative Examples I to
M could be melted at 1500 ° C. or lower unlike alumina ceramic, and was sufficiently densified by firing at 900 ° C. The glass ceramic after firing had sufficient bending strength.

【0061】しかし、表1から明らかなように、B23
の多い比較例Kは、耐酸性が悪く、電極のメッキ付けに
は不適であった。
However, as apparent from Table 1, B 2 O 3
Comparative Example K, which has a large amount, had poor acid resistance and was unsuitable for electrode plating.

【0062】また、比較例IはBaO+CaO+MgO
+SrOが多く、比較例JはAl23 が少なく、比較
例KはB23が多く、比較例LはZnOが多く、比較例
MはSiO2が少ない。このように1成分が本発明の範
囲外であっても、線熱膨張率は低くなる。
In Comparative Example I, BaO + CaO + MgO
+ SrO is large, Comparative Example J is low in Al 2 O 3 , Comparative Example K is high in B 2 O 3 , Comparative Example L is high in ZnO, and Comparative Example M is low in SiO 2 . Thus, even if one component is out of the range of the present invention, the coefficient of linear thermal expansion is low.

【0063】X線解析の結果、線熱膨張率の高いガラス
セラミック組成物には、結晶相として石英あるいはクリ
ストバライトが検出された。
As a result of X-ray analysis, quartz or cristobalite was detected as a crystal phase in the glass ceramic composition having a high coefficient of linear thermal expansion.

【0064】半導体素子実装用キャリアあるいは半導体
素子搭載用パッケージの線熱膨張率が、マザーボードの
線熱膨張率に近いほど、信頼性の高い各種接続が可能で
ある。実施例A〜Hの線熱膨張率が11〜18ppm/
℃と分布したように、通常のガラス−エポキシ基板の線
熱膨張率の12〜18ppm/℃とほとんど一致させる
ことができ、使用するマザーボードの線熱膨張率に合わ
せて、組成を選定することが可能であり好ましい。
As the coefficient of linear thermal expansion of the carrier for mounting a semiconductor element or the package for mounting a semiconductor element is closer to the coefficient of linear thermal expansion of the motherboard, various connections can be made with higher reliability. The linear thermal expansion coefficients of Examples A to H are 11 to 18 ppm /
As shown in the graph, the linear thermal expansion coefficient of the ordinary glass-epoxy substrate can be almost matched with 12 to 18 ppm / ° C., and the composition can be selected according to the linear thermal expansion coefficient of the motherboard used. Possible and preferred.

【0065】実際に、表1に示すように、電気抵抗の平
均値が2割上昇するときのサイクル数は、実施例Aから
Hが比較例I〜Mより著しく多い。
Actually, as shown in Table 1, the number of cycles when the average value of the electric resistance increases by 20% is significantly larger in Examples A to H than in Comparative Examples I to M.

【0066】[0066]

【発明の効果】以上説明したとおり、本発明の組成範囲
とすることにより、高線膨張率のガラスセラミックが得
られる。さらに、該ラスセラミックを用いることで、従
来の工法のままで製造でき、プリント基板との接続信頼
性が高い半導体素子実装用キャリアおよび半導体素子収
納用パッケージを提供できる。
As described above, by setting the composition range of the present invention, a glass ceramic having a high linear expansion coefficient can be obtained. Further, by using the lath ceramic, a semiconductor element mounting carrier and a semiconductor element housing package which can be manufactured by a conventional method and have high connection reliability with a printed circuit board can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 キャリアとガラス−エポキシ基板の接続を示
す縦断面図である。
FIG. 1 is a longitudinal sectional view showing a connection between a carrier and a glass-epoxy substrate.

【図2】 図1の拡大断面図である。FIG. 2 is an enlarged sectional view of FIG.

【符号の説明】[Explanation of symbols]

1 ガラス−エポキシ基板 2 キャリア 3 銅箔製接続パッド 4 Ag製ヴィア 5 Ag製接続パッド 6 ハンダ DESCRIPTION OF SYMBOLS 1 Glass-epoxy board 2 Carrier 3 Copper foil connection pad 4 Ag via 5 Ag connection pad 6 Solder

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 重量%で、SiO2:35〜45、B2
3:4〜13、Al23:17〜22、ZnO:17〜
22、BaO+CaO+MgO+SrO:8〜18、T
iO2+ZrO2:0〜7からなることを特徴とする配線
基板用ガラスセラミック組成物。
1. The composition according to claim 1, wherein the weight percentage of SiO 2 : 35-45, B 2 O
3: 4~13, Al 2 O 3 : 17~22, ZnO: 17~
22, BaO + CaO + MgO + SrO: 8 to 18, T
A glass ceramic composition for a wiring board, comprising iO 2 + ZrO 2 : 0-7.
【請求項2】 800〜900℃で焼成して得られるこ
とを特徴とする請求項1に記載の配線基板用ガラスセラ
ミック組成物。
2. The glass ceramic composition for a wiring board according to claim 1, wherein the glass ceramic composition is obtained by firing at 800 to 900 ° C.
【請求項3】 室温から300℃における線熱膨張率が
10〜18ppm/℃であることを特徴とする請求項1
または2に記載の配線基板用ガラスセラミック組成物。
3. The thermal expansion coefficient from room temperature to 300 ° C. is 10 to 18 ppm / ° C.
Or the glass-ceramic composition for a wiring board according to 2.
【請求項4】 SiO2は、重量%で40〜45を含有
することを特徴とする請求項1から3のいずれかに記載
の配線基板用ガラスセラミック組成物。
4. The glass ceramic composition for a wiring board according to claim 1, wherein the SiO 2 contains 40 to 45% by weight.
【請求項5】 B23は、重量%で6〜10を含有する
ことを特徴とする請求項1から4のいずれかに記載の配
線基板用ガラスセラミック組成物。
5. The glass-ceramic composition for a wiring board according to claim 1, wherein B 2 O 3 contains 6 to 10% by weight.
【請求項6】 BaO+CaO+MgO+SrOは、重
量%で9〜14を含有することを特徴とする請求項1か
ら5のいずれかに記載の配線基板用ガラスセラミック組
成物。
6. The glass-ceramic composition for a wiring board according to claim 1, wherein BaO + CaO + MgO + SrO contains 9 to 14 by weight.
【請求項7】 TiO2+ZrO2は、重量%で0〜5を
含有することを特徴とする請求項1から6のいずれかに
記載の配線基板用ガラスセラミック組成物。
7. The glass-ceramic composition for a wiring board according to claim 1, wherein TiO 2 + ZrO 2 contains 0 to 5 by weight%.
【請求項8】 請求項1から7のいずれかに記載の配線
基板用ガラスセラミック組成物からなる基板層と、該基
板層の表面上のメタライズ配線と、一方の表面上の半導
体素子実装用電極と、他方の表面上の被実装用電極とを
有する配線基板からなる半導体素子実装用キャリア。
8. A substrate layer comprising the glass-ceramic composition for a wiring substrate according to claim 1, a metallized wiring on a surface of the substrate layer, and a semiconductor element mounting electrode on one surface. And a carrier for mounting a semiconductor element, comprising a wiring board having a mounting electrode on the other surface.
【請求項9】 請求項1から7のいずれかに記載の配線
基板用ガラスセラミック組成物からなる複数の基板層
と、該基板層の層間および表面上のメタライズ配線と、
一方の表面上の半導体素子実装用電極と、他方の表面上
の被実装用電極とを有する多層配線基板からなる半導体
素子実装用キャリア。
9. A plurality of substrate layers comprising the glass-ceramic composition for a wiring substrate according to any one of claims 1 to 7, and metallized wiring between layers of the substrate layer and on a surface thereof.
A semiconductor element mounting carrier comprising a multilayer wiring board having a semiconductor element mounting electrode on one surface and a mounting electrode on the other surface.
【請求項10】 請求項1から7のいずれかに記載の配
線基板用ガラスセラミック組成物からなる基板層、およ
び該基板層の表面上のメタライズ配線、および一方の表
面上の半導体素子実装用電極を有する配線基板と、該半
導体素子実装用電極上に実装した半導体素子と、半導体
素子との接続線とを内部に収納し、底面にパッド電極を
配列した半導体素子収納用パッケージ。
10. A substrate layer comprising the glass-ceramic composition for a wiring substrate according to claim 1, a metallized wiring on a surface of the substrate layer, and a semiconductor element mounting electrode on one surface. A semiconductor device housing package in which a wiring board having the above, a semiconductor device mounted on the semiconductor device mounting electrode, and a connection line with the semiconductor device are housed inside, and pad electrodes are arranged on the bottom surface.
【請求項11】 請求項1から7のいずれかに記載の配
線基板用ガラスセラミック組成物からなる複数の基板
層、および該基板層の層間および表面上のメタライズ配
線、および一方の表面上の半導体素子実装用電極を有す
る多層配線基板と、該半導体素子実装用電極上に実装し
た半導体素子と、半導体素子との接続線とを内部に収納
し、底面にパッド電極を配列した半導体素子収納用パッ
ケージ。
11. A plurality of substrate layers comprising the glass-ceramic composition for a wiring substrate according to claim 1, metallized interconnections between and between the substrate layers, and a semiconductor on one surface. A semiconductor element storage package in which a multilayer wiring board having element mounting electrodes, a semiconductor element mounted on the semiconductor element mounting electrodes, and connection lines with the semiconductor elements are housed inside, and pad electrodes are arranged on the bottom surface. .
JP10218219A 1998-07-31 1998-07-31 Glass ceramic composition for wiring board and package for housing semiconductor element Pending JP2000044332A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10218219A JP2000044332A (en) 1998-07-31 1998-07-31 Glass ceramic composition for wiring board and package for housing semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10218219A JP2000044332A (en) 1998-07-31 1998-07-31 Glass ceramic composition for wiring board and package for housing semiconductor element

Publications (1)

Publication Number Publication Date
JP2000044332A true JP2000044332A (en) 2000-02-15

Family

ID=16716489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10218219A Pending JP2000044332A (en) 1998-07-31 1998-07-31 Glass ceramic composition for wiring board and package for housing semiconductor element

Country Status (1)

Country Link
JP (1) JP2000044332A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002255645A (en) * 2001-02-27 2002-09-11 Kyocera Corp Porcelain fired at low temperature and wiring board using the same
WO2010006116A1 (en) * 2008-07-09 2010-01-14 E. I. Du Pont De Nemours And Company Insulation layer and method for producing thereof
JP2012167008A (en) * 2012-04-06 2012-09-06 Kyocera Corp Glass ceramic composition, glass ceramic sintered compact, wiring board using the same, and mounting structure of the same
CN113816611A (en) * 2021-10-29 2021-12-21 海南海控特玻科技有限公司 Microcrystalline glass for 5G intelligent communication equipment backboard and preparation method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002255645A (en) * 2001-02-27 2002-09-11 Kyocera Corp Porcelain fired at low temperature and wiring board using the same
WO2010006116A1 (en) * 2008-07-09 2010-01-14 E. I. Du Pont De Nemours And Company Insulation layer and method for producing thereof
JP2012167008A (en) * 2012-04-06 2012-09-06 Kyocera Corp Glass ceramic composition, glass ceramic sintered compact, wiring board using the same, and mounting structure of the same
CN113816611A (en) * 2021-10-29 2021-12-21 海南海控特玻科技有限公司 Microcrystalline glass for 5G intelligent communication equipment backboard and preparation method thereof

Similar Documents

Publication Publication Date Title
JP3426926B2 (en) Wiring board and its mounting structure
KR100744855B1 (en) High Thermal Cycle Conductor System
JP2001342063A (en) Low temperature-baked ceramic composition, low temperature ceramic, its production method, wiring board using the same and its production method
JP2000044332A (en) Glass ceramic composition for wiring board and package for housing semiconductor element
JP4549029B2 (en) Glass ceramic composition, glass ceramic sintered body, method for producing glass ceramic sintered body, and wiring board
JP4671836B2 (en) Method for producing glass ceramic sintered body
JPH1116418A (en) Copper metallized composition and glass ceramic wiring board using it
JP2004256346A (en) Glass-ceramic composition, glass-ceramic sintered compact, its producing method, wiring board using the sintered compact body, and its mounting structure
JPH09142880A (en) Glass-ceramic sintered compact and wiring board using the same
JP3323043B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP2000185967A (en) Composition for glass ceramic circuit board
JP3323074B2 (en) Wiring board, package for housing semiconductor element and its mounting structure
JP3699571B2 (en) Wiring board and its mounting structure
JP3339999B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP3193275B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP3426920B2 (en) Wiring board
JP3450998B2 (en) Wiring board and its mounting structure
JP3934811B2 (en) High thermal expansion glass ceramic sintered body and manufacturing method thereof, wiring board and mounting structure thereof
JPH08279574A (en) Packaging structure of semiconductor element housing package
JP3652184B2 (en) Conductive paste, glass-ceramic wiring board and manufacturing method thereof
JP3305579B2 (en) Wiring board, semiconductor element storage package and mounting structure
JP3210844B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP3210837B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JPH10212136A (en) Ceramics fired at low temperature
JP3439962B2 (en) Package for storing semiconductor elements

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040713