JP2000041262A - 予測フレ―ムを含む画像の復号方法 - Google Patents

Abstract

(57)【要約】 【課題】 周波数領域におけるＭＰＥＧタイプビットス
トリームに対するダウンサンプリングおよびマクロブロ
ックの解析を使用して選択的により高解像度の動き補正
を使用し動きベクトルドリフトを防止する適応解像度動
き補正を達成する。 【解決手段】 マクロブロックの評価に応じて全解像度
もしくは低減解像度で復号される予測フレーム（Ｐフレ
ーム）マクロブロックを有するＭＰＥＧタイプ信号の画
像復号方法。高エネルギすなわちエッジコンテントマク
ロブロックは全解像度で復号することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子画像方法および
装置に関し、特に、圧縮画像を有するデジタル通信およ
び記憶システムに関する。

【０００２】

【従来の技術】画像通信（テレビ、電話会議、インター
ネット、等）では典型的に音声と共に画像（写真，映
像）フレームストリームが伝送チャネルを介して伝送さ
れリアルタイムで視聴もしくは格納される。しかしなが
ら、伝送チャネルには頻繁に改変ノイズが加わり帯域幅
は制限されている。したがって、圧縮を行うデジタルビ
デオ伝送が広く使用されている。特に、高精細度テレビ
（ＨＤＴＶ）はＭＰＥＧ−２型圧縮を使用している。

【０００３】１９２０ｘ１０８０ＨＤＴＶ信号に対する
ＭＰＥＧビットストリームは音声プラス画像Ｉフレー
ム、Ｐフレーム、およびＢフレームを含んでいる。各Ｉ
フレームはおよそ８０００のマクロブロックを含み、各
マクロブロックは４つの８ｘ８ＤＣＴ（ディスクリート
コサイン変換）輝度ブロックおよび２つの８ｘ８ＤＣＴ
クロミナンス（赤および青）ブロックにより構成されて
いるが、これらのクロミナンスブロックは高解像度で１
６ｘ８さらには１６ｘ１６へ拡張することができる。各
Ｐフレームは半ピクセル解像度プラス関連する残差（ｒ
ｅｓｉｄｕａｌ）マクロブロックを有するおよそ８００
０までの動きベクトルを有し、各マクロブロックは４つ
の８Ｘ８ＤＣＴ残差輝度ブロックプラス２つの８Ｘ８Ｄ
ＣＴクロミナンス残差ブロックの形をしている。各Ｂフ
レームは８０００（対）までの動きベクトルプラス関連
する残差マクロブロックを有し、各マクロブロックは４
つの８Ｘ８ＤＣＴ輝度残差ブロックプラス２つの８Ｘ８
ＤＣＴクロミナンス残差ブロックの形をしている。

【０００４】

【発明が解決しようとする課題】ＦＣＣ（Ｆｅｄｅｒａ
ｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｃｏｍｍｉｓｓｉｏ
ｎ）はＭＰＥＧ−２コーディングを使用する放送産業に
対するＨＤＴＶ標準を押し進める計画を告知している。
数百万の標準精細度テレビ（ＳＤＴＶ）との過去に溯る
コンパチビリティを維持するために、ＨＤＴＶ／ＳＤＴ
Ｖトランスコーダがいくつかの調査機関により調査され
ている。例えば、ＵＳＰ５，２６２，８５４およびＵＳ
Ｐ５，６３５，９８５にはＨＤＴＶ型信号の低解像度へ
の変換が示されている。トランスコーダは本質的に１／
４だけダウンサンプルし（各ディメンジョンで１／
２）、１９２０ピクセルｘ１０８０ピクセルＨＤＴＶフ
レームは９６０ｘ５４０フレームとなり、それは標準Ｔ
Ｖの７６０ｘ５７６に近い。これらの確立された方法に
は、（１）周波数領域からのＨＤＴＶ信号を空間領域へ
復号し次に空間領域内でダウンサンプリングし、（２）
周波数領域内の残差をダウンサンプリングし、動きベク
トルをスケーリングし、次にダウンサンプルされた領域
もしくは元のＨＤＴＶ領域内で動き補償を行うことが含
まれている。しかしながら、これらのトランスコーダに
は通信の複雑さを含む問題点がある。

【０００５】デジタルＴＶシステムは典型的に同調／復
調、順方向エラー修正、デパケッティング、可変長復
号、伸長、画像メモリ、およびディスプレイ／ＶＣＲの
部品を含んでいる。ＨＤＴＶに対して予期される伸長は
本質的にＭＰＥＧ−２型ビットストリームを復号し、標
準ＨＤＴＶ解像度もしくはＶＨＳレコーディングに対す
るダウン変換等の他の特徴を含むことができる。

【０００６】放送デジタルＨＤＴＶ信号はエラー修正コ
ーディング（例えば、リードソロモン）付きＭＰＥＧ−
２圧縮画像および音声プラスランレングスおよび可変長
コーディングの形およびＴＶチャネル内のキャリヤの変
調の形とされている。セットトップボックスフロントエ
ンドはチューナ、位相同期ループシンセサイザ、直角復
調器、アナログ／デジタルコンバータ、可変長デコー
ダ、および順方向エラー修正を含むことができる。ＭＰ
ＥＧ−２デコーダは逆ＤＣＴおよび動き補償プラスＳＤ
ＴＶその他の低解像度が必要である場合のダウンサンプ
リングを含んでいる。ＵＳＰ５，６３５，９８５にはＤ
ＣＴ係数を破棄して復号する前にビットストリームを単
純化するプリパーサを含むＨＤＴＶからＳＤＴＶへのダ
ウンサンプリングを含むデコーダが例示されている。

【０００７】

【課題を解決するための手段】本発明により周波数領域
におけるＭＰＥＧ型ビットストリームに対するダウンサ
ンプリングおよびマクロブロックの解析を使用して選択
的により高い解像度動き補償を使用し動きベクトルドリ
フトを防止する適応解像度動き補償が提供される。

【０００８】また、本発明により適応高解像度復号映像
方式が提供される。

【０００９】ＨＤＴＶからＳＤＴＶへのセットトップボ
ックスの好ましい実施例には、ＤＣＴ領域ダウンサンプ
リングを含むＭＰＥＧ−２復号による、到来する高解像
度信号の復調（チューナ、ＰＬＬ合成、ＩＱ復調、ＡＤ
Ｃ、ＶＬＤ、ＦＥＣ）およびＭＰＥＧ−２復号が含まれ
ている。

【００１０】

【発明の実施の形態】概観 ＨＤＴＶ ＭＰＥＧ信号を標準ＴＶに匹敵する解像度へ
ダウンサンプリングするための最も単純ではあるが計算
および記憶装置に対する要求の最も高い方法は、高解像
度信号を全解像度で復号しかつ格納してディスプレイ／
出力のための空間領域内へ低減された解像度でダウンサ
ンプルすることである。すなわち、Ｉフレームの全ブロ
ックに逆ＤＣＴを実施して後の動き補償のために格納さ
れかつ出力のためのダウンサンプルされる全解像度Ｉフ
レームを得、格納された全解像度先行Ｉ（もしくはＰ）
フレームプラス残差に対する逆ＤＣＴを使用してＰフレ
ームに対する動き補償を実施して後の動き補償のために
格納され出力するためのダウンサンプルされた全解像度
Ｐフレームを得、格納された全解像度Ｉおよび／もしく
はＰフレームおよび逆ＤＣＴ残差を使用してＢフレーム
に対する動き補償を実施しダウンサンプルして出力され
る高解像度Ｂフレームを得ることである。

【００１１】好ましい実施例では、このような高精細度
ＭＰＥＧ復号の計算および／もしくは格納は逆ＤＣＴ、
適応解像度動き補償の前にＤＣＴ領域内のダウンサンプ
リングの１つ以上の特徴により制限され、全解像度復号
は選択されたマクロブロックにだけ行われ、格納された
低減解像度のマクロブロックのアップサンプリングが動
き補償に対して行われる。特に、好ましい実施例には、
（１）全解像度Ｉフレーム、適応解像度Ｐフレーム、お
よび低減解像度Ｂフレーム、（２）適応解像度Ｉおよび
Ｐフレームおよび低減解像度Ｂフレーム、（３）低減解
像度Ｉフレーム、適応解像度Ｐフレーム、および低減解
像度Ｂフレームが含まれる。好ましい実施例では、１９
２０ｘ１０８０ＨＤＴＶビットストリームから９６０ｘ
５４０（ＳＤＴＶ）信号を抽出することができ、９６０
ｘ５４０はさらにサブサンプリングして７６０ｘ５７６
等の好ましいサイズへ拡張することができる。

【００１２】図３０−図３２は、好ましい実施例のデコ
ーダ内のＰフレームマクロブロック復号を示し、それは
ＤＣＴ領域内で全てのマクロブロックについてダウンサ
ンプリングを実施し、次に低減解像度で全てのマクロブ
ロックをまだ処理しながら全解像度を固定するマクロブ
ロックを選択する、すなわち、図３０、図３１の左側お
よび右側の垂直パスは平行である。次に、ディスプレイ
／出力の前に２つのパスからの最終出力を構成する。こ
のようなトランスコーダは入力シーケンスに無関係に常
に働く。１つの代替策は固定される低減解像度でマクロ
ブロックを処理しないことである、すなわち、マクロブ
ロックは左側もしくは右側の垂直パスを横切するが両方
は横切しない。それにより、重複計算は解消されるがマ
クロブロックを固定するための大量の計算により計算要
求の正確な予測／スケジューリングが要求される。

【００１３】図３３は適応解像度復号を内蔵するシステ
ムを示す。

【００１４】図３４−図３７は別のトランスコーダアー
キテクチュアを示す。特に、図３４は初期パーサーを含
み、それは音声および類似機能からＭＰＥＧ画像を抽出
し、図３５に示すようにトランスコーダが既存のＭＰＥ
Ｇデコーダで使用される場合に、ダウンサンプリングを
行う前のＩ／Ｐフレームマクロブロックに対する全解像
度復号の可能性を反映するＢフレームおよびＩ／Ｐフレ
ームプロセッサ、およびＭＰＥＧエンコーダを分離す
る。ポストプロセッサが空間領域画像についてリサイジ
ング、アンチフリッカー濾波、平方ピクセル変換、プロ
グレッシブインターレース変換、等の処理を実施する。
図３６ではダウンサンプリングした出力が直接使用さ
れ、図３７はＢフレームだけの既存のＭＰＥＧデコーダ
のハイブリッド使用を示す。

【００１５】適応解像度Ｐフレームの好ましい実施例 適応解像度Ｐフレームの好ましい実施例では、Ｉフレー
ムマクロブロックは全解像度（例えば、ＨＤＴＶ１９２
０ｘ１０８０）で復号され、Ｂフレームマクロブロック
は低減解像度（例えば、９６０ｘ５４０）で復号され、
あるマクロブロックの混合を有するＰフレームは全解像
度および幾分は低減解像度で復号される。Ｐフレームマ
クロブロックを全解像度で復号するか低減解像度で復号
するかの判断はさまざまな測度を使用して行うことがで
き状況に適合させることができる。例えば、（輝度）残
差ＤＣＴ高周波係数がしきい値を越える場合には、入力
Ｐフレーム動きベクトルプラス関連するマクロブロック
（４つの８ｘ８ＤＣＴ輝度残差ブロック（および随意２
つの８ｘ８ＤＣＴクロミナンス残差ブロック））を全解
像度で復号するように判断される。あるいは、その動き
ベクトル（ＭＶ）が格納された（大部分は）全解像度復
号されたＰフレームマクロブロックもしくは高エネルギ
あるいはエッジ内容を有する格納されたＩフレームマク
ロブロックを指す場合には、全解像度復号に対するマク
ロブロックを選択する。このようなマクロブロックに対
する低減解像度での動き補償により動きベクトルドリフ
トを生じることがある。

【００１６】図３０−図３２はＰフレームマクロブロッ
クに対するフローを示す。より詳細には、次のように復
号が行われる（Ｙは輝度を示し、ＣｂおよびＣｒはクロ
ミナンスを示し、ＭＶは動きベクトルを示し、Δは残差
を示す）： （ａ）Ｉフレームマクロブロック： １．４つの８ｘ８ＹＤＣＴ（および随意８ｘ８ＣｂＤＣ
Ｔおよび８ｘ８ＣｒＤＣＴ）に逆ＤＣＴを適用して１６
ｘ１６Ｙ（および８ｘ８Ｃｂおよび８ｘ８Ｃｒ）を得
る。クロミナンスは低周波４ｘ４次に逆ＤＣＴをとるこ
とによりＣｂおよびＣｒＤＣＴをダウンサンプリングし
て４ｘ４ＣｂおよびＣｒを得ることを含んでいる。 ２．後続ＰフレームおよびＢフレームの基準として使用
する１６ｘ１６Ｙ（および８ｘ８Ｃｂおよび８ｘ８Ｃ
ｒ）を格納する。 ３．８ｘ８Ｙおよび４ｘ４Ｃｂおよび４ｘ４Ｃｒへ４ポ
イントダウンサンプリング（もしくは他の空間ダウンサ
ンプリング；後述）を行って低減解像度ディスプレイ／
出力し、随意４つのグループ（すなわち、４つの８ｘ８
Ｙおよび１つの８ｘ８Ｃｂおよび１つの８ｘ８Ｃｒ）へ
リパックしてディスプレイ／出力（低減解像度）マクロ
ブロックを形成する。 （ｂ）Ｐフレームマクロブロック：（１）固定される
（全解像度復号）および（２）固定されない（低減解像
度復号）のいずれかとして分類する。 （１）固定されるマクロブロックに対して、 １．格納された前のＩもしくは固定Ｐマクロブロックの
全解像度１６ｘ１６Ｙおよび／もしくは格納された前の
固定されないＰマクロブロックの格納された８ｘ８Ｙ，
４ｘ４Ｃｂ，Ｃｒからアップサンプルされた１６ｘ１６
Ｙ，８ｘ８Ｃｂ，Ｃｒから発生されるＭＶおよび基準１
６ｘ１６Ｙ（随意８ｘ８Ｃｂ，Ｃｒ）格納マクロブロッ
クを使用する：図３８および下記の参照に関する関連す
る検討を参照されたい。アップサンプリングは任意の補
間法とすることができ、隣接する格納ブロックの境界ピ
クセルを使用することができる。 ２．４つの８ｘ８ΔＹＤＣＴ（随意８ｘ８ΔＣｂ，ΔＣ
ｒＤＣＴ）に逆ＤＣＴを適用して４つの８ｘ８ΔＹ（８
ｘ８ΔＣｂ，ΔＣｒ）を得る。 ３．ステップ１からの全解像度基準マクロブロックとス
テップ２からの全解像度残差マクロブロックとを加えて
全解像度の４つの８ｘ８Ｙ（８ｘ８Ｃｂ，Ｃｒ）を再構
成する。 ４．再構成された１６ｘ１６Ｙ（および８ｘ８Ｃｂ，Ｃ
ｒ）を次のＰフレームおよびＢフレームの基準として使
用するために格納する（かつイントラ符号化マクロブロ
ックへ変換する）。 ５．８ｘ８Ｙおよび４ｘ４Ｃｂ，Ｃｒへ４ポイント平均
ダウンサンプリング（もしくは他のダウンサンプリン
グ）を行ってディスプレイ／出力しかつ随意４つのグル
ープへリパックして低減解像度マクロブロックをディス
プレイ／出力する。 （２）固定されないマクロブロックに対して、 １．ＭＶ／２を使用して前の固定されないＰの格納され
た８ｘ８Ｙ，４ｘ４Ｃｂ，Ｃｒから８ｘ８Ｙ，４ｘ４Ｃ
ｂ，Ｃｒ基準を発生しかつ／もしくは格納された全解像
度（１６ｘ１６Ｙおよび恐らくは８ｘ８Ｃｂ，Ｃｒ）Ｉ
および固定されたＰマクロブロックからダウンサンプリ
ングされる８ｘ８Ｙ，４ｘ４Ｃｂ，Ｃｒを発生する。Ｍ
Ｖは１／２ピクセル解像度を有するため、ＭＶ／２は１
／４ピクセル解像度を有し、そのため８ｘ８Ｙ，４ｘ４
Ｃｂ，Ｃｒ基準は３対１重み付けにより発生することが
できる。 ２．４つの８ｘ８ΔＹＤＣＴ，８ｘ８ΔＣｂ，ΔＣｒＤ
ＣＴをダウンサンプリングして８ｘ８ΔＹＤＣＴ，４ｘ
４ΔＣｂ，ΔＣｒＤＣＴを得る。 ３．８ｘ８ΔＹＤＣＴ，４ｘ４ΔＣｂ，ΔＣｒＤＣＴに
逆ＤＣＴを適用して８ｘ８ΔＹ，４ｘ４ΔＣｂ，ΔＣｒ
を得る。 ４．ステップ１からの基準とステップ３からの残差とを
加えて８ｘ８Ｙ，４ｘ４Ｃｂ，Ｃｒを再構成する。 ５．８ｘ８Ｙおよび４ｘ４Ｃｂ，Ｃｒを次のＰフレーム
およびＢフレームの基準のために格納してディスプレイ
／出力するかあるいは随意４つのグループへリパックし
て低減解像度の４つの８ｘ８Ｙ，８ｘ８Ｃｂ，Ｃｒを出
力する。 （ｃ）Ｂフレームマクロブロック １．両方の動きベクトルについてＭＶ／２を使用して前
の固定されないＰの格納された８ｘ８Ｙ，４ｘ４Ｃｂ，
Ｃｒから８ｘ８Ｙ，４ｘ４Ｃｂ，Ｃｒ基準を発生しかつ
／もしくは格納された全解像度（４つの８ｘ８Ｙ，８ｘ
８Ｃｂ，Ｃｒ）Ｉおよび固定されたＰマクロブロックか
らダウンサンプリングされる８ｘ８Ｙ，４ｘ４Ｃｂ，Ｃ
ｒを発生する。ＭＶは１／２ピクセル解像度を有するた
め、ＭＶ／２は１／４ピクセル解像度を有し、そのため
８ｘ８Ｙ，４ｘ４Ｃｂ，Ｃｒ基準は３対１重みづけによ
り発生することができる。 ２．４つの８ｘ８ΔＹＤＣＴ，８ｘ８ΔＣｂ，ΔＣｒＤ
ＣＴをダウンサンプリングして８ｘ８ΔＹＤＣＴ，４ｘ
４ΔＣｂ，ΔＣｒＤＣＴを得る。 ３．８ｘ８ΔＹＤＣＴ，４ｘ４ΔＣｂ，ΔＣｒＤＣＴに
逆ＤＣＴを適用して８ｘ８ΔＹ，４ｘ４ΔＣｂ，ΔＣｒ
を得る。 ４．ステップ１からの基準とステップ３からの残差とを
加えて８ｘ８Ｙ，４ｘ４Ｃｂ，Ｃｒを再構成し、随意４
つのグループへリパックして低減解像度の４つの８ｘ８
Ｙ，８ｘ８Ｃｂ，Ｃｒをディスプレイ／出力する。

【００１７】動きベクトルはマクロブロックの輝度部か
ら引き出されるため、クロミナンスが全解像度で復号さ
れるか低減解像度で復号されるかによって動きベクトル
ドリフトが影響を受けることはない。したがって、Ｉフ
レームマクロブロックおよび固定されるＰフレームマク
ロブロックの全解像度復号化には輝度ブロックしか含ま
れないことがある。４ｘ４低周波サブブロックをとり４
ｘ４逆ＤＣＴを適用することによりＤＣＴ領域内でクロ
ミナンスブロックを全てダウンサンプリングすることが
でき、２で除した動きベクトルを使用する。

【００１８】したがって、ＨＤＴＶＰフレームの代替策
は後述するように（クロミナンスブロックについても同
様）３２，４００の８ｘ８ＤＣＴ残差輝度ブロックを直
接ＤＣＴ領域内の８０５０の８ｘ８ＤＣＴ残差輝度ブロ
ックへダウンサンプリングし、次にこれらのブロックを
（１）固定されるもしくは（２）固定されないのいずれ
かとして分類する。あるいは、ダウンサンプリングする
前に固定する必要性を評価してＤＣＴ領域内での不要な
ダウンサンプリングを解消する。さらに、分類規準は利
用できる計算力に適合させることができる。

【００１９】好ましい実施例のダウンサンプリングは、
標準精細度ＴＶのセットトップボックス等の、さまざま
なシステム内で実施してＨＤＴＶ信号を受信標準ＴＶ信
号へ変換することができる。

【００２０】ＤＣＴ領域内のダウンサンプリング 好ましい実施例のダウンサンプリングはＤＣＴ領域内で
行われる。ＨＤＴＶデコーダへの入力データストリーム
はＭＰＥＧ−２フォーマットである。ピクセルデータは
８ｘ８ブロックのＤＣＴ係数として符号化される。従来
技術のダウンサンプリング方式ではデータに逆ＤＣＴ操
作を実施して空間領域内の係数へ回復し戻し、次に空間
領域内でダウンサンプリングを実施して解像度およびサ
イズを低減する。全解像度オリジナルピクチュアは空間
領域内に格納する必要があるため、この操作は大きなメ
モリ記憶装置を要求する。さらに、２ステップ操作によ
り大きな計算要求が生じる。好ましい実施例のＤＣＴ領
域ダウンサンプリングは全解像度およびサイズＤＣＴ領
域入力データを直接変換して１ステップの解像度および
サイズ空間領域ピクセル値を低減し、空間ピクセル領域
内に全解像度ピクチュア（特にＢフレーム）を格納する
必要性を無くしさらに計算要求を制限する。

【００２１】ダウンサンプリング操作はタイプＸ→ＭＸ
Ｍ^Ｔのマトリクス操作として表すことができ、Ｍはダウ
ンサンプリングマトリクスでありＸは入力ＤＣＴ係数で
ある。Ｘがマクロブロックの４つの８ｘ８ＤＣＴ輝度ブ
ロックから構成される１６ｘ１６である場合に、Ｍは８
ｘ１６であり、したがってＭＸＭ^Ｔは８ｘ８である。

【００２２】２種の好ましい実施例のダウンサンプリン
グマトリクスがよい結果を示しており、ＤＣＴ領域内の
低域濾波および空間領域内の４ポイント平均化である。
ＤＣＴ領域内の低域濾波は８ｘ１８ダウンサンプリング
マトリクスＭを有し、

【数１】 ここに、Ｉは８ｘ８アイデンティティマトリクス、０は
８ｘ８ゼロマトリクス、Ｄ［１６］は１６ｘ１６ＤＣＴ
変換マトリクス、Ｄ［８］は８ｘ８変換マトリクスであ
る。右から左へ、対角ブロックＤ［８］^Ｔは４つの８ｘ
８ブロックの逆ＤＣＴを実施して空間領域内に１６ｘ１
６を作り出し、Ｄ［１６］は１６ｘ１６に１６ｘ１６Ｄ
ＣＴを実施し、Ｉは１６ｘ１６の低周波８ｘ８を選出
し、Ｄ［８］ｔは最終逆ＤＣＴを実施して空間領域内に
ダウンサンプリングされた８ｘ８を生じる。

【００２３】同様に、ダウンサンプリングマトリクスＭ
としての空間領域内での平均化は、

【数２】 ここでも、対角Ｄ［８］^Ｔは４つの８ｘ８ブロックの逆
ＤＣＴを実施して空間領域内に１６ｘ１６を作り出し、
０および１の８ｘ１６マトリクスは４ポイント平均化を
実施する（２ｘ２ピクセルのグループが平均化されて１
つのダウンサンプリングされたピクセルを形成する）。

【００２４】ＤＣＴ領域内の低域濾波によるダウンサン
プリングの詳細 単にＤＣＴ高周波係数を廃棄して（例えば、単に各８ｘ
８ＤＣＴブロックの４ｘ４低周波係数を維持して）逆Ｄ
ＣＴ計算を簡約化し再構成フレーム解像度を低減するの
ではなく、マクロブロックの４つのＤＣＴ輝度ブロック
を使用して１６ｘ１６ＤＣＴを発生し次に１６ｘ１６Ｄ
ＣＴ高周波係数を廃棄して（例えば、８ｘ８低周波係数
を維持して）逆ＤＣＴ計算を簡約化し解像度を低減す
る。マクロブロックの１６ｘ１６ＤＣＴ係数は８ｘ８ブ
ロックＤＣＴ係数プラスこの計算において利用できるあ
る対称性により表現することができるため、マクロブロ
ックベースへのこの切替えにより計算上の利点が得られ
る。また、より大きい１６ｘ１６の低周波濾波により単
に４つの４ｘ４低周波濾波を継ぎ合わせる場合よりも良
い結果が得られる。

【００２５】特に、Ｐ（ｊ，ｋ）を４つの８ｘ８ブロッ
クＰ_００，Ｐ_０１，Ｐ_１０およびＰ_１１により構成され
た１６ｘ１６マクロブロックとすると、

【数３】 Ｗ（ｍ，ｎ）で示すＰの１６ｘ１６ＤＣＴ係数は次式で
与えられ、

【数４】 ここに、和はｍ＝０もしくはｎ＝０であれば０≦ｊ≦１
５および０≦ｋ≦１５プラス１／√２の追加因子にわた
る。Ｗは１６ｘ１６であり前の２次元ＤＣＴ定義は１６
ｘ１６マトリクスの２つのマトリクス乗算Ｗ＝Ｄ［１
６］^ＴＰＤ［１６］として解釈することができ、ここ
に、１６ｘ１６マトリクスＤ［１６］は要素Ｄ［１６］
＝（１／√８）ｃｏｓ［π（２ｋ＋１）ｎ／３２］を有
しており（ｎ＝０であれば、１／√２の追加因子が付
く）Ｄ［１６］^ＴはＤ［１６］の移項である。もちろ
ん、Ｄ［１６］の左の乗算により列変数に対するＤＣＴ
が与えられＤ［１６］^Ｔの右の乗算により行変数に対す
るＤＣＴが与えられる。さまざまな周波数の余弦の直交
性により、Ｄ［１６］は直交マトリクス（Ｄ［１６］Ｄ
［１６］^Ｔ＝１）である。それは逆ＤＣＴがＰ＝Ｄ［１
６］ＷＤ［１６］^Ｔで与えられることを意味する。

【００２６】また、Ｗは４つの８ｘ８ブロックＷ_００，
Ｗ_０１，Ｗ_１０およびＷ_１１により構成されていると考
えることができ、

【数５】 Ｗ_００は低空間周波数係数であり、好ましい実施例では
元の１６ｘ１６マクロブロックＰのダウンサンプリング
により生じる８ｘ８ブロックに対するＤＣＴ係数として
Ｗ_００を取り出してダウンサンプリングを行う。すなわ
ち、Ｗ_００はＰの所望の低減解像度ダウンサンプリング
バージョンのＤＣＴである。事実、４でダウンサンプリ
ングされた１９２０ピクセルの１０８０行のＨＤＴＶフ
レームに対して９６０ピクセルの５４０行が得られ、そ
れは７２０ピクセルの５７６行の標準ｔｖフレームに近
い。

【００２７】Ｗ_００は８ｘ８ブロックＰ_００，Ｐ_０１，
Ｐ_１０およびＰ_１１のＤＣＴで表すことができ、これら
のＤＣＴはビットストリーム内にある。これらのＤＣＴ
をＰ＾_００，Ｐ＾_０１，Ｐ＾_１０およびＰ＾_１１で示
す。８ｘ８マトリクスＤ［８］が要素Ｄ［８］（ｋ，
ｎ）＝１／２ｃｏｓ［π（２ｋ＋１）ｎ／１６］を有す
るものとすると（ｍ＝０であれば１／√２の追加因子が
ある）、Ｄ［８］は直交性であり８ｘ８ＤＣＴ変換は、
それぞれ、Ｄ［８］^ＴおよびＤ［８］の前および後乗算
Ｐ＾_００＝Ｄ［８］^ＴＰ_００Ｄ［８］，．．．，Ｐ＾
_１１＝Ｄ［８］^ＴＰ_１１Ｄ［８］，であり、逆ＤＣＴは
Ｐ_００＝Ｄ［８］Ｐ＾_００Ｄ［８］^Ｔ，．．．，Ｐ_１１
＝Ｄ［８］Ｐ_１１Ｄ［８］^Ｔ，である。Ｐ_００，
Ｐ_０１，Ｐ_１０およびＰ_１１の逆ＤＣＴ式をＷの定義へ
挿入して１６ｘ１６マトリクス乗算を４つの８ｘ８サプ
マトリクスＤ［１６］_００，．．．，Ｄ［１６］_１１と
して表現される１６ｘ１６マトリクスＤ［１６］を有す
る８ｘ８サプマトリクス乗算として実施すると、

【数６】 となり、ここに、Ｓ＝Ｄ［１６］_００ ^ＴＤ［８］および
Ｔ＝Ｄ［１６］_１０ ^ＴＤ［８］は共に８ｘ８マトリクス
であるが、自明でない成分は僅かである。事実、

【数７】 かつ、

【数８】 であり、ここに、

【数９】 和は０≦ｎ≦７にわたる。ＳおよびＴの項において、Ｗ
_００を求める計算はＳおよびＴの８ｘ８マトリクス計算
プラス積のマトリクス加算、およびＷ_００＝（ＳＭ^Ｔ＋
ＴＮ^Ｔ）^ＴのＭ＝ＳＰ＾_００＋ＴＰ＾_１０およびＮ＝Ｓ
Ｐ＾_１０＋ＴＰ＾_１１による転置の３回の繰返しとな
る。これらの計算において多くの項が共用され、一般的
にＸ，ＹおよびＺが全て８ｘ８マトリクスであるＺ＝Ｓ
Ｘ＋ＴＹについて考える。ＳおよびＴの特定の形式はｊ
＝０，１，．．．，７に対して、

【数１０】 となる。Ｚ（ｉ．ｊ）に対する前式間で共用される多く
の項があり、それらの予計算により次のようにさらに計
算が省かれる。定義、

【数１１】 したがって、Ｚ（ｉ，ｊ）式は次のようになる。

【数１２】 Ｚ（ｉ，ｊ）を得るのに必要な総計算は前式（３２乗算
および４０加算）から各列Ｚ（．，ｊ）について７２演
算と推定することができる。したがって、Ｚの計算には
８^＊７２＝５７６の演算が行われる。したがって、Ｗ
_００の計算には３^＊５７６＝１７２８の演算が行われ
る。

【００２８】したがって、１６ｘ１６マクロブロックは
１７２８演算でダウンサンプリングすることができる。
フルサイズ１０８０ｘ１９６０ＨＤＴＶシーケンスを３
０フレーム／秒でダウンサンプリングすることは（全て
のフレームマクロブロックを仮定して）、（１０８０／
１６）^＊（１９２０／１６）^＊１７２８^＊３０命令／秒
＝４２５ＭＩＰＳの計算力（１サイクル乗算ＤＳＰに対
する命令数）を意味する。Ｉフレームのダウンサンプル
された８ｘ８ブロックをバッファ内に格納する。これら
のブロックは後のＰおよびＢフレームの動き補償再構成
に使用される。

【００２９】Ｐフレーム内の動きベクトルドリフト ＰおよびＢフレームの復号は格納されたＰおよび／もし
くはＩフレームからの動きベクトル予測マクロブロック
および残差の逆ＤＣＴの両方を必要とする。残差マクロ
ブロックＤＣＴ（４つの８ｘ８ＤＣＴ輝度残差ブロック
プラス２つの８ｘ８ＤＣＴクロミナンス残差ブロック）
は、前記したようにＤＣＴ領域内でダウンサンプリング
することができる。動きベクトルはスケールダウンする
ことができる（すなわち、両成分により２で除算され、
スケールされた動きベクトルが出力される場合には随意
最も近い半ピクセル位置へ丸められる）。しかしなが
ら、Ｉフレームの後のいくつかのＰフレームに続くＰフ
レームは非常に細かいテクスチュア周りでフリッカした
り動くエッジ周りでぎざぎざを示すことがある。この問
題は動きベクトルの精度低下に起因する。したがって、
好ましい実施例では、Ｐフレーム（ダウンサンプリング
された）マクロブロックに対する動きベクトルドリフト
の尤度が評価され、全解像度で復号することによりマク
ロブロックに高い尤度を選択的に固定した後でダウンサ
ンプリングしてディスプレイ／出力する。（復号はある
実施例で必要なピクセルに対する逆ＤＣＴを実施するだ
けである）。動きベクトルドリフトがあるとは思われな
い全てのＢフレームマクロブロックおよびＰフレームマ
クロブロックについては、残差のマクロブロックは前と
同様にＤＣＴ領域内でダウンサンプリングされ、動きベ
クトルは再構成されたダウンサンプリングフレーム内で
は２で除算されているにすぎない。

【００３０】特に、ＤＣＴ残差のＰフレーム１６ｘ１６
マクロブロック（ビットスシリーム内の残差の４つの８
ｘ８ＤＣＴ輝度ブロック）については、前記したよう
に、最初にＤＣＴ領域内でダウンサンプリングを実施し
てＷ_００、残差のダウンサンプリングされたブロックの
８ｘ８ＤＣＴが得られる。次に、和が０≦ｊ，ｋ≦７の
範囲にわたる係数（ΣΣＷ_００（ｊ，ｋ）^２）の平方和
によりＷ_００のエネルギが測定され、かつ和が小範囲０
≦ｊ，ｋ≦３を除外する係数の平方和によりＷ_００の高
空間周波数エネルギであるエネルギの一部が測定され
る。エネルギがしきい値よりも大きくかつ高周波エネル
ギの一部が第２のしきい値よりも大きければ、固定され
る必要があるものとしてブロックが分類され（全解像度
マクロブロック復号）、さもなくばブロックは固定され
ないものとして分類される（ＤＣＴ領域ダウンサンプリ
ングに利用できる）。全てのＢフレームマクロブロック
はＤＣＴ領域ダウンサンプリングに利用できるものとし
て分類され、ＢフレームはＰもしくはＩフレームだけか
らしか予測されないため、Ｐフレームが動きベクトルド
リフトを克服すれば動きベクトルドリフトを招くことは
ない。

【００３１】どのＰフレームマクロブロックを固定する
かを別に決定することができ、ダウンサンプリングの前
に決定を行って全解像度ＤＣＴを使用し次に全解像度で
再構成マクロブロックを格納し最後に空間的にダウンサ
ンプリングして低減解像度で出力することができる。固
定するマクロブロックの特性：大きい高周波成分、大き
い動きベクトル、動きベクトルが納された全解像度固定
ブロックを指す、等である。ブロックが沢山の高周波成
分（高周波の大きいＤＣＴ係数）を有する場合には、固
定する必要があるという考えである。また、ブロックが
高い動き領域内にあれば（大きい動きベクトル）、高速
運動は精密には知覚されないため、それは固定する必要
がない（ＤＣＴ高周波成分が大きすぎない限り）。ま
た、Ｐフレームマクロブロックは残差を表すため、その
参照として高エネルギもしくはエッジコンテントＩマク
ロブロックを有するＰフレームは精度を維持するように
固定する必要がある。さらに、Ｐフレームマクロブロッ
クの固定には計算力が必要であるため、固定するか否か
の判断には現在利用可能な計算力を考慮することが含ま
れ、例えば、負荷に応じてしきい値を調整することがで
きる。

【００３２】全１６ｘ１６復号により固定する必要のあ
る選択ブロックに対して、次のように再構成が行われ
る。最初に、全動きベクトルを使用して先行する全解像
度ＩおよびＰフレーム内の１６ｘ１６規準マクロブロッ
ク（すなわち半ピクセル運動ベクトルに対する１７ｘ１
７）が捜し出される（格納されたＩフレームは全解像度
を有するが、Ｐフレームは（一部）全解像度で格納され
ていることがあり、格納された低減解像度部分のアップ
サンプリングを導くことがある）。図３８に示すよう
に、規準マクロブロックは（最大）９つの異なる８ｘ８
ブロックを跨ぐことがあり、破線で示す大きい方形は規
準１６ｘ１６マクロブロックであり番号を付した実線ブ
ロックは規準マクロブロックによりカバーされる８ｘ８
ブロックである。これら９つの８ｘ８ブロックはせいぜ
い４つの１６ｘ１６（空間８ｘ８の２ｘ２アレイ）マク
ロブロックのブロックである。これら４つのマクロブロ
ックの１つ以上が全解像度で格納される場合には（すな
わち、固定ＰマクロブロックのＩマクロブロック）、規
準１６ｘ１６の対応する部分に対する８ｘ８のピクセル
を使用するだけである。逆に、これら４つのマクロブロ
ックのいずれかが低減解像度で格納される場合には（例
えば、固定されないＰマクロブロック）、これらのマク
ロブロック（８ｘ８輝度および４ｘ４クロミナンスとし
て格納される）は単に補間により８ｘ８輝度ブロック
（少なくともその一部）を１６ｘ１６へアップサンプリ
ングし（それは隣接する格納されたマクロブロックの境
界ピクセルを使用することができ、かつ単なる線形補間
とするか文脈ベース補間を使用することができる）、ア
ップサンプリングされたピクセルを１６ｘ１６基準の対
応する部分に使用する。したがって、基準マクロブロッ
クは全解像度１６ｘ１６であり、残差ＤＣＴは基準に加
える全解像度逆ＤＣＴを有する。

【００３３】固定する必要のないＰマクロブロック（お
よび全てのＢマクロブロック）については、前と同様に
単にＤＣＴ領域内の残差ＤＣＴをダウンサンプリングし
て動きベクトル成分を２で除算するだけである。せいぜ
い４つの８ｘ８低減解像度ブロック内にある基準ブロッ
ク（８ｘ８低減解像度）が捜し出される。これら８ｘ８
低減解像度ブロックのいずれかが全解像度で格納される
場合には、４ポイントもしくは他の空間ダウンサンプリ
ングを使用して８ｘ８低減解像度が作られる。８ｘ８基
準の対応するピクセルについては低減解像度のピクセル
を使用し、１／４ピクセル動きベクトル解像度は基準８
ｘ８を作るのに３対１重み付けを必要とすることがあ
る。

【００３４】全解像度が８ｘ８でありダウンサンプリン
グは４ｘ４ＤＣＴへの単なる低域濾波にすぎない点を除
けば、クロミナンスブロックも同様に処理することがで
きる。しかしながら、運動ベクトルは輝度だけから引き
出されるため動きベクトルドリフトを防止するための全
解像度クロミナンスは不要である。

【００３５】図３０−図３２は固定すべきか否かの判断
を示すＰマクロブロックのフロー図である。ルックアッ
プテーブル（ハッシュテーブル）が固定マクロブロック
を追跡し現在利用可能な計算力やメモリへ適応するのを
助けるために使用することができる。

【００３６】切取り代替適応Ｐフレーム 格納された低減解像度をアップサンプリングすることな
く固定されるＰフレームマクロブロックを処理する別の
好ましい実施例は下記のように進行する。図？に示され
ているように基準マクロブロックは（せいぜい）９つの
異なる８ｘ８ブロックに跨がり、破線の大きい方形は基
準マクロブロックであり番号付けされた実線ブロックは
基準マクロブロックによりカバーされる８ｘ８ブロック
である。しかしながら、８ｘ８ブロック内のピクセルの
一部（しばしば小さい部分）しか基準マクロブロック内
で使用されない。極端な場合、ブロックの１ピクセルし
か使用されない。高エネルギマクロブロックしか全復号
を必要としないため、関連するブロックの全て（すなわ
ち、図３８の９部分全部）に逆ＤＣＴを適用する通常の
方法では計算力が浪費される。したがって、次節で説明
するようにＤＴＣ（周波数）領域内のブロックが切り取
られ、切り取りれた部分だけが逆ＤＣＴされる。それに
より、全解像度基準マクロブロックが得られる。次に、
ＤＴＣ残差の１６ｘ１６マクロブロックの逆ＤＣＴが加
えられる。最後に、この全解像度マクロブロックをダウ
ンサンプリングしてＰフレームの再構成に対する８ｘ８
ダウンサンプリングブロックが得られる。また、後続Ｐ
フレームマクロブロックは選択復号を必要とすることが
あり、かつこの全解像度マクロブロックを基準マクロブ
ロックとして使用するため、全解像度マクロブロックが
格納される。もちろん、Ｂフレームマクロブロックは全
て低エネルギ／エッジとして処理されるため、次のＩフ
レームの前の最後のＰフレームはいかなる全解像度記憶
装置も必要としない。

【００３７】基準マクロブロック内に含まれる各８ｘ８
ブロックの演算は（１）ブロック内の全ピクセルを得る
かあるいは（２）ブロックを切り取って必要なピクセル
だけが残るようにすることである。マトリクス用語で
は、ブロックの一部を切り取る演算はマトリクス乗算と
して書き表すことができる。例えば、８ｘ８マトリクス
Ａの最後のｍ行の切取りはＡ_ｃ＝Ｃ_ＬＡとして書き表す
ことができ、８−ｍ≦ｊ≦７に対してＣ_Ｌ（ｊ，ｊ）＝
１であることを除けば、Ｃ_Ｌは全成分が０の８ｘ８であ
る。同様に、８−ｎ≦ｊ≦７に対してＣ_Ｒ（ｊ，ｊ）＝
１であることを除けば、Ｃ_Ｒが全て０成分を有する場合
Ｃ_Ｒの後乗算により最後のｎ列が切り取られる。したが
って、Ａのｎ列サブマトリクスによる右下ｍ行の切取り
演算はＡ_ｃ＝Ｃ_ＬＡＣ_Ｒとして書き表すことができる。
次に、ＡのＤＴＣをＡ＾で示すことはＡ＝Ｄ［８］^ＴＡ
＾Ｄ［８］を意味し、ここにＤ［８］はやはり８ｘ８Ｄ
ＴＣ変換マトリクスである。したがって、Ａ_ｃ＝Ｃ_ＬＤ
［８］^ＴＡ＾Ｄ［８］Ｃ_Ｒとなり、積はやはりＵ＝Ｃ_Ｌ
Ｄ［８］^ＴおよびＶ＝Ｃ_ＲＤ［８］^Ｔと呼ばれＡ_ｃ＝Ｕ
Ａ＾Ｔ^Ｔとなる。Ｕの最初の８−ｍ行は全てゼロであり
Ｔの最初の８−ｎ列は全てゼロであることがお判りであ
ろう。したがって、Ｕのｍの非ゼロ行のｍｘ８マトリク
スをＵ_ｃで示しＶのｎの非ゼロ列の８ｘｎマトリクスを
Ｖ_ｃで示すと、Ａの切り取られた部分からなるｍｘｎマ
トリクスＡ_{ｃｒｏｐｐｅｄ}はＡ_{ｃｒｏｐｐｅｄ}＝Ｕ_ｃＡ
＾Ｖ_ｃ ^Ｔで与えられる。実際上、Ｕ_ｃは逆８ｘ８ＤＣＴ
マトリクスの最初のｍ行であり、Ｖ_ｃは逆８ｘ８ＤＣＴ
マトリクスの最終行である。逆８ｘ８ＤＣＴマトリクス
は次のように表される。

【数１３】

【００３８】Ｂ＝Ｕ_ｃＡを計算するのに必要な演算数は
ｎ^＊１３^＊８＝１０４ｍであり、Ｂはｍｘ８マトリクス
である。Ａ_{ｃｒｏｐｐｅｄ}＝ＢＶ_ｃ ^Ｔの計算にはｍ^＊１
３^＊ｎ＝１３ｎｍ演算が必要である。１ブロックに対す
る合計は１０４ｍ＋１３ｎｍ＝（１３ｎ＋１０４）ｍと
なる。もちろん、Ａ_{ｃｏｒｐｐｅｄ} ^Ｔの計算は本質的に
Ａ_{ｃｒｏｐｐｅｄ}を計算することであり、対称性により
それは（１３ｍ＋１０４）ｎの演算を要する。したがっ
て、Ａ_{ｃｒｏｐｐｅｄ}は［１３^＊ｍａｘ（ｍ，ｎ）＋１
０４］^＊ｍｉｎ（ｍ，ｎ）演算で計算することができ
る。

【００３９】全８ｘ８逆ＤＣＴ（高速アルゴリズムはな
い）は１３^＊８＋１０４）^＊８＝１６６４演算を要する
ことがお判りであろう。しかしながら、８ｘ８ブロック
からの１ピクセルしか使用されない場合には、前記した
ことから切取処理計算は（１３^＊１＋１０４）^＊＝１１
７演算しか必要とせず、９３％の節減となる。

【００４０】単一切取ブロックの前記推定値を使用して
選択マクロブロック復号の計算上の複雑さが次のように
推定される。図２において、１６ｘ１６マクロブロック
に対する最大カバーエリア（破線方形）は１７ｘ１７
（動きベクトルの半ピクセル解像度により）である。し
たがって、ａ＋ｂ≦９かつｃ＋ｄ≦９である。そのため
９ブロックの各々に対する計算負荷は次のようになる
（ａ≦ｂ，ｃ≦ｄおよびｂ≦ｄの普遍性は損なわれない
ものとする）。

【数１４】

【００４１】したがって、再構成の１６ｘ１６動き補償
部に必要な全ピクセルを得るための総計算は１６６４＋
（１３^＊８＋１０４）（ａ＋ｂ＋ｃ＋ｄ）＋１３（ａ＋
ｂ）（ｃ＋ｄ）＋１０４（ａ＋ｂ＋２ｃ）であるブロッ
ク１−９に対する計算の和であり、それはせいぜい８２
５７演算である。双１次補間に対する総計算は６４演算
である。前進８ｘ８ＤＴＣのコストは６４^＊１１^＊２＝
１４０８である。基準マクロブロック、濾波／ダウンサ
ンプリング、および前進ＤＴＣを得るための総演算数は
せいぜい９７２７である。

【００４２】３０フレーム／秒の１９２０ｘ１０８０Ｈ
ＤＴＶシーケンスに対して、最悪のシナリオはＢフレー
ムが存在しないことである。総計算負荷は、（１９２０
／１６）^＊（１０８０／１６）^＊９７２９^＊３０演算／
秒＝２３８２ＭＩＰＳとなる。４００ＭＩＰＳではマク
ロブロックのおよそ１７％に対する選択全復号にしか利
用できない。ＨＤＴＶシーケンスがＩＢＢＦ（３フレー
ム毎に１つのＰフレーム）のフォーマットであれば、４
００ＭＩＰＳでＰフレームマクロブロックのおよそ５０
％を処理することができる。

【００４３】適応解像度Ｉフレームマクロブロックの好
ましい実施例 ＩマクロブロックはＰマクロブロックと同様に全解像度
および低減解像度復号の範疇に入れることもできる。特
に、Ｉマクロブロック輝度ＤＴＣ内の小さい高周波成分
により、前記したようにＤＴＣ領域内でダウンサンプリ
ングを行うことにより低減解像度復号を行うことができ
る。したがって、Ｐマクロブロックと同様に、Ｉマクロ
ブロックは全解像度もしくは低減解像度として格納する
ことができ、低減解像度マクロブロックが全解像度基準
の一部として使用される場合、それはアップサンプリン
グされる。

【００４４】全解像度で復号すべきかどうかを判断する
他の方法には現在計算負荷および同じ位置の前のＰマク
ロブロックが固定されたか否かが含まれる。

【００４５】適応解像度Ｐクロブロックを有する適応解
像度Ｉマクロブロック Ｉマクロブロックは全てＤＣＴ領域内でダウンサンプリ
ングして低減解像度として格納することができる。Ｐク
ロブロックが固定され基準がＩフレーム内にある場合に
は、前記したように格納された低減解像度Ｉマクロブロ
ックをアップサンプリングする。

【００４６】ＢおよびＰフレーム ＤＣＴ領域ダウンサンプリングに利用可能なマクロブロ
ック（Ｂフレームマクロブロックおよび低周波／エッジ
Ｐフレームマクロブロック）に対して、次のようにダウ
ンサンプリングおよび再構成を行う。動きベクトル成分
を２で除算して、最も近い半ピクセルまで丸め、バッフ
ァに格納されたＩおよび／もしくはＰフレームの予め再
構成されダウンサンプリングされた８ｘ８ブロックを使
用する。Ｉフレームマクロブロックに対して前記したよ
うに、ＤＣＴ領域内で残差のマクロブロック（残差の４
つの８ｘ８ＤＣＴブロック）をダウンサンプリングして
残差の８ｘ８ＤＣＴブロックを見つけ、逆ＤＣＴを適用
して残差の８ｘ８ブロックを得る。残差の８ｘ８ブロッ
クを８ｘ８基準ブロックに加えて８ｘ８ブロックの再構
成を完了する。

【００４７】高速ＤＣＴ方法の応用 動きベクトルドリフトを回避するための高エネルギ／エ
ッジＰフレームマクロブロックに対する前の選択復号に
は、各ピクセルに対するエンドツーエンド遅延が小さく
符号が単純であるという利点がある。しかしながら、イ
ンプリメンテーションの複雑度を僅かに高くすれば高速
ＤＣＴ反転方法と前の選択復号方法とを組み合わせるこ
とにより演算数を著しく低減することができる。

【００４８】高速ＤＣＴ計算を実施する多くの方法があ
る。最善の結果の１つは８ｘ８ＤＣＴマトリクスの単純
な８ｘ８マトリクスの積への下記の分解により達成され
る。Ｄ［８］＝ΔＰＢ_１Ｂ_２ＭＡ_１Ａ_２Ａ_３ここに、因
子マトリクスは次のようである。

【数１５】

【数１６】

【数１７】 行もしくは列について８ポイントＤＣＴを行うのに合計
４２^＊８＝３３６を要する。したがって、２次元８ｘ８
ＤＣＴに対する総計算は６７２演算となる。

【００４９】前記高速ＤＣＴを列に適用し次に切取マト
リクスを適用した後では、ｍの非ゼロ行しか残らない。
行ＤＣＴに対する計算は僅か４２ｍ演算しか要しない。
また、Ａ_{ｃｒｏｐｐｅｄ}もしくはＡ_{ｃｒｏｐｐｅｄ} ^Ｔを
計算することができ、総計算は３３６＋４２ｍｉｎ
（ｍ，ｎ）となる。

【００５０】次に、ＤＣＴ反転の切取りと一緒に高速因
子分解を行うおよび行わない８ｘ８逆ＤＣＴの使用に対
する演算数を比較する。演算数はｍｉｎ（ｍ，ｎ）≦３
（［１０４＋１３ｍａｘ（ｍ，ｎ）］ｍｉｎ（ｍ，ｎ）
演算に等しい）ならば高速因子分解を行わない方が小さ
く、ｍｉｎ（ｍ，ｎ）≧４（３３６＋４２ｍｉｎ（ｍ，
ｎ）演算に等しい）ならば高速因子分解を行う方が小さ
い。

【００５１】したがって、図３８と同様に９つの８ｘ８
ブロックの一部をカバーする基準マクロブロックの最悪
のケースでは、ＤＣＴ反転に対する総演算数は次のよう
になる。ここでも、普遍性を損なうことなくａ＋ｂ＝
９，ｃ＋ｄ＝９，かつａ≦ｃ≦ｂであれば、考えられる
全てのａおよびｃの値について総演算数は次のようにな
る。

【表１】 最も高い演算数は５２０５であり、平均は４４５３であ
る。双一次補間（６４ｆ）および前進ＤＣＴ計算（６７
２）を因子分解すると、１つのマクロブロックに対する
総計算は５８４０（最悪のケース）および５１８９（平
均）である。

【００５２】１９２０ｘ１０８０ＨＤＴＶシーケンスに
ついて（Ｂフレームが無いものと仮定すると）、必要な
総計算は最悪のケースでは、（１９２０／１６）^＊（１
０８０／１６）^＊５９４０^＊３０ｏｐｓ／秒＝１４５４
ＭＩＰｓとなり、平均的ケースでは、（１９２０／１
６）^＊（１０８０／１６）^＊４５５３^＊３０ｏｐｓ／秒
＝１０９０ＭＩＰｓとなる。４００ＭＩＰｓでは、全マ
クロブロックのおよそ２８％について選択マクロブロッ
ク復号を行うことができる。全てのマクロブロックが最
悪ケースのグリッド上にあることはありそうもないの
で、平均数は良い測度である。マクロブロックに対する
平均数を使用して、マクロブロックの３７％について選
択マクロブロック復号を行うことができる。シーケンス
がＩＢＢＰフォーマットであれば、全てのＰフレームに
ついてマクロブロックのほぼ１００％に対する逆動き復
号を実施するのに十分な計算力を持たなければならな
い。

【００５３】インターレースフィールドダウンサンプリ
ング インターレースフィールドフォーマットについて、マク
ロブロックＰの偶数および奇数ラインを、それぞれ、Ｐ
^ＥおよびＰ^Ｏで示す。したがって、Ｐ^ＥおよびＰ^Ｏは８
ｘ１６フィールドであり、各々が２つのブロックＰ^Ｅ＝
Ｐ_０ ^Ｅ＋Ｐ_１ ^ＥおよびＰ^Ｏ＝Ｐ_０ ^Ｏ＋Ｐ_１ ^Ｏからなるも
のと考えることができ、それは前記したＰの４ブロック
への分解と類似している。次に、前と同様にＰ^Ｅおよび
Ｐ^Ｏの行をダウンサンプリングする。 Ｐ^Ｅ _ｄｏｗｎ＝Ｐ_０ ^ＥＳ^Ｔ＋Ｐ_１ ^ＥＴ^ＴおよびＰ^Ｏ
_ｄｏｗｎ＝Ｐ_０ ^ＯＳ^Ｔ＋Ｐ_１ ^ＯＴ^Ｔ ここに、Ｐ^Ｅ _ｄｏｗｎおよびＰ^Ｏ _ｄｏｗｎは８ｘ８ブロ
ックである。

【００５４】Ｐ^Ｅ _ｄｏｗｎの８ｘ８ＤＣＴ、８ｘ８ダウ
ンサンプリングされたＰはＰ^Ｅ _ｄｏｗｎおよびＰ^Ｏ
_ｄｏｗｎの平均として書き表すことができる。 Ｐ_ｄｏｗｎ＝（Ｐ^Ｅ _ｄｏｗｎ＋Ｐ^Ｏ _ｄｏｗｎ）／２ １マクロブロックに対する全手順は２つのマトリクス乗
算を計算する必要があり、３３６^＊２＝６７２演算を要
する。平均化にさらに６４演算を要する（スケーリング
は終りに行われる）。総カウントはマクロブロック当た
り７３６演算である。したがって、フィールドマクロブ
ロックは１６ｘ１６マクロブロックよりも少ない演算で
ダウンサンプリングすることができる。

【００５５】セットトップボックス 好ましい実施例のセットトップボックスを図３に示し、
到来する高解像度信号の復調器（チューナ、ＰＬＬ合
成、ＩＱ復調、ＡＤＣ，ＶＬＤ，ＦＥＣ）およびＭＰＥ
Ｇ−２復号を含んでいる。ＭＰＥＧ−２デコーダは前記
した好ましい実施例を使用する。

【００５６】ダウンサンプリングプラス簡単な逆ＤＣＴ
に対するクロミナンスブロックのリパッキングをさらに
詳細に説明する。また、デコーダ（ＡＶ３１０）の説明
も添える。

【００５７】本発明のアスペクトには周波数領域符号化
ＨＤＴＶデータストリームをトランスコーディングおよ
び復号して標準精細度テレビジョンに放映する方法およ
び装置を含んでいる。以下の説明では、本発明を完全に
理解するために特定の情報について説明する。説明を不
要に複雑化させないために既知の回路および装置がブロ
ック図形式で含まれる。さらに、当業者ならば本発明を
実施するのにこれらのブロックの特定の詳細は必要ない
ことがお判りであろう。

【００５８】図２２は標準精細度テレビセット３０００
に接続された本発明に従ったトランスコータ１０００お
よびＳＤＴＶデコーダ２０００を示すブロック図であ
る。周波数領域符号化データストリーム９９０がトラン
スコーダ１０００の入力端子に接続されている。データ
ストリーム９９０はＭＰＥＧ標準に従って符号化され、
音声データストリームおよび画像データストリームを含
んでいる。画像データストリームは高精細度テレビジョ
ン（ＨＤＴＶ）ピクチュアを表す周波数領域符号化デー
タを含んでいる。

【００５９】図２３Ａおよび図２３Ｂは本発明に従った
トランスコーディングプロセスおよび復号プロセスを示
すフロー図である。図２３Ａはトランスコーダ１０００
により実施されるトランスコーティングプロセスを示
す。ＭＰＥＧトランスポートストリームが入力“Ａ”へ
与えられる。解析ブロックがＭＰＥＧトランスポートス
トリームを調べて画像データストリームを抽出し、それ
はＭＰＥＧ標準に従って符号化される。次に、“ｆｉｎ
ｄ ｈｅａｄｅｒ”ブロックが画像データストリームに
同期化して１組のマクロブロックを抽出する。各マクロ
ブロックはピクチュアフレーム内からの１６ｘ１６ピク
セル領域の周波数領域符号化表現である。完全なＨＤＴ
Ｖピクチュアフレームは１９２０ｘ１０５０ピクセルを
有している。次に、“ＶＬＤ”ブロックが各マクロブロ
ックについて可変長復号を実施して４つの輝度サブブロ
ックおよび２つのクロミナンスサブブロックを得る。各
組の輝度サブブロックがｘおよびｙ方向に２：１でダウ
ンサンプリングされて４：１の総簡約化が得られる。各
クロミナンスサブブロックは１方向にダウンサンプリン
グされて２：１の簡約化が得られる。本発明に従って、
ダウンサンプリングステップは周波数領域内で有利に行
われる。

【００６０】さらに図２３Ａを参照して、ブロックＶＬ
Ｃはダウンサンプリングステップにより形成される６つ
のサブブロックを可変長符号で符号化して８ｘ８ピクセ
ル領域を表す新しいマクロフロックを形成する。このよ
うにして、１９２０ｘ１０５０の解像度を有するＨＤＴ
Ｖピクチュアフレームが９６０ｘ５４０ピクセルの解像
度を有する擬似ＳＤＴＶピクチュアフレームへトランス
コーディングされる。次に、ダウンサンプリングステッ
プにより形成されるマクロブロックを使用しそれらを画
像データストリームの現在フォーマットを反映するよう
に編集されているオリジナルデータストリームからのヘ
ッダー情報と結合することにより、画像データストリー
ムが再構成される。最後に、再構成された画像ストリー
ムを音声データストリームと結合することによりトラン
スポートストリームが再構成される。この再構成された
ＭＰＥＧトランスポートストリームは任意の完全にコン
プライアントなＭＰＥＧデコーダとコンパチブルであ
り、出力“Ｂ”に送られる。

【００６１】図２３Ｂは復号プロセスを示す。再構成Ｍ
ＰＥＧトランスポートストリームは復号されＮＴＳＣフ
ォーマットに従う空間領域データストリームへ変換され
て出力“Ｃ”へ送られる。図２４に示すように、ＮＴＳ
Ｃピクチュアフレームは７２０ｘ４８０ピクセルを有す
るピクチュアフレームとして表すことができる。

【００６２】図２５および図２６は図２２のトランスコ
ーダおよびデコーダの動作を示すフロー図である。一時
に３つのマクロブロックが処理される。各マクロブロッ
クは４：２：０フォーマットを有し１９２０ｘ１０５０
の解像度を有するピクチュアフレームを表す。３つ全て
が周波数領域内でダウンサンプリングされ次にまだ周波
数領域内にある間に再構成ブロック１０１５において結
合されて（図２３Ａ）、４：２：２フォーマットを有し
９６０Ｘ５４０の解像度を有するピクチュアフレームを
表す１つの新しいマクロブロックを形成する。したがっ
て、新しい各マクロブロックが３つのスケーリングされ
たオリジナルマクロブロックを表す。

【００６３】図２７は本発明に従ったトランスコーディ
ングの効果を示す。ＭＰＥＧ２仕様に従って、ＨＤＴＶ
ソースピクチュアは、各ピクセルに１つずつの、輝度値
の１６ｘ１６ブロックのいくつかにより空間領域内に表
現される。ブロック１０５０は輝度値のこのような１つ
のブロックである。ブロック１０５０は４つのサブブロ
ックｂｉｊ，ｃｉｊ，ｄｉｊおよびｅｉｊにより構成さ
れる。ＨＤＴＶフレームの解像度を低減して標準精細度
ＴＶ上にディスプレイするために、ブロック１０５０を
濾波して８ｘ８ピクセルしか表さない等化ブロックを得
ることが望ましい。しかしながら、ＭＰＥＧ２符号化プ
ロセスはＩＤＣＴにより形成される周波数領域ブロック
１０５０を送信するため、それを直接行うことはできな
い。ブロック１０５１では、４つのサブブロックは周波
数領域ブロックＢｉｊ，Ｃｉｊ，ＤｉｊおよびＥｉｊで
ある。本発明に従って、ダウンサンプリングは周波数領
域内で実施され、ブロック１０５１はｃｏｍｐｕｔｅ
ｉｎｔｅｎｓｉｖｅ ＤＣＴを実施して空間領域へ変換
される必要がないようにされる。したがって、その結果
得られるブロック１０５２は８ｘ８ピクセルを表す周波
数領域ブロックでありＢｉｊ，Ｃｉｊ，ＤｉｊおよびＥ
ｉｊの関数である。

【００６４】ＭＰＥＧ２に従って、画像シーケンスはＰ
フレームおよびＢフレームが差し込まれている一連のＩ
フレームにより表される。Ｉフレームは完全なピクチュ
アフレームを含み、ＢフレームおよびＰフレームは動き
ベクトルおよび画像データのまばらなアレイを含んでい
る。本発明に従って、動きベクトルも画像データのダウ
ンサンプリングに対応してスケールダウンされる。

【００６５】次に、輝度およびクロミナンス画像データ
を周波数領域内でダウンサンプリングする記述について
詳細に説明する。

【００６６】ＤＣＴ領域内の輝度ダウンサンプリング複
雑さを低減するために全ての計算についてスケールファ
クターは無視されることをお判り願いたい。小文字ａ，
ｂ，ｃ，ｄ，ｆは空間領域係数を示し大文字Ａ，Ｂ，
Ｃ，Ｄ，Ｅは周波数（ＤＣＴ）領域係数を示す。

【００６７】図２７に示すように、４つの８ｘ８ブロッ
クで構成される１６ｘ１６ブロックを仮定し、４つの８
ｘ８ブロックは係数ｂ（ｉ，ｊ），ｃ（ｉ，ｊ），ｄ
（ｉ，ｊ），ｅ（ｉ，ｊ）を有し、それぞれ、０≦ｉ，
ｊ≦７であり、結合した１６ｘ１６は係数ａ（ｉ，ｊ）
を有し０≦ｉ，ｊ≦１５である。したがって、０≦ｉ，
ｊ≦７に対してａ（ｉ，ｊ）＝ｂ（ｉ，ｊ）；０≦ｉ≦
７かつ８≦ｊ≦１５に対してａ（ｉ，ｊ）＝ｃ（ｉ，ｊ
−８）：８≦ｉ≦１５かつ０≦ｊ≦７に対してａ（ｉ，
ｊ）＝ｄ（ｉ−８，ｊ）；および８≦ｉ，ｊ≦１５に対
してａ（ｉ，ｊ）＝ｅ（ｉ−８，ｊ−８）である。４つ
の８ｘ８ブロックの８ｘ８ＤＣＴは下記の係数を与え
る。

【数１８】 ここに、和は０≦ｉ≦７かつ０≦ｊ≦７にわたる。同様
に、

【数１９】 ここに、和は０≦ｉ≦１５かつ０≦ｊ≦１５にわたる。

【００６８】偶数項については、

【数２０】 となり、ここで、０≦ｉ≦１５かつ０≦ｊ≦１５にわた
る最初の和は、各々が０≦ｉ≦７かつ０≦ｊ≦７にわた
る、４つの和へ分けられる。ｃｏｓ［ｘ＋ｎπ］＝ｃｐ
ｓ（−１）^ｎを使用すると次のようになる。

【数２１】 したがって、Ａ（２ｕ，２ｖ）＝Ｂ（ｕ，ｖ）＋（−
１）^ｖＣ（ｕ，ｖ）＋（−１）^ｕＤ（ｕ，ｖ）＋（−
１）^ｖ＋ｕＥ（ｕ，ｖ）

【００６９】偶数項については、

【数２２】 となり、ここで、０≦ｉ≦１５かつ０≦ｊ≦１５にわた
る最初の和は、各々が０≦ｉ≦７かつ０≦ｊ≦７にわた
る、４つの和へ分けられる。逆ＤＣＴに空間係数を代入
すると、

【数２３】 となり、内部和は０≦ｍ≦７かつ０≦ｎ≦７にわたる。

【００７０】総和の切替え順は、

【数２４】 となり、ここに、

【数２５】

【００７１】Ａの低周波８ｘ８ブロック（Ａ（２ｕ，２
ｖ）の前式における０≦ｕ≦３かつ０≦ｖ≦３に対応す
る）だけを取り出すと、ＤＣＴ領域内のダウンサンプリ
ングが得られる。Ａのこの８ｘ８ブロックに対する８ｘ
８逆ＤＣＴにより空間ダウンサンプリングが得られる。

【００７２】ＤＣＴ領域内のクロミナンスダウンサンプ
リング マクロブロックの２つのクロミナンスブロックをＤＣＴ
領域内で２だけダウンサンプリングしてリパックして１
つの８ｘ８ブロックを形成する。次に、このリパックし
た８ｘ８ブロックについて逆ＤＣＴを行ってダウンサン
プリングされた２つの８ｘ４空間クロミナンスブロック
を回復する。図２７ｂおよび８ｘ４Ｂ（ｕ，ｖ）が８ｘ
８ＣｂＤＣＴの低周波半部を示し８ｘ４Ｃ（ｕ，ｖ）が
８ｘ８ＣｒＤＣＴの低周波半部を示す下記の計算を参照
していただきたい。ｂ（ｉ，ｊ）およびｃ（ｉ，ｊ）
を、それぞれ、Ｂ（ｕ，ｖ）およびＣ（ｕ，ｖ）の８ｘ
４逆ＤＣＴとすると、ｂおよびｃはダウンサンプリング
された空間クロミナンスとなる。

【００７３】

【数２６】 ここに、和は０≦ｉ≦７かつ０≦ｊ≦７にわたる。

【００７４】和を０≦ｉ≦３かつ４≦ｊ≦７に対応する
２つの和へ分け、０≦ｉ≦７かつ０≦ｊ≦３にわたる和
をＡ^１（ｕ，ｖ）とし０≦ｉ≦７かつ４≦ｊ≦７にわた
る和をＡ^２（ｕ，ｖ）とする。したがって、Ａ（ｕ，
ｖ）＝Ａ^１（ｕ，ｖ）＋Ａ^２（ｕ，ｖ）。

【００７５】ｂ（ｉ，ｊ）およびｃ（ｉ，ｊ）で表され
るａ（ｉ，ｊ）、およびＢ（ｍ，ｎ）およびＣ（ｍ，
ｎ）で表されるｂ（ｉ，ｊ）およびｃ（ｉ，ｊ）の定義
をこれらの和に代入する。

【数２７】 ここに、和は０≦ｉ≦７，０≦ｊ≦３，０≦ｍ≦７，０
≦ｎ≦７にわたる。和を順序替えすると、

【数２８】 となり、ここに、和は０≦ｉ≦７，０≦ｊ≦３，０≦ｍ
≦７，０≦ｎ≦７にわたる。和を順序替えすると、

【数２９】

【００７６】Ｃ^＊の定義において、項にはｃｏｓ［（２
ｊ＋９）ｖπ／１６］が含まれ、それは次のように拡張
される。

【数３０】 したがって、偶数ｖについては、

【数３１】 となり、ｖ＝０および４に対しては＋符号、ｖ＝２およ
び６に対しては−符号である。コサインの和はちょうど
Ｂ^＊（ｖ，ｎ）であることをお判り願いたい。

【００７７】結合：偶数ｖについては、Ａ（ｕ，ｖ）＝
Σ［Ｂ（ｕ，ｎ）±Ｃ（ｕ，ｎ）］Ｂ^＊（ｖ，ｎ）、そ
れによりＡ（ｕ，ｖ）の一般式に較べて計算が簡約化さ
れる。

【００７８】計算レートの簡約化および制御 輝度の偶数項以外について、他の計算は下記の形式とな
り、 ΣΣＡ（ｕ，ｖ）Ａ^＊（ｕ，ｖ）＋ΣΣＢ（ｕ，ｖ）Ｂ
^＊（ｕ，ｖ） Ａ（ｕ，ｖ）およびＢ（ｕ，ｖ）項は周波数（ＤＣＴ）
領域内にあり、大部分の高次項はゼロである。項はジグ
ザグ順で合計することができ、８ｘ８ブロックに対する
非ゼロ項の平均数はおよそ２０である。可変長復号段階
中に、非ゼロ項の数が判っており非ゼロの最高次項はジ
グザグ順である。処理すべき時間およびブロックの量を
調べて異常な数の非ゼロ項のケースを検出し高周波の切
頭を開始する監視プロセス。

【００７９】図２８は図２２のトランスコーダおよびデ
コーダの詳細ブロック図である。プリプロセッサ１１０
０が各マクロブロックについて前記した計算を実施す
る。ＤＲＡＭ１１１０はデータストリームの一部に対す
る記憶装置を提供する。プリプロセッサ１１００はダウ
ンサンプリングされたデータの２つのストリームＩＮ Ａ
およびＩＮ Ｂを形成し、それぞれ、２つのＭＰＥＧデ
コーダ回路２０１０および２０１１へ通される。２つの
プロセッサは擬似ＳＤＴＶデータストリームを復号して
濾波するのに十分な計算資源を提供するために使用され
る。これらのプロセッサは図１−図２１に詳細に記載さ
れている。それは本発明の観点を制約するものではない
ことをお判り願いたい。十分な計算力を有する単一復号
回路で回路２０１０および２０１１を置換することがで
きる。

【００８０】各プロセッサ回路２０１０／２０１１はＢ
フレームの半分しか復号しないことが有利である。各プ
ロセッサ回路にはＩフレームの全ておよびＰフレームの
全てを与えて任意のＢフレームをいずれかのプロセッサ
により復号できるようにされる。Ｍｕｘ２０２０はＯＵ
Ｔ ＡおよびＯＵＴ Ｂに出力されるディスプレイフレ
ームの正しい順序を選択するように制御される。

【００８１】正規のビットストリームはＩ（イント
ラ）、Ｐ（予測）およびＢ（双方向予測）ピクチュアに
対する下記の復号シーケンスを有している。 復号シーケンス：Ｉ_０ Ｐ_３ Ｂ_１ Ｂ_２ Ｐ_６ Ｂ_４
Ｂ_５ Ｐ_９ Ｂ_７ Ｂ_８ Ｐ_１２ Ｂ_１０・・・ プリプロセッサの後

【数３２】 ３フレームデコーダＡがＰ_３Ｂ_１を復号し、デコーダＢ
がＰ_３Ｂ_２を復号する。ディスプレイシーケンス：

【数３３】 各デコータについて、各６フレームタイムが３つのピク
チュアをディスプレイする。

【００８２】図２９は図２２のトランスコーダのブロッ
ク図である。トランスーダ１０００は本質的に同じであ
る３つの処理装置１２２０−１２０２を有している。各
処理装置は４つの算術演算装置を有している。デュアル
ポートＲＡＭ１３００は一方の半分に到来するＭＰＥＧ
マクロブロックから新しいデータが書き込まれる間に、
他方の半分は４つの算術演算装置によりアクセスされる
ように構成されている。ＣＰＵ１４００はステップ１０
１０−１０１２を実施して（図２３Ａ）各デュアルポー
トＲＡＭ１３００にマクロブロックを与える。

【００８３】次に、プロセッサ２０１０および２０１１
について詳細に説明する。下記の説明において、ＡＶ３
１０の参照はプロセッサ２０１０および２０１１に関連
する。

【００８４】次に、図１には本発明の音声−画像システ
ムの一部を形成する回路２００のハイレベル機能ブロッ
ク図およびそのオフチップデバイスおよび／もしくは回
路とのインターフェイスが示されている。特に、図１の
破線部で示すように、好ましくはシングルチップ上に実
現されるオンチップ配線を含む回路の全体機能アーキテ
クチュアが示されている。

【００８５】図１の破線の内側に示すように、この回路
はビットストリームデコーダすなわちデスクランブラー
２１２およびクロック回復回路２１４を含むトランスポ
ートパケットパーサ（ＴＰＰ）ブロック２１０、ＡＲＭ
ＣＰＵブロック２２０、データＲＯＭブロック２３０、
データＲＡＭブロック２４０、ＭＰＥＧ−２音声デコー
ダ２５４およびＭＰＥＧ−２画像デコーダ２５２を含む
音声／画像（Ａ／Ｖ）コアブロック２５０、ＮＴＳＣ／
ＰＡＬ画像エンコーダブロック２６０、ｂｉｔｂｌｔハ
ードウェア（Ｈ／Ｗ）アクセラレータ２７２を含みグラ
フィックおよび画像をミックスするオンスクリーンディ
スプレイ（ＯＳＤ）コントローラブロック２７０、２つ
のＵＡＲＴシリアルデータインターフェイス、赤外（Ｉ
Ｒ）および無線周波数（ＲＦ）入力、ＳＩＲＣＳ入出
力、１２Ｃおよびスマートカードインターフェイスとの
接続を含む通信コプロセッサ（ＣＣＰ）ブロック２８
０、外部１３９４テバイスに接続するためのＰ１３９４
インターフェイス（Ｉ／Ｆ）ブロック２９９０、付加Ｒ
Ｓ２３２ポート等の周辺装置、ディスプレイおよびコン
トロールパネル、外部ＲＯＭ，ＤＲＡＭもしくはＥＥＰ
ＲＯＭメモリ、モデムおよび追加周辺装置に接続する拡
張バスインターフェイス（Ｉ／Ｆ）ブロック３００、お
よびＳＲＡＭ／ＡＲＭインターフェイス（Ｉ／Ｆ）３１
２およびＤＲＡＭＩ／Ｆ３１４を含むトラフィックコン
トローラ（ＴＣ）ブロック３１０を含んでいる。ブロッ
クを相互接続する内部３２ビットアドレスバス３２０お
よびブロックを相互接続する内部３２ビットデータバス
３３０も図示されている。外部プログラムおよびデータ
メモリ拡張により回路は広範な音声／画像システム、特
に、限定はしないが例えばセットトップボックスをロー
エンドからハイエンドまでサポートすることができる。

【００８６】これら全ての機能を多数の入出力を有する
シングルチップ上へ統合すれば、これらの機能がいくつ
かのチップ間に分散される場合に制御および／もしくは
通信のために必要となる余分な回路および／もしくは論
理を除去することができ、また統合した後でシングルチ
ップ上に残る回路を単純化することができる。特に、こ
の統合によりこれら全ての機能を制御する、もしくは制
御を調整する、外部ＣＰＵの必要性が解消される。その
結果、現在多くの異なるチップを組み合わせかつ／もし
くは特殊なチップセットを使用しなければ入手できない
機能がより単純かつ低コストのシングルチップで実現さ
れる。しかしながら、この回路は、まさにその機能によ
り多数の入出力を必要としチップのピン数が多くなる。

【００８７】さらに、ＪＴＡＧブロックはそれに相互接
続される標準ＪＴＡＧインターフェイスを使用してこの
回路をテストするように図示されている。後述するよう
に、混合電圧システムに使用する５ｖ入力を許可するた
めにある信号ピン（図示せず）上に外部プルアップ抵抗
体を必要とする点を除けば、この回路は完全にＪＴＡＧ
コンプライアントである。

【００８８】さらに、図１において回路は複数の他の外
部ブロックに接続されている。特に、図１には１組の外
部メモリブロックが示されている。好ましくは、外部メ
モリはＳＤＲＡＭであるが、明らかに他種のＲＡＭを利
用することができる。外部メモリ３００については後述
する。これらの外部ブロックのいずれかもしくは全てお
よび／もしくは外部メモリのいずれかもしくは全てをチ
ップ上に内蔵するが考えられ、それは本発明の範囲内で
ある。

【００８９】次に図２には、４０Ｍｂｉｔ／ｓもしくは
７．５Ｍｂｙｔｅｓ／ｓの最大スループットを有する順
方向誤差修正（ＦＥＣ）デバイスの出力から回路（‘Ａ
Ｖ３１０）がどのようにトランスポートビットストリー
ムを受け取るかが図示されている。‘ＡＶ３１０内のト
ランスポートパケットパーサ（ＴＰＰ）が各パケットの
ヘッダーを処理してパケットを廃棄すべきか、ＡＲＭ
ＣＰＵによりさらに処理すべきか、あるいはパケットが
関連データしか含んでいなくてＡＲＭから干渉されずに
格納する必要があるかを判断する。ＴＰＰはさらに処理
を要するあるいは関連データを含む全てのパケットをト
ラフィックコントローラ（ＴＣ）を介して内部ＲＡＭへ
送る。また、ＴＰＰは個別のパケットの内容に基づいて
復号エンジン（ＤＥＳ）を活性化もしくは消勢する。条
件付アクセスキーがＲＡＭ内に格納されＡＲＭ ＣＰＵ
上で実行される特殊ファームウェアにより管理される。
ＴＰＰからＳＲＡＭへのデータ転送はトラフィックコン
トローラ（ＴＣ）により開設されるＤＭＡを介して行わ
れる。

【００９０】パケットはＡＲＭファームウェアによりさ
らに処理され、それはパケットデータ転送後にＴＰＰか
らの割込みにより活性化される。２種のトランスポート
パケットがＲＡＭ内に格納されファーストインファース
トアウト（ＦＩＦＯ）として管理される。一方はＡＲＭ
から干渉されずにＳＤＲＡＭへルーティングされる純粋
データ用であり、他方はさらに処理を要するパケット用
である。割込みサービスルーチン内で、ＡＲＭはさらに
処理を要するパケットについてＦＩＦＯを調べ、必要な
解析を実施し、ヘッダー部を除去し、ＲＡＭからＳＤＲ
ＡＭへペイロードデータを転送するＤＭＡを確立する。
トラフィックコントローラはデータをリパックして任意
のヘッダー除去により生じる空白を免れる。

【００９１】ＡＲＭと一緒に、ＴＰＰは外部ＶＣＸＯに
よるシステムクロック基準（ＳＣＲ）も処理する。シス
テムクロック情報を含むことがある任意のパケットが到
来すると、ＴＰＰはその内部システムクロックをラッチ
してＡＲＭへ転送する。パケットをさらに処理してシス
テムクロックを識別した後で、ＡＲＭはビットストリー
ムからのシステムクロックとバケット到来時の実際のシ
ステムクロックとの差を計算する。次に、ＡＲＭは差を
濾波してＴＰＰ内のシグマ−デルタＤＡＣへ送り外部電
圧制御発振器（ＶＣＸＯ）を制御する。到来ＳＣＲがな
い開設中に、ＡＲＭはＶＣＸＯをその中心周波数へ駆動
する。

【００９２】ＴＰＰはトランスポートストリームから消
失したパケットを検出する。音声／画像デコーダによる
エラー隠蔽およびＤＳＳビットストリームからの冗長ヘ
ッダーにより、‘ＡＶ３１０は消失データの影響を最小
限に抑える。

【００９３】バケットヘッダーおよび他のシステム関連
情報を除去した後で、音声および画像データは共に外部
ＳＤＲＡＭに格納される。次に、画像および音声デコー
ダがＳＤＲＡＭからビットストリームを読み出しＩＳＯ
標準に従ってそれを処理する。チップは画像については
メインレベルのＭＰＥＧ−１およびＭＰＥＧ−２メイン
プロファイルを復号し、音声についてはレイヤＩ，ＩＩ
ＭＰＥＧ−１およびＭＰＥＧ−２を復号する。画像およ
び音声デコーダは共に伝送されたプレゼンテーションタ
イムスタンプ（ＰＴＳ）を使用してそれらのプレゼンテ
ーションを同期化する。デジタル衛星システム（ＤＳ
Ｓ）では、ＰＴＳは画像ビットストリーム内のピクチュ
アユーザデータおよび音声に対するＭＰＥＧ−１システ
ムパケットビットストリームとして伝送される。それが
ＭＰＥＧ−１システムパケットであれば、専用ハードウ
ェアがＰＴＳを復号して音声デコーダへ転送する。画像
デコーダがピクチュアユーザデータからのＰＴＳを復号
する。再構成データのプレゼンテーションを同期化させ
るために、画像および音声デコーダは共にＰＴＳをロー
カルシステムクロックと比較する。ローカルシステムク
ロックはＡＲＭにより連続的に更新される。すなわち、
選択されたＳＣＩＤのシステムクロック基準が受信され
処理されるたびに、ＡＲＭはデコーダシステムクロック
を更新する。

【００９４】画像デコータはディメンジョン当たり１／
２もしくは１／４間引きを使用して間引きされたピクチ
ュアを発生することができ、その結果１／４もしくは１
／１６へ面積が低減される。間引きされたピクチュアは
リアルタイムで見ることができる。間引きはフレーム、
スキップラインからのフィールドデータを使用し、間引
き画像を滑らかにする垂直濾波を実施して達成される。

【００９５】デジタルレコーダからのピクチュアを復号
する場合、データはいくつかのイントラスライスではな
く全ピクチュアでなければならないという制限の元で、
デコーダはトリックモードを処理することができる（Ｉ
フレームだけを復号およびディスプレイ）。トリックモ
ードピクチュア間でランダムビットが許される。しかし
ながら、ランダムビットが任意の開始符号をエミュレー
トする場合には、それにより予想不能な復号およびディ
スプレイエラーが生じる。

【００９６】クローズドキャプション（ＣＣ）および拡
張データサービス（ＥＤＳ）がピクチュアレイヤユーザ
データとして送信される。画像デコーダは画像ビットス
トリームからＣＣおよびＥＤＳ情報を抽出してＮＴＳＣ
／ＰＡＬエンコーダモジュールへ送る。

【００９７】また、画像デコーダはビットストリームか
らアスペクト比を抽出してＡＲＭへ送り、それは画像ア
スペクト比識別信号（ＶＡＲＩＳ）標準、ＥＩＡＪＣＰ
Ｘ−１２０４に従ってデータを準備する。次にＡＲＭ
は，それをＮＴＳＣ／ＰＡＬエンコーダ及びＯＳＤモジ
ュールに送る。

【００９８】ＯＳＤデータはビットストリーム内のユー
ザデータから来ることがあり、あるいはＡＲＭ上で実行
されるアプリケーションにより発生することができる。
ソースとは無関係に、ＯＳＤデータはＳＤＲＡＭ内に格
納されＡＲＭにより管理される。しかしながら、ＳＤＲ
ＡＭ内のＯＳＤに対するスペスは限定されている。大量
のＯＳＤデータを必要とするアプリケーションは拡張バ
スに取り付けられた外部メモリ内にそれらを格納しなけ
ればならない。アプリケーションからの要求に基づい
て、ＡＲＭはＯＳＤ機能をターンオンしてＯＳＤがどこ
でどのように正規の画像シーケンスと一緒に混合されデ
ィスプレイされるかを指定する。ＯＳＤデータは次のい
ずれかの形式で表現することができる、ｂｉｔｍａｐ、
グラフィック４：４：４コンポーネント、ＣＣＩＲ６０
１ ４：２：２コンポーネント、もしくは背景色そのも
の。特殊専用ｂｉｔＢＬＴハードウェアはメモリブロッ
クがさまざまなＯＳＤ間を移動するのを促進する。

【００９９】制御語パケット（ＣＷＰ）の到来により条
件付アクセスがトリガされる。ＡＲＭファームウァアは
ＣＷＰが受信されているのを認識してそれをベリファイ
アへ渡し、それはＡＲＭ上で実行されるＮｅｗｓＤａｔ
ａＣｏｍ（ＮＤＣ）アプリケーションである。ベリファ
イアはＣＷＰを読み出し、ＵＡＲＴ Ｉ／Ｏを介して外
部スマートカードと通信する。検証後、それはポインタ
ーを８バイトキーへ通してファームウェアへ戻り、次に
ＤＥＳ用キーをロードして後続パケットを復号する。

【０１００】４０．５ＭＨｚで実行中の３２ビットＡＲ
Ｍおよびその関連するファームウェアにより次の事柄が
提供される。全ハードウェアモジュールの初期化および
管理、ハードウェアモジュールおよびＩ／Ｏにより発生
される選択割込みに対するサービス、およびそれ自身の
アプリケーションを開発するユーザに対するアプリケー
ションインターフェイスプログラム（ＡＰＩ）。

【０１０１】ＯＳＤグラフィクスおよびいくつかのジェ
ネリックランタイムサポートを除けば、全てのファーム
ウェアはオンチップ１２ＫバイトＲＯＭ内に格納され
る。４．５ＫバイトオンチッブＲＡＭは‘ＡＶ３１０が
いかなるパケットも消失することなくトランスポートビ
ットストリームを適切に復号するのに必要なスペースを
提供する。ランタイムサポートライブラリ（ＲＴＳＬ）
および全てのユーザアプリケーションソフトウェアが
‘ＡＶ３１０の外部に配置される。ファームウェアおよ
びＲＴＳＬの詳細はコンパニオンソフトウェア仕様ドキ
ュメントに記載されている。

【０１０２】メモリおよびバッファー間の大きなブロッ
ク転送を容易にするためにトラフィックコントローラに
より管理される２つの物理的ＤＭＡチャネルがある。す
なわち、送り手と受け手間に衝突がないかぎり、２つの
同時ＤＭＡ転送を有することができる。ＤＭＡの詳細な
説明はトラフィックコントローラの項に記載されてい
る。

【０１０３】‘ＡＶ３１０は順方向エラー修正（ＦＥ
Ｃ）ユニット等のフロントエンドからＤＳＳトランスポ
ートパケットデータを受け取る。データはバイトクロッ
クＤＣＬＫを使用して一時に８ビットずつ入力される。
ＰＡＣＣＬＫハイは有効なパケットデータを知らせる。
ＤＥＲＲＯＲはデータエラーを有するパケットを示すの
に使用される。図３のタイミング図は入力タイミングを
示す。

【０１０４】‘ＡＶ３１０はスマートカードアクセス制
御システムとのインターフェイスを含んでいる。インタ
ーフェイスは、Ｎｅｗｓ Ｄａｔａｃｏｍ仕様（ドキュ
メント＃ＨＵ−Ｔ０５２，Ｒｅｌｅａｓｅ Ｅ ｄａｔ
ｅｄ Ｎｏｖｅｍｂｅｒ １９９４， ａｎｄ Ｒｅｌ
ｅａｅ Ｆ ｄａｔｅｄ Ｊａｎｕａｒｙ １９９６）
“ＤｉｒｅｃｔｖＰｒｏｊｅｃｔ：Ｄｅｃｏｄｅｒ−Ｓ
ｍａｒｔ ＣａｒｄＩｎｔｅｒｆａｃｅＲｅｑｕｉｒｅ
ｍｅｎｔｓ”に従う論理、高速ＵＡＲＴからなってい
る。インターフェイスを制御するのに応用できるソフト
ウェアドライバも含まれており、コンパニオンソフトウ
ェアドキュメントに示されている。

【０１０５】‘ＡＶ３１０は３．３ボルトデバイスであ
り、スマートカードは５ボルトインターフェイスを必要
とすることをお判り願いたい。‘ＡＶ３１０は必要に応
じてカードのＶＣＣおよびＶＰＰをターンオンオフする
制御信号を出力するが、外部スイッチングが必要であ
る。また、ある論理信号には外部レベルシフターが必要
なこともある。

【０１０６】ＮＴＳＣ／ＰＡＬピンがＮＴＳＣもしくは
ＰＡＬ出力間を選択する。ＮＴＳＣおよびＰＡＬモード
間の切替えにはデバイスのハードウェアリセットが必要
である。

【０１０７】‘ＡＶ３１０は２つの独立チャネル、輝度
（Ｙ）およびクロミナンス（Ｃ）、にアナロクＳ−画像
信号を発生する。また、アナログ合成信号（Ｃｏｍｐ）
信号も発生する。３つの出力は全てＲＳ１７０Ａ標準に
従っている。

【０１０８】また、‘ＡＶ３１０はクローズドキャプシ
ョンおよび拡張データサービスをサポートする。アナロ
グ出力は第２１番画像ライン中にＣＣデータをＡＳＣＩ
Ｉ符号として送信する。ＮＴＳＣ／ＰＡＬエンコーダモ
ジュールはＮＴＳＣの第２０番画像ラインおよびＰＡＬ
の第２３番ライン内へＶＡＲＩＳ符号を挿入する。

【０１０９】デジタル出力は４：４：４もしくは４：
４：２コンポーネントフォーマットの画像、プラス各画
像フレームの始のアスペクト比ＶＡＲＩＳ符号を与え
る。画像出力フォーマットはユーザがプログラム可能で
あるが４：４：２へデフォールトする。画像の内容は純
粋な画像もしくは画像とＯＳＣのブレンドされた組合せ
とすることができる。

【０１１０】デジタル画像出力信号に対するピン割当て
は次のようである。 ＹＣＯＵＴ（８） ８ビットＣｂ／Ｙ／Ｃｙ／Ｙおよ
びＶＡＲＩＳ多重化データ出力 ＹＣＣＬＫ（１） ２７ＭＨｚもしくは４０．５ＭＨ
ｚクロック出力 ＹＣＣＴＲＬ（２） Ｙ／Ｃｂ／Ｃｒコンポーネントお
よびＶＡＲＩＳ符号間を区別する２ビット制御信号 ＹＣＣＴＲＬの解釈は次の表で定義される。

【０１１１】

【表２】

【０１１２】アスペクト比ＶＡＲＩＳ符号はデータの１
４ビットプラス６ビットＣＲＣを含み、合計２０ビット
である。ＮＴＳＣでは１４ビットは表２に示すように指
定される。

【０１１３】

【表３】

【０１１４】プリセット値は全て１とし、方程式Ｇ
（Ｘ）＝Ｘ^６＋Ｘ＋１に基づいて６ビットＣＲＣが計算
される。

【０１１５】表３に示す下記のフォーマットに従って２
０ビット符号がさらに３バイトへパッケージされる。

【０１１６】

【表４】

【０１１７】３バイトＶＡＲＩＳ符号は初期化プロセス
の一部としてＡＲＭにより構成される。ＡＲＭは考えら
れる２つのアスペクト比に対応する２つのＶＡＲＩＳ符
号を計算する。画像デコーダにより抽出されたビットス
トリームからアスペクト比に基づいて適切な符号が選択
される。ユーザはＶＩＤ ＥＮを設定してＮＴＳＣ／Ｐ
ＡＬエンコーダへ信号を送りＶＡＲＩＳ符号を（１）イ
ネーブルもしくは（２）ディセーブルすることができ
る。送信順序は第１バイトが最初であり、それは非アク
ティブ画像ライン中に画像データを送信する前に送信さ
れる。

【０１１８】ＶＡＲＩＳ出力のタイミングを図４に示
す。４：２：２および４：４：４デジタル画像出力のタ
イミングを図５に示す。

【０１１９】‘ＡＶ３１０からのＰＣＭ音声出力はシリ
アルＰＣＭデータラインであり、ビットおよび左右クロ
ックが関連している。

【０１２０】ＰＣＭデータはシリアルクロックＡＳＣＬ
Ｋを使用してＰＣＭＯＵＴ上にシリアルに出力される。
ＡＳＣＬＫは制御レジスタ内のＰＣＭセレクトビットに
従ってＰＣＭクロック、ＰＣＭＣＬＫから引き出され
る。ＰＣＭクロックはビットストリームのサンプリング
周波数の適切な倍数でなければならない。ＰＣＭ ＳＲ
Ｃピンの状態に応じて、ＰＣＭＣＬＫはデバイス内へ入
力したり１８．４３２ＭＨｚクロックから内部的に引き
出すことができる。ＰＣＭＯＵＴのデータ出力は、図６
に示すＬＲＣＬＫにより指示される、２つのチャネル間
で交番する。データは最上位ビットが最初に出力され
る。１８ビット出力の場合には、ＰＣＭ語サイズは２４
ビットである。最初の６ビットはゼロであり、それに１
８ビットＰＣＭ値が続く。

【０１２１】ＳＰＤＩＦ出力はデジタル音声データのシ
リアル送信に対するＡＥＳ３標準の一部分に従う。ＳＰ
ＤＩＦフォーマットはＡＥＳ３の最小インプリメンテー
ションの一部分である。

【０１２２】ＰＣＭ ＳＲＣピンがローであれば、‘Ａ
Ｖ３１０は入力ビットストリームに位相同期された音声
データに必要な出力クロックを発生する。クロック発生
器は１８．４３２ＭＨｚ外部ＶＣＸＯを必要とし、外部
ループフィルタおよびＶＣＸＯへ加えて所要入力を発生
することができる制御電圧を出力する。クロック発生器
は、下記の表に示す、音声制御レジスタビットＰＣＭＳ
ＥＬ１−０の内容に基づいて正しい出力クロックを引き
出す。

【０１２３】

【表５】

【０１２４】最大クロックジッターは２００ｐｓＲＭＳ
を越えない。回路の例を図７に示す。

【０１２５】ＰＣＭ ＳＲＣがハイであれば、‘ＡＶ３
１０は正しいＰＣＭオーバサンプリングクロック周波数
がＰＣＭＣＬＫ上へ入力されることを予期する。

【０１２６】ＳＤＲＡＭは１６ビット幅ＳＤＲＡＭでな
ければならない。‘ＡＶ３１０は２つまでのＳＤＲＡＭ
へ制御信号を与える。合計が少なくとも１６Ｍｂｉｔで
ある限り、４，８，もしくは１６ＭｂｉｔＳＤＲＡＭの
任意の組合せを使用することができる。ＳＤＲＡＭは８
１ＭＨｚクロック周波数で作動し、かつＴＩ ＴＭＳ６
２６１６２と同じタイミングパラメータ、１６Ｍｂｉｔ
ＳＤＲＡＭ、を持たなければならない。

【０１２７】拡張バスインターフェイスはバイトアクセ
スに対する２５ビットアドレスを有する１６ビット双方
向データバスである。それは、各々がそれ自体の肯定応
答信号を有する３つの外部割込み、および待ちラインも
提供する。外部メモリおよびＩ／Ｏデバイスは全てＡＲ
Ｍの３２ビットアドレススペースへマップされる。ＥＥ
ＰＲＯＭメモリ、ＤＲＡＭ、モデム、フロントパネル、
フロントエンドコントロール、並列出力ポート、および
１３９４リンクデバイスに対する７つの内部発生チップ
セレクト（ＣＳ）がある。各ＣＳはそれ自体の明確なメ
モリスペースおよびデフォールト値が１のプログラマブ
ル待ちレジスタを有している。待ち状態数はレジスタの
内容によって決まり、最小１の待ち状態を有する。ま
た、そのメモリスペースないに遅いデバイスが存在する
場合には、ＥＸＷＡＩＴ信号を使用してアクセス時間を
延ばすことができる。

【０１２８】拡張バスが予め定められたチップセレクト
を使用して７デバイスの接続をサポートする。アドレス
バスを外部で復号することにより付加デバイスを使用す
ることができる。下記の表はデバイス名、そのチップセ
レクト、アドレス範囲、およびプログラマブル待ち状態
を示す。各デバイスはチップセレクトの除去に続く１ク
ロックサイクル内に３状態データ出力を有する必要があ
る。

【０１２９】

【表６】

【０１３０】ＣＳ１はＡＲＭアプリケーション符号用で
あるが、書込みは防止されない。ＣＳ２はＡＲＭにより
アクセス可能なリード／ライトである。それはＴＰＰお
よびｂｉｔＢＬＴ ＤＭＡ転送のためにＴＣによりアク
セスすることもできる。ＣＳ３，ＣＳ４，ＣＳ５，およ
びＣＳ６は全て同じ特性を有する。ＡＲＭは拡張バスを
介してこれらのデバイスへのリード／ライトを実施す
る。ＣＳ７はＡＲＭによりリードおよびライトアクセス
することができる。また、それはＴＰＰ ＤＭＡに対す
るＴＣによりアクセスすることもでき、それはライトの
みである。並列ポートは１バイト幅であり、最下位バイ
トを介してアクセスされる。

【０１３１】拡張バスは外部ＥＥＰＲＯＭ、ＳＲＡＭ、
もしくはＲＯＭメモリおよびＤＲＡＭへのその１６ビッ
トデータおよび２５ビットアドレスの接続をサポートす
る。また、拡張バスに対するＤＭＡ転送もサポートす
る。拡張バス内のＤＭＡ転送はサポートされない。しか
しながら、ＳＲＡＭへのＤＭＡ、それに続く拡張バスへ
のＤＭＡにより達成することができる。拡張バスリード
およびライトタイミングを図８（リード）および図９
（ライト）に示し、共に２つの待ち状態がある。待ち状
態数は次式で計算することができる。

【数３４】 例えば、チッブ上のＣＳ ｄｅｌａｙは２０ｎｓｅｃで
ある。８０ｎｓｅｃリードタイミングを有するデバイス
は４つの待ち状態が必要である。

【０１３２】‘ＡＶ３１０内に３本の割込ラインおよび
３つの割込肯定応答がある。これらの割込みおよび他の
モジュールからの割込みは中央割込ハンドラーにより処
理される。割込マスクおよび優先順位はファームウェア
により管理される。３つの拡張バス割込みは３つの異な
るＩＲＱに接続される。ＡＲＭ上の割込ハンドラーがこ
れらのＩＲＱの１つのサービスを開始する時は、最初に
対応するＥＸＴＡＣＫ信号を発しなければならない。

【０１３３】ＥＸＴＷＡＩＴ信号は遅いデバイスと通信
するための代替策である。それはプログラマブル待ち状
態と一緒に使用することができるが、プログラマブル待
ちサイクルが切れる前にアクティブとならなければなら
ない。待ち状態の総量は表５の最大許容量を越えてはな
らない。合体した総待ち状態がその最大値を越える場合
には、デコーダは適切に機能することを保証されない。
デバイスがＥＸＴＷＡＩＴ信号を使用する必要がある場
合には、プログラマブル待ち状態を少なくとも２に設定
しなければならない。ＥＸＴＷＡＩＴ信号は復号プロセ
ス全体を止めてしまう可能性があるため、ＡＲＭはその
待ちを４９０ナノ秒に抑える。その後、ＡＲＭはＥＸＴ
ＷＡＩＴを発生したデバイスが故障しているものと推定
しその後のＥＸＴＷＡＩＴを無視する。ＥＸＴＷＡＩＴ
信号を再度活性化できるのはソフトウェアおよびハード
ウェアだけである。ＥＸＴＷＡＩＴ信号がオンであるリ
ードのタイミング図を図１０に示す。

【０１３４】拡張バスは２つの待ち状態を有する７０ｎ
ｓＤＲＡＭへのアクセスをサポートする。ＤＲＡＭは８
ビット、９ビット、もしくは１０ビットであるカラムア
ドレスを持たなければならない。ＤＲＡＭは８もしくは
１６ビットのデータ幅を持たなければならない。ＤＲＡ
Ｍが１６ビットデータ幅を有する場合でもバイトアクセ
スが許される。システムデフォールトＤＲＡＭ構成は９
ビットカラムアドレスおよび１６ビットデータ幅であ
る。ファームウェアが始動中にＤＲＡＭの構成を検証す
る。

【０１３５】‘ＡＶ３１０はマスター（デフォールト）
もしくはスレーブとして作用することができる集積回路
間（Ｉ^２Ｃ）シリアルバスインターフェイスを含んでい
る。‘標準モード’（１００ｋｂｉｔ／ｓ）Ｉ^２Ｃバス
システムだけがインプリメントされ、‘高速モード’は
サポートされない。インターフェイスは７ビットアドレ
ッシングを使用する。スレーブモードでは、‘ＡＶ３１
０のアドレスはＡＰＩによりプログラムされる。

【０１３６】このインターフェイスのタイミングはＩ^２
Ｃバスの標準タイミング定義と一致する。‘ＡＶ３１０
はアプリケーションプログラムによりメモリマップされ
かつ完全にアクセス可能な２つの汎用２線ＵＡＲＴを含
んでいる。ＵＡＲＴは非同期モードでしか作動せず、１
２００，２４００，４８００，９６００，１４４００．
１９２００および２８８００ｋｂｐｓのボーレートをサ
ポートする。ＵＡＲＴの出力はデジタルであり、ＲＳ２
３２コンプライアンスに対する外部レベルシフターが必
要である。

【０１３７】ＩＲ，ＲＦ，およびＳＩＲＣＳＩポートは
偽遷移のない方形波入力を必要とし、したがって、信号
はしきい値にかけた後でピンに加えなければならない。
インターフェイスはＩＲ，ＲＦ，およびＳＩＲＣＳＩデ
ータストリームを１．３ＫＨｚの周波数まで受け入れ
る。任意所与の時間に２つ以上がアクティブとなること
ができるが、１つのＩＲ，ＲＦ，もしくはＳＩＲＣＳＩ
入力しか復号されない。ＩＲ，ＲＦ，およびＳＩＲＣＳ
Ｉ信号の復号はハードウェアとソフトウェアの組合せに
より行われる。詳細については通信プロセッサモジュー
ルを参照されたい。

【０１３８】ＳＩＲＣＳＯはＳＩＲＣＳＩもしくはＥＲ
入力もしくはアプリケーション発生ＳＩＲＣＳＯ符号を
出力する。

【０１３９】‘ＡＶ３１０は１３９４に対する専用デー
タインターフェイスを提供する。インプリメンテーショ
ンを完成するために、‘ＡＶ３１０は内部パケタイザ
ー、リンクーレイヤ、および物理レイヤデバイスを必要
とする。図１１に接続を示す。

【０１４０】パケタイザもしくはリンクーレイヤインタ
ーフェイスデバイスへの制御／コマンドは拡張バスを介
して送信される。１３９４データは下記の１４信号を有
する１３９４インターフェイスを介して転送される。

【０１４１】

【表７】

【０１４２】記録モードにおいて、‘ＡＶ３１０は暗号
化もしくはクリーンパケットを１３９４インターフェイ
スへ送る。パケットは入ってくると転送される。暗号化
データを記録する場合には、ＴＰＰは各バイトを直接１
３９４インターフェイスへ送りＤＥＳモジュールをバイ
パスする。復号データを記録する場合には、ＴＰＰはパ
ケットペイロードをＤＥＳモジュールへ送り、次に１ブ
ロックのバケットを１３９４インターフェイスへ転送す
る。インターフェイスはパケットのブロックを１バイト
ずつ送り出す。暗号ビットを適切な状態に設定すること
を除けば、記録中にパケットにはなんの処理もなされな
い。特に、ＴＰＰは補助パケットからＣＷＰを除去しな
い。再生モード中に、インターフェイスから来るパケッ
トは直接ＴＰＰモジュールへ行く。図１２はＴＰＰ、Ｄ
ＥＳ、および１３９４インターフェイス間のデータフロ
ーの機能的ブロック図を示す。ＴＰＰから来るパケット
は１３９４インターフェイスもしくはトラフィックコン
トローラを介したＲＡＭ、もしくは両方の場所へ同時に
行くことができる。それにより‘ＡＶ３１０はトランス
コーダからの１から３２までの考えられる全サービスを
記録しながら１つのプログラムを復号することができ
る。

【０１４３】図１３および図１４は１３９４インターフ
ェイス上のリードおよびライトタイミング関係を示す。

【０１４４】記録中に、フロントエンドインターフェイ
スからのＤＥＲＲＯＲ信号がパケットの中間でハイとな
れば、ＰＥＲＲＯＲピンへ転送される。パケット間でＤ
ＥＲＲＯＲがアクティブとなる場合には、次のパケット
の転送中に少なくとも１ＰＤＡＴＡサイクルだけＰＥＲ
ＲＯＲ信号が発生される。

【０１４５】再生モード中に、外部１３９４デバイスは
ＰＰＡＣＥＮがアクティブである時にＰＥＲＲＯＲ信号
を立ち上げて現在パケット内のエラーもしくはその前の
パケットが消失していることを表示することしかできな
い。ＰＰＡＣＥＮがアクティブでなければＰＥＲＲＯＲ
は無視される。ＰＥＲＲＯＲ信号は少なくとも２ＰＣＬ
Ｋサイクルだけハイのままでなければならない。１つの
パケットには１つのＰＥＲＲＯＲ信号がある。

【０１４６】‘ＡＶ３１０はパワーアップしたらハード
ウェアをリセットする必要がある。デバイスのリセット
は、クロックが継続している間に、少なくとも１００ｎ
ｓだけＲＥＳＥＴピンをローとして開始される。次に、
下記のアクションが発生する。全てのポート上の入力デ
ータが無視される、外部メモリがサイジングされる、デ
ータポインタがリセットされる、全てのモジュールが初
期化されてデフォールト状態に設定される、ＴＰＰテー
ブルが初期化される、音声デコーダが２５６ｘオーバサ
ンプリングを有する１６ビット出力に設定される、ＯＳ
Ｄ背景色が青に設定されアナログおよびデジタル出力に
対する画像データが設定される、ＭａｃｒｏＶｉｓｉｏ
ｎがディセーブルされる、およびＩ^２Ｃポートがマスタ
ーモードに設定される。

【０１４７】リセットシーケンスが完了すると、デバイ
スはデータを受け入れ開始する。リセットンーケンスの
終りよりも前の全データが無視される。

【０１４８】ＪＴＡＧ境界走査が‘ＡＶ３１０内に含ま
れている。ＩＥＥＥ１１４９．１（ＪＴＡＧ）仕様を実
現するのに５ピン（テストリセットを含む）が使用され
る。ポートは命令を選択するのに使用される８ビットレ
ジスタを含んでいる。このレジスタはＴＤＩ入力を介し
てシリアルにロードされる。４つの命令がサポートさ
れ、他の全てが無視される：Ｂｙｐａｓ；Ｅｘｔｅｓ
ｔ；ＩｎｔｅｓｔおよびＳａｍｐｌｅ。

【０１４９】このインターフェイスのタイミングはＩＥ
ＥＥ１１４９．１仕様に従っている。

【０１５０】ＡＲＭ／ＣＰＵモジュールの特徴：４０．
５ＭＨｚで作動する；バイト（８ビット），半語（１６
ビット），および語（３２ビット）データタイプをサポ
ートする；オンチップＲＰＭもしくは拡張バスから命令
を読み出す；ＡＲＭ（３２ビット）もしくはＴｈｕｍｂ
（１６ビット）命令モード間の切り替えが可能；３２ビ
ットデータおよび３２ビットアドルスライン；７処理モ
ード；および２つの割込み，ＦＩＱおよびＩＲＱであ
る。

【０１５１】‘ＡＶ３１０内のＣＰＵは３２ビットＲＩ
ＳＣプロセッサＡＲＭ７ＴＤＭＩ／Ｔｈｕｍｂであり、
それは１６もしくは３２ビットフォーマットの命令を４
０．５ＭＨｚのクロック周波数で実行する能力を有す
る。正規のＡＲＭ命令は厳密に１語（３２ビット）長で
あり、データ演算は語量にしか実施されない。しかしな
がら、ＬＯＡＤおよびＳＴＯＲＥ命令がバイトを転送す
ることができる。

【０１５２】Ｔｈｕｍｂは１６ビット命令セットと同じ
３２ビットアーキテクチュアを使用する。すなわち、そ
れは３２ビット性能を保持するが１６ビット命令により
符号サイズを低減する。１６ビット命令でも、Ｔｈｕｍ
ｂは３２ビットメモリからのＡＲＭ命令を実行する時に
まだＡＲＭの性能の７０−８０％を与える。ここでは、
ＡＲＭおよびＴｈｕｍｂは相互交換可能に使用される。

【０１５３】ＡＲＭはＬＯＡＤおよびＳＴＯＲＥアーキ
テクチュアを使用する、すなわち全ての演算がレジスタ
上で行われる。ＡＲＭは６つの異なる処理モードを有
し、１６の３２ビットレジスタがユーザモードで見られ
る。Ｔｈｕｍｂ状態では、ユーザモードで利用可能なレ
ジスタは８つしかない。しかしながら、最高レジスタは
特殊命令によりアクセスすることができる。命令パイプ
ラインは３状態、フェッチ→復号→実行であり、大概の
命令は実行するのに１サイクルしか要しない。図１５は
ＡＲＭプロセッサコアのデータパスを示す。

【０１５４】ＡＲＭ ＣＰＵは‘ＡＶ３１０内の全ての
ハードウェアおよびソフトウェアを管理する責任があ
る。パワーアップすると、ＡＲＭは外部メモリのサイズ
を検証する。その後、制御レジスタ、テーブル、および
リセットデータポインタを開設することにより全てのハ
ードウェアを初期化する。次に、内部ＲＯＭからのデフ
ォールトファームウェアを実行する。１組の実行時ライ
ブラリルーチンがユーザアプリケーションプログラムの
ためのファームウェアおよびハードウェアへのアクセス
を提供する。アプリケーションプログラムは拡張バスに
取り付けられた外部メモリ内に格納される。

【０１５５】正規動作中に、プログラマブル優先順位に
基づいて、ＡＲＭは常時応答して拡張バスを介した任意
のハードウェアモジュールおよびデバイスからの要求を
割り込む。割込サービスの種別にはトランスポートパケ
ット解析、プログラムクロック回復、トラフィックコン
トローラおよびＯＳＤサービス要求、拡張バスおよび通
信プロセッサからのサービスもしくはデータ転送要求、
および音声／画像デコーダからのサービス要求が含まれ
る。

【０１５６】トラフィックコントローラモジュールの特
徴：割込要求を管理する、ＤＭＡ転送を許可し管理す
る、ＳＤＲＡＭインターフェイスを提供する、拡張バス
を管理する、メモリアクセス保護を提供する、プロセッ
サおよびメモリ完のデータフローを管理する、内部ＤＡ
ＴＡ ＲＡＭに対するＴＰＰ／ＤＥＳ、拡張バスに対す
るＤＡＴＡ ＲＡＭ、ＳＤＲＡＭからＯＳＤ、ＤＡＴＡ
ＲＡＭに対するＯＳＤ、ＳＤＲＡＭに対する音声／画
像デコーダ、およびＤＡＴＡ ＲＡＭに対するＳＤＲＡ
Ｍ。拡張バス上の全ての内部モジュールおよびデバイス
に対するチップセレクト（ＣＳ）を発生し、拡張バス上
のデバイスに対するブログラマブル待ち状態を発生し、
３つのブレークポイントレジスタおよび６４の３２ビッ
トパチＲＡＭを提供する。

【０１５７】図１６にトラフィックコントローラにより
管理されるデータフローを示す。ＳＤＲＡＭインターフ
ェイスは１２ナノ秒１６ビットデータ幅ＳＤＲＡＭをサ
ポートする。それは最小２つのＳＤＲＡＭチップへの接
続を許す２つのチップセレクトを有する。デコーダに必
要な最小ＳＤＲＡＭサイズは１６Ｍｂｉｔである。サポ
ートされる他のサイズおよび構成は次のようである。 １６Ｍｂｉｔ → １つの１６ＭｂｉｔＳＤＲＡＭ ２０Ｍｂｉｔ → １つの１６Ｍｂｉｔおよび１つの４
ＭｂｉｔＳＤＲＡＭ ２４Ｍｂｉｔ → １つの１６Ｍｂｉｔおよび１つの８
ＭｂｉｔＳＤＲＡＭ ３２Ｍｂｉｔ → ２つの１６ＭｂｉｔＳＤＲＡＭ ＳＤＲＡＭへのアクセスはバイト、半語、１語、連続ブ
ロック、画像ラインブロク、もしくは２Ｄマクロブロッ
クによることができる。また、インターフェイスはｂｉ
ｔＢＬＴブロック転送のための減分モードをサポートす
る。

【０１５８】２つのチップセレクトは下記のアドレス範
囲に対応する。 ＳＣＳ１ → ０ｘＦＥ００ ００００−０ｘＦＥ１Ｆ
ＦＦＦＦ ＳＣＳ２ → ０ｘＦＥ２０ ００００−０ｘＦＥ３Ｆ
ＦＦＦＦ 復号中に、‘ＡＶ３１０は表７に従ってＮＴＳＣにたい
して１６ＭｂｉｔＳＤＲＡＭを割り当てる。

【０１５９】

【表８】 ＊これらの値は現在のＤＳＳ仕様に対するものである。
最近提案されている仕様では、ＶＢＶバッファサイズは
１，８３５，００８ビットに縮小されており、ＯＳＤそ
の他の用途にたいしては３５５，５８６バイトが与えら
れる。

【０１６０】しかしながら、ＶＢＶバッファを拡張バス
３００上のオプショナルメモリ内に入れてＶＢＶバッフ
ァの量だけＳＤＲＡＭメモリを解放するのも本発明の範
囲内である。それはＳＤＲＡＭが表７とは異なる方法で
割り当てられる、すなわちＯＳＤメモリサイズを拡張で
きるかあるいは任意の他のブロックを拡張できることを
意味する。

【０１６１】割込要求はＴＰＰ、ＯＳＤ、Ａ／Ｖデコー
ダおよび通信プロセッサ等の内部モジュール、および拡
張バス上のデバイスから発生することができる。いくつ
かの要求は内部ＲＡＭへのデータ転送であり、他はＡＲ
Ｍ ＣＰＵへの真の割込みである。トラフィックコント
ローラはデータ転送を処理し、ＡＲＭは真の割込みへの
サービスを提供する。割込みはＦＩＱおよびＩＲＱへ分
類される。システムソフトウェアはＦＩＱを使用し、ア
プリケーションソフトウェアはＩＲＱを使用する。ＦＩ
ＱおよびＩＲＱの優先順位はファームウェアにより管理
される。

【０１６２】ＳＤＲＡＭはシステムレベルテーブル、画
像および音声ビットストリーム、再構成画像、ＯＳＤデ
ータ、および画像復号符号、テーブル、およびＦＩＦＯ
を格納するのに使用される。内部ＤＡＴＡ ＲＡＭは一
時的バッファ、ＯＳＤウィンドウ属性、条件付アクセス
に対するキー、およびファームウェアに対する他のテー
ブルおよびバッファを格納する。ＴＣは２つの物理的Ｄ
ＭＡチャネルを管理するが、ユーザにはその中の１つ、
汎用ＤＭＡ、しか見えない。ユーザにはＴＰＰ、画像お
よび音声デコーダ、およびＯＳＤモジュールにより開始
されるＤＭＡの知識は無い。汎用ＤＭＡはＡＲＭ発生お
よびｂｉｔＢＬＴ発生ＤＭＡを含んでいる。ＴＣは任意
所与の時間に、４つまでの汎用ＤＭＡを受け入れること
ができる。表８は許される汎用ＤＭＡ転送を示す。

【０１６３】

【表９】 拡張バスメモリとＳＤＲＡＭ間の直接ＤＭＡ転送は無い
ことがお判りであろう。しかしながら、ユーザはＤａｔ
ａ ＲＡＭをそのための中間ステップとして使用するｂ
ｉｔＢＬＴハードウェアを使用することができる。唯一
の制約は転送されるブロックが３２ビット語境界で開始
しなければならないことである。

【０１６４】ＴＰＰモジュールの特徴：トランスポート
ビットストリームを解析する、フロントエンドデバイス
もしくは１３９４インターフェイスからのビットストリ
ームを受け入れる、システムクロック基準（ＳＣＲ）回
復を実施する、４０Ｍｂｉｔ／秒までのトランスポート
ストリームをサポートする、８ビットパラレル入力デー
タを受け入れる、３２ＳＣＩＤの格納をサポートする、
消失パケット検出、復号もしくは暗号化パケットを直接
１３９４インターフェイスへ与える、およびハードウェ
アにインプリメントされるデータ暗号化標準（ＤＥＳ）
によるＤＳＳに対する内部デスクランブラー。

【０１６５】ＴＰＰはパケットをバイト毎に受け入れ
る。各パケットは一意的なＩＤ．ＳＣＩＤを含み、ＴＰ
Ｐは指定されたＩＤ番号を含むこれらのパケットを抽出
する。それはトランスポートパケットのヘッダーを処理
してペイロードすなわち補助パケットをＤＥＳハードウ
ェアおよびトラフィックコントローラを介して内部ＲＡ
Ｍへ転送する。ＡＲＭ上で実行される特殊ファームウェ
アがＤＥＳキー抽出を処理してＤＥＳ操作を活性化す
る。ＡＲＭ／ＣＰＵはさらに内部ＲＡＭ内に格納された
補助パケットの解析を実施する。ＡＲＭおよびＴＰＰは
一緒にＳＣＲクロック回復も実施する。図１７は外部Ｖ
ＣＸＯの回路例である。‘ＡＶ３１０からの出力は２５
６レベルを有するデジタルパルスである。

【０１６６】条件付アクセスおよびＤＥＳブロックはパ
ケットヘッダー解析機能の一部である。ヘッダー内のＣ
Ｆビットはパケットがクリーンであるか暗号化されてい
るかを示す。クリーンパケットは内部ＲＡＭへ直接転送
することができるが、暗号化されたものはＤＥＳブロッ
クへ通して復号する必要がある。許可および復号キー情
報は制御語パケット（ＣＷＰ）を介して送信される。外
部スマートカードがこの情報をカードしてＤＥＳを働か
せるのに適切なキーを与える。

【０１６７】１３９４インターフェイスは直接ＴＰＰ／
ＤＥＳモジュールに接続される。ユーザプロクラムのコ
マンドにより、ＴＰＰ／ＤＥＳはクリーンもしくは暗号
化パケットを１３９４インターフェイスへ送ることがで
きる。ユーザは３２までのサービスを選択して記録する
ことができる。マテリアルが暗号化される場合、ユーザ
はクリーンもしくは暗号化画像をどこへ記録するかをも
指定する必要がある。記録モードではＴＰＰは復号モー
ドが選択されるとパケットヘッダーを修正し、暗号化モ
ードではパケットヘッダーは修正されない。再生モード
中に、１３９４インターフェイスはＴＰＰ内へ入る各バ
イトを転送する。ＴＰＰはフロントエンドからのデータ
と同様にビットストリームを解析する。

【０１６８】画像デコーダモジュールの特徴：ＭＰＥＧ
−２メインプロファイルメインレベルおよびＭＰＥＧ−
１のリアルタイム画像復号、エラー検出および隠蔽、内
部９０ＫＨｚ／２７ＭＨｚシステムタイムクロック、１
６Ｍｂｐｓの持続入力レート、全トリックモードによる
トリックモードのサポート、１／４および１／６間引き
サイズピクチュアの提供、クロヘズドキャプションおよ
びビットストリームからの他のピクチュアユーザデータ
の抽出、ＮＴＳＣモードの３：２プルダウン、および水
平リサンプリングおよび垂直クロミナンス濾波による後
続ディスプレイフォーマットのサポート。

【０１６９】

【表１０】 ＤＳＳおよびＭＰＥＧシンタクスの両方に従った１６：
９ソースマテリアルに対するパン−アンド−スキャン、
ハイレベルコマンドインターフェイス、およびプレゼン
テーションタイムスタンプ（ＰＴＳ）を使用する同期
化。

【０１７０】画像デコーダモジュールはＳＤＲＡＭから
画像ビットストリームを受信する。また、それはＳＤＲ
ＡＭをそのワーキングエリアとして使用してテーブル、
バッファ、および再構成画像を格納する。復号プロセス
はＡＲＭからハイレベルコマンドを受け取るＲＩＳＣエ
ンジンにより制御される。このようにして、ＡＲＭは外
部ホストとして作用して外部デコーダモジュールを初期
化し制御する。出力画像はＯＳＤモジュールへ送られて
さらにＯＳＤデータとブレンドされる。

【０１７１】正規のビットストリーム復号の他に、画像
デコーダはピクチュアレイヤユーザデータからクローズ
ドキャプション（ＣＣ）、拡張データサービス（ＥＤ
Ｓ）、プレゼンテーションタイムスタンプ（ＰＴＳ）お
よび復号タイムスタンプ、パン−アンド−スキャン、フ
ィールドディスプレイフラグ、およびｎｏ＿ｂｕｒｓｔ
フラグを抽出する。これらのデータフィールドはＤＳＳ
により指定される。ＣＣおよびＥＤＳはＮＴＳＣ／ＰＡ
Ｌエンコーダへ転送されＰＴＳはプレゼンテーション同
期化のために使用される。他のデータフィールドは正規
のＭＰＥＧビットストリームに対する特定ＤＳＳ制約を
形成し、それらはビットストリームから得られる情報を
更新するのに使用される。

【０１７２】ＰＴＳおよびＳＣＲ（システムクロック基
準）が公差内で一致しない場合には、画像デコーダはフ
レームを再ディスプレイするかスキップする。ここで、
ＣＣ／ＥＤＳは次のように処理される、フレームを再デ
ィスプレイし第２のディスプレイはＣＣ／ＥＤＳを含ま
ない、フレームをスキップする場合には対応するＣＣ／
ＥＤＳもスキップされる。トリックモード復号中に、画
像デコーダは下記のステップを繰り返す、Ｉピクチュア
が続くシーケンスヘッダーを探索する、画像バッファア
ンダーフローエラーを無視する、かつ復号されたＩフレ
ームを連続的にディスプレイする。

【０１７３】トリックモードＩフレームデータはいくつ
かのフレーム間スライスの替わりに全フレームを含まな
ければならない。画像データは表１０に詳細に示すハイ
レベルコマンドを受け入れる。

【０１７４】

【表１１】 下記の表はサポートされたアスペクト比変換を示す。

【０１７５】

【表１２】

【０１７６】パン−走査方法は１６：９ソース画像を
４：３デバイス上にディスプレイする時に適用される。
ソース画像がフルサイズ、７２０／７０４ｘ４８０、で
あればパン−走査位置は１，１／２もしくは１／４サン
プルを指定する。サンプルサイズがフルサイスよりも小
さければ、パン−走査位置は厳密に整数サンプルしか指
定しない。‘ＡＶ３１０からのデフォールトディスプレ
イフォーマット出力は４：３であることをお判り願いた
い。４：３ディスプレイデバイスと１６：９ディスプレ
イデバイス間を切り替える場合には、リセットも必要で
ある。

【０１７７】１／２および１／４間引きは、各ディメン
ジョンにおいて、４：３もしくは１６：９フォーマット
のさまざまなサイズの画像に対してサポートされる。詳
細を下記の表に示す。

【０１７８】

【表１３】 画像デコーダモジュールの特徴：ＭＰＥＧ音声レイヤ
１，２を復号する、全てのＭＰＥＧ−１およびＭＰＥＧ
−２データレートおよび半周波数を除くサンプリング周
波数をサポートする、自動音声同期化を行う、１６およ
び１８ビットＰＣＭデータをサポートする、ＰＣＭおよ
びＳＰＤＩの両フォーマットで出力する、ＰＣＭクロッ
クを発生するもしくは外部ソースを受け入れる、同期化
もしくはビットエラーのエラー隠蔽（ミューティングに
よる）を行う、およびフレーム毎状態情報を与える。

【０１７９】音声モジュールはトラフィックコントロー
ラからＭＰＥＧ圧縮音声データを受信して復号し、ＰＣ
Ｍフォーマットで音声サンプルを出力する。ＡＲＭ Ｃ
ＰＵは制御レジスタを介して音声デコーダを初期化／制
御し、かつデコーダの状態レジスタから状態情報を読み
出すことができる。

【０１８０】音声フレームデータおよびＰＴＳ情報はパ
ケット形式でＳＤＲＡＭ内に格納される。音声モジュー
ルはパケットを復号してＰＴＳおよび音声データを抽出
する。

【０１８１】ＡＲＭは３２ビット制御レジスタを介して
音声モジュールの動作を制御することができる。ＡＲＭ
は音声デコーダをリセットすなわちミューティングし、
出力精度およびオーバサンプリング比を選択し、デュア
ルチャネルモードに対する出力フォーマットを選択する
ことができる。ＡＲＭはまた音声モジュールから状態情
報を読み出すことができる。１つの（３２ビット）レジ
スタがＭＰＥＧヘッダー情報およびｓｙｎｃ、ＣＲＣ、
およびＰＣＭ状態を提供する。

【０１８２】音声モジュールは、リード／ライト制御レ
ジスタおよびリードオンリー状態レジスタの、２つのレ
ジスタを有する。レジスタは次のように定義される。

【０１８３】

【表１４】 ＯＳＤモジュールの特徴：８つまでのハードウェアウィ
ンドウをサポートしその中の１つはカーソルに使用でき
る、全ての非重複ウィンドウを同時にディスプレイでき
る、重複ウィンドウは最高優先順位のウィンドウを頂部
に遮るようにディスプレイされる、プログラマブルサイ
ズおよびブリンキング周波数を有するハードウェアウィ
ンドウベース矩形カーソルを提供する、また青へデフォ
ールトするプログラマブル背景色を与える、４ウィンド
ウフォーマット（間引き画像に対する空ウィンドウ、ビ
ットマップ、ＹＣｒＣｂ４：４：４グラフィックコンポ
ーネント、およびＹＣｒＣｂ４：２：２ＣＣＩＲ６０１
コンポーネント）をサポートする、ビットマップＹＣｒ
Ｃｂ４：４：４もしくは動き画像および空ウィンドウを
有するＹＣｒＣｂ４：２：２のブレンドをサポートす
る、ウィンドウモードおよびカラーモードブレンドをサ
ポートする、プログラマブル２５６エントリカラールッ
クアップテーブルを提供する、動き画像もしくはプログ
ラマブル４２２もしくは４４４デジタルコンポーネント
フォーマットとの混合を出力する、動き画像もしくはＯ
ＳＤとの混合をオンチップＮＴＳＣ／ＰＡＬエンコーダ
へ与えてｂｉｔＢＬＴハードウェアによりグラフィック
加速能力を提供する。各ハードウェアウィンドウは次の
属性を有する、ウィンドウ位置（画面上の任意の偶数ピ
クセル水平位置、間引き画像を有するウィンドウも偶数
番画像ラインから開始しなければならない）、ウィンド
ウサイズ；２から７２０ピクセル幅（偶数値のみ）かつ
１から５７６ライン、ウィンドウベースアドレス、デー
タフォーマット（ビットマップ、ＹＣｒＣｂ４：４：
４、ＹＣｒＣｂ４：２：２、および空）、ビットマップ
解像度（１，２，４および８ビット／ピクセル）、ビッ
トマップおよびＹＣｒＣｂ４：４：４ウィンドウに対す
る全および半解像度、ビットマップカラーパレットベー
スアドレス、ブレンドイネーブルフラグ、４もしくは１
６ブレンドレベル、ＹＣｒＣｂ４：４：４およびＹＣｒ
Ｃｂ４：２：２に対するトランスペアレンシイネーブル
フラグ、および出力チャネル制御。

【０１８４】ＯＳＤモジュールはさまざまなＯＳＤウィ
ンドウからのＯＳＤデータを管理して画像とブレンドす
る責任がある。それは画像デコーダから画像を受け入
れ、ＳＤＲＡＭからＯＳＤデータを読み出し、オンチッ
プＮＴＳＣ／ＰＡＬエンコーダへの１組の画像出力およ
びチップを離れるテジタル出力へのもう１組の画像出力
を発生する。ＯＳＤモジュールはスタンバイモードへデ
フォールトし、画像デコーダから両出力へ画像を送るだ
けである。ＡＲＭ ＣＰＵにより活性化された後で、Ｏ
ＳＤモジュールはＡＲＭにより開設されるウィンドウ属
性に続いてＯＳＤデータを読み出して画像出力と混合す
る。ＡＲＭ ＣＰＵはＯＳＤ操作をターンオン／オフさ
せる責任がある。ＯＳＤモジュールに取り付けられるｂ
ｉｔＢＬＴハードウェアはメモリブロック動きおよびグ
ラフィック操作を加速させる。図１８はＯＳＤモジュー
ルのブロック図である。ＯＳＤのさまざまな機能につい
て下記の小節で詳細に説明する。

【０１８５】ＯＳＤデータは可変サイズを有する。ビッ
トマップモードにおいて、各ピクセルは１，２，４，も
しくは８ビット幅とすることができる。グラフィックＹ
ＣｒＣｂ４：４：４もしくはＣＣＩＲ６０１ＹＣｒＣｂ
４：２：２モードでは、８ビット／コンポーネントを要
し、コンポーネントは４：４：４（Ｃｂ／Ｙ／Ｃｒ／Ｃ
ｂ／Ｙ／Ｃｒ）もしくは４：２：２（Ｃｂ／Ｙ／Ｃｒ／
Ｙ）フォーマットに従って配列される。ＲＧＢグラフィ
ックデータをＯＳＤとして使用する必要がある場合に
は、アプリケーションはＹ／Ｃｒ／Ｃｂへのソフトウェ
ア変換を実施した後で格納しなければならない。ＯＳＤ
データは常に３２ビット語へパックされ後に正当化され
る。ＯＳＤウィンドウの左上コーナから開始して、全デ
ータが隣接３２ビット語内へパックされる。専用ｂｉｔ
ＢＬＴハードウェアがＡＲＭに対するＯＳＤデータのパ
ッキングおよびアンパッキングを促進させて個別のピク
セルへアクセスし、ＯＳＤモジュールはピクセルアクセ
スを提供する内部シフターを有する。

【０１８６】ＮＴＳＣモードにおいて利用可能なＳＤＲ
ＡＭは、ＤＳＳに対する現在および提案されたＶＢＶバ
ッファサイズを示す、表１４に載せたサイズを有する下
記のＯＳＤの１つを格納することができる。

【０１８７】

【表１５】

【０１８８】ＯＳＤウィンドウはその属性により定義さ
れる。ウィンドウに対するＯＳＤデータをＳＤＲＡＭ内
へ格納する他に、アプリケーションプログラムは後述す
るようにＯＳＤモジュール内のウィンドウ属性および他
の配置も更新する必要がある。

【０１８９】ＣＡＭメモリは各ウィンドウの上左および
下右コーナのＸおよびＹ位置を含む。アプリケーション
プログラムはＣＡＭを開設して選択されたＯＳＤウィン
ドウをイネーブルする必要がある。各ウィンドウの優先
順位はＣＡＭ内のその位置により決定される。すなわ
ち、低いアドレスウィンドウは常に高い優先順位を有す
る。ウィンドウの優先順位をスワップするために、ＡＲ
ＭはＣＡＭ内の位置を交換しなければならない。

【０１９０】ＯＳＤモジュールはウィンドウ属性のロー
カルコピーを維持する。これらの属性によりＯＳＤモジ
ュールはＯＳＤデータに対するアドレスを計算し、適切
なサイズのピクセルを抽出し、ブレンド因子を制御し、
出力チャネルを選択することができる。

【０１９１】ビットマップＯＳＤを使用する前に、アプ
リケーションプログラムは２５６エントリカラールック
アップテーブル（ＣＬＵＴ）を初期化しなければならな
い。ＣＬＵＴは主としてビットマップデータをＹ／Ｃｒ
／Ｃｂ成分へ変換するのに使用される。ビットマップピ
クセルは１，２，４，もしくは８ビットを有することが
できるため、ＣＬＵＴ全体も１６の別々の１６−エント
リＣＬＵＴ等のより小さいサイズのテーブルのセグメン
トを含むようにプログラムすることができる。

【０１９２】２つのブルンドモードがある。ウィンドウ
モードブレンドはタイプビットマップ、ＹＣｒＣｂ４：
４：４：，およびＹＣｒＣｂ４：２：２のＯＳＤウィン
ドウに適用される。ピクセルごとのカラーモードブレン
ドはビットマップＯＳＤにしか許されない。ＯＳＤウィ
ンドウが常にリアルタイム動き画像とブレンドされる。
すなわち、間引きした動き画像を含む空ウィンドウを除
けば、ＯＳＤ間のブレンドは行われない。重複するＯＳ
Ｄウィンドウの場合には、頂部ＯＳＤウィンドウと画像
の間でしかブレンドは行われない。ブレンドはウィンド
ウ属性、Ｂｌｅｎｄ＿Ｅｎ（２ビット），Ｂｌｅｎｄ
Ｌｅｖｅｌ（４ビット），およびＴｒａｎｓ＿Ｅｎ（１
ビット）により制御される。Ｂｌｅｎｄ＿Ｅｎにより表
１５に示すようにブレンドが活性化される。ウィンドウ
モードでは、属性Ｂｌｅｎｄ＿Ｌｅｖｅｌにより定義さ
れるレベルに基づいて全てのピクセルが画像データと混
合される。カラーモードでは、ブレンドレベルはＣＬＵ
Ｔ内に与えられる。すなわち、ＣｂおよびＣｒの最下位
ビットが４レベルブレンドを提供し、ＣｂおよびＣｒか
らの最後の２ビットが１６レベルブレンドを提供する。
トランスペアレンシレベル、ＯＳＤのない画像だけ、は
Ｔｒａｎｓ＿Ｅｎビットオンおよびオール０を含むＯＳ
Ｄピクセルにより達成される。

【０１９３】

【表１６】

【０１９４】矩形ブリンキングカーソルがハードウェア
ウィンドウ０を使用して提供される。ウィンドウ０であ
れば、カーソルは常に他のＯＳＤウィンドウの頂部に現
れる。ユーザはウィンドウ属性を介してカーソルのサイ
ズを指定することができる。カーソルの活性化、その
色、およびブリンキング周波数は制御レジスタを介して
プログラムすることができる。ハードウェアウィンドウ
０がカーソルとして指定されると、７つのウィンドウし
かアプリケーションに利用できない。ハードウェアカー
ソルが使用されない場合には、アプリケーションはウィ
ンドウ０を正規のハードウェアウィンドウとして使用す
ることができる。

【０１９５】ＯＳＤウィンドウは活性化された後で、各
々が属性Ｄｉｓｐ＿Ｃｈ＿Ｃｎｔｌ［１，０］を有し、
ウィンドウの位置が現在ディスプレイされている場合そ
れは２つの出力チャネル（アナログおよびテジタル画像
出力）の内容を定義する。次の表は出力チャネルをどの
ように制御するかを示す。

【０１９６】

【表１７】 これら２つの出力チャネルのディスプレイの例を図１９
に示す。

【０１９７】ｂｉｔＢＬＴハードウェアは１ブロックの
メモリを１つのスペースから別のスペースへ移すより高
速な方法を提供する。それはソース位置からデータを読
み出し、データにシフト／マスク／マージ／伸長操作を
実施し、最後にそれをデスティネーション位置へ書き込
む。このハードウェアにより下記のグラフィック関数が
イネーブルされる：Ｓｅｔ／Ｇｅｔ Ｐｉｘｅｌ；Ｈｏ
ｒｉｚｏｎｔａｌ／Ｖｅｒｔｉｃａｌ Ｌｉｎｅ Ｄｒ
ａｗｉｎｇ；Ｂｌｏｃｋ Ｆｉｌｌ；ＦｏｎｔＢｉｔＢ
ＬＴｉｎｇ；Ｂｉｔｍａｐ／ｇｒａｐｈｉｃ ＢｉｔＢ
ＬＴｉｎｇ；およびＴｒａｎｓｐａｒｅｎｃｙ。

【０１９８】ｂｉｔＢＬＴに対する許容ソースおよびデ
スティネーションメモリは表１７に定義される。

【０１９９】

【表１８】 ｂｉｔＢＬＴによりサポートされるソースおよびデステ
ィネーションＯＳＤウィントウのタイプを次の表に示す
（ＨＲは半解像度を表す）。

【０２００】

【表１９】

【０２０１】ビットマップは１，２，４，もしくは８ビ
ット／ピクセルを許すため、異なる解像度のウィンドウ
間でスワップする場合ｂｉｔＢＬＴはＭＳＢビットを落
とすすなわち０でパッドすることがある。半解像度ＯＳ
Ｄに対しては、水平ピクセルディメンジョンは偶数でな
ければならない。ＹＣｒＣｂ４：２：２データに対して
は、線画操作は常に３２ビット語、語境界ち一列に並ぶ
２つの隣接ピクセル、で行われる。

【０２０２】ブロック移動操作では、データのブロック
はトランスペアレントとしてテキストすなわちグラフィ
ックオーバレイを許すことができる。ソースデータのピ
クセルはデスティネーションデータのピクセルと結合さ
れる。トランスペアレンシがターンオンされてソースピ
クセルの値が非ゼロであれば、ピクセルはデスティネー
ションへ書き込まれる。ピクセルの値がゼロであれば、
デスティネーションピクセルは不変である。トランスペ
アレンシはビットマップからビットマップ、およびビッ
トマップからＹＣｒＣｂ４：４：４：へしか許されな
い。

【０２０３】ＮＴＳＣ／ＰＡＬエンコーダモジュールの
特徴：ＮＴＳＣおよびＰＡＬ Ｂ，Ｄ，Ｇ／Ｈ，および
ディスプレイフォーマットをサポートする、Ｙ，Ｃ，お
よび９ビットＤＡＣを有する複合画像を出力する、ＲＳ
１７０Ａ標準へコンパイルする、マクロビジョンアンチ
テーピング機能をサポートする、クローズドキャプショ
ン、拡張データサービス、およびアスペクト比ＶＡＲＩ
Ｓ符号化を提供する、および外部ｓｙｎｃ信号を受け入
れるオプションを有するｓｙｎｃ信号を与える。

【０２０４】このモジュールはＯＳＤデータとブレンド
されているかもしれない画像データをＯＳＤモジュール
から受け入れてＹ，Ｃおよび複合アナログ出力へ変換す
る。クローズドキャプションおよび拡張データサービス
データは画像デコーダからシリアルインターフェイスラ
インを介して与えられる。これらのデータは対応するレ
ジスタ内へラッチされる。ＣＣエンコーダはライン２１
のクローズドキャプションデータおよびライン２８４の
拡張データサービスを送出する。ＡＲＭはこのモジュー
ルをＡＲＭインターフェイスブロックを介して初期化お
よび制御する。それはまたＶＡＲＩＳ符号を指示された
レジスタへ送り、次にそれは画像ライン２０内へ符号化
される。ＡＲＭはまたＡＲＭインターフェイスブロック
を介してマクロビジョンをターンオンオフする。マクロ
ビジョンのデフォールト状態はオフである。

【０２０５】通信プロセッサモジュールの特徴：２つの
プログラマブルタイマを提供する、１つのスマートカー
ド用と２つの汎用との３つのＵＡＲＴを提供する、Ｉ
Ｒ，ＳＩＲＣＳＩおよびＲＦ信号を受け入れる、ＳＩＲ
ＣＳＯ出力を与える、２つの汎用Ｉ／Ｏを提供する、Ｉ
^２ＣおよびＪＴＡＧインターフェイスを管理する。

【０２０６】このモシュールはバッファ、制御レジス
タ、およびＵＡＲＴ，ＩＲ／ＲＦ，Ｉ^２ＣおよびＪＴＡ
Ｇ等のさまざまなインターフェイスの制御論理の集まり
を含んでいる。全てのバッファおよびレジスタがメモリ
マップされＡＲＭ ＣＰＵにより個別に管理される。こ
れらのインターフェイスモジュールとＡＲＭ ＣＰＵ間
の通信に割込みが使用される。

【０２０７】‘ＡＶ３１０はユーザプログラマブルな２
つの汎用タイマを有する。両方のタイマが１６ビットプ
レスケーラを有する１６ビットカウンタを含み、２５ｎ
ｓから１０６秒のタイミング間隔を見込んでいる。各タ
イマ、ｔｉｍｅｒ０およびｔｉｍｅｒ１、に１組の制御
および状態レジスタが関連している。これらのレジスタ
は表１９に明示されている。

【０２０８】

【表２０】

【０２０９】タイマは２つのタイマ、ｔｄｄｒからプリ
ロードされｓｙｓ＿ｃｌｏｃｋ毎にカウントダウンする
タイマプリスケーラ，ｐｓｃ，およびタイマカウンタｔ
ｉｍ（ｐｒｄからプリロードされる）、からなるカウン
トダウンタイマである。ｐｓｃ＝０であれば、それ自体
をプリロードしてｔｉｍを１だけ減分する。それによ
り、ｓｙｓ＿ｃｌｏｃｋは下記の値で除算される。（ｔ
ｄｄｒ＋１）^＊（ｐｒｄ＋１），ｔｄｄおよびｒｐｒｄ
が共に０ではない場合、あるいは、２
ｔｄｄおよびｒｐｒｄが共に０の場
合。

【０２１０】ｔｉｍ＝０かつｐｓｃ＝０の場合、対応す
るｔｉｎｔ＿ｍａｓｋが設定されなければタイマは割込
みを発する。次に、ｓｏｆｔ＝０であれば、両カウンタ
がプリロードされる。ｓｏｆｔが１であれば、タイマは
カウントを停止する。

【０２１１】タイマ制御レジスタ（ｔｃｒ）が正規のタ
イマ操作をオーバライドすることができる。タイマリロ
ードビットｔｒｂにより両カウンタはプリロードされタ
イマ停止ビットｔｓｓにより両カウンタは停止される。

【０２１２】２つの汎用２線ＵＡＲＴは同期モード、全
二重、２８．８ｋｂｐｓまで作動する８バイトＦＩＦＯ
ＵＡＲＴで二重バッファされる。それらは１開始ビッ
ト、７もしくは８データビット、オプショナルパリテ
ィ、および１もしくは２停止ビットを送受信する。

【０２１３】ＵＡＲＴはＡＰＩへ完全にアクセスするこ
とができ、データ受信時もしくは送信バッファが空であ
る時に割込みを発生することができる。ＡＲＭもデータ
オーバランおよびフレーミングエラー等のフラグを含む
各ＵＡＲＴに対する状態レジスタへのアクセスを有す
る。

【０２１４】ＩＲ／ＲＦ遠隔制御インターフェイスはセ
ットトップボックスへユーザコマンドを送信する手段で
ある。このインターフェイスはビットフレームベース通
信プロトコルをインプリメントするカスタムハードウェ
ア受信機からなっている。単一ビットフレームはユーザ
コマンドを表す。

【０２１５】ビットフレームは１２，１５もしくは２０
の考えられる３つの長さで定義される。フレーム内のビ
ットのオン／オフ値は２つの長さの異なるパルス幅で表
される。‘１’は１．２ｍｓのパルス幅で表され‘０’
は０．６ｍｓのパルス幅で表される。図２０の例はＩＲ
入力ビットストリームを示す。ビットストリームはいか
なるキャリヤ（典型的は３６−４８ＫＨｚ）にも制限さ
れずかつゼロ復帰フォーマットで純粋にデジタルなビッ
トストリームを表すものとする。このインターフェイス
のハードウェア部分はビットストリームを捕捉して捕捉
した値をアクセスのソフトウェアインターフェイスのた
めに読出レジスタへ入れると共にビット値を決定する責
任がある。読出レジスタへ入れられる各値が割込要求を
発生する。

【０２１６】各ユーザコマンドが単一ビットフレームと
して送信され、各フレームが最低３回送信される。ハー
ドウェアインターフェイスはフレームを認識して不要フ
レームを濾波する責任がある。ハードウェアインターフ
ェイスにより認識されるビットフレームは次のステップ
パスしなければならない、第１にそれは予期されるフレ
ームサイズ１２，１５もしくは２０ビットと一致しなけ
ればならない、次に受信した最低３フレームの中の２フ
レームは値が一致しなければならない。ハードウェアイ
ンターフェイスによりフレーム一致が検出されると、１
つの割込要求しか発生されない。

【０２１７】ＩＲ／ＲＦプロトコルは１つの受信割込み
を有するが、それは２つの異なる条件を示すために発生
される。２つの異なる条件はユーザコマンドの開始およ
び終了である。第１のタイプの受信割込み（開始）はハ
ードウェアインターフェイスが新しいフレームを検出す
る時に発生される（３フレームの中の２つが一致しなけ
ればならないことを思い出していただきたい）。第２の
タイプの割込みはハードウェア時間切れ期間（ユーザコ
マンド時間切れ）の長さにわたって信号が検出されない
場合に発生される。各フレームは、送信されると、連続
もしくは繰り返しと考えられる。したがって、ユーサコ
マンドに対して最低３フレームがあるが、プロトコルは
開始割込みが受信されるとインターフェイスは終了（時
間切れ）割込みが発生されるまでは同じフレームが受信
されていると仮定するようになっている。

【０２１８】受信シーケンスの典型的な例はインターフ
ェイスが休止しておりハードウェアインターフェィスが
フレームとして認識される信号を検出すると仮定するこ
とである。そらはユーザコマンドの開始と考えられ、ハ
ードウェアインターフェイスにより開始割込みが発せら
れる。およそ１００ｍｓの時間切れ期間の間ハードウェ
アインターフェイスにより検出される信号が無い場合に
ユーザコマンドの終了と見なされる。終了はハードウェ
アインターフェイスからの割込みにより表示される。

【０２１９】受信シーケンス中に、終了割込みを受信す
る前にいくつかの開始割込みを受信することができる。
いくつかの開始割込みは時間切れ期間が切れる前にいく
つかのコマンドを入力するユーザが引き起こすことがで
きる。ユーザにより入力されるこれらの各コマンドは異
なるコマンドとすることができる。前のコマンドの時間
切れの前に新しいユーザコマンドを受け入れることがで
きる。

【０２２０】ＩＲ，ＳＩＲＣＳＩ，およびＲＦ入力は共
通復号論理を共用する。図２１はハードウェアインター
フェイスの理論的モデルを示す。考えられる３つの入力
ＳＩＲＣＳＩ，ＩＲおよびＲＦ、および１つの出力ＳＩ
ＲＣＳＯがある。ＩＲ受信機はもう１つのデバイスのＳ
ＩＲＣＳＯからその入力を受信する。再度図２１を調べ
ると、正規の操作によりＩＲはＳＩＲＣＳＯおよびデコ
ータに接続されることが判る。ＳＩＲＣＳＩ信号はＩＲ
よりも優先順位が高く進行中の任意のＩＲ信号をオーバ
ライドする。ＳＩＲＣＳＩが検出される場合には、ハー
ドウェアインターフェイスは入力ストリームをＩＲから
ＳＩＲＣＳＩへ切り替えＳＩＲＣＳＩはテコーダおよび
ＳＩＲＣＳＯへ送られる。

【０２２１】ＩＲフレームタイブに対する２つの入力お
よびＲＦフレームタイプに対する１つの入力が考えられ
る。受信フレームがＩＲもしくはＲＦである場合には、
ユーザは選択を行わなければならない。ＩＲ／ＲＦイン
ターフェイスは２つの３２ビットデータレジスタを含
み、受信データに対するもの（ＩＲＲＦデータ復号レジ
スタ）および書き出されるデータに対するもの（ＩＲＲ
Ｆ符号化データレジスタ）である。両レジスタにおい
て、ビット３１−２０は使用されず０に設定される。

【０２２２】‘ＡＶ３１０はユーサが構成可能な２つの
汎用Ｉ／Ｏピン（１０１および１０２）を有する。各Ｉ
／Ｏピンはそれ自体の３２ビット制御／状態レジスタ、
ｉｏｃｓｒ１もしくはｉｏｃｓｒ２を有する。

【０２２３】Ｉ／Ｏが入力として構成されかつデルタ割
込マスクがクリアされると、入力の状態が替わる時はつ
ねにＡＲＭ割込みが発生される。デルタ割込マスクが設
定されると、ＡＲＭへの割込みはディセーブルされる。
入力として構成される間Ｉ／Ｏピンを駆動するデバイス
が他になければ、それは内部プルアップ抵抗によりハイ
に保持される。

【０２２４】Ｉ／Ｏが出力として構成される（対応する
制御／状態レジスタ内にｃｉｏビットを設定して）場合
には、制御／状態レジスタのｉｏ＿ｏｕｔビット内に含
まれる値が出力される。Ｉ／Ｏが出力として構成される
場合には、割込み発生がディセーブルされる。制御／状
態レジスタの定義を表２０に示す。

【０２２５】

【表２１】

【０２２６】‘ＡＶ３１０はマスターもしくはスレーブ
として作用することができるＩ^２Ｃシリアルバスを含
む。（マスターモードはデフォールトである）。マスタ
ーモードにおいて、‘ＡＶ３１０は転送を開始かつ終止
しクロック信号を発生する。

【０２２７】デバイスをスレーブモードとするために、
ＡＲＭはブロック内の制御レジスタへ書込みしなければ
ならない。ＡＰＩはスレーブモードセレクトおよび‘Ａ
Ｖ３１０に対する７ビットアドレスを設定しなければな
らない。また、Ｉ^２Ｃへソフトウェアリセットを送って
スレーブモードへの遷移を完了しなければならない。

【０２２８】スレーブモードにおいて、プログラマブル
アドレスビットが加えられるアドレスと一致する場合に
は、‘ＡＶ３１０が応答する。‘ＡＶ３１０はまたスレ
ーブアドレスのプログラマブル部分を変えるアドレス０
（一般呼出しアドレス）へ発せられる一般呼出しコマン
ドにも応答する。これらのコマンドは０ｘ０４および０
ｘ０６である。他の一般呼出しコマンドは肯定応答され
ず、なんのアクションもとられない。

【０２２９】好ましくは、回路は２４０ピンＰＱＦＰ内
にパッケージされる。表２１はピン信号名とそれらの説
明のリストである。他のピン出力を使用して本回路を利
用するエミュレーション、シミュレーション、および／
もしくはソフトウェアデバッギングプラットフォームの
設計を単純化することができる。

【０２３０】

【表２２】

【表２３】

【表２４】

【０２３１】データ処理テバイス１０００および２００
０の製作には半導体基板内へさまざまな量の不純物を打
ち込み基板内の選定深さまで拡散させてトランジスタデ
バイスを形成する多数のステップが含まれる。不純物の
配置を制御するためにマスクが形成される。導電材料お
よび絶縁材料の多数の層が体積されエッチングされてさ
まざまなデバイスが相互接続される。これらのステップ
はクリーンルーム環境内で実施される。

【０２３２】データ処理デバイスの製作コストのかなり
の部分がテストに伴うものである。ウェーハの形で、個
別のデバイスが作動状態へバイアスされ基本的な動作機
能についてプローブテストされる。次にウェーハは個別
のダイスへ分離され、それはベアダイもしくはパッケー
ジして販売することができる。パッケージした後で、完
成部品は作動状態へバイアスされ動作機能についてテス
トされる。

【０２３３】本発明の新しいアスペクトの別の実施例に
は結合した機能の総ゲート数を低減するためにここに開
示した回路と組み合わされる他の回路を含むことができ
る。当業者ならばゲートを最小限に抑える技術は知って
いるので、そのような実施例の詳細についてはここで説
明しない。

【０２３４】ここで使用した“適用した”、“接続し
た”、および“接続”という用語は電気的に接続された
ことを意味し、電気的接続経路内に付加素子がある場合
も含まれる。

【０２３５】実施例について本発明を説明してきたが、
本明細書は制約的意味合いを有するものではない。当業
者ならば、本明細書をよめば本発明のさまざまな他の実
施例が自明であろう。したがって、本発明の真の範囲お
よび精神に含まれる実施例のこのような修正は全て添付
した請求の範囲に含まれるものとする。以上の説明に関
して更に以下の項を開示する。

【０２３６】（１）予測フレームを含む画像の復号方法
であって、 （ａ）マクロブロックの評価に応じて第１の解像度もし
くは第２の解像度で前記マクロブロックを復号するステ
ップを含む方法。

【０２３７】（２）第１項記載の方法であって、 （ａ）前記マクロブロックは関連する動きベクトルを有
する方法。

【０２３８】（３）マクロブロックの評価に応じて全解
像度もしくは低減解像度で復号される予測フレーム（Ｐ
フレーム）マクロブロックを有するＭＰＥＧタイプ信号
の画像復号方法。高エネルギもしくはエッジコンテント
マクロブロックは全解像度で復号することができる。

【０２３９】関連出願の相互参照 本出願の譲受人に譲り受けられた下記の出願は関連する
主題を開示している。０６／０４／９７出願の第６０／
０４９，３７９号および１０／３１／９７出願の第０８
／９６１，７６３号。

【図面の簡単な説明】

【図１】本発明の音声−画像システムの一部を形成する
回路のハイレベル機能ブロック図。

【図２】図１の一部およびこれらの部分間のデータフロ
ーを示す図。

【図３】入力タイミングを示す図。

【図４】ＶＡＲＩＳ出力のタイミングを示す図。

【図５】４：２：２および４：４：４デジタル画像出力
のタイミングを示す図。

【図６】ＬＲＣＬＫで示す２つのチャネル間で交番する
ＰＣＭＯＵＴのデータ出力を示す図。

【図７】最大クロックジッターが２００ｐｓＲＭＳを越
えない回路の例を示す図。

【図８】共にプログラマブル待ち状態を有する拡張バス
リード（図８）およびライト（図９）タイミングを示す
図。

【図９】共にプログラマブル待ち状態を有する拡張バス
リード（図８）およびライト（図９）タイミングを示す
図。

【図１０】ＥＸＴＷＡＩＴを有するリードのタイミング
図。

【図１１】回路、外部パケタイザ、リンクレイヤ、およ
び物理レイヤテバイス間の接続を示す図。

【図１２】ＴＰＰ，ＤＥＳ，および１３９４インターフ
ェイス間のデータフローの機能ブロック図。

【図１３】１３９４インターフェイス上のリードおよび
ライトタイミング関係を示す図。

【図１４】１３９４インターフェイス上のリードおよび
ライトタイミング関係を示す図。

【図１５】ＡＲＭプロセッサコアのデータパス

【図１６】トラフィックコントローラにより管理される
データフローを示す図。

【図１７】外部ＶＣＸＯの回路例。

【図１８】ＯＳＤモジュールのブロック図。

【図１９】これら２つの出力チャネルのディスプレイの
例。

【図２０】ＩＲ入力ビットストリームの例。

【図２１】ハードウェアインターフェイスのモデル。

【図２２】標準精細度テレビジョンセットに接続される
本発明によるトランスコーダおよびＳＤＴＶデコーダを
示すブロック図。

【図２３】本発明によるトランスコーティングプロセス
および復号プロセスを示すフロー図。

【図２４】標準精細度テレビションのディスプレイフォ
ーマットを示す図。

【図２５】図２２のトランスコーダおよびデコーダの動
作を示すフロー図。

【図２６】図２５のフローを示すフロー図。

【図２７】本発明によるトランスコーティングの効果を
示す図。

【図２８】図２２のトランスコーダおよびデコーダの詳
細を示すブロック図。

【図２９】図２２のトランスコーダのブロック図。

【図３０】適応解像度復号に対するフロー図。

【図３１】適応解像度復号に対するフロー図。

【図３２】適応解像度復号に対するフロー図。

【図３３】適応解像度デコーダを示す図。

【図３４】さまざまなアーキテクチュアを示す図。

【図３５】さまざまなアーキテクチュアを示す図。

【図３６】さまざまなアーキテクチュアを示す図。

【図３７】さまざまなアーキテクチュアを示す図。

【図３８】動き補正における参照ブロックを示す図。

【符号の説明】

１０００ トランスコータ １１００ プリプロセッサ １１１０ ＤＲＡＭ １２００，１２０１，１２０２ 処理装置 １３００ ＲＡＭ １４００ ＣＰＵ ２０１０，２０１１ ＭＰＥＧ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 スチーブン フシアオ − イ リ アメリカ合衆国 テキサス，ガーランド, キングスブリッジ ドライブ 142 (72)発明者 ラジェンドラ ケイ．タルリ アメリカ合衆国 テキサス，プラノ，ファ ウンテン ヘッド ドライブ 2220 (72)発明者 フランク エル．ラクズコ，シニア アメリカ合衆国 テキサス，アレン，サウ ス ジュピター 301，ナンバー711 (72)発明者 ワイ．ポール チァン アメリカ合衆国 テキサス，リチャードソ ン，ハニイサックル ドライブ 2558

Claims (1)

【特許請求の範囲】
1. 【請求項１】 予測フレームを含む画像の復号方法であ
   って、 （ａ）マクロブロックの評価に応じて第１の解像度もし
   くは第２の解像度で前記マクロブロックを復号するステ
   ップを含む方法。