JP2000040675A - Manufacture of semiconductor device and semiconductor device manufactured thereby - Google Patents

Manufacture of semiconductor device and semiconductor device manufactured thereby

Info

Publication number
JP2000040675A
JP2000040675A JP20773998A JP20773998A JP2000040675A JP 2000040675 A JP2000040675 A JP 2000040675A JP 20773998 A JP20773998 A JP 20773998A JP 20773998 A JP20773998 A JP 20773998A JP 2000040675 A JP2000040675 A JP 2000040675A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
tungsten
refractory metal
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20773998A
Other languages
Japanese (ja)
Inventor
Tetsuji Hamazaki
哲治 濱崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20773998A priority Critical patent/JP2000040675A/en
Publication of JP2000040675A publication Critical patent/JP2000040675A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device and a manufacturing method of the semiconductor device for adjusting a composition ratio of high m.p. metal silicide film on a surface of a silicon material in a CVD method and eliminating a difference in composition ratios and film characteristics in CVD chambers when a plurality of CVD chambers are used. SOLUTION: Tungsten hexafluoride (WF6) and dichlorosilane(DCS) are reacted in a CVD method on the surface of a polysilicon film doped in a water and a tungsten silicide (WSix) film a little rich in tungsten in generated. In this case, the dichlorosilane(DCS) only is carried in the reactive chamber for a given time, and the tungsten silicide (WSix) film rich in silicon is obtained by adjusted to a target component ratio of Si/W=2.6±0.1. Then, a difference in composition ratios and film characteristics of the tungsten silicide (WSix) film formed in each one-water processing chamber can be eliminated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はシリコン材の表面に
高融点金属シリサイド膜を形成させる半導体装置の製造
方法およびそれによる半導体装置に関するものであり、
更に詳しくは、CVD(化学的気相成長)法によって形
成させた高融点金属シリサイド膜の組成比、膜特性を変
化させ、複数の反応室で形成された高融点金属シリサイ
ド膜の室間差を解消させる半導体装置の製造方法および
それによる半導体装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device in which a refractory metal silicide film is formed on the surface of a silicon material, and a semiconductor device using the method.
More specifically, the composition ratio and film characteristics of the refractory metal silicide film formed by the CVD (Chemical Vapor Deposition) method are changed to reduce the difference between the refractory metal silicide films formed in a plurality of reaction chambers. The present invention relates to a method for manufacturing a semiconductor device to be solved and a semiconductor device using the method.

【0002】[0002]

【従来の技術】LSI(大規模集積回路)の高密度化に
伴い配線幅の縮小、配線長の増大がもたらされており、
高速での信号伝搬を困難にしている。これに対して高融
点金属の珪化物、例えばタングステンシリサイドはそれ
までのゲート電極やゲート配線に使用された高濃度ドー
プの多結晶シリコンに比べても比抵抗が一桁小さく、抵
抗による信号遅延を抑えることができるほか、酸処理が
可能であり、酸化性雰囲気中で自己表面に良好な絶縁膜
を形成するので、ゲート電極やゲート配線に多用される
ようになっており、高融点金属シリサイドは高密度、高
速のデバイスにとって不可欠の要素である。
2. Description of the Related Art As the density of LSIs (Large Scale Integrated Circuits) has increased, the wiring width and wiring length have been reduced.
This makes signal propagation at high speed difficult. In contrast, refractory metal silicides, such as tungsten silicide, have an order of magnitude lower specific resistance than the heavily doped polycrystalline silicon used for the gate electrodes and gate wiring, thus reducing signal delay due to resistance. In addition to being able to suppress it, acid treatment is possible, and a good insulating film is formed on its surface in an oxidizing atmosphere, so it is widely used for gate electrodes and gate wiring. Essential for high-density, high-speed devices.

【0003】例えば、DRAM(ダイナミック・ランダ
ム・アクセス・メモリー)における絶縁ゲート形電界効
果トランジスタのポリサイドゲートとして、燐(P)で
ドープされた多結晶シリコン膜の表面にタングステンシ
リサイド(WSiX )膜を形成させる場合には、六フッ
化タングステン(WF6 )とジクロロシラン(SiH2
Cl2 )とを原料ガスとするCVD法によって成膜され
ることが多い。そして、膜はその組成がSiリッチにな
るとシリコン的になって多結晶シリコンとの接着性が良
好になり、Wリッチになると金属的になって比抵抗が低
下し、かつ、その上に形成される金属電極との接着性が
良好になる。従って、形成させるWSiX 膜におけるS
i/W組成比の制御は重要な技術となっている。
[0003] eg, DRAM as polycide gate of the insulated gate field effect transistor in (dynamic random access memory), tungsten silicide on the surface of the polycrystalline silicon film doped with phosphorus (P) (WSi X) film Is formed, tungsten hexafluoride (WF 6 ) and dichlorosilane (SiH 2)
Cl 2 ) as a source gas in many cases. When the film composition becomes Si-rich, the film becomes silicon and has good adhesion to polycrystalline silicon. When the film becomes W-rich, the film becomes metal and the specific resistance decreases, and the film is formed thereon. Adhesion to the metal electrode is improved. Therefore, S in WSi X film to form
Control of the i / W composition ratio has become an important technology.

【0004】そして最近では、従来のように例えば20
〜30枚単位のウェーハをボート内にセットして一度に
処理するのではなく、ウェーハを1枚ずつ反応室(CV
D室)内で処理する枚葉式CVD装置が採用されるよう
になっている。図8はその一例である枚葉式CVD装置
10を示す平面図である。すなわち、枚葉式CVD装置
10は、図8の下方において、左カセット室1、右カセ
ット室2がローダ室3の両側にあってそれぞれウェーハ
wが収容されており、ローダ室3のローディングロボッ
ト4によってウェーハwが出し入れされる。ローダ室3
とはロードロック室5、5’を挟んで搬送室6が設けら
れており、その搬送室6を中にして、左CVD室7、セ
ンターCVD室8、右CVD室9とが配置されている。
そして搬送室6の搬送ロボット11によってウェーハw
が出し入れされる。
Recently, for example, 20
Instead of setting up to 30 wafers in a boat and processing them all at once, one wafer at a time in the reaction chamber (CV
A single-wafer CVD apparatus that performs processing in the (D chamber) is adopted. FIG. 8 is a plan view showing a single-wafer CVD apparatus 10 as an example. That is, the single-wafer CVD apparatus 10 has a left cassette chamber 1 and a right cassette chamber 2 on both sides of the loader chamber 3 at the lower side of FIG. The wafer w is taken in and out by the operation. Loader room 3
The transfer chamber 6 is provided with the load lock chambers 5 and 5 ′ therebetween, and a left CVD chamber 7, a center CVD chamber 8, and a right CVD chamber 9 are disposed with the transfer chamber 6 as a center. .
Then, the wafer w is transferred by the transfer robot 11 in the transfer chamber 6.
Is put in and out.

【0005】[0005]

【発明が解決しようとする課題】上記の枚葉式CVD装
置10を使用し、六フッ化タングステン(WF6 )とジ
クロルシラン(SiH2 Cl2 )とを原料ガスとするC
VD法によって、ウェーハ上のドープされた多結晶シリ
コン膜の表面にタングステンシリサイド(WSiX )膜
を形成させると、左CVD室7、センターCVD室8、
右CVD室9のそれぞれにおいて形成されるWSiX
の特性に室間差を生じることがしばしば認められる。こ
の室間差は枚葉式CVD装置10、特に各CVD室7、
8、9内での部品の組付け時に生じる微妙な差に起因す
るものであり、従来の成膜技術では解決し難い問題であ
る。また形成されるWSiX 膜の組成比Si/Wが設定
した目標値から若干ずれて得られる場合、WSiX 膜の
形成時に原料ガスであるWF6 とSiH2 Cl2 (以
降、DCSと略記する)との流量比を単に変更するだけ
では、ずれを調整し目標値に合わせ込むことはむつかし
い。
The above-mentioned single-wafer CVD apparatus 10 is used to form a C gas containing tungsten hexafluoride (WF 6 ) and dichlorosilane (SiH 2 Cl 2 ) as source gases.
The VD method, when forming a tungsten silicide (WSi X) film on the surface of the doped polycrystalline silicon film on the wafer, the left CVD chamber 7, Center CVD chamber 8,
It is often found to cause inter-chamber differential characteristics of WSi X film formed in each of the right CVD chamber 9. This difference between the chambers is caused by the single-wafer CVD apparatus 10,
This is due to a subtle difference that occurs when components are assembled in the components 8 and 9, and is a problem that cannot be solved by the conventional film forming technology. In the case where the composition ratio Si / W of WSi X film formed is obtained slightly deviates from the target value set, WSi X film WF 6 and SiH 2 Cl 2 (hereinafter the raw material gas during the formation of, abbreviated as DCS It is difficult to adjust the deviation and adjust it to the target value only by changing the flow ratio with the target value.

【0006】本発明は上述の問題に鑑みてなされ、CV
D装置における単数または複数のCVD室へ原料ガスと
して高融点金属フッ化物とシラン化合物とを導入して反
応させ、シリコン材の表面に高融点金属シリサイド膜を
形成させて半導体装置を製造するに際し、高融点金属シ
リサイド膜の組成が若干金属リッチに形成される場合
に、形成された高融点金属シリサイド膜の組成比、特性
を変化させ、複数のCVD室で形成された高融点金属シ
リサイド膜の組成、特性の室間差を解消させる半導体装
置の製造方法およびそれによる半導体装置を提供するこ
とを課題とする。
The present invention has been made in view of the above-mentioned problems, and has a CV
In manufacturing a semiconductor device by introducing a high-melting metal fluoride and a silane compound as a raw material gas into one or more CVD chambers in the D apparatus and reacting them, forming a high-melting metal silicide film on the surface of a silicon material, When the composition of the refractory metal silicide film is formed slightly metal-rich, the composition ratio and characteristics of the formed refractory metal silicide film are changed, and the composition of the refractory metal silicide film formed in a plurality of CVD chambers It is an object of the present invention to provide a method of manufacturing a semiconductor device that eliminates differences in characteristics between chambers, and a semiconductor device using the method.

【0007】なお、タングステンシリサイド膜の組成の
制御に関して、特開昭63−120419号公報に係る
「半導体装置の製造方法」の実施例には、シラン(Si
4)とWF6 とを原料ガスとするCVD法によってタ
ングステンシリサイド(WSiX )膜が以下に示すよう
な方法で形成されている。すなわち、反応初期にはSi
4 に対するWF6 の流量比を小さくして形成されるタ
ングステンシリサイドをSiリッチに、組成比としてx
=3.0以上とし、その後は、SiH4 に対するWF6
の流量比を少しずつ大きくして、形成させるタングステ
ンシリサイドをWリッチに、組成比としてx=2.4前
後とする方法である。
[0007] Regarding the control of the composition of the tungsten silicide film, examples of the "method of manufacturing a semiconductor device" disclosed in JP-A-63-120419 include silane (Si).
H 4) and tungsten silicide (WSi X) film by CVD method using a WF 6 as a source gas is formed by the following method. That is, at the beginning of the reaction,
The tungsten silicide formed by reducing the flow ratio of WF 6 to H 4 is made Si-rich, and the composition ratio is x
= 3.0 or more, and thereafter, WF 6 with respect to SiH 4
Is gradually increased, and the tungsten silicide to be formed is made W-rich, and the composition ratio is set to about x = 2.4.

【0008】また、特開平6−163426号公報に係
る「化学的気相成長方法」には、従来のSiH4 とWF
6 とを使用する方法よりも、DCSとWF6 とを原料ガ
スとするCVD法の方が高温で被覆性よくWSiX を成
長させ得るので、現在はDCSを使用する方法が採用さ
れるようになっているが、DCSを使用する方法による
WSiX 膜はSi/W組成比の分布が大であり、ガスの
流量比やガスフローを工夫して改善を試みても不満足な
結果しか得られないとして、所望のSi/W組成比を保
ち、しかもSi/W組成比の面内分布の幅を小にするこ
とを目的とし、成長室にDCSを一定流量で導入し、そ
の中へWF6 を間欠的に導入する方法が開示されてい
る。実施例および従来例において、Si/W組成比は共
に一定に保たれ、Si/W組成比の面内分布は従来例で
±5%であったものが実施例では±3%に改善されてお
り、その点で有効であることを示している。なお、この
場合の膜厚方向のSi/W組成比の分布についての言及
はない。
[0008] The "chemical vapor deposition method" disclosed in Japanese Patent Application Laid-Open No. 6-163426 discloses the conventional SiH 4 and WF.
Than methods using the 6, since towards the CVD method using the DCS and WF 6 as a raw material gas can be grown with good coverage WSi X at a high temperature, as a method of using the DCS currently is employed However, the WSi x film formed by the method using DCS has a large distribution of the Si / W composition ratio, and even if the gas flow ratio and the gas flow are devised and attempted to improve, only unsatisfactory results can be obtained. For the purpose of maintaining a desired Si / W composition ratio and reducing the width of the in-plane distribution of the Si / W composition ratio, DCS is introduced into the growth chamber at a constant flow rate, and WF 6 is introduced therein. A method of intermittent introduction is disclosed. In the example and the conventional example, the Si / W composition ratio was kept constant, and the in-plane distribution of the Si / W composition ratio was ± 5% in the conventional example, but was improved to ± 3% in the example. And it is effective in that respect. In this case, there is no mention of the distribution of the Si / W composition ratio in the film thickness direction.

【0009】[0009]

【課題を解決するための手段】上記の課題は請求項1お
よび請求項6の構成によって解決されるが、その解決手
段を説明すれば、請求項1の半導体装置の製造方法は、
CVD(化学的気相成長)装置の単数または複数の反応
室すなわちCVD室へ原料ガスとして高融点金属フッ化
物とシラン化合物とを導入し反応させて、シリコン材の
表面に高融点金属シリサイド膜を形成させる半導体装置
の製造方法において、高融点金属シリサイド膜の組成が
若干金属リッチに形成される場合に、続いてシラン化合
物をその組成に応じて設定される時間導入することによ
り、形成されている高融点金属シリサイド膜の組成比お
よび特性を変化させ、複数の反応室で形成されている高
融点金属シリサイド膜の組成比および膜特性の室間差を
解消させる半導体装置の製造方法である。このような方
法によって製造される半導体装置は特性的なバラツキが
小さく、製造工程を安定化させ生産性を向上させる。
Means for Solving the Problems The above-mentioned problem is solved by the constitutions of claim 1 and claim 6. To solve the problem, the method of manufacturing a semiconductor device according to claim 1 is as follows.
A high-melting metal fluoride and a silane compound are introduced as raw material gases into one or more reaction chambers of a CVD (chemical vapor deposition) apparatus, that is, a CVD chamber, and reacted to form a high-melting metal silicide film on the surface of a silicon material. In the method of manufacturing a semiconductor device to be formed, when the composition of the refractory metal silicide film is formed to be slightly rich in metal, it is formed by introducing a silane compound subsequently for a time set according to the composition. This is a method for manufacturing a semiconductor device in which the composition ratio and characteristics of a high melting point metal silicide film are changed to eliminate differences between the composition ratios and film characteristics of the high melting point metal silicide films formed in a plurality of reaction chambers. The semiconductor device manufactured by such a method has small characteristic variations, stabilizes the manufacturing process, and improves the productivity.

【0010】また請求項6の半導体装置は、CVD(化
学的気相成長)装置の単数または複数の反応室すなわち
CVD室へ原料ガスとしての高融点金属フッ化物とシラ
ン化合物とを導入し反応させて、シリコン材の表面に高
融点金属シリサイド膜を形成させて製造される半導体装
置において、高融点金属シリサイド膜の組成が若干金属
リッチに形成される場合に、続いてシラン化合物を上記
の組成に応じて設定される時間導入することにより、形
成されている高融点金属シリサイド膜の組成比および特
性を変化させ、複数のCVD室で形成されている高融点
金属シリサイド膜の組成比および膜特性の室間差を解消
して製造される半導体装置である。このような方法によ
って製造される半導体装置は特性的なバラツキが小さ
く、信頼性が高いものとなる。
According to a sixth aspect of the present invention, a high-melting metal fluoride as a raw material gas and a silane compound are introduced into one or a plurality of reaction chambers of a CVD (chemical vapor deposition) apparatus, that is, a CVD chamber and reacted. In a semiconductor device manufactured by forming a refractory metal silicide film on the surface of a silicon material, when the composition of the refractory metal silicide film is formed to be slightly metal-rich, then the silane compound is changed to the above composition. By introducing a time set according to the above, the composition ratio and characteristics of the formed refractory metal silicide film are changed, and the composition ratio and film characteristics of the refractory metal silicide film formed in a plurality of CVD chambers are changed. This is a semiconductor device manufactured by eliminating differences between rooms. Semiconductor devices manufactured by such a method have small characteristic variations and high reliability.

【0011】[0011]

【発明の実施の形態】以下、本発明の実施の形態による
半導体装置およびその製造方法について説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a semiconductor device according to an embodiment of the present invention and a method for manufacturing the same will be described.

【0012】本発明の半導体装置の製造方法は、例えば
絶縁ゲート形電界効果トランジスタにおけるゲート電極
ないしはゲート配線として、タングステンシリサイド、
モリブデンシリサイド、タンタルシリサイド、またはチ
タンシリサイドの融点や比抵抗に基づいて選択される高
融点金属のシリサイド膜を形成させるに際し、その膜の
組成が若干金属リッチに形成される場合に、得られた高
融点金属シリサイド膜の組成比の調整、ないしは枚葉式
CVD装置によって成膜する場合の、複数のCVD室の
間において生じる組成比や膜特性の室間差を解消させる
ために、高融点金属シリサイド膜を形成させた後にCV
D室へシラン系化合物のガスを上記の組成に応じて設定
される時導入する方法である。
According to the method of manufacturing a semiconductor device of the present invention, for example, tungsten silicide is used as a gate electrode or a gate wiring in an insulated gate field effect transistor.
When forming a silicide film of a refractory metal selected based on the melting point or specific resistance of molybdenum silicide, tantalum silicide, or titanium silicide, when the composition of the film is formed slightly rich in metal, the resulting high In order to adjust the composition ratio of the melting point metal silicide film or to eliminate the difference in composition ratio and film characteristics between a plurality of CVD chambers when the film is formed by a single wafer CVD apparatus, a high melting point metal silicide is used. After forming the film, CV
This is a method in which a silane-based compound gas is introduced into the chamber D when it is set according to the above composition.

【0013】例えばタングステンシリサイド膜を形成さ
せる場合を例に取ると、CVD室へ六フッ化タングステ
ン(WF6 )とシラン系化合物とを原料ガスとして導入
し反応させてタングステンシリサイド(WSix )膜を
形成させた後、更に続いてシラン系化合物のガスをCV
D室へ導入することによって、すなわちDCSをポスト
フローすることによって若干タングステン・リッチに形
成されているWSix膜中のシリコン(Si)とタング
ステン(W)との比率、すなわちSi/W組成比を目標
値に近づけると共に、枚葉式CVD装置によってWSi
x の成膜を行う場合の複数のCVD室間において生じる
電気特性、面内均一性、その他の膜特性を均等化させる
ものである。モリブデンシリサイド膜を形成させる場合
にはモリブデンの原料ガスとして六フッ化モリブデン
(MoF6 )が使用され、タンタルシリサイド膜を形成
させる場合には五フッ化タンタル(TaF5 )、チタン
シリサイド膜を形成させる場合には四フッ化チタンが使
用される。
[0013] For example, taking the case of forming a tungsten silicide film as an example, the a and silane compound into the CVD chamber tungsten hexafluoride (WF 6) by introducing a raw material gas reaction of tungsten silicide (WSi x) film After the formation, the gas of the silane-based compound is further
By introducing into the D chamber, i.e. the ratio of the silicon in the WSi x film formed slightly tungsten-rich (Si) and tungsten (W) by the post-flow of DCS, i.e. the Si / W composition ratio While approaching the target value, the WSi
This is to equalize electrical characteristics, in-plane uniformity, and other film characteristics generated between a plurality of CVD chambers when x is formed. When forming a molybdenum silicide film, molybdenum hexafluoride (MoF 6 ) is used as a source gas of molybdenum. When forming a tantalum silicide film, a tantalum pentafluoride (TaF 5 ) or titanium silicide film is formed. In that case, titanium tetrafluoride is used.

【0014】高融点金属シリサイド膜の形成に導入され
るガス状のシラン系化合物、および膜形成後のシリサイ
ド膜の組成の調整、複数のCVD室で形成されるシリサ
イド膜の組成比、膜特性の室間差の解消、均等化のため
のDCSポストフローに使用されるガス状のシラン系化
合物としては、シラン(SiH4 )、モノクロロシラン
(SiH3 Cl)、ジクロロシラン(SiH2 Cl
2 )、トリクロロシラン(SiHCl3 )、テトラクロ
ロシラン(SiCl4 )があり、これらの中から目的に
最もかなう反応性を有するものが選択して使用される。
Adjustment of the composition of the gaseous silane compound introduced into the formation of the refractory metal silicide film and the silicide film after the film formation, the composition ratio of the silicide films formed in a plurality of CVD chambers, and the film characteristics Examples of gaseous silane compounds used for DCS post-flow for eliminating and equalizing differences between chambers include silane (SiH 4 ), monochlorosilane (SiH 3 Cl), and dichlorosilane (SiH 2 Cl).
2 ), trichlorosilane (SiHCl 3 ), and tetrachlorosilane (SiCl 4 ). Of these, those having the most suitable reactivity are selected and used.

【0015】そして、シラン系化合物によるポストフロ
ーは高融点金属シリサイド膜を形成させる時の温度、圧
力をそのまま維持して行うのが簡便であるが、勿論、こ
れらを変更してもよい。ポストフローは凡そ500℃以
上で700℃以下の温度範囲で行われ、その時の圧力は
一般的には0.2×10-2Pa以上で3×10-2Pa以
下の範囲内とされるが、これらに限定される訳ではな
い。そして、ポストフローの時間は高融点金属シリサイ
ドの種類とその組成比、ポストフローさせるシラン系化
合物の種類、ポストフローの温度によって異なるので一
概に定めることはできず、試行の上、最適の時間が設定
される。
It is convenient to carry out post-flow using a silane-based compound while maintaining the temperature and pressure at the time of forming the refractory metal silicide film. Of course, these may be changed. The post flow is performed in a temperature range of about 500 ° C. or more and 700 ° C. or less, and the pressure at that time is generally in a range of 0.2 × 10 −2 Pa or more and 3 × 10 −2 Pa or less. However, the present invention is not limited to these. Since the post-flow time varies depending on the type and composition ratio of the refractory metal silicide, the type of the silane compound to be post-flowed, and the temperature of the post-flow, it cannot be determined unconditionally. Is set.

【0016】[0016]

【実施例】以下、ウェーハ上のP(燐)をドープした多
結晶シリコ膜の表面に対して、図8に示した枚葉式CV
D装置10を使用して形成させた若干タングステン・リ
ッチのタングステンシリサイド(WSix )膜につい
て、シラン系化合物のポストフローを施して、Si/W
組成比を目標値に近づけると共に、枚葉式CVD装置1
0における三室のCVD室間において生じる膜特性を均
等化させた場合の実施例により、本発明の半導体装置の
製造方法およびそれによる半導体装置を具体的に説明す
る。
EXAMPLE A single-wafer CV shown in FIG. 8 was applied to the surface of a polycrystalline silicon film doped with P (phosphorus) on a wafer.
For tungsten silicide (WSi x) film is slightly tungsten Rich was formed using the D device 10 is subjected to a post-flow of the silane compound, Si / W
The composition ratio approaches the target value and the single wafer CVD apparatus 1
The method of manufacturing a semiconductor device according to the present invention and the semiconductor device using the same will be described in detail with reference to an example in which film characteristics generated between the three CVD chambers at 0 are equalized.

【0017】表1は、六フッ化タングステン(WF6
とジクロロシラン(SiH2 Cl2)とを原料ガスとす
るタングステンシリサイド(WSix )膜形成のプロセ
スと、膜形成に続くDCS(ジクロロシラン)のポスト
フローのプロセスとについて、各ステップ毎の条件を示
す表である。
Table 1 shows that tungsten hexafluoride (WF 6 )
And the process of the tungsten silicide (WSi x) film formed to a dichlorosilane (SiH 2 Cl 2) as a raw material gas for the process of the post-flow of DCS following the film formation (dichlorosilane), the conditions of each step It is a table shown.

【0018】[0018]

【表1】 [Table 1]

【0019】表1の各ステップを説明するに、ステップ
1は枚葉式CVD装置10の成膜開始のステップであ
り、真空排気系によって排気されて高真空度にあり、2
00℃の温度にある各CVD室7、8、9を昇温させる
ための加熱が開始される。同時に、バックサイドガス
(BSG)としてアルゴンガスAr(3)が2sccm
(標準状態のガスの1分間当りのcc数)の流量で流さ
れる。ステップ2は以後のステップで導入するWF6
キャリヤーであるアルゴンガスAr(1)を200sc
cm、DCSのキャリヤーであるアルゴンガスAr
(2)を150sccmの流量で流すためのプリフロー
のステップであり、30sccmとしたAr(3)と共
に、CVD室7、8、9へ導入されることなく系外へ排
出される。すなわち、ステップ2の5秒間は各ラインで
流量を制御するマスフローコントローラ(MFC)が定
常状態に達するまでの時間である。
The steps in Table 1 will be described. Step 1 is a step for starting the film formation of the single wafer type CVD apparatus 10 and is evacuated by a vacuum exhaust system to a high degree of vacuum.
Heating for raising the temperature of each of the CVD chambers 7, 8, 9 at a temperature of 00 ° C. is started. At the same time, 2 sccm of argon gas Ar (3) was used as backside gas (BSG).
(The number of cc of gas in a standard state per minute). Step 2 is to supply 200 sc of argon gas Ar (1) which is a carrier of WF 6 introduced in the subsequent steps.
cm, argon gas Ar which is a carrier of DCS
This is a preflow step for causing (2) to flow at a flow rate of 150 sccm, and is discharged out of the system together with Ar (3) at 30 sccm without being introduced into the CVD chambers 7, 8, and 9. That is, the five seconds in step 2 is the time required for the mass flow controller (MFC) controlling the flow rate in each line to reach a steady state.

【0020】ステップ3において、Ar(1)、Ar
(2)、Ar(3)はCVD室7、8、9へ導入されて
圧力は93.3Paに維持されるが、70秒間を経過し
た時点でCVD室7、8、9は所定の595℃に到達す
る。ステップ4は、以後のステップでの核形成のために
流されるDCSのプリフローのステップであり、300
sccmの流量で60秒間流される。ステップ5は流量
1.0sccmでのWF6 のプリフローのステップであ
り、DCS、Ar(1)、Ar(2)、Ar(3)と共
に系外へ排出された後、ステップ6においてWF6 、D
CS、各ArはCVD室7、8、9へ戻され20秒間流
される。この間に生成するWSix 分子がドープされた
多結晶シリコン膜に付着して多数の核が形成される。
In step 3, Ar (1), Ar (1)
(2) Ar (3) is introduced into the CVD chambers 7, 8, and 9 and the pressure is maintained at 93.3 Pa, but after 70 seconds, the CVD chambers 7, 8, and 9 are heated to a predetermined 595 ° C. To reach. Step 4 is a DCS pre-flow step that is flowed for nucleation in a subsequent step.
Flow at a flow rate of sccm for 60 seconds. Step 5 is a step of pre-flowing WF 6 at a flow rate of 1.0 sccm. After being discharged out of the system together with DCS, Ar (1), Ar (2), and Ar (3), WF 6 , D
CS and each Ar are returned to the CVD chambers 7, 8, and 9 and flowed for 20 seconds. WSi x molecule formed during this time a large number of nuclei adhere to the polycrystalline silicon film doped is formed.

【0021】ステップ7はWSix 膜を形成させるため
にWF6 の流量を3.6sccmに増大させるためのプ
リフローのステップであり、流量を100sccmに減
少されたDCS、Ar(1)、Ar(2)、Ar(3)
と共に系外へ排出された後、続くステップ8においてW
6 、DCS、各ArはCVD室7、8、9へ戻され、
形成させる膜厚に応じた時間が設定されて流されてWS
x 膜が形成される。本実施の形態における条件では、
WSix 膜の成長速度は0.12μm/分であった。
[0021] Step 7 is a step of pre-flow to increase the flow rate of WF 6 to 3.6sccm to form a WSi x film, DCS that has been reduced the flow rate to 100sccm, Ar (1), Ar (2 ), Ar (3)
Is discharged out of the system together with W
F 6 , DCS, and each Ar are returned to the CVD chambers 7, 8, and 9,
The time is set according to the thickness of the film to be formed,
i x film is formed. In the conditions in the present embodiment,
The growth rate of the WSi x film was 0.12μm / min.

【0022】WSix 膜の形成が完了すると、続くステ
ップ9においてWF6 を停止し、Ar(1)、Ar
(2)、Ar(3)と共に、DCSがポストフローされ
る。ポストフローの時間は、試行して得られるSi/W
組成比の目標値への到達度、CVD室7、8、9で形成
されるWSix 膜の均等度によって決定される。すなわ
ち、ステップ9は本発明の半導体装置の製造方法の要部
を構成するステップである。そして、ステップ10にお
いて加熱が停止されると共にDCSが停止され、Ar
(1)、Ar(2)、Ar(3)のみが流されてCVD
室7、8、9のパージが行われ、ステップ11において
全てのガスが停止されることにより、CVD室7、8、
9内は高真空に戻り、温度200℃に維持される。
[0022] formation of WSi x film is completed, stop the WF 6 at subsequent step 9, Ar (1), Ar
(2) DCS is post-flowed together with Ar (3). The post-flow time depends on the Si / W obtained by trial.
Achievement of the target value of the composition ratio is determined by the uniformity of the WSi x film formed by the CVD chamber 7,8,9. That is, step 9 is a step constituting a main part of the method for manufacturing a semiconductor device of the present invention. Then, in step 10, the heating is stopped and the DCS is stopped, and Ar
(1), only Ar (2) and Ar (3) are flowed and CVD
The chambers 7, 8, and 9 are purged, and all gases are stopped in step 11, whereby the CVD chambers 7, 8, and 9 are purged.
The inside of 9 returns to a high vacuum and is maintained at a temperature of 200 ° C.

【0023】(実施例1)DRAMのポリサイドゲート
の形成を目的として、図8に示した枚葉式CVD装置1
0を使用し、上記の表1のステップに従って、ウェーハ
上のドープされた多結晶シリコン膜の表面にWSix
を形成させたが、そのWSix 膜中のSi/W組成比に
対するステップ9のDCSポストフローによる効果を検
討した。すなわち、DCSのポストフローの時間を5秒
間として、WSix 膜の厚さ方向のSi/W組成比をラ
ザフォード後方散乱法によって測定し、その結果を図1
に示した。
(Embodiment 1) For the purpose of forming a polycide gate of a DRAM, a single-wafer CVD apparatus 1 shown in FIG.
Using the 0, in accordance with step in Table 1 above, but to form a WSi x film on the surface of the doped polycrystalline silicon film on the wafer, Step 9 for Si / W composition ratio of the WSi x film The effect of DCS post flow was studied. That is, the time post-flow of DCS as 5 seconds, to measure the thickness direction of the Si / W composition ratio of the WSi x film by Rutherford backscattering spectrometry, Figure 1 and the results
It was shown to.

【0024】図1はDCSを5秒間ポストフローさせた
場合の厚さ方向のSi/W組成比を示す図である。すな
わち、横軸はドープされた多結晶シリコン膜の表面から
のWSix 膜の厚さであり、縦軸はSi/W組成比であ
る。そして図中の△印は枚葉式CVD装置10の左CV
D室7、○印はセンターCVD室8、□印は右CVD室
9におけるWSix 膜についての測定値である。なお、
WSix 膜形成時の条件は表1に示した通り、温度59
5℃、圧力93.3Pa、WF6 流量3.6sccm、
DCS流量100sccmであり、WF6 を停止した後
に、更に温度、圧力はそのままに維持してDCS流量1
00sccmで5秒間のポストフローを行った。
FIG. 1 is a diagram showing the Si / W composition ratio in the thickness direction when DCS is post-flowed for 5 seconds. In other words, the horizontal axis is the thickness of the WSi x film from the surface of the polycrystalline silicon film doped, the vertical axis represents the Si / W composition ratio. The symbol “△” in the figure indicates the left CV of the single wafer CVD apparatus 10.
D chamber 7, ○ mark center CVD chamber 8, □ mark is a measure of the WSi x film in the right CVD chamber 9. In addition,
As conditions during WSi x film is shown in Table 1, the temperature 59
5 ° C., pressure 93.3 Pa, WF 6 flow rate 3.6 sccm,
The DCS flow rate was 100 sccm, and after the WF 6 was stopped, the temperature and the pressure were further maintained and the DCS flow rate was 1
Post-flow was performed at 00 sccm for 5 seconds.

【0025】図1に見られるように、DCSポストフロ
ーを5秒間とした場合、多結晶シリコン膜との界面から
WSix 膜の表面に近くなる程、Si/W組成比は大き
くなっており、すなわち、Siリッチになっており、全
体的なSi/W組成比は目標値のSi/W=2.6±
0.1よりは若干低くWリッチである。また、△印で示
す左CVD室7は特にWリッチであり、CVD室間で差
のあることが認められた。なお、目標とする組成比のS
i/W=2.6±0.1はWSix 膜の比抵抗および多
結晶シリコン膜に対する接着性のバランスが良好である
ことから設定された値である。
[0025] As seen in FIG. 1, when the 5 seconds DCS post-flow, as the closer to the surface of the WSi x film from the interface between the polycrystalline silicon film, Si / W composition ratio is larger, That is, it is Si-rich, and the overall Si / W composition ratio is the target value of Si / W = 2.6 ±
It is slightly lower than 0.1 and W-rich. In addition, the left CVD chamber 7 indicated by a triangle was particularly rich in W, and it was recognized that there was a difference between the CVD chambers. Note that the target composition ratio S
i / W = 2.6 ± 0.1 is a value set since balance of adhesion to the specific resistance and the polycrystalline silicon film of WSi x film is good.

【0026】(実施例2)実施例1の結果に基づいて、
DCSポストフローの時間を変化させた時に、WSiX
膜の膜特性がどのように変化するかを調べた。図3はス
トレス、図4は比抵抗、図5は表面抵抗(シート抵
抗)、図6は膜厚、図7は面内均一性を縦軸とし、DC
Sポストフローの時間を横軸に取った場合の変化を示す
図である。
(Embodiment 2) Based on the results of Embodiment 1,
When changing the time of the DCS post-flow, WSi X
We examined how the film properties of the film changed. 3 is a stress, FIG. 4 is a specific resistance, FIG. 5 is a surface resistance (sheet resistance), FIG. 6 is a film thickness, and FIG.
It is a figure which shows the change when the time of S post flow is taken on the horizontal axis.

【0027】それぞれの膜特性は次のように測定した。 *ストレス(×E9Pa):WSiX 膜の形成されてい
るウェーハについて、DCSポストフローの前後での光
の反射の変化から得られる反りの度合いに弾性率を乗じ
て求めた。 *比抵抗(μΩcm):表面抵抗×厚さとして求めたも
のである。比抵抗が一定であれば、すなわち膜質が一定
であれば、膜厚が大になると表面抵抗は低下するので、
その値から膜質についての情報が得られる。 *表面抵抗(Ω/□):四探針法で求めた。 *膜厚(nm):蛍光X線法で求めた。 *面内均一性(%):WSiX 膜面の49箇所における
表面抵抗の標準偏差σの3倍、すなわち、3σを表面抵
抗の平均値に対するパーセンテージで示した。
The characteristics of each film were measured as follows. * Stress (× E9Pa): For wafer being formed of WSi X film was calculated by multiplying the elastic modulus on the degree of warpage resulting from a change in the reflection of light before and after the DCS post-flow. * Specific resistance (μΩcm): Determined as surface resistance × thickness. If the specific resistance is constant, that is, if the film quality is constant, the surface resistance decreases as the film thickness increases,
Information about the film quality can be obtained from the value. * Surface resistance (Ω / □): determined by the four probe method. * Film thickness (nm): Determined by the fluorescent X-ray method. * Plane uniformity (%): three times the standard deviation σ of the surface resistance in 49 places of WSi X film surface, i.e., showed a 3σ a percentage of the mean value of the surface resistance.

【0028】図3に見られるように、ストレスはDCS
ポストフローの時間が長くなるに伴って低下している
が、このことはWSiX 膜がSiリッチに変化して行く
ことを示唆している。また、図4、図5に見られるよう
に、比抵抗および表面抵抗はDCSポストフローの時間
が長くなるにつれて増大しており、このこともWSiX
膜がSiリッチに変化していることを推測させる。膜厚
は、左CVD室9の初期を除いて、変化は検知されてい
ない。そして、WSiX 膜がSiリッチに変化する傾向
はDCSポストフローの秒数が10秒位から緩やかにな
り、15秒を越えると安定化する。また、ストレス、比
抵抗、表面抵抗は、DCSポストフローを行わない0秒
の場合と比較して、DCSポストフローが10秒を越す
と、枚葉式CVD装置10の左CVD室7、センターC
VD室8、右CVD室9の各CVD室間の差が小さくな
り、表面抵抗から見た面内均一性も向上している。これ
らのことから、DSCポストフローを施すことによっ
て、WSiX 膜内にSiが取り込まれて反応することに
より、WSiX 膜はWリッチな組成からSiリッチな組
成へ変化するが10秒を越える辺りで反応は徐々に飽和
するものと思われる。
As can be seen in FIG. 3, the stress is DCS
The time of the post-flow is reduced with the longer, suggesting that the WSi X film is gradually changed to Si-rich. Further, FIG. 4, as seen in FIG. 5, the specific resistance and surface resistance are increased as the time of the DCS post-flow becomes longer, which also WSi X
It is assumed that the film has changed to Si-rich. No change is detected in the film thickness except for the initial stage of the left CVD chamber 9. The tendency of WSi X film changes the Si-rich becomes gradually from a number of seconds 10 seconds position of the DCS post-flow, to stabilize it exceeds 15 seconds. When the DCS post flow exceeds 10 seconds, the stress, specific resistance, and surface resistance of the left CVD chamber 7 of the single-wafer CVD apparatus 10 and the center C
The difference between the CVD chambers of the VD chamber 8 and the right CVD chamber 9 is reduced, and the in-plane uniformity as viewed from the surface resistance is improved. Around these reasons, by applying a DSC post-flow, by reacting with Si is incorporated into the WSi X film, WSi X film changes from W-rich composition to the Si-rich composition is more than 10 seconds The reaction seems to be gradually saturated.

【0029】(実施例3)DCSポストフローによって
WSiX 膜の組成がSiリッチに変化していることが推
測されたので、それを確認するために、実施例1におい
て5秒間としたDSCポストフローを15秒間とした以
外は全く同様に作成した試料について、同様にラザフォ
ード後方散乱法によって、WSiX 膜の厚さ方向のSi
/W組成比を測定した。その結果は図2に示す通りであ
る。
[0029] (Example 3) DCS Since the composition of WSi X film by post-flow is presumed to be altered in Si-rich, in order to check it, DSC post flow was 5 seconds in Example 1 About samples prepared exactly as except for using 15 seconds, likewise by Rutherford backscattering spectrometry, in the thickness direction of the WSi X film Si
/ W composition ratio was measured. The result is as shown in FIG.

【0030】DSCポストフローを15秒間とした結
果、実施例1の場合の図1と比較してSi/W組成比は
全体的に高くなっており、加えて目標とするSi/W組
成比=2.6±0.1が得られていた。特に左CVD室
7は膜厚の中程から表面にかけてSi/W組成比が高く
なり、かつ、左、センター、右の各CVD室の室間差も
解消されており、明らかにDCSポストフローの時間を
長くしたことの効果が認められる。
As a result of setting the DSC post flow for 15 seconds, the Si / W composition ratio was higher than that of FIG. 1 in the case of Example 1, and in addition, the target Si / W composition ratio = 2.6 ± 0.1 was obtained. In particular, in the left CVD chamber 7, the Si / W composition ratio increases from the middle to the surface of the film thickness, and the difference between the left, center, and right CVD chambers is eliminated. The effect of increasing the time is recognized.

【0031】本発明の実施の形態の半導体装置の製造方
法およびそれによる半導体装置は以上のように構成され
作用するが、勿論、本発明はこれに限られることなく、
本発明の技術的思想に基づいて種々の変形が可能であ
る。
The method of manufacturing a semiconductor device according to the embodiment of the present invention and the semiconductor device according to the method are configured and operated as described above. Of course, the present invention is not limited to this.
Various modifications are possible based on the technical idea of the present invention.

【0032】例えば本実施の形態においては、DCSの
ポストフローの時間を15秒とする例を示したが、DC
Sのポストフローの最適時間は形成させる高融点金属シ
リサイドの種類やその組成比のほか、ポストフロー時の
温度、ないしは使用するCVD装置によっても異なり一
概に定めることはできない。ポストフローの最適時間は
試行によってそれぞれの場合に応じて設定される。
For example, in this embodiment, an example has been described in which the post-flow time of the DCS is set to 15 seconds.
The optimum time for the post-flow of S differs depending on the type and composition ratio of the refractory metal silicide to be formed, the temperature at the time of the post-flow, or the CVD apparatus used, and cannot be determined unconditionally. The optimal post-flow time is set for each case by trial.

【0033】また本実施の形態においては、WSix
を形成させるシリコン材としてP(燐)でドープされた
n型の多結晶シリコン膜を例示したが、勿論、多結晶シ
リコン膜はAs(硼素)、Sb(アンチモン)等をドー
パントとするものであってもよい。また、B(ホウ素)
等をドーパントとするp型の多結晶シリコン膜であって
もよく、またドープされた単結晶シリコンであってもよ
い。
Further in the present embodiment has been described by way of P (phosphorus) doped n-type polycrystalline silicon film as the silicon material to form a WSi x film, of course, the polycrystalline silicon film is As (boron ), Sb (antimony) or the like as a dopant. In addition, B (boron)
Or the like may be a p-type polycrystalline silicon film using the dopant as a dopant, or may be a doped single crystal silicon film.

【0034】また本実施の形態においては、3室のCV
D室を備えた枚葉式CVD装置10を使用してWSix
膜を形成させる場合を例示したが、本発明の半導体装置
の製造方法およびそれによる半導体装置は4室以上のC
VD室を備えた枚葉式CVD装置を使用する場合や、単
室のCVD装置を使用する場合にも適用される。
In this embodiment, the CV of the three chambers is used.
WSi x using a single-wafer CVD apparatus 10 having a D chamber
Although the case where a film is formed has been exemplified, the method of manufacturing a semiconductor device of the present invention and the semiconductor device using the method have four or more C chambers.
The present invention is also applied to a case where a single-wafer CVD apparatus having a VD chamber is used or a case where a single-chamber CVD apparatus is used.

【0035】また本実施の形態においては、WF6 のキ
ャリヤーガス、DCSのキャリヤーガス、およびバック
サイドガス(BSG)としてアルゴン(Ar)を使用し
たが、Arに代えてヘリウム(He)、ネオン(Ne)
を使用することができる。
In this embodiment, argon (Ar) is used as the carrier gas for WF 6 , the carrier gas for DCS, and the backside gas (BSG). However, helium (He), neon ( Ne)
Can be used.

【0036】[0036]

【発明の効果】本発明の半導体装置およびその製造方法
は上述したような形態で実施され、以下に述べるような
効果を奏する。
The semiconductor device and the method of manufacturing the same according to the present invention are implemented in the above-described embodiment, and have the following effects.

【0037】請求項1の発明によれば、高融点金属シリ
サイド膜の組成比および膜特性のバラツキが小さい半導
体装置を製造することができ、製造工程を安定化させ、
生産性を向上させることができる。
According to the first aspect of the present invention, it is possible to manufacture a semiconductor device having a small variation in the composition ratio and film characteristics of the refractory metal silicide film, thereby stabilizing the manufacturing process.
Productivity can be improved.

【0038】請求項2の発明によれば、融点、比抵抗等
が目的にかなう高融点金属シリサイド膜を選択して半導
体装置を製造し得る。
According to the second aspect of the present invention, a semiconductor device can be manufactured by selecting a high-melting-point metal silicide film having a melting point, a specific resistance and the like that are suitable for the purpose.

【0039】請求項3の発明によれば、形成させるシリ
サイド膜の組成比の調整および膜特性の均等化に最も好
ましいガス状シリコン化合物を選択して半導体装置を製
造し得る。
According to the third aspect of the present invention, a semiconductor device can be manufactured by selecting the most preferable gaseous silicon compound for adjusting the composition ratio of the silicide film to be formed and for equalizing the film characteristics.

【0040】請求項4の発明によれば、高速の信号伝搬
に適したゲート電極、ゲート配線を有する半導体装置を
製造し得る。
According to the fourth aspect of the present invention, a semiconductor device having a gate electrode and a gate wiring suitable for high-speed signal propagation can be manufactured.

【0041】請求項5の発明によれば、シリコン材への
接着性、比抵抗等の膜特性にバランスの取れたタングス
テンシリサイド膜を有する半導体装置を製造し得る。
According to the fifth aspect of the present invention, it is possible to manufacture a semiconductor device having a tungsten silicide film that is balanced in film characteristics such as adhesion to a silicon material and specific resistance.

【0042】請求項6の発明による半導体装置は、シリ
サイド膜の組成比およびシリサイド膜の特性にバラツキ
が小さく、信頼度の高いものとなる。
In the semiconductor device according to the sixth aspect of the present invention, the composition ratio of the silicide film and the characteristics of the silicide film are small in variation and high in reliability.

【0043】請求項7の発明による半導体装置は、融
点、比抵抗等の特性が選択された高融点金属シリサイド
膜を有するものとなる。
A semiconductor device according to a seventh aspect of the present invention has a refractory metal silicide film whose characteristics such as melting point and specific resistance are selected.

【0044】請求項8の発明による半導体装置は、組成
比の調整、膜特性の均等化が最も適切に施された高融点
金属シリサイド膜を有するものとなる。
The semiconductor device according to the eighth aspect of the present invention has a refractory metal silicide film most appropriately adjusted in composition ratio and equalized in film characteristics.

【0045】請求項9の発明による半導体装置は、高速
の信号伝搬に適したゲート電極、ゲート配線の形成が可
能な高融点金属シリサイド膜を有するものとなる。
According to a ninth aspect of the present invention, there is provided a semiconductor device having a refractory metal silicide film capable of forming a gate electrode and a gate wiring suitable for high-speed signal propagation.

【0046】請求項10の発明による半導体装置は、シ
リコン材への接着性、比抵抗等の特性のバランスが取れ
たタングステンシリサイド膜を有するものとなる。
The semiconductor device according to the tenth aspect of the present invention has a tungsten silicide film in which characteristics such as adhesion to a silicon material and specific resistance are balanced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】ジクロロシランのポストフローを5秒間とした
時のタングステンシリサイド膜の厚さ方向のSi/W組
成比を示す図である。
FIG. 1 is a diagram showing a Si / W composition ratio in a thickness direction of a tungsten silicide film when a post flow of dichlorosilane is set to 5 seconds.

【図2】ジクロロシランのポストフローを15秒間とし
た時の図1と同様な図である。
FIG. 2 is a view similar to FIG. 1 when the post-flow of dichlorosilane is 15 seconds.

【図3】ポストフローの秒数とストレスとの関係を示す
図である。
FIG. 3 is a diagram showing the relationship between the number of seconds of post flow and stress.

【図4】ポストフローの秒数と比抵抗との関係を示す図
である。
FIG. 4 is a diagram showing the relationship between the number of seconds of post-flow and the specific resistance.

【図5】ポストフローの秒数と表面抵抗との関係を示す
図である。
FIG. 5 is a diagram showing the relationship between the number of seconds of post flow and the surface resistance.

【図6】ポストフローの秒数と膜厚との関係を示す図で
ある。
FIG. 6 is a diagram showing the relationship between the number of seconds of post-flow and the film thickness.

【図7】ポストフローの秒数と面内均一性との関係を示
す図である。
FIG. 7 is a diagram showing a relationship between the number of seconds of post-flow and in-plane uniformity.

【図8】枚葉式CVD装置の一例の概略的平面図であ
る。
FIG. 8 is a schematic plan view of an example of a single-wafer CVD apparatus.

【符号の説明】[Explanation of symbols]

7……左CVD室、8……センターCVD室、9……右
CVD室、10……枚葉式CVD装置。
7 left CVD chamber, 8 center CVD chamber, 9 right CVD chamber, 10 single wafer CVD apparatus.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 CVD(化学的気相成長)装置における
単数または複数の反応室へ原料ガスとして高融点金属フ
ッ化物とシラン化合物とを導入し反応させて、シリコン
材の表面に高融点金属シリサイド膜を形成させる半導体
装置の製造方法において、 前記高融点金属シリサイド膜の組成が若干金属リッチに
形成される場合に、続いて前記シラン化合物を前記組成
に応じて設定される時間導入することにより、 形成された前記高融点金属シリサイド膜の組成比および
特性を変化させ、前記複数の反応室で形成された前記高
融点金属シリサイド膜の組成比および膜特性の室間差を
解消させることを特徴とする半導体装置の製造方法。
1. A refractory metal fluoride and a silane compound are introduced as raw material gases into one or a plurality of reaction chambers in a CVD (chemical vapor deposition) apparatus and allowed to react with each other. In the method of manufacturing a semiconductor device for forming a film, when the composition of the refractory metal silicide film is formed slightly metal-rich, by subsequently introducing the silane compound for a time set according to the composition, The composition ratio and characteristics of the formed high melting point metal silicide film are changed to eliminate a difference between the composition ratio and the film characteristics of the high melting point metal silicide film formed in the plurality of reaction chambers. Semiconductor device manufacturing method.
【請求項2】 形成される前記高融点金属シリサイド膜
がタングステンシリサイド、モリブデンシリサイド、タ
ンタルシリサイド、およびチタンシリサイドからなるグ
ループの中の何れか一種の膜であることを特徴とする請
求項1に記載の半導体装置の製造方法。
2. The method according to claim 1, wherein the refractory metal silicide film to be formed is any one of a group consisting of tungsten silicide, molybdenum silicide, tantalum silicide, and titanium silicide. Of manufacturing a semiconductor device.
【請求項3】 前記高融点金属シリサイド膜の形成後
に、続いて導入される前記シラン化合物がシラン、モノ
クロロシラン、ジクロロシラン、トリクロロシラン、お
よびテトラクロロシランからなるグループの中の少なく
とも一種または二種以上の混合物であることを特徴とす
る請求項1に記載の半導体装置の製造方法。
3. The method according to claim 1, wherein the silane compound subsequently introduced after the formation of the refractory metal silicide film is at least one or two or more selected from the group consisting of silane, monochlorosilane, dichlorosilane, trichlorosilane, and tetrachlorosilane. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the mixture is a mixture of the following.
【請求項4】 前記シリコン材が燐でドープされた多結
晶シリコン膜であることを特徴とする請求項1に記載の
半導体装置の製造方法。
4. The method according to claim 1, wherein the silicon material is a polycrystalline silicon film doped with phosphorus.
【請求項5】 前記高融点金属フッ化物が六フッ化タン
グステンであり、前記シラン化合物がジクロロシランで
あって、形成されるタングステンシリサイド膜の組成比
をシリコン(Si)/タングステン(W)=2.6±
0.1の範囲内に調整することを特徴とする請求項1に
記載の半導体装置の製造方法。
5. The high melting point metal fluoride is tungsten hexafluoride, the silane compound is dichlorosilane, and the composition ratio of the formed tungsten silicide film is silicon (Si) / tungsten (W) = 2. 0.6 ±
2. The method according to claim 1, wherein the adjustment is performed within a range of 0.1.
【請求項6】 CVD(化学的気相成長)装置における
単数または複数の反応室へ原料ガスとして高融点金属フ
ッ化物とシラン化合物とを導入し反応させて、シリコン
材の表面に高融点金属シリサイド膜を形成させて製造さ
れる半導体装置において、 前記高融点金属シリサイド膜の組成が若干金属リッチに
形成される場合に、続いて前記シラン化合物を前記組成
に応じて設定される時間導入することにより、 形成された前記高融点金属シリサイド膜の組成比および
特性を変化させ、前記複数の反応室で形成された前記高
融点金属シリサイド膜の組成比および膜特性の室間差を
解消して製造されることを特徴とする半導体装置。
6. A refractory metal fluoride and a silane compound as source gases are introduced into one or a plurality of reaction chambers in a CVD (chemical vapor deposition) apparatus and reacted to form a refractory metal silicide on the surface of a silicon material. In a semiconductor device manufactured by forming a film, when the composition of the refractory metal silicide film is formed to be slightly metal-rich, by subsequently introducing the silane compound for a time set according to the composition, The high melting point metal silicide film is formed by changing the composition ratio and characteristics of the formed high melting point metal silicide film to eliminate the difference between the composition ratio and the film characteristics of the high melting point metal silicide film formed in the plurality of reaction chambers. A semiconductor device, comprising:
【請求項7】 形成される前記高融点金属シリサイド膜
がタングステンシリサイド、モリブデンシリサイド、タ
ンタルシリサイド、およびチタンシリサイドからなるグ
ループの中の何れか一種の膜であることを特徴とする請
求項6に記載の半導体装置。
7. The film according to claim 6, wherein the refractory metal silicide film formed is any one of a group consisting of tungsten silicide, molybdenum silicide, tantalum silicide, and titanium silicide. Semiconductor device.
【請求項8】 前記高融点金属シリサイド膜の形成後
に、続いて導入される前記シラン化合物がシラン、モノ
クロロシラン、ジクロロシラン、トリクロロシラン、お
よびテトラクロロシランからなるグループの中の少なく
とも一種または二種以上の混合物であることを特徴とす
る請求項6に記載の半導体装置。
8. The method according to claim 8, wherein the silane compound subsequently introduced after the formation of the refractory metal silicide film is at least one or more of a group consisting of silane, monochlorosilane, dichlorosilane, trichlorosilane, and tetrachlorosilane. The semiconductor device according to claim 6, wherein the semiconductor device is a mixture of:
【請求項9】 前記シリコン材が燐でドープされた多結
晶シリコン膜であることを特徴とする請求項6に記載の
半導体装置。
9. The semiconductor device according to claim 6, wherein said silicon material is a polycrystalline silicon film doped with phosphorus.
【請求項10】 前記高融点金属フッ化物が六フッ化タ
ングステンであり、前記シラン化合物がジクロロシラン
であって、形成されるタングステンシリサイド膜の組成
比がシリコン(Si)/タングステン(W)=2.6±
0.1の範囲内にあることを特徴とする請求項6に記載
の半導体装置。
10. The refractory metal fluoride is tungsten hexafluoride, the silane compound is dichlorosilane, and the composition ratio of the formed tungsten silicide film is silicon (Si) / tungsten (W) = 2. 0.6 ±
7. The semiconductor device according to claim 6, wherein the value is within a range of 0.1.
JP20773998A 1998-07-23 1998-07-23 Manufacture of semiconductor device and semiconductor device manufactured thereby Pending JP2000040675A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20773998A JP2000040675A (en) 1998-07-23 1998-07-23 Manufacture of semiconductor device and semiconductor device manufactured thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20773998A JP2000040675A (en) 1998-07-23 1998-07-23 Manufacture of semiconductor device and semiconductor device manufactured thereby

Publications (1)

Publication Number Publication Date
JP2000040675A true JP2000040675A (en) 2000-02-08

Family

ID=16544743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20773998A Pending JP2000040675A (en) 1998-07-23 1998-07-23 Manufacture of semiconductor device and semiconductor device manufactured thereby

Country Status (1)

Country Link
JP (1) JP2000040675A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235960A (en) * 1999-02-15 2000-08-29 Matsushita Electronics Industry Corp Manufacture of semiconductor device
JP2000294775A (en) * 1999-04-07 2000-10-20 Sony Corp Manufacture of semiconductor device
JP2017022377A (en) * 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 Semiconductor device
WO2019093207A1 (en) * 2017-11-09 2019-05-16 国立研究開発法人産業技術総合研究所 Electroconductive laminate and electronic element

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235960A (en) * 1999-02-15 2000-08-29 Matsushita Electronics Industry Corp Manufacture of semiconductor device
JP2000294775A (en) * 1999-04-07 2000-10-20 Sony Corp Manufacture of semiconductor device
JP2017022377A (en) * 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 Semiconductor device
US10763373B2 (en) 2015-07-14 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11393930B2 (en) 2015-07-14 2022-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2019093207A1 (en) * 2017-11-09 2019-05-16 国立研究開発法人産業技術総合研究所 Electroconductive laminate and electronic element

Similar Documents

Publication Publication Date Title
US4766006A (en) Low pressure chemical vapor deposition of metal silicide
US6936549B2 (en) Chemical vapor deposition using organometallic precursors
US5240739A (en) Chemical vapor deposition technique for depositing titanium silicide on semiconductor wafers
US7443032B2 (en) Memory device with chemical vapor deposition of titanium for titanium silicide contacts
CN110731003A (en) Low resistivity molybdenum-containing films
US20140273529A1 (en) PEALD of Films Comprising Silicon Nitride
US20060024959A1 (en) Thin tungsten silicide layer deposition and gate metal integration
JPS58177462A (en) Selective deposition of high melting point metal silicide structural layer
JPH10209077A (en) Manufacturing method for semiconductor device
WO1991017566A1 (en) Tungsten disilicide cvd
JPH07230957A (en) Forming method of boron-containing polysilicon film
JPH09298169A (en) Integrated tungsten silicide process
EP0591086A2 (en) Low temperature chemical vapor deposition and method for depositing a tungsten silicide film with improved uniformity and reduced fluorine concentration
KR100447031B1 (en) Method of forming tungsten silicide film
JP2000040675A (en) Manufacture of semiconductor device and semiconductor device manufactured thereby
JPH03205830A (en) Manufacture of semiconductor device and polycrystalline germanium
JPS63109172A (en) Low pressure chemical vapor deposition of metal silicide
JPH04294532A (en) Method for forming tungsten silicide film
JPH0778991A (en) Semiconductor device and fabrication thereof
JP2002129336A (en) Method for manufacturing semiconductor device
JPS61250173A (en) Method for growing tungsten silicide film
JP3027987B2 (en) Method for forming metal film or metal silicide film and method for manufacturing semiconductor device
JP2004149892A (en) Method of forming titanium nitride film
JPH01191446A (en) Manufacture of semiconductor device
JPH04324629A (en) Working method of silicate glass film