JP2000036601A - Manufacture of thin-film transistor - Google Patents

Manufacture of thin-film transistor

Info

Publication number
JP2000036601A
JP2000036601A JP10202404A JP20240498A JP2000036601A JP 2000036601 A JP2000036601 A JP 2000036601A JP 10202404 A JP10202404 A JP 10202404A JP 20240498 A JP20240498 A JP 20240498A JP 2000036601 A JP2000036601 A JP 2000036601A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
film
hydrogen
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10202404A
Other languages
Japanese (ja)
Inventor
Toshihiko Iwanaga
利彦 岩永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10202404A priority Critical patent/JP2000036601A/en
Publication of JP2000036601A publication Critical patent/JP2000036601A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a more efficient hydrogenation treatment for improved operating characteristics of a thin-film transistor. SOLUTION: A thin-film transistor has a lamination structure comprising a semiconductor thin-film 2, a gate insulating film 3 provided in contact with its one surface side, and a gate electrode 5 stacked on the semiconductor thin- film 2 through the gate insulating film 3. To manufacture a thin-film transistor, firstly a film-forming process is performed to form the semiconductor thin-film 2 of a polycrystal silicon on an insulating substrate 1. Then an injection process is performed where an impurity is selectively injected in the semiconductor thin-film 2 to form a source region S and a drain region D of the thin-film transistor. Then a wiring process is performed where a wiring electrode 7 electrically connected to the source region S and the drain region D is formed. Under a rapid heating method which uses a lamp as a heat source, the insulating substrate 1 is rapidly heated for a hydrogen to be diffused in the semiconductor thin-film 2, repairing a crystal defect.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、絶縁基板上に形成
された多結晶シリコンからなる半導体薄膜を活性層とす
る薄膜トランジスタの製造方法に関する。例えば、アク
ティブマトリクス型の表示装置のスイッチング素子や回
路素子として用いられる薄膜トランジスタの製造方法に
関する。より詳しくは、薄膜トランジスタの動作特性改
善を目的とする多結晶シリコン半導体薄膜の水素化処理
技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor having a semiconductor thin film made of polycrystalline silicon formed on an insulating substrate as an active layer. For example, the present invention relates to a method for manufacturing a thin film transistor used as a switching element or a circuit element of an active matrix display device. More specifically, the present invention relates to a technique for hydrogenating a polycrystalline silicon semiconductor thin film for the purpose of improving the operation characteristics of a thin film transistor.

【0002】[0002]

【従来の技術】図2は、従来の製造方法により作製され
た薄膜トランジスタの一例を示す模式的な断面図であ
る。絶縁基板1の上に多結晶シリコンからなる半導体薄
膜2が形成される。その表面はゲート絶縁膜3で被覆さ
れている。ゲート絶縁膜3の上にはゲート電極5が形成
されている。ゲート電極5をマスクとして不純物が半導
体薄膜2に注入され、ソース領域Sとドレイン領域Dが
形成される。ゲート電極5の直下でソース領域Sとドレ
イン領域Dの間にはチャネル領域CHが残される。ゲー
ト電極5は第1層間絶縁膜6で被覆されている。第1層
間絶縁膜6にはソース領域S及びドレイン領域Dに貫通
するコンタクトホールが開口される。その上に例えばア
ルミニウムを500nmの厚みで堆積し、所定の形状に
パタニングして配線電極7に加工する。その上にPSG
(燐を含有したシリコンガラス)を例えば500nmの
厚みで成膜し、第2層間絶縁膜8とする。この第2層間
絶縁膜8には十分な水分が含有されていることが肝心で
ある。この後拡散防止膜としてSiN膜9aを400n
mの厚みで第2層間絶縁膜8の上に全面的に形成する。
SiN膜9aは緻密な組成を有し、水素の上方拡散を抑
制できる。この状態で、絶縁基板1を窒素雰囲気中に投
入し400℃程度の温度で5時間アニールする。これに
より、第2層間絶縁膜8に含有した水分は分解し、生成
された水素が下方に拡散して半導体薄膜2に導入され、
いわゆる水素化処理が行われる。水素の上方拡散は前述
したようにSiN膜9aで効果的に遮断され、水素化処
理が効率化される。この後、SiN膜9aを一部除去し
た後、遮光膜9を形成する。遮光膜9は例えばTiを2
00nmの厚みで成膜してパタニングしたものである。
水素化処理後に遮光膜9を形成することでその酸化を未
然に防ぐことができる。最後に、遮光膜9が形成されて
いない画素開口部に、透明導電膜からなる画素電極10
を形成する。
2. Description of the Related Art FIG. 2 is a schematic sectional view showing an example of a thin film transistor manufactured by a conventional manufacturing method. A semiconductor thin film 2 made of polycrystalline silicon is formed on an insulating substrate 1. Its surface is covered with a gate insulating film 3. A gate electrode 5 is formed on the gate insulating film 3. Using the gate electrode 5 as a mask, impurities are implanted into the semiconductor thin film 2 to form a source region S and a drain region D. A channel region CH is left just below the gate electrode 5 and between the source region S and the drain region D. Gate electrode 5 is covered with first interlayer insulating film 6. A contact hole penetrating the source region S and the drain region D is opened in the first interlayer insulating film 6. On top of this, for example, aluminum is deposited to a thickness of 500 nm, patterned into a predetermined shape, and processed into the wiring electrode 7. PSG on it
(Silicon glass containing phosphorus) is formed into a film having a thickness of, for example, 500 nm to form a second interlayer insulating film 8. It is important that the second interlayer insulating film 8 contains sufficient moisture. Thereafter, an SiN film 9a is formed as a diffusion prevention film by 400n.
It is entirely formed on the second interlayer insulating film 8 with a thickness of m.
The SiN film 9a has a dense composition and can suppress upward diffusion of hydrogen. In this state, the insulating substrate 1 is put in a nitrogen atmosphere and annealed at a temperature of about 400 ° C. for 5 hours. As a result, the moisture contained in the second interlayer insulating film 8 is decomposed, and the generated hydrogen diffuses downward and is introduced into the semiconductor thin film 2,
A so-called hydrogenation treatment is performed. As described above, the upward diffusion of hydrogen is effectively blocked by the SiN film 9a, and the efficiency of the hydrogenation process is increased. Thereafter, after partially removing the SiN film 9a, the light shielding film 9 is formed. The light shielding film 9 is made of, for example,
The film was formed with a thickness of 00 nm and patterned.
By forming the light shielding film 9 after the hydrogenation treatment, its oxidation can be prevented before it occurs. Finally, a pixel electrode 10 made of a transparent conductive film is formed in the pixel opening where the light shielding film 9 is not formed.
To form

【0003】水素化処理によって導入された水素原子は
多結晶シリコンからなる半導体薄膜2の結晶粒界に拡散
し、ダングリングボンドと結合するため、トラップ密度
は小さくなり障壁ポテンシャルが低くなる。このため薄
膜トランジスタの移動度が高くなりオン電流を増加でき
る。またトラップ準位が減少することによりリーク電流
を抑制できる。さらには、導入された水素原子の一部は
半導体薄膜とゲート絶縁膜の境界にある界面準位とも結
合するので、トランジスタの閾値電圧を低くできる。
[0003] Hydrogen atoms introduced by the hydrogenation process diffuse into the crystal grain boundaries of the semiconductor thin film 2 made of polycrystalline silicon and bond with dangling bonds, so that the trap density is reduced and the barrier potential is reduced. Therefore, the mobility of the thin film transistor is increased, and the on-current can be increased. Further, the leak current can be suppressed by reducing the trap level. Further, part of the introduced hydrogen atoms is also bonded to an interface state at the boundary between the semiconductor thin film and the gate insulating film, so that the threshold voltage of the transistor can be reduced.

【0004】[0004]

【発明が解決しようとする課題】アクティブマトリクス
型の表示装置において、薄膜トランジスタは液晶などの
電気光学物質をオン/オフさせるスイッチング素子の役
目を果たす。このため、薄膜トランジスタの性能の向上
が即アクティブマトリクス型表示装置の性能の向上につ
ながる。性能向上には種々の手段があるが、多結晶シリ
コンを活性層とした薄膜トランジスタでは高温プロセス
や低温プロセスを問わず、製造工程の比較的後ろ(配線
電極の形成後)で行われる水素化によるのが一般的で、
なおかつ前工程で蓄積されたダメージを修復もしくは除
去できるなどの理由から利点が大きく、広く使われてい
る。水素化の方法は種々開発されているが、図2に示し
た技術は、PSG中に含有された水分を加熱分解させる
方法である。しかしながら、この方式は工程管理が難し
いという欠点がある。またアニールでのスループットの
悪さや、水素化処理自体の工程位置の制限、余分な拡散
防止膜の工程増加及び工程管理が必要となる。別の方式
として、水素プラズマを用いた水素化があるが、同時に
発生する静電ダメージを受けやすく素子が破壊される危
険がある。これに替えて、水素を含んだ雰囲気でアニー
ルする方法はそのような危険性が無く、十分な時間アニ
ールすれば性能が向上する反面、水素化処理にかかる時
間が長くスループットの悪化を招く。このように、従来
の水素化の方法では、水素の拡散源、熱源、拡散防止膜
などに制約があり性能向上に限界があった。この限界を
打破すべく、スループットの速い、十分に特性を向上さ
せ得る工程管理のしやすい水素化の新たなる方法が望ま
れている。
In an active matrix type display device, a thin film transistor plays a role of a switching element for turning on / off an electro-optical material such as a liquid crystal. Therefore, the improvement of the performance of the thin film transistor immediately leads to the improvement of the performance of the active matrix type display device. There are various means for improving the performance. However, thin film transistors using polycrystalline silicon as an active layer are formed by hydrogenation performed relatively after the manufacturing process (after forming the wiring electrodes) regardless of the high-temperature process or the low-temperature process. Is common,
In addition, it has a great advantage because it can repair or remove damage accumulated in the previous process, and is widely used. Although various hydrogenation methods have been developed, the technique shown in FIG. 2 is a method of thermally decomposing water contained in PSG. However, this method has a disadvantage that process control is difficult. In addition, the throughput in annealing is poor, the process position of the hydrogenation process itself is limited, the number of extra diffusion prevention films is increased, and process control is required. As another method, there is hydrogenation using hydrogen plasma. However, there is a risk that the element is easily damaged by simultaneously occurring electrostatic damage and the element is destroyed. On the other hand, the method of annealing in an atmosphere containing hydrogen does not have such a danger. If annealing is performed for a sufficient time, the performance is improved, but the time required for the hydrogenation treatment is long and the throughput is deteriorated. As described above, in the conventional hydrogenation method, the diffusion source of hydrogen, the heat source, the diffusion prevention film, and the like are limited, and there is a limit in improving the performance. In order to overcome this limitation, a new method of hydrogenation that has a high throughput and is capable of sufficiently improving the characteristics and has easy process control is desired.

【0005】[0005]

【課題を解決するための手段】半導体薄膜と、その一面
側に接して配されたゲート絶縁膜と、ゲート絶縁膜を介
して半導体薄膜に重ねられたゲート電極とを含む積層構
造を有する薄膜トランジスタは、本発明にしたがって、
以下の工程により絶縁基板上に形成される。まず成膜工
程を行い、多結晶シリコンからなる半導体薄膜を絶縁基
板上に形成する。続いて注入工程を行い、該半導体薄膜
に不純物を選択的に注入して薄膜トランジスタのソース
領域及びドレイン領域を形成する。この後配線工程を行
い、ソース領域及びドレイン領域に電気接続する配線電
極を形成する。最後に水素化工程を行い、熱源にランプ
を用いた急速加熱法により絶縁基板を急速に加熱して水
素を半導体薄膜に拡散させ結晶欠陥を修復する。
A thin film transistor having a laminated structure including a semiconductor thin film, a gate insulating film disposed in contact with one surface of the semiconductor thin film, and a gate electrode overlaid on the semiconductor thin film via the gate insulating film is provided. According to the present invention,
It is formed on an insulating substrate by the following steps. First, a film forming step is performed, and a semiconductor thin film made of polycrystalline silicon is formed on an insulating substrate. Subsequently, an implantation step is performed, and an impurity is selectively implanted into the semiconductor thin film to form a source region and a drain region of the thin film transistor. Thereafter, a wiring step is performed to form a wiring electrode electrically connected to the source region and the drain region. Finally, a hydrogenation step is performed, and the insulating substrate is rapidly heated by a rapid heating method using a lamp as a heat source to diffuse hydrogen into the semiconductor thin film to repair crystal defects.

【0006】好ましくは、前記水素化工程は、該配線電
極を含水性の絶縁膜で被覆した後、これを水素の供給源
として急速加熱法により水素を半導体薄膜に拡散させ
る。前記水素化工程は、該絶縁基板を350℃以上60
0℃以下に加熱して行う。前記水素化工程は、該絶縁基
板を2秒以上120秒以下の時間加熱して行う。前記水
素化工程は、該絶縁基板を0%乃至4%の水素ガスを含
有した窒素ガス雰囲気中で行う。前記水素化工程は、水
素の上方拡散を抑制する拡散防止膜を形成した後、急速
加熱法により水素を半導体薄膜に向かって下方拡散させ
る。水素の上方拡散を抑制する拡散防止膜として、Si
NまたはSiNOからなる緻密な組成を有し水素を遮断
可能な材料を用いる。あるいは、水素の上方拡散を抑制
する拡散防止膜として、半導体薄膜に対する遮光性も備
えた金属材料を用いる。例えば、Ti,Cr,W,A
l,Mo,Ta,これらの合金、又はこれらとSiの合
金から選ばれた金属材料を用いることができる。
Preferably, in the hydrogenation step, the wiring electrode is coated with a water-containing insulating film, and hydrogen is diffused into the semiconductor thin film by a rapid heating method using this as a hydrogen supply source. In the hydrogenation step, the insulating substrate is heated at 350 ° C. or higher to 60 ° C.
Heating is performed at 0 ° C. or lower. The hydrogenation step is performed by heating the insulating substrate for a time period from 2 seconds to 120 seconds. The hydrogenation step is performed on the insulating substrate in a nitrogen gas atmosphere containing 0% to 4% hydrogen gas. In the hydrogenation step, after forming an anti-diffusion film for suppressing the upward diffusion of hydrogen, hydrogen is diffused downward toward the semiconductor thin film by a rapid heating method. Si as an anti-diffusion film for suppressing upward diffusion of hydrogen
A material having a dense composition of N or SiNO and capable of blocking hydrogen is used. Alternatively, a metal material which also has a light-shielding property for a semiconductor thin film is used as a diffusion prevention film for suppressing upward diffusion of hydrogen. For example, Ti, Cr, W, A
Metal materials selected from 1, Mo, Ta, alloys thereof, and alloys of these with Si can be used.

【0007】本発明によれば、熱源にランプを用いた急
速加熱法(Rapid Thermal Anneal
ing:RTA)により絶縁基板を急速に加熱して水素
を半導体薄膜に拡散させ、結晶欠陥を修復している。R
TAを採用することでプロセスの終了間際でも水素化を
容易に実施することが可能になり、薄膜トランジスタの
移動度など特性向上に寄与できる。RTAはきわめて短
時間の加熱処理であるためダメージが少なく、製造プロ
セスの最終段階でも実施可能である。これにより、製造
プロセスの各工程で蓄積したダメージを一括して修復も
しくは除去することができる。
According to the present invention, a rapid heating method using a lamp as a heat source (Rapid Thermal Anneal)
(ing: RTA), the insulating substrate is rapidly heated to diffuse hydrogen into the semiconductor thin film to repair crystal defects. R
By employing TA, hydrogenation can be easily performed even immediately before the end of the process, which can contribute to improvement of characteristics such as mobility of the thin film transistor. RTA is an extremely short-time heat treatment, so that it has little damage and can be performed even in the final stage of the manufacturing process. This makes it possible to collectively repair or remove damage accumulated in each step of the manufacturing process.

【0008】[0008]

【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図1は、本発明にかかる製造
方法によって作製された薄膜トランジスタを示す断面図
である。理解を容易にするため、図2に示した薄膜トラ
ンジスタと対応する部分には対応する参照番号を付して
ある。本薄膜トランジスタは、半導体薄膜2と、その一
面側に接して配されたゲート絶縁膜3と、ゲート絶縁膜
3を介して半導体薄膜2に重ねられたゲート電極5とを
含む積層構造を有し、絶縁基板1上に形成されている。
なお、ゲート絶縁膜3の上にはゲート電極5に加え、補
助容量を形成するための容量電極5aも設けられてい
る。かかる構成を有する薄膜トランジスタを製造するた
め、まず、成膜工程を行い、多結晶シリコンからなる半
導体薄膜2を絶縁基板1上に形成する。この後ゲート絶
縁膜3やゲート電極5を設けた後注入工程を行い、半導
体薄膜2に不純物を選択的に注入して薄膜トランジスタ
のソース領域S及びドレイン領域Dを形成する。続いて
第1層間絶縁膜6を成膜した後、配線工程を行いソース
領域S及びドレイン領域Dに電気接続する配線電極7を
形成する。この後、本発明の特徴事項として、熱源にラ
ンプを用いた急速加熱法(RTA)により絶縁基板1を
急速に加熱して水素を半導体薄膜2に拡散させ結晶欠陥
を修復する。好ましくは水素化工程は、配線電極7を含
水性の第2層間絶縁膜8で被覆した後、これを水素の供
給源として急速加熱法により水素を半導体薄膜2に拡散
させる。含水性の第2層間絶縁膜8としては、例えばP
SGを500nm成膜すればよい。水素化処理のための
RTAは、絶縁基板1を350℃以上600℃以下に加
熱して行う。350℃未満では水素を十分に拡散するこ
とができず、600℃を超えると配線電極7などにダメ
ージが加わるおそれがある。水素化RTAは、絶縁基板
1を2秒以上120秒以下の時間加熱することで行う。
2秒未満では水素化が不十分であり、120秒を超える
とダメージが顕著になる。水素化RTAは、絶縁基板1
を0%乃至4%の水素ガスを含有した窒素ガス(フォー
ミングガス)雰囲気中で行う。好ましくは、水素化RT
Aは、水素の上方拡散を抑制する拡散防止膜を第2層間
絶縁膜8の上に形成した後、水素を半導体薄膜2に向か
って下方拡散させる。ここでは、水素の上方拡散を抑制
する拡散防止膜として遮光膜9を用いている。遮光膜9
は半導体薄膜2に対する遮光性を備えた金属材料を用い
る。例えば、Ti,Cr,W,Al,Mo,Ta,これ
らの合金、又はこれらとSiの合金から選ばれた金属材
料を用いることができる。なお、図示するように、薄膜
トランジスタは、画素開口部以外はゲート電極5、容量
電極5a、配線電極7及び遮光膜9の各層のうちいずれ
か一層以上によって遮光されるようになっている。そし
て、画素開口部には透明導電膜からなる画素電極10が
設けられている。水素の上方拡散を抑制する拡散防止膜
として、金属材料に替え、SiNまたはSiNOからな
る緻密な組成を有し水素を遮断可能な材料を用いること
もできる。但し、SiNやSiNOを用いた場合、別途
遮光膜が必要となるので、図1に示した構成では特にメ
リットが無い。遮光膜を対向基板側に形成するタイプあ
るいは薄膜トランジスタより下層に遮光膜を形成する構
造では、拡散防止膜としてSiNやSiNOを用いる構
成も有効である。RTAはきわめて短時間の加熱処理で
あるため熱ダメージを低く抑えることができる。したが
って、場合により画素電極10の形成後に水素化RTA
を行うことも可能である。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a cross-sectional view showing a thin film transistor manufactured by the manufacturing method according to the present invention. For easy understanding, portions corresponding to the thin film transistor shown in FIG. 2 are denoted by corresponding reference numerals. The present thin film transistor has a laminated structure including a semiconductor thin film 2, a gate insulating film 3 disposed in contact with one surface thereof, and a gate electrode 5 stacked on the semiconductor thin film 2 with the gate insulating film 3 interposed therebetween. It is formed on an insulating substrate 1.
In addition, on the gate insulating film 3, in addition to the gate electrode 5, a capacitance electrode 5 a for forming an auxiliary capacitance is also provided. In order to manufacture a thin film transistor having such a configuration, first, a film forming process is performed, and a semiconductor thin film 2 made of polycrystalline silicon is formed on the insulating substrate 1. Thereafter, after the gate insulating film 3 and the gate electrode 5 are provided, an implantation step is performed, and an impurity is selectively implanted into the semiconductor thin film 2 to form a source region S and a drain region D of the thin film transistor. Subsequently, after the first interlayer insulating film 6 is formed, a wiring process is performed to form a wiring electrode 7 electrically connected to the source region S and the drain region D. Thereafter, as a feature of the present invention, the insulating substrate 1 is rapidly heated by a rapid heating method (RTA) using a lamp as a heat source to diffuse hydrogen into the semiconductor thin film 2 to repair crystal defects. Preferably, in the hydrogenation step, after the wiring electrode 7 is covered with the water-containing second interlayer insulating film 8, hydrogen is diffused into the semiconductor thin film 2 by a rapid heating method using this as a hydrogen supply source. Examples of the water-containing second interlayer insulating film 8 include P
SG may be formed to a thickness of 500 nm. RTA for hydrogenation is performed by heating the insulating substrate 1 to 350 ° C. or higher and 600 ° C. or lower. If the temperature is lower than 350 ° C., hydrogen cannot be sufficiently diffused. If the temperature exceeds 600 ° C., the wiring electrode 7 and the like may be damaged. The hydrogenation RTA is performed by heating the insulating substrate 1 for a time of 2 seconds to 120 seconds.
If it is less than 2 seconds, the hydrogenation is insufficient, and if it exceeds 120 seconds, the damage becomes remarkable. The hydrogenation RTA is applied to the insulating substrate 1
Is performed in a nitrogen gas (forming gas) atmosphere containing 0% to 4% hydrogen gas. Preferably, the hydrogenation RT
A forms a diffusion prevention film for suppressing the upward diffusion of hydrogen on the second interlayer insulating film 8, and then diffuses hydrogen downward toward the semiconductor thin film 2. Here, the light shielding film 9 is used as a diffusion prevention film for suppressing the upward diffusion of hydrogen. Light shielding film 9
Uses a metal material having a light shielding property for the semiconductor thin film 2. For example, a metal material selected from Ti, Cr, W, Al, Mo, Ta, an alloy thereof, and an alloy of these and Si can be used. As shown in the figure, the thin film transistor is shielded from light by any one or more of the layers of the gate electrode 5, the capacitor electrode 5a, the wiring electrode 7, and the light shielding film 9 except for the pixel opening. The pixel electrode 10 made of a transparent conductive film is provided in the pixel opening. Instead of a metal material, a material having a dense composition of SiN or SiNO and capable of blocking hydrogen can be used as the diffusion prevention film for suppressing the upward diffusion of hydrogen. However, when SiN or SiNO is used, a separate light-shielding film is required, so that the configuration shown in FIG. 1 has no particular advantage. In a type in which a light-shielding film is formed on the counter substrate side or a structure in which a light-shielding film is formed below a thin film transistor, a configuration using SiN or SiNO as a diffusion prevention film is also effective. RTA is an extremely short-time heat treatment, so that thermal damage can be suppressed to a low level. Therefore, the hydrogenated RTA may be optionally formed after the pixel electrode 10 is formed.
It is also possible to do.

【0009】図3は、水素化RTAに用いる急速加熱装
置の構成を示す模式図である。環状石英板51の上に熱
溜めとしてシリコン板52が配されている。シリコン板
52の下方には熱源としてキセノンアークランプ50が
配されている。シリコン板52の上には石英からなる支
持部材53を介して処理対象となる絶縁基板1が搭載さ
れる。絶縁基板1の上方にも熱源となるキセノンアーク
ランプ50が配列されている。
FIG. 3 is a schematic diagram showing the configuration of a rapid heating device used for hydrogenation RTA. A silicon plate 52 is arranged on the ring-shaped quartz plate 51 as a heat reservoir. A xenon arc lamp 50 is arranged below the silicon plate 52 as a heat source. The insulating substrate 1 to be processed is mounted on the silicon plate 52 via a support member 53 made of quartz. A xenon arc lamp 50 serving as a heat source is also arranged above the insulating substrate 1.

【0010】図4は、水素化RTAの温度プロファイル
を示すグラフである。図1を参照して説明したように、
500nm程度の厚みを有するアルミニウムからなる電
極7の上にPSGからなる第2層間絶縁膜8を500n
m成膜しておく。この処理では第2層間絶縁膜8に水分
が十分含まれていることが肝心である。さらに前処理と
して、水素の上方拡散を阻止する機能を備えた遮光膜9
を成膜しておく。例えば金属チタン(Ti)を200n
mの厚みで全面的にスパッタリングしておく。この状態
で、図4に示した温度プロファイルにしたがい水素化R
TAを行う。十分に熱せられたキセノンアークランプを
組み込んだ急速加熱処理装置に、例えば400℃窒素雰
囲気下で処理対象となる絶縁基板1を投入する。これに
より第2層間絶縁膜8に含有された水分が分解し、拡散
した水素がただちに活性層である多結晶シリコン半導体
薄膜2に取り込まれ、結晶欠陥を除去する。上方へ拡散
しようとする水素は遮光膜9により行く手を阻まれ、効
率よく水素化を遂行できる。
FIG. 4 is a graph showing a temperature profile of the hydrogenated RTA. As described with reference to FIG.
A 500 nm thick second interlayer insulating film 8 made of PSG is formed on an electrode 7 made of aluminum having a thickness of about 500 nm.
m is formed. In this process, it is important that the second interlayer insulating film 8 contains sufficient moisture. Further, as a pretreatment, a light shielding film 9 having a function of preventing upward diffusion of hydrogen.
Is formed in advance. For example, 200n of titanium metal (Ti)
The entire surface is sputtered with a thickness of m. In this state, the hydrogenation R according to the temperature profile shown in FIG.
Perform TA. The insulating substrate 1 to be processed is put into a rapid heating apparatus incorporating a sufficiently heated xenon arc lamp, for example, at 400 ° C. in a nitrogen atmosphere. As a result, the moisture contained in the second interlayer insulating film 8 is decomposed, and the diffused hydrogen is immediately taken into the polycrystalline silicon semiconductor thin film 2 as the active layer to remove crystal defects. Hydrogen that is to be diffused upward is hindered by the light-shielding film 9, and hydrogenation can be performed efficiently.

【0011】図5乃至図7を参照して本発明にかかる薄
膜トランジスタの製造方法の第1実施例を説明する。本
実施例ではプロセス温度が850℃を超える高温プロセ
スでトップゲート構造の薄膜トランジスタを形成してい
る。まず図5の工程(A)で、石英などからなる絶縁基
板1の上に半導体薄膜2を堆積する。ここでは、LP−
CVDにより600℃乃至700℃の成膜温度で比較的
小粒径の多結晶シリコンを75nmの厚みで堆積した。
工程(B)に進み、イオンインプランテーションにより
Siイオンを半導体薄膜2に打ち込み、一旦非晶質化す
る。ここでは加速エネルギーを40keVと60keV
の2段階に切り替えてイオンインプランテーションを行
っている。工程(C)に進み、固相成長法で半導体薄膜
2を非晶質シリコンから比較的大粒径の多結晶シリコン
に転換する。固相成長(SPG)は例えば620℃の温
度で8時間アニールを行う。工程(D)に進み、フォト
リソグラフィ及びエッチングにより、半導体薄膜2を素
子領域の形状に合わせてパタニングする。工程(E)に
進み、半導体薄膜2の表面を熱酸化し、ゲート絶縁膜3
を設ける。例えば絶縁基板1を1000℃の酸素ガス雰
囲気下に60分間曝露し、60nmの厚みのゲート絶縁
膜3を得る。この結果、半導体薄膜2の厚みは45nm
まで減少する。
A first embodiment of the method of manufacturing a thin film transistor according to the present invention will be described with reference to FIGS. In this embodiment, a thin film transistor having a top gate structure is formed by a high temperature process in which the process temperature exceeds 850 ° C. First, in a step (A) of FIG. 5, a semiconductor thin film 2 is deposited on an insulating substrate 1 made of quartz or the like. Here, LP-
Polycrystalline silicon having a relatively small grain size was deposited to a thickness of 75 nm by CVD at a film formation temperature of 600 ° C. to 700 ° C.
Proceeding to the step (B), Si ions are implanted into the semiconductor thin film 2 by ion implantation, and the semiconductor thin film 2 is once made amorphous. Here, the acceleration energy is 40 keV and 60 keV
The ion implantation is performed by switching to the two stages. Proceeding to step (C), the semiconductor thin film 2 is converted from amorphous silicon to polycrystalline silicon having a relatively large grain size by a solid phase growth method. For solid phase growth (SPG), annealing is performed at a temperature of, for example, 620 ° C. for 8 hours. Proceeding to the step (D), the semiconductor thin film 2 is patterned according to the shape of the element region by photolithography and etching. Proceeding to step (E), the surface of the semiconductor thin film 2 is thermally oxidized to form the gate insulating film 3.
Is provided. For example, the insulating substrate 1 is exposed to an oxygen gas atmosphere at 1000 ° C. for 60 minutes to obtain a gate insulating film 3 having a thickness of 60 nm. As a result, the thickness of the semiconductor thin film 2 becomes 45 nm.
To decrease.

【0012】図6の工程(F)に進み、CVDでHTO
(High TempertureOxide)からな
るゲート絶縁膜4を30nmの厚みで堆積する。このと
きの処理温度は800℃である。さらに1000℃で1
0分間アニールを行い、ゲート絶縁膜4を緻密化する。
工程(G)に進み、ゲート絶縁膜4の上に多結晶シリコ
ンからなるゲート電極5をパタニング形成する。ゲート
電極5の厚みは350乃至450nmであり、1000
℃程度の加熱処理で燐(P)をゲート電極5中に拡散
し、その低抵抗化を図っている。工程(H)に進み、ゲ
ート電極5をマスクとして、不純物Asをイオンインプ
ランテーションにより例えば3×1015/cm2 のドー
ズ量で半導体薄膜2に注入し、ソース領域S及びドレイ
ン領域Dを形成する。ゲート電極5の直下でソース領域
Sとドレイン領域Dの間にはチャネル領域CHが残され
る。このようにして、Nチャネル型の薄膜トランジスタ
が形成される。なお、Pチャネル型の薄膜トランジスタ
を形成する場合には、不純物として硼素(B)を用い、
例えば1×1015/cm2 のドーズ量でイオンインプラ
ンテーションにより、半導体薄膜2に注入すればよい。
工程(I)に進み、LP−CVDによりPSGを600
nmの厚みで堆積し、第1層間絶縁膜6とする。LP−
CVDの処理温度は400℃程度である。第1層間絶縁
膜6を構成するPSGは4%程度の燐(P)を含有して
いる。ここで1000℃10分の条件で加熱処理を行
い、ソース領域S及びドレイン領域Dに注入された不純
物を活性化する。
Proceeding to step (F) in FIG. 6, HTO is formed by CVD.
(High Temperature Oxide) gate insulating film 4 is deposited to a thickness of 30 nm. The processing temperature at this time is 800 ° C. At 1000 ° C
Annealing is performed for 0 minutes to densify the gate insulating film 4.
In step (G), a gate electrode 5 made of polycrystalline silicon is formed on the gate insulating film 4 by patterning. The thickness of the gate electrode 5 is 350 to 450 nm,
Phosphorus (P) is diffused into the gate electrode 5 by a heat treatment at about ° C. to reduce the resistance. Proceeding to step (H), using the gate electrode 5 as a mask, the impurity As is implanted into the semiconductor thin film 2 by ion implantation at a dose of, for example, 3 × 10 15 / cm 2 to form the source region S and the drain region D. . A channel region CH is left just below the gate electrode 5 and between the source region S and the drain region D. Thus, an N-channel thin film transistor is formed. Note that when a P-channel thin film transistor is formed, boron (B) is used as an impurity,
For example, the semiconductor thin film 2 may be implanted at a dose of 1 × 10 15 / cm 2 by ion implantation.
Proceeding to step (I), PSG is 600 by LP-CVD.
The first interlayer insulating film 6 is deposited with a thickness of nm. LP-
The processing temperature of CVD is about 400 ° C. The PSG forming the first interlayer insulating film 6 contains about 4% of phosphorus (P). Here, heat treatment is performed at 1000 ° C. for 10 minutes to activate the impurities implanted in the source region S and the drain region D.

【0013】図7の工程(J)に進み、第1層間絶縁膜
6にコンタクトホールを開口する。その上にアルミニウ
ムを600nmの厚みでスパッタリングにより堆積し、
所定の形状にパタニングして配線電極7に加工する。工
程(K)に進み、PSGを堆積して含水性の第2層間絶
縁膜8を設ける。工程(L)に進み、第2層間絶縁膜8
に必要なコンタクトホールを開口した後、スパッタリン
グにより金属Tiを絶縁基板1の表面に全面的に形成
し、遮光膜9を設ける。工程(M)に進み、図4に示し
た条件で水素化RTAを行い、第2層間絶縁膜8に含有
した水分を分解し、生成された水素を下方拡散して半導
体薄膜2に導入し、その結晶欠陥を修復する。水素の上
方拡散は遮光膜9によって遮断され、効率的な水素化処
理を行うことができる。
In step (J) of FIG. 7, a contact hole is opened in the first interlayer insulating film 6. Aluminum is deposited thereon by sputtering to a thickness of 600 nm,
The wiring electrode 7 is processed by patterning into a predetermined shape. Proceeding to the step (K), PSG is deposited to provide a water-containing second interlayer insulating film 8. Proceeding to the step (L), the second interlayer insulating film 8
After opening a contact hole required for the above, metal Ti is entirely formed on the surface of the insulating substrate 1 by sputtering, and a light shielding film 9 is provided. Proceeding to the step (M), hydrogenation RTA is performed under the conditions shown in FIG. 4 to decompose the water contained in the second interlayer insulating film 8 and to diffuse the generated hydrogen downward to be introduced into the semiconductor thin film 2. Repair the crystal defect. The upward diffusion of hydrogen is blocked by the light-shielding film 9, so that efficient hydrogenation can be performed.

【0014】図8は、本発明にかかる薄膜トランジスタ
の製造方法の第2実施例を示す工程図である。ここで
は、プロセス温度が650℃以下の低温プロセスにより
ボトムゲート構造の薄膜トランジスタを製造している。
まず(A)に示すように、ガラスなどからなる絶縁基板
1の上にAl,Ta,Mo,W,Cr,Cuまたはこれ
らの合金を100乃至200nmの厚みで形成し、パタ
ニングしてゲート電極5に加工する。次いで(B)に示
すように、ゲート電極5の上にゲート絶縁膜を形成す
る。本実施例では、ゲート絶縁膜はゲート窒化膜3(S
iNx )/ゲート酸化膜4(SiO2 )の二層構造を用
いた。ゲート窒化膜3はSiH4 ガスとNH 3 ガスの混
合物を原料気体として用い、プラズマCVD法(PCV
D法)で成膜した。本実施例では、ゲート窒化膜3を5
0nmの厚みで堆積した。ゲート窒化膜3の成膜に連続
して、ゲート酸化膜4を約200nmの厚みで成膜す
る。さらにゲート酸化膜4の上に連続的に非晶質シリコ
ンからなる半導体薄膜2を約30乃至80nmの厚みで
成膜した。二層構造のゲート絶縁膜と非晶質半導体薄膜
2は成膜チャンバーの真空系を破らず連続成膜した。以
上の成膜でプラズマCVD法を用いた場合には、400
乃至450℃の温度で窒素雰囲気中1時間程度加熱処理
を行い、非晶質半導体薄膜2に含有されていた水素を放
出する。いわゆる脱水素アニールを行う。次いで、レー
ザー光を照射し、非晶質半導体薄膜2を結晶化する。レ
ーザー光としてはエキシマレーザービームを用いること
ができる。いわゆるレーザーアニールは600℃以下の
プロセス温度で半導体薄膜2を結晶化するための有力な
手段である。本実施例では、パルス状に励起されかつ矩
形状または帯状に整形されたレーザー光を非晶質半導体
薄膜2に照射して結晶化を行う。この後、半導体薄膜2
を各薄膜トランジスタの素子領域に合わせてパタニング
する。
FIG. 8 shows a thin film transistor according to the present invention.
FIG. 5 is a process chart showing a second embodiment of the manufacturing method of FIG. here
Is a low-temperature process with a process temperature of 650 ° C or less.
We manufacture thin film transistors with a bottom gate structure.
First, as shown in (A), an insulating substrate made of glass or the like
1, Al, Ta, Mo, W, Cr, Cu or
These alloys are formed to a thickness of 100 to 200 nm,
To form a gate electrode 5. Then shown in (B)
To form a gate insulating film on the gate electrode 5.
You. In this embodiment, the gate insulating film is a gate nitride film 3 (S
iNx) / Gate oxide film 4 (SiOTwo) Double layer structure
Was. The gate nitride film 3 is made of SiHFourGas and NH ThreeGas mixture
The compound is used as a source gas and the plasma CVD method (PCV
D method). In this embodiment, the gate nitride film 3 is
Deposited at a thickness of 0 nm. Continued to form gate nitride film 3
To form a gate oxide film 4 with a thickness of about 200 nm.
You. Further, the amorphous silicon is continuously formed on the gate oxide film 4.
Semiconductor thin film 2 having a thickness of about 30 to 80 nm.
A film was formed. Double-layered gate insulating film and amorphous semiconductor thin film
Sample No. 2 formed a continuous film without breaking the vacuum system of the film forming chamber. Less than
When the plasma CVD method is used for the above film formation, 400
Heat treatment in nitrogen atmosphere for about 1 hour
To release hydrogen contained in the amorphous semiconductor thin film 2.
Put out. A so-called dehydrogenation anneal is performed. Then,
The amorphous semiconductor thin film 2 is crystallized by irradiating laser light. Les
Use excimer laser beam as user light
Can be. What is called laser annealing is 600 ° C or less.
Potential for crystallizing semiconductor thin film 2 at process temperature
Means. In this embodiment, the pulsed excitation
Laser light shaped into a shape or a band is converted to an amorphous semiconductor
The thin film 2 is irradiated for crystallization. Thereafter, the semiconductor thin film 2
Patterning according to the element area of each thin film transistor
I do.

【0015】(C)に示すように、前工程で結晶化され
た多結晶半導体薄膜2の上に例えばプラズマCVD法で
SiO2 を約100nm乃至300nmの厚みで形成す
る。このSiO2 を所定の形状にパタニングしてエッチ
ングストッパー膜6aに加工する。この場合、裏面露光
技術を用いてゲート電極5と整合するようにエッチング
ストッパー膜6aをパタニングしている。エッチングス
トッパー膜6aの直下に位置する多結晶半導体薄膜2の
部分はチャネル領域CHとして保護される。続いて、エ
ッチングストッパー膜6aをマスクとしてイオンドーピ
ングにより不純物(例えばP+ イオン)を半導体薄膜2
に注入し、LDD領域を形成する。このときのドーズ量
は、例えば6×1012乃至5×1013/cm2 である。
さらにストッパー膜6a及びその両側のLDD領域を被
覆するようにフォトレジストをパタニング形成した後、
これをマスクとして不純物(例えばP+ イオン)を高濃
度で注入し、ソース領域S及びドレイン領域Dを形成す
る。不純物注入には、例えばイオンドーピングを用いる
ことができる。これは質量分離をかけることなく電界加
速で不純物を注入するものであり、本実施例では1×1
15/cm2 程度のドーズ量で不純物を注入し、ソース
領域S及びドレイン領域Dを形成した。なお、図示しな
いが、Pチャネルの薄膜トランジスタを形成する場合に
は、Nチャネル型薄膜トランジスタの領域をフォトレジ
ストで被覆した後、不純物をP+ イオンからB+ イオン
に切り替えドーズ量を1×1015/cm2 程度でイオン
ドーピングすればよい。この後エキシマレーザーを用い
たレーザー活性化アニールにより、多結晶半導体薄膜2
に注入された不純物を活性化する。
[0015] (C), the forms before the SiO 2, for example, a plasma CVD method on the polycrystalline semiconductor thin film 2 crystallized at about 100nm to 300nm thick by step. This SiO 2 is patterned into a predetermined shape and processed into an etching stopper film 6a. In this case, the etching stopper film 6a is patterned so as to be aligned with the gate electrode 5 using the backside exposure technique. The portion of the polycrystalline semiconductor thin film 2 located immediately below the etching stopper film 6a is protected as a channel region CH. Subsequently, impurities (for example, P + ions) are ion-doped using the etching stopper film 6 a as a mask to form the semiconductor thin film 2.
To form an LDD region. The dose at this time is, for example, 6 × 10 12 to 5 × 10 13 / cm 2 .
After patterning a photoresist so as to cover the stopper film 6a and the LDD regions on both sides thereof,
Using this as a mask, impurities (for example, P + ions) are implanted at a high concentration to form a source region S and a drain region D. For example, ion doping can be used for the impurity implantation. This is to implant impurities by electric field acceleration without applying mass separation, and in this embodiment, 1 × 1
Impurities were implanted at a dose of about 0 15 / cm 2 to form a source region S and a drain region D. Although not shown, in the case of forming a P-channel thin film transistor, after the region of the N-channel thin film transistor is covered with a photoresist, impurities are switched from P + ions to B + ions, and the dose is 1 × 10 15 / Ion doping may be performed at about cm 2 . Thereafter, the polycrystalline semiconductor thin film 2 is subjected to laser activation annealing using an excimer laser.
Activate the impurities implanted in the substrate.

【0016】最後に(D)に示すように、PSGを約2
00nmの厚みで成膜し、含水性の層間絶縁膜6とす
る。層間絶縁膜6の形成後、SiNx をプラズマCVD
法で約200乃至400nm成膜し、拡散防止膜(キャ
ップ膜)9aとする。この段階で窒素ガスまたはフォー
ミングガス中または真空中雰囲気下で水素化RTAを行
う。その条件は、図4のプロファイルに示したとおりで
ある。この水素化RTAにより、層間絶縁膜6に含まれ
る水素原子を半導体薄膜2中に拡散させる。この後、コ
ンタクトホールを開口し、Mo,Alなどを200乃至
400nmの厚みでスパッタした後、所定の形状にパタ
ニングして配線電極7に加工する。さらに、アクリル樹
脂などからなる平坦化層11を1000nmの厚みで塗
布した後、コンタクトホールを開口する。平坦化層11
の上にITOやIXOなどからなる透明導電膜をスパッ
タした後、所定の形状にパタニングし、画素電極10に
加工する。
Finally, as shown in FIG.
A film having a thickness of 00 nm is formed to form a water-containing interlayer insulating film 6. After the formation of the interlayer insulating film 6, plasma CVD of SiN x is performed.
A film having a thickness of about 200 to 400 nm is formed by a method to form a diffusion prevention film (cap film) 9a. At this stage, hydrogenation RTA is performed in a nitrogen gas, a forming gas, or an atmosphere in a vacuum. The conditions are as shown in the profile of FIG. By this hydrogenation RTA, hydrogen atoms contained in the interlayer insulating film 6 are diffused into the semiconductor thin film 2. Thereafter, a contact hole is opened, and Mo, Al, or the like is sputtered with a thickness of 200 to 400 nm, and then patterned into a predetermined shape to process the wiring electrode 7. Further, after a flattening layer 11 made of acrylic resin or the like is applied with a thickness of 1000 nm, a contact hole is opened. Flattening layer 11
After a transparent conductive film made of ITO, IXO, or the like is sputtered on the substrate, it is patterned into a predetermined shape and processed into the pixel electrode 10.

【0017】最後に、図9を参照して、第1実施例また
は第2実施例で製造した薄膜トランジスタを用いたアク
ティブマトリクス型表示装置の一例を説明する。図示す
るように、本表示装置は一対の絶縁基板101,102
と両者の間に保持された電気光学物質103とを備えた
パネル構造を有する。電気光学物質103としては、例
えば液晶材料を用いる。下側の絶縁基板101には画素
アレイ部104と駆動回路部とが集積形成されている。
駆動回路部は垂直駆動回路105と水平駆動回路106
とに分かれている。また、絶縁基板101の周辺部上端
には外部接続用の端子部107が形成されている。端子
部107は配線108を介して垂直駆動回路105及び
水平駆動回路106に接続している。画素アレイ部10
4には行状のゲート配線109と列状の信号配線110
が形成されている。両配線の交差部には画素電極111
とこれを駆動する薄膜トランジスタ112が形成されて
いる。薄膜トランジスタ112のゲート電極は対応する
ゲート配線109に接続され、ドレイン領域は対応する
画素電極111に接続され、ソース領域は対応する信号
配線110に接続している。ゲート配線109は垂直駆
動回路105に接続する一方、信号配線110は水平駆
動回路106に接続している。画素電極111をスイッ
チング駆動する薄膜トランジスタ112及び垂直駆動回
路105と水平駆動回路106に含まれる薄膜トランジ
スタは、本発明にしたがって作製されたものである。
Finally, an example of an active matrix type display device using the thin film transistors manufactured in the first embodiment or the second embodiment will be described with reference to FIG. As shown in the drawing, this display device has a pair of insulating substrates 101 and 102.
And a electro-optical substance 103 held between them. As the electro-optical material 103, for example, a liquid crystal material is used. On the lower insulating substrate 101, a pixel array section 104 and a drive circuit section are integrally formed.
The drive circuit section includes a vertical drive circuit 105 and a horizontal drive circuit 106
And divided into Further, a terminal portion 107 for external connection is formed at an upper end of a peripheral portion of the insulating substrate 101. The terminal portion 107 is connected to a vertical drive circuit 105 and a horizontal drive circuit 106 via a wiring 108. Pixel array unit 10
4 includes a row-shaped gate wiring 109 and a column-shaped signal wiring 110.
Are formed. The pixel electrode 111 is located at the intersection of both wirings.
And a thin film transistor 112 for driving the same. The gate electrode of the thin film transistor 112 is connected to the corresponding gate wiring 109, the drain region is connected to the corresponding pixel electrode 111, and the source region is connected to the corresponding signal wiring 110. The gate wiring 109 is connected to the vertical driving circuit 105, while the signal wiring 110 is connected to the horizontal driving circuit 106. The thin film transistor 112 for switchingly driving the pixel electrode 111 and the thin film transistors included in the vertical drive circuit 105 and the horizontal drive circuit 106 are manufactured according to the present invention.

【0018】[0018]

【発明の効果】以上説明したように、本発明によれば、
熱源にランプを用いた急速加熱法により絶縁基板を急速
に加熱して水素を半導体薄膜に拡散させ結晶欠陥を修復
する。いわゆるRTAによる水素化処理はごく短時間の
加熱処理で完結するため、水素化プロセスの工程位置、
水素化温度、水素化処理の時間などにマージンができ、
厳密な管理無しで効果的に半導体薄膜の水素化処理が行
える。水素化RTAを採用することで工程減となりスル
ープットの向上が図れるので、製造コストの低減化につ
ながる。加えて、水素化RTAは高温プロセスや低温プ
ロセスを問わず採用することができる。
As described above, according to the present invention,
The insulating substrate is rapidly heated by a rapid heating method using a lamp as a heat source to diffuse hydrogen into the semiconductor thin film and repair crystal defects. Since the so-called RTA-based hydrogenation process is completed with a very short heat treatment, the process position of the hydrogenation process,
There is a margin for hydrogenation temperature, hydroprocessing time, etc.
Hydrogenation of a semiconductor thin film can be performed effectively without strict control. By adopting the hydrogenated RTA, the number of steps can be reduced and the throughput can be improved, which leads to a reduction in manufacturing cost. In addition, hydrogenated RTA can be employed regardless of high or low temperature processes.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明にしたがって製造された薄膜トランジス
タを示す断面図である。
FIG. 1 is a cross-sectional view illustrating a thin film transistor manufactured according to the present invention.

【図2】従来方法で製造された薄膜トランジスタを示す
断面図である。
FIG. 2 is a cross-sectional view illustrating a thin film transistor manufactured by a conventional method.

【図3】本発明にかかる薄膜トランジスタの製造方法に
用いる急速加熱装置を示す模式図である。
FIG. 3 is a schematic view showing a rapid heating device used in the method for manufacturing a thin film transistor according to the present invention.

【図4】図3に示した急速加熱装置を用いた水素化処理
の温度プロファイルを示すグラフである。
4 is a graph showing a temperature profile of a hydrogenation treatment using the rapid heating device shown in FIG.

【図5】本発明にかかる薄膜トランジスタの製造方法の
第1実施例を示す工程図である。
FIG. 5 is a process chart showing a first embodiment of a method of manufacturing a thin film transistor according to the present invention.

【図6】同じく第1実施例を示す工程図である。FIG. 6 is a process chart showing a first embodiment.

【図7】同じく第1実施例を示す工程図である。FIG. 7 is a process chart showing the first embodiment.

【図8】本発明にかかる薄膜トランジスタの製造方法の
第2実施例を示す工程図である。
FIG. 8 is a process chart showing a second embodiment of the method of manufacturing a thin film transistor according to the present invention.

【図9】本発明の応用例であるアクティブマトリクス型
表示装置の一例を示す斜視図である。
FIG. 9 is a perspective view showing an example of an active matrix display device which is an application example of the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 半導体薄膜 3 ゲート絶縁膜 5 ゲート電極 6 第1層間絶縁膜 7 配線電極 8 第2層間絶縁膜 9 遮光膜 10 画素電極 Reference Signs List 1 insulating substrate 2 semiconductor thin film 3 gate insulating film 5 gate electrode 6 first interlayer insulating film 7 wiring electrode 8 second interlayer insulating film 9 light shielding film 10 pixel electrode

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体薄膜と、その一面側に接して配さ
れたゲート絶縁膜と、ゲート絶縁膜を介して半導体薄膜
に重ねられたゲート電極とを含む積層構造を有し、絶縁
基板上に形成される薄膜トランジスタの製造方法であっ
て、 多結晶シリコンからなる半導体薄膜を絶縁基板上に形成
する成膜工程と、 該半導体薄膜に不純物を選択的に注入して薄膜トランジ
スタのソース領域及びドレイン領域を形成する注入工程
と、 ソース領域及びドレイン領域に電気接続する配線電極を
形成する配線工程と、 熱源にランプを用いた急速加熱法により絶縁基板を急速
に加熱して水素を半導体薄膜に拡散させ結晶欠陥を修復
する水素化工程とを行うことを特徴とする薄膜トランジ
スタの製造方法。
1. A laminated structure including a semiconductor thin film, a gate insulating film disposed in contact with one surface of the semiconductor thin film, and a gate electrode superposed on the semiconductor thin film with the gate insulating film interposed therebetween. A method of manufacturing a formed thin film transistor, comprising: a film forming step of forming a semiconductor thin film made of polycrystalline silicon on an insulating substrate; and selectively implanting impurities into the semiconductor thin film to form a source region and a drain region of the thin film transistor. An implantation step for forming, a wiring step for forming wiring electrodes electrically connected to the source region and the drain region, and a rapid heating method using a lamp as a heat source to rapidly heat the insulating substrate to diffuse hydrogen into the semiconductor thin film and crystallize. And a hydrogenation step of repairing a defect.
【請求項2】 前記水素化工程は、該配線電極を含水性
の絶縁膜で被覆した後、これを水素の供給源として急速
加熱法により水素を半導体薄膜に拡散させることを特徴
とする請求項1記載の薄膜トランジスタの製造方法。
2. The method according to claim 1, wherein, in the hydrogenation step, the wiring electrode is coated with a water-containing insulating film, and then the hydrogen is diffused into the semiconductor thin film by a rapid heating method using this as a hydrogen supply source. 2. The method for manufacturing a thin film transistor according to 1.
【請求項3】 前記水素化工程は、該絶縁基板を350
℃以上600℃以下に加熱することを特徴とする請求項
1記載の薄膜トランジスタの製造方法。
3. The method according to claim 1, wherein the hydrogenation step includes the step of:
2. The method for manufacturing a thin film transistor according to claim 1, wherein the heating is performed at a temperature not lower than 600C and not higher than 600C.
【請求項4】 前記水素化工程は、該絶縁基板を2秒以
上120秒以下の時間加熱することを特徴とする請求項
1記載の薄膜トランジスタの製造方法。
4. The method according to claim 1, wherein in the hydrogenation step, the insulating substrate is heated for a time period of 2 seconds to 120 seconds.
【請求項5】 前記水素化工程は、該絶縁基板を0%乃
至4%の水素ガスを含有した窒素ガス雰囲気中で加熱す
ることを特徴とする請求項1記載の薄膜トランジスタの
製造方法。
5. The method according to claim 1, wherein in the hydrogenation step, the insulating substrate is heated in a nitrogen gas atmosphere containing 0% to 4% hydrogen gas.
【請求項6】 前記水素化工程は、水素の上方拡散を抑
制する拡散防止膜を形成した後、急速加熱法により水素
を半導体薄膜に向かって下方拡散させることを特徴とす
る請求項1記載の薄膜トランジスタの製造方法。
6. The method according to claim 1, wherein in the hydrogenation step, after forming an anti-diffusion film for suppressing upward diffusion of hydrogen, hydrogen is diffused downward toward the semiconductor thin film by a rapid heating method. A method for manufacturing a thin film transistor.
【請求項7】 前記水素化工程は、水素の上方拡散を抑
制する拡散防止膜として、SiNまたはSiNOからな
る緻密な組成を有し水素を遮断可能な材料を用いること
を特徴とする請求項1記載の薄膜トランジスタの製造方
法。
7. The method according to claim 1, wherein in the hydrogenation step, a material having a dense composition made of SiN or SiNO and capable of blocking hydrogen is used as a diffusion prevention film for suppressing upward diffusion of hydrogen. A method for manufacturing the thin film transistor according to the above.
【請求項8】 前記水素化工程は、水素の上方拡散を抑
制する拡散防止膜として、半導体薄膜に対する遮光性も
備えた金属材料を用いることを特徴とする請求項1記載
の薄膜トランジスタの製造方法。
8. The method of manufacturing a thin film transistor according to claim 1, wherein in the hydrogenation step, a metal material having a light shielding property for a semiconductor thin film is used as a diffusion prevention film for suppressing upward diffusion of hydrogen.
【請求項9】 前記水素化工程は、水素の上方拡散を抑
制する拡散防止膜として、Ti,Cr,W,Al,M
o,Ta,これらの合金、又はこれらとSiの合金から
選ばれた金属材料を用いることを特徴とする請求項8記
載の薄膜トランジスタの製造方法。
9. The method according to claim 1, wherein the hydrogenation step includes the steps of: forming a diffusion prevention film for suppressing upward diffusion of hydrogen;
9. The method of manufacturing a thin film transistor according to claim 8, wherein a metal material selected from the group consisting of o, Ta, an alloy thereof, and an alloy of these and Si is used.
【請求項10】 所定の間隙を介して互いに接合した一
対の基板と、該間隙に保持された電気光学物質とを有
し、一方の透明基板には対向電極を形成し、他方の絶縁
基板には画素電極及びこれを駆動する薄膜トランジスタ
を形成し、該薄膜トランジスタを、半導体薄膜とその一
面側にゲート絶縁膜を介して重ねられたゲート電極とで
形成した表示装置の製造方法であって、 多結晶シリコンからなる半導体薄膜を絶縁基板上に形成
する成膜工程と、 該半導体薄膜に不純物を選択的に注入して薄膜トランジ
スタのソース領域及びドレイン領域を形成する注入工程
と、 ソース領域及びドレイン領域に電気接続する配線電極を
形成する配線工程と、 熱源にランプを用いた急速加熱法により絶縁基板を急速
に加熱して水素を半導体薄膜に拡散させ結晶欠陥を修復
する水素化工程とを行うことを特徴とする表示装置の製
造方法。
10. A semiconductor device comprising: a pair of substrates joined to each other with a predetermined gap therebetween; and an electro-optical material held in the gap. An opposing electrode is formed on one of the transparent substrates, and the other is formed on an insulating substrate. Is a method for manufacturing a display device in which a pixel electrode and a thin film transistor for driving the pixel electrode are formed, and the thin film transistor is formed by a semiconductor thin film and a gate electrode which is overlaid on one surface side with a gate insulating film interposed therebetween. A film forming step of forming a semiconductor thin film made of silicon on an insulating substrate; an implanting step of selectively injecting impurities into the semiconductor thin film to form a source region and a drain region of the thin film transistor; A wiring process for forming wiring electrodes to be connected, and a rapid heating method using a lamp as a heat source, rapidly heats the insulating substrate to diffuse hydrogen into the semiconductor thin film and crystallize it. Method for manufacturing a display device and performing the hydrogenation step of repairing Recessed.
JP10202404A 1998-07-17 1998-07-17 Manufacture of thin-film transistor Pending JP2000036601A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10202404A JP2000036601A (en) 1998-07-17 1998-07-17 Manufacture of thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10202404A JP2000036601A (en) 1998-07-17 1998-07-17 Manufacture of thin-film transistor

Publications (1)

Publication Number Publication Date
JP2000036601A true JP2000036601A (en) 2000-02-02

Family

ID=16456955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10202404A Pending JP2000036601A (en) 1998-07-17 1998-07-17 Manufacture of thin-film transistor

Country Status (1)

Country Link
JP (1) JP2000036601A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244266A (en) * 2000-02-28 2001-09-07 Lg Philips Lcd Co Ltd Substrate for electronic element and its manufacturing apparatus
JP2006303424A (en) * 2005-04-19 2006-11-02 Lg Phillips Lcd Co Ltd Manufacturing method for thin film transistor of liquid crystal display
JP2007242895A (en) * 2006-03-08 2007-09-20 Mitsubishi Electric Corp Thin-film transistor device and its manufacturing method
JP2012104808A (en) * 2010-10-14 2012-05-31 Dainippon Screen Mfg Co Ltd Heat treatment apparatus and heat treatment method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244266A (en) * 2000-02-28 2001-09-07 Lg Philips Lcd Co Ltd Substrate for electronic element and its manufacturing apparatus
JP2006303424A (en) * 2005-04-19 2006-11-02 Lg Phillips Lcd Co Ltd Manufacturing method for thin film transistor of liquid crystal display
JP2007242895A (en) * 2006-03-08 2007-09-20 Mitsubishi Electric Corp Thin-film transistor device and its manufacturing method
JP2012104808A (en) * 2010-10-14 2012-05-31 Dainippon Screen Mfg Co Ltd Heat treatment apparatus and heat treatment method

Similar Documents

Publication Publication Date Title
US6169292B1 (en) Thin film type monolithic semiconductor device
KR100280171B1 (en) Non-single-crystal semiconductor device (thin film transistor), liquid crystal display device using the same and manufacturing method thereof
JP2001332741A (en) Method for manufacturing thin film transistor
JPH07273347A (en) Thin film transistor and its manufacture
JPH09205208A (en) Manufacture of semiconductor device
JP2001028448A (en) Manufacture if thin-film transistor
JP2000299465A (en) Thin-film transistor, its manufacture, and display device
JPH0832077A (en) Hydrogenation of thin film transistor
JP2805590B2 (en) Method for manufacturing semiconductor device
JP2000036601A (en) Manufacture of thin-film transistor
JPH0936376A (en) Manufacture of thin-film semiconductor device
JP2010098321A (en) Semiconductor device
JP3347340B2 (en) Method for manufacturing thin film transistor
JP3141979B2 (en) Semiconductor device and manufacturing method thereof
JP2000068515A (en) Manufacture of thin-film semiconductor device
JP4437523B2 (en) Semiconductor device and manufacturing method thereof
JP2000036602A (en) Thin-film transistor, manufacture of it, and display device
JPH1065181A (en) Semiconductor device and its manufacture
JP3181901B2 (en) Thin film transistor
JP4461731B2 (en) Thin film transistor manufacturing method
JP2587570B2 (en) Polycrystalline silicon thin film transistor and method of manufacturing the same
JP3393834B2 (en) Method for manufacturing semiconductor device
JP2000133811A (en) Manufacture of thin-film transistor
JP3395470B2 (en) Method for manufacturing thin film semiconductor device
JP3181817B2 (en) Thin film transistor