JP2000032769A - インバータ装置 - Google Patents

Abstract

(57)【要約】 【課題】インバータ装置の再始動時にインバータ部に過
大な短絡電流が流れるのを防止したインバータ装置を提
供する。 【解決手段】異常検出回路１１が異常状態を検出して動
作した際に第１の駆動回路３によって第１のスイッチン
グ素子Ｑ１のオン状態が所定時間以上継続した場合に第
１のスイッチング素子Ｑ１を強制的にオフさせる強制オ
フ駆動回路６を備える。第１の駆動回路３から出力され
る駆動信号Ｓ８がＨレベルのままでインバータ装置が停
止状態になってしまった場合、強制オフ駆動回路６によ
り第１のスイッチング素子Ｑ１が強制的にオフされる。
その結果、同時オンによって第１及び第２のスイッチン
グ素子Ｑ１，Ｑ２に過大な電流が流れることがなく、第
１及び第２のスイッチング素子Ｑ１，Ｑ２の性能劣化や
破損などの不具合の発生を防いで信頼性の高いインバー
タ装置の提供が可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流電力を高周波
電力に変換して負荷に供給するインバータ装置に関する
ものである。

【０００２】

【従来の技術】図５は従来のインバータ装置の要部を示
す回路図である。図示しない直流電源にＮ型のＭＯＳＦ
ＥＴから成る第１及び第２のスイッチング素子Ｑ１，Ｑ
２が直列的に接続されている。すなわち、第１のスイッ
チング素子Ｑ１のドレイン端子が直流電源の高電位側に
接続され、第１のスイッチング素子Ｑ１のソース端子と
第２のスイッチング素子Ｑ２のドレイン端子が出力端子
Ｔｏに共通接続されるとともに第２のスイッチング素子
Ｑ２のソース端子がグランドに接続されてインバータ部
１が構成される。そして、直流電源の直流電圧Ｖdcがイ
ンバータ部１に印加され、インバータ制御部２’によっ
て第１及び第２のスイッチング素子Ｑ１，Ｑ２を交互に
繰り返しオンオフすることにより、出力端子Ｔｏ−グラ
ンド間に接続される負荷（図示せず）に高周波電力が供
給される。

【０００３】インバータ制御部２’は、第１のスイッチ
ング素子Ｑ１をオンオフ駆動する第１の駆動回路３と、
第２のスイッチング素子Ｑ２をオンオフ駆動する第２の
駆動回路４と、第１及び第２の駆動回路４に対して各々
第１及び第２のスイッチング素子Ｑ１，Ｑ２をオンオフ
駆動させるための制御信号を送出する制御信号送出回路
１０と、異常状態を検出して第１及び第２の駆動回路４
を介して第１及び第２のスイッチング素子Ｑ１，Ｑ２を
オフ状態にする異常検出回路１１とを具備する。

【０００４】制御信号送出回路１０は、図６（ａ）に示
すような一定周期の矩形波パルスから成る信号Ｓ１を出
力するものであり、その出力端子がＡＮＤゲートＧ１の
一方の入力端に接続されるとともに、インバータＩＮＶ
１を介してもう一つのＡＮＤゲートＧ２の一方の入力端
に接続されている。各ＡＮＤゲートＧ１，Ｇ２の他方の
入力端には異常検出回路１１の出力端がそれぞれ接続さ
れている。この異常検出回路１１は図６（ｂ）に示すよ
うに正常時にはＨレベルとなり、無負荷等の異常発生時
にＬレベルとなる異常検知信号Ｓ２を出力するものであ
る。そして、ＡＮＤゲートＧ２の出力端がバッファ回路
から成る第２の駆動回路４の入力端に接続され、第２の
駆動回路４の出力端が抵抗Ｒ４を介して第２のスイッチ
ング素子Ｑ２のゲート端子に接続されている。また、図
６（ｃ）に示すようにＡＮＤゲートＧ１の出力端から第
１の駆動回路３に対して制御信号Ｓ３が出力される。

【０００５】第１の駆動回路３は、制御信号送出回路１
０からの制御信号Ｓ３に応じてオンパルス信号Ｓ４を生
成し送出するオンパルス送出回路１２と、制御信号Ｓ３
に応じてオフパルス信号Ｓ５を生成し送出するオフパル
ス送出回路１３と、オンパルス信号Ｓ４及びオフパルス
信号Ｓ５の電位を第１のスイッチング素子Ｑ１への信号
電位に変換するレベルシフト回路１４と、このレベルシ
フト回路１４により電位変換されたオンパルス信号Ｓ６
及びオフパルス信号Ｓ７により第１のスイッチング素子
Ｑ１をオンオフ駆動するための駆動信号Ｓ８を生成する
フリップフロップ回路ＦＦと、このフリップフロップ回
路ＦＦの出力端と第１のスイッチング素子Ｑ１のゲート
端子の間に挿入されるバッファ回路Ｂとを具備する。

【０００６】オンパルス送出回路１２は、図６（ｄ）に
示すように制御信号Ｓ３の立ち上がりに同期し且つ制御
信号Ｓ３よりもパルス幅の短い矩形波信号（オンパルス
信号）Ｓ４を生成して出力する。またオフパルス送出回
路１３は、図６（ｅ）に示すように制御信号Ｓ３の立ち
下がりに同期し且つ制御信号Ｓ３よりもパルス幅の短い
矩形波信号（オフパルス信号）Ｓ５を生成して出力す
る。

【０００７】レベルシフト回路１４は、フリップフロッ
プ回路ＦＦやバッファ回路Ｂの動作用の制御電圧ＨＶcc
とグランドの間に抵抗Ｒ１とＮ型のＭＯＳＦＥＴＱ３の
直列回路及び抵抗Ｒ２とＮ型のＭＯＳＦＥＴＱ４の直列
回路が互いに並列に接続され、ＭＯＳＦＥＴＱ３のドレ
イン端子と抵抗Ｒ１の接続点がフリップフロップ回路Ｆ
Ｆのセット端子ＮＳ（「Ｎ」は否定を表す。以下同じ）
に接続されるとともにＭＯＳＦＥＴＱ４のドレイン端子
と抵抗Ｒ２の接続点がフリップフロップ回路ＦＦのリセ
ット端子ＮＲに接続されて成り、ＭＯＳＦＥＴＱ３のゲ
ート端子にオンパルス信号Ｓ４が入力されるとともにＭ
ＯＳＦＥＴＱ４のゲート端子にオフパルス信号Ｓ５が入
力される。而して、オンパルス信号Ｓ４がＬレベルのと
きにＭＯＳＦＥＴＱ３がオフ、Ｈレベルのときにオンと
なるので、フリップフロップ回路ＦＦのセット端子ＮＳ
には図６（ｆ）に示すようなオンパルス信号Ｓ４を反転
させたパルス信号Ｓ６が入力される。同様にオフパルス
信号Ｓ５がＬレベルのときにＭＯＳＦＥＴＱ４がオフ、
Ｈレベルのときにオンとなるので、フリップフロップ回
路ＦＦのリセット端子ＮＲには図６（ｇ）に示すような
オフパルス信号Ｓ５を反転させたパルス信号Ｓ７が入力
される。

【０００８】したがって、フリップフロップ回路ＦＦの
出力端子Ｑからは、図６（ｈ）に示すようにパルス信号
Ｓ６の立下りに同期してＨレベルとなり、パルス信号Ｓ
７の立下りに同期してＬレベルとなるパルス信号（駆動
信号）Ｓ８が出力される。フリップフロップ回路ＦＦの
出力端子Ｑにはバッファ回路Ｂが接続されており、駆動
信号Ｓ８がバッファ回路Ｂにて増幅されて（電流供給能
力が増大されて）第１のスイッチング素子Ｑ１のゲート
端子に供給され、図６（ｉ）に示すような駆動信号Ｓ
８’がＨレベルのときに第１のスイッチング素子Ｑ１が
オン、Ｌレベルのときにオフとなる。

【０００９】一方、ＡＮＤゲートＧ２から図６（ｊ）に
示すように制御信号Ｓ１を反転させた信号Ｓ９が出力さ
れる。この信号Ｓ９がバッファ回路から成る第２の駆動
回路４に入力され、抵抗Ｒ４を介して第２のスイッチン
グ素子Ｑ２のゲート端子に上記信号Ｓ９を増幅した（電
流供給能力を増大した）信号（駆動信号）Ｓ１０が供給
され、駆動信号Ｓ１０がＨレベルのときに第２のスイッ
チング素子Ｑ２がオン、Ｌレベルのときにオフとなる。

【００１０】ところで異常検出回路１１はインバータ装
置に何らかの異常が生じたときにそれを検出してインバ
ータ装置の動作を停止させる機能を有するものであり、
上述のように正常時にＨレベルである検出信号Ｓ２が異
常検出時にＬレベルとなる。したがって、何らかの異常
が生じて異常検出回路１１の検出信号Ｓ２がＬレベルに
なると、ＡＮＤゲートＧ１，Ｇ２から出力される制御信
号Ｓ３，Ｓ９がともにＬレベルとなり、第１の駆動回路
３においてはフリップフロップ回路ＦＦがリセットされ
て駆動信号Ｓ８’がＬレベルとなるために第１のスイッ
チング素子Ｑ１がオフし、第２の駆動回路４においても
駆動信号Ｓ１０がＬレベルとなるために第２のスイッチ
ング素子Ｑ２がオフしてインバータ装置の動作が停止す
る。これにより、異常発生時にインバータ装置の動作が
継続することによる種種の不具合が生じるのを防ぐこと
ができる。また、上述した第１及び第２の駆動回路３，
４は容易に集積化（ＩＣ化）が可能であって、それゆえ
に小型且つ回路構成の簡単なインバータ装置が実現でき
るものである。

【００１１】

【発明が解決しようとする課題】ところが上記従来例に
おいては、以下に述べるような問題点がある。

【００１２】すなわち、検出信号Ｓ２の送出タイミング
が、フリップフロップ回路ＦＦのセット端子ＮＳに入力
されるオンパルス信号Ｓ６がＬレベルに立下って第１の
スイッチング素子Ｑ１がオンになった瞬間と重なった場
合、オフパルス送出回路１３からオフパルス信号Ｓ５が
送出されず、結果的にフリップフロップ回路ＦＦのリセ
ット端子ＮＲに入力されるオフパルス信号Ｓ７がＬレベ
ルに下がらずに第１のスイッチング素子Ｑ１がオン状態
のままでインバータ装置が停止してしまう場合がある。

【００１３】ここで、オンパルス送出回路１２並びにオ
フパルス送出回路１３はそれぞれ制御信号Ｓ３の立ち上
がり及び立下りのエッジを検出して所定のパルス信号を
発生させるために遅延回路を備えている。この遅延回路
が正常に動作するためには、制御信号Ｓ３の立ち上がり
及び立下りのエッジを検出する前の状態がある程度の時
間は維持されている必要がある。

【００１４】つまり、オフパルス送出回路１３について
説明すると、図７に示すように制御信号Ｓ３が一方の入
力端子に入力されたＮＯＲゲートＧ３と、抵抗Ｒｃとコ
ンデンサＣ１から成る遅延回路と、遅延回路により遅延
された制御信号Ｓ３’を反転してＮＯＲゲートＧ３の他
方の入力端に出力するインバータＩＮＶ２とでオフパル
ス送出回路１３が構成されている。図８（ａ）に示すよ
うに制御信号Ｓ３のＨレベルの期間（パルス幅）ｔが上
記遅延回路の遅延時間（抵抗ＲｃとコンデンサＣ１の値
から決まる時定数）よりも十分に長い場合には、同図
（ｂ）に示すように制御信号Ｓ３を遅延した信号Ｓ３’
がＨレベルにまで上昇するため、この信号Ｓ３’をイン
バータＩＮＶ２で反転した信号Ｓ３”の立ち上がりを制
御信号Ｓ３の立下りよりも遅らせることができ（同図
（ｃ）参照）、ＮＯＲゲートＧ３の出力端からは同図
（ｄ）に示すように上記遅延時間に応じたパルス幅を有
するオフパルス信号Ｓ５が得られるのである。

【００１５】ところが、制御信号Ｓ３のパルス幅ｔが遅
延回路の遅延時間に対して短くなると、図９（ａ）
（ｂ）に示すように遅延した信号Ｓ３’がＨレベルに達
する前に制御信号Ｓ３がＨレベルからＬレベルに変化し
てしまうため、同図（ｃ）に示すようにインバータＩＮ
Ｖ２の出力（信号Ｓ３”）がＬレベルに変化せずにＨレ
ベルのままに維持されてしまい、オフパルス信号Ｓ５、
すなわちフリップフロップ回路ＦＦに対するリセット信
号ＮＲが送出されないことになる。したがって、異常検
出回路１１の検出信号Ｓ２がＬレベルに変化してもフリ
ップフロップ回路ＦＦの出力（駆動信号Ｓ８）がＨレベ
ルのままとなり、第１のスイッチング素子Ｑ１のオン状
態を保持したままでインバータ装置が停止してしまう。
なお、第１のスイッチング素子Ｑ１のオン状態が保持さ
れる原因として上記理由以外にも、例えばレベルシフト
回路１４における信号伝達遅延時間によってオフパルス
信号Ｓ７がフリップフロップ回路ＦＦのリセット端子Ｎ
Ｒに入力されないことなどが考えられる。いずれにして
も、異常検出回路１１の検出信号Ｓ２の変化するタイミ
ングによっては第１のスイッチング素子Ｑ１のオン状態
が保持されたままインバータ装置が停止してしまう。

【００１６】このような状態でインバータ装置が停止し
た後に異常状態が解消されて異常検出回路１１の検出信
号Ｓ２が解除された場合（ＬレベルからＨレベルに変化
した場合）、インバータ装置が復帰して第２のスイッチ
ング素子Ｑ２のゲート端子にＨレベルの駆動信号Ｓ１０
が入力された瞬間に第１及び第２のスイッチング素子Ｑ
１，Ｑ２が両方ともに同時にオン状態になることがあ
り、インバータ部１が短絡して第１及び第２のスイッチ
ング素子Ｑ１，Ｑ２に直流電源電圧Ｖdcによる過大な電
流が流れるという問題が生じる。

【００１７】一方、このような問題を解決するものとし
て図１０に示すような回路構成が提案されている。図１
０に示すように第１の駆動回路３の制御電圧ＨＶccは通
常、第２のスイッチング素子Ｑ２のオンオフ動作により
低電圧である制御電圧ＬＶccからダイオードＤ１を介し
てコンデンサＣｂに充電電流を流すことで得ている。ゆ
えに、インバータ装置の停止時には第２のスイッチング
素子Ｑ２がオフしており、コンデンサＣｂが充電されな
いために第１の駆動回路３のインピーダンス等を介して
コンデンサＣｂの充電電荷が放電され、制御電圧ＨＶcc
が徐々に低下する。而して、この現象を利用して制御電
圧ＨＶccが所定電圧以下に低下したら第１の駆動回路３
から第１のスイッチング素子Ｑ１のゲート端子に出力さ
れる駆動信号Ｓ８を強制的にＬレベルとする低電圧検出
回路（図示せず）を設けることにより、第１のスイッチ
ング素子Ｑ１がオン状態のままでインバータ装置が再始
動されるのを防ぐようにしている。

【００１８】ところが上述のような低電圧検出回路を設
けても、制御電圧ＨＶccの低下に時間を要するため、低
電圧検出回路が動作する前にインバータ装置が再始動す
ると上述のような問題が発生してしまう。

【００１９】本発明は上記問題に鑑みて為されたもので
あり、その目的とするところは、インバータ装置の動作
停止時に第１及び第２のスイッチング素子を必ずオフ状
態にすることで再始動時にインバータ部に過大な短絡電
流が流れるのを防止したインバータ装置を提供すること
にある。

【００２０】

【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、直流電源に直列的に接続された
第１及び第２のスイッチング素子を具備し、第１及び第
２のスイッチング素子を交互に繰り返しオンオフさせる
ことで負荷に高周波電力を供給するインバータ部と、直
流電源の高電位側に一端が接続された第１のスイッチン
グ素子をオンオフ駆動する第１の駆動回路、直流電源の
低電位側に一端が接続された第２のスイッチング素子を
オンオフ駆動する第２の駆動回路、第１及び第２の駆動
回路に対して各々第１及び第２のスイッチング素子をオ
ンオフ駆動させるための制御信号を送出する制御信号送
出回路、異常状態を検出して第１及び第２の駆動回路を
介して第１及び第２のスイッチング素子をオフ状態にす
る異常検出回路を具備するインバータ制御部と、異常検
出回路が異常状態を検出して動作した際に第１の駆動回
路によって第１のスイッチング素子のオン状態が所定時
間以上継続した場合に第１のスイッチング素子を強制的
にオフさせる制御手段とを備えたことを特徴とし、イン
バータ装置の動作停止時に第１のスイッチング素子のオ
ン状態が継続しても制御手段によって強制的にオフさ
せ、再始動時に第１及び第２のスイッチング素子が両方
ともにオフ状態となってインバータ部が短絡することが
なく、インバータ部に過大な短絡電流が流れるのを防い
で信頼性の高いインバータ装置が得られる。

【００２１】請求項２の発明は、請求項１の発明におい
て、前記制御手段が、第１の駆動回路への電源供給を遮
断することにより第１のスイッチング素子を強制的にオ
フさせて成ることを特徴とし、請求項１の発明の望まし
い実施形態である。

【００２２】請求項３の発明は、請求項１の発明におい
て、前記制御手段が、第１の駆動回路へ給電される電圧
を、第１のスイッチング素子をオフするレベルに低下さ
せることにより第１のスイッチング素子を強制的にオフ
させて成ることを特徴とし、請求項１の発明の望ましい
実施形態である。

【００２３】請求項４の発明は、請求項１の発明におい
て、前記制御手段が、第１のスイッチング素子の駆動端
子電圧をオフ状態となるレベルまで低下させて成ること
を特徴とし、請求項１の発明の望ましい実施形態であ
る。

【００２４】請求項５の発明は、請求項１〜４の何れか
の発明において、前記第１の駆動回路が、制御信号送出
回路からの制御信号に応じてオンパルスを生成し送出す
るオンパルス送出回路と、前記制御信号に応じてオフパ
ルスを生成し送出するオフパルス送出回路と、オンパル
ス信号及びオフパルス信号の電位を第１のスイッチング
素子への信号電位に変換するレベルシフト回路と、この
レベルシフト回路により電位変換されたオンパルス信号
及びオフパルス信号により第１のスイッチング素子をオ
ンオフ駆動するための駆動信号を生成するフリップフロ
ップ回路と、このフリップフロップ回路の出力端と第１
のスイッチング素子の制御端子の間に挿入されるバッフ
ァ回路とを具備することを特徴とし、請求項１の発明の
望ましい実施形態である。

【００２５】請求項６の発明は、請求項５の発明におい
て、前記制御手段が、第１の駆動回路が具備するフリッ
プフロップ回路をリセットすることにより第１のスイッ
チング素子を強制的にオフさせて成ることを特徴とし、
請求項５の発明の望ましい実施形態である。

【００２６】

【発明の実施の形態】（実施形態１）本発明の実施形態
１を図１に示す。本実施形態のインバータ装置もインバ
ータ回路１とインバータ制御部２とを備えており、図５
に示した従来例と共通する構成には同一の符号を付して
説明を省略する。

【００２７】図１に示した駆動信号送出回路部５は図５
の従来例における制御信号送出回路１０、異常検出回路
１１、ＡＮＤゲートＧ１，Ｇ２並びにインバータＩＮＶ
１を具備するものであり、第１及び第２の駆動回路３，
４に対して各々制御信号Ｓ３，Ｓ９を出力するものであ
る。また、図１０に示した従来例と同様に第１の駆動回
路３の制御電圧ＨＶccは、第２のスイッチング素子Ｑ２
のオンオフ動作により、駆動信号送出回路部５及び第２
の駆動回路４用の低電圧の制御電圧ＬＶccからダイオー
ドＤ１を介してコンデンサＣｂを充電する充電電流によ
り得ている。

【００２８】ところで本実施形態の特徴は、異常検出回
路１１が異常状態を検出して動作した際に第１の駆動回
路３によって第１のスイッチング素子Ｑ１のオン状態が
所定時間以上継続した場合に第１のスイッチング素子Ｑ
１を強制的にオフさせる制御手段を備えた点にある。こ
の制御手段は、制御電源ＨＶcc用のコンデンサＣｂに並
列接続されたＮ型のＭＯＳＦＥＴＱａと、第１の駆動回
路３の出力端とＭＯＳＦＥＴＱａのゲート端子との間に
互いに並列接続されたダイオードＤ２及び抵抗Ｒ５と、
ＭＯＳＦＥＴＱａのゲート−ソース間に互いに並列接続
されたコンデンサＣ２及び抵抗Ｒ６とを具備する強制オ
フ駆動回路６から構成される。

【００２９】この強制オフ駆動回路６を設けた本実施形
態の動作について説明する。まず、インバータ装置が正
常に動作しているときには、第１の駆動回路３から数１
０ｋＨｚの周波数の駆動信号Ｓ８が送出されて第１のス
イッチング素子Ｑ１がオンオフ駆動されている。ここ
で、ＭＯＳＦＥＴＱａのゲート端子に接続されている抵
抗Ｒ５，Ｒ６、コンデンサＣ２並びにダイオードＤ２か
ら成る回路の時定数が、駆動信号Ｓ８の周期に対して十
分に大きい値に設定されているので、正常動作時にはコ
ンデンサＣ２の両端電圧がＭＯＳＦＥＴＱａをターンオ
ンさせるに足るだけの電圧まで上昇することがなく、よ
ってＭＯＳＦＥＴＱａはオフ状態に維持される。

【００３０】一方、インバータ装置に何らかの異常が生
じ、異常検出回路１１のはたらきによってインバータ装
置が停止状態になると、本来ならば第１及び第２の駆動
回路３，４から出力される駆動信号Ｓ８，Ｓ１０がＬレ
ベルとなり、第１及び第２のスイッチング素子Ｑ１，Ｑ
２が両方ともにオフ状態となる。ところが従来例で述べ
たように異常検出回路１１の検出信号Ｓ２がＨレベルか
らＬレベルに変化するタイミングによっては第１の駆動
回路３から出力される駆動信号Ｓ８がＨレベルのままで
インバータ装置が停止状態になってしまう場合がある。
このとき、強制オフ駆動回路６においては抵抗Ｒ５を介
してコンデンサＣ２に徐々に充電電流が流れてコンデン
サＣ２の両端電圧がＭＯＳＦＥＴＱａをターンオンさせ
るに必要な電圧まで上昇することになる。

【００３１】コンデンサＣ２の両端電圧が上昇してＭＯ
ＳＦＥＴＱａがターンオンすると、制御電圧ＨＶccを得
ているコンデンサＣｂの充電電荷がＭＯＳＦＥＴＱａを
介して放電されてしまうため、制御電圧ＨＶccがほぼ０
Ｖになる。これによって第１の駆動回路３から出力され
る駆動信号Ｓ８もほぼ０Ｖとなり、第１のスイッチング
素子Ｑ１のゲート電圧もほぼ０Ｖとなって、強制オフ駆
動回路６によって第１のスイッチング素子Ｑ１が強制的
にオフされることになる。このときには第２のスイッチ
ング素子Ｑ２が既にオフとなっているので、インバータ
装置は第１及び第２のスイッチング素子Ｑ１，Ｑ２が両
方ともにオフ状態で停止することになる。

【００３２】したがって、異常検出状態が解除されてイ
ンバータ装置が再度動作を開始し、第２のスイッチング
素子Ｑ２のゲート端子にＨレベルの駆動信号Ｓ１０が入
力されたときにも第１のスイッチング素子Ｑ１がオフ状
態であるため、第１及び第２のスイッチング素子Ｑ１，
Ｑ２の両方ともが同時にオンとなる、いわゆる同時オン
状態の発生を回避することができる。その結果、同時オ
ンによって第１及び第２のスイッチング素子Ｑ１，Ｑ２
に過大な電流が流れることがなく、過大な電流による第
１及び第２のスイッチング素子Ｑ１，Ｑ２の性能劣化や
破損などの不具合の発生を防いで信頼性の高いインバー
タ装置の提供が可能となる。なお、強制オフ駆動回路６
に抵抗Ｒ６を設けなくてもよく、またＭＯＳＦＥＴＱａ
の代わりにバイポーラトランジスタを用いても同様の効
果を奏することができる。

【００３３】また第１の駆動回路３に対して従来例で説
明した低電圧検出回路を付加した場合にも、強制オフ駆
動回路６の抵抗Ｒ５，Ｒ６及びコンデンサＣ２の定数に
よって決まる時定数を適当に設定することにより、第１
のスイッチング素子Ｑ１のオン状態が正常時の時間を超
えて継続した際に、より早く第１のスイッチング素子Ｑ
１をオフ状態に移行させることができ、これによって第
１及び第２のスイッチング素子Ｑ１，Ｑ２の同時オンの
発生をさらに確実に防ぐことができる。

【００３４】（実施形態２）本実施形態における強制オ
フ駆動回路６とその周辺部分の回路図を図２に示す。な
お、図示していない部分の回路構成は実施形態１と共通
であるから説明は省略する。

【００３５】本実施形態の強制オフ駆動回路６では、Ｍ
ＯＳＦＥＴＱａのドレイン端子を第１の駆動回路３の出
力端に接続するとともにソース端子を第１のスイッチン
グ素子Ｑ１のソース端子（出力端子Ｔｏ）に接続し、Ｍ
ＯＳＦＥＴＱａのドレイン−ゲート間に抵抗Ｒ５、ゲー
ト−ソース間に抵抗Ｒ６とコンデンサＣ２の並列回路を
それぞれ接続してある。なお、抵抗Ｒ５，Ｒ６とコンデ
ンサＣ２の時定数を第１の駆動回路３の駆動信号Ｓ８の
周期よりも十分に長く設定してある。

【００３６】而して、インバータ装置が何らかの異常で
停止した場合には、実施形態１の強制オフ駆動回路６と
同様にコンデンサＣ２の両端電圧が上昇してＭＯＳＦＥ
ＴＱａがターンオンすることにより、第１のスイッチン
グ素子Ｑ１のゲート−ソース間がＭＯＳＦＥＴＱａを介
して短絡される。これによって第１のスイッチング素子
Ｑ１を強制的にオフすることができ、インバータ装置の
再動作時における第１及び第２のスイッチング素子Ｑ
１，Ｑ２の同時オンを防止することができる。

【００３７】なお、ＭＯＳＦＥＴＱａがオンするとコン
デンサＣ２の充電電荷が抵抗Ｒ５，Ｒ６を介してＭＯＳ
ＦＥＴＱａ自身で放電されるため、抵抗Ｒ５，Ｒ６並び
にコンデンサＣ２の時定数を可能な限り大きく設定して
おくことが望ましい。

【００３８】（実施形態３）本実施形態における強制オ
フ駆動回路６とその周辺部分の回路図を図３に示す。な
お、図示していない部分の回路構成は実施形態１と共通
であるから説明は省略する。

【００３９】本実施形態の強制オフ駆動回路６は、ＭＯ
ＳＦＥＴＱａによって第１の駆動回路３が具備するフリ
ップフロップ回路ＦＦのリセット端子ＮＲを短絡して強
制的にＬレベルに落とすようにしたものであり、リセッ
ト端子ＮＲをＬレベルにすることでフリップフロップ回
路ＦＦがリセットされて出力（駆動信号）Ｓ８がＬレベ
ルとなって第１のスイッチング素子Ｑ１が強制的にオフ
となる。なお、実施形態１及び２と同様に、抵抗Ｒ５，
Ｒ６とコンデンサＣ２の時定数を第１の駆動回路３の駆
動信号Ｓ８の周期よりも十分に長く設定してある。

【００４０】上述のように本実施形態においても、イン
バータ装置が何らかの異常で停止した場合には強制オフ
駆動回路６によって第１のスイッチング素子Ｑ１を強制
的にオフすることができ、インバータ装置の再動作時に
おける第１及び第２のスイッチング素子Ｑ１，Ｑ２の同
時オンを防止することができる。

【００４１】（実施形態４）本実施形態における強制オ
フ駆動回路６とその周辺部分の回路図を図４に示す。な
お、図示していない部分の回路構成は実施形態１と共通
であるから説明は省略する。

【００４２】本実施形態の強制オフ駆動回路６は、コン
デンサＣｂに抵抗Ｒ７を介して並列接続されたＭＯＳＦ
ＥＴＱａと、第１の駆動回路３の出力端とＭＯＳＦＥＴ
Ｑａのゲート端子との間に接続された抵抗Ｒ５，Ｒ６の
直列回路と、ＭＯＳＦＥＴＱａのゲート−ソース間に接
続されたコンデンサＣ２と、一方の入力端がＭＯＳＦＥ
ＴＱａのドレイン端子に接続されるとともに他方の入力
端がフリップフロップ回路ＦＦの出力端に接続され且つ
出力端がバッファ回路Ｂの入力端に接続されたＡＮＤゲ
ートＧ４とを具備する。なお、抵抗Ｒ５，Ｒ６とコンデ
ンサＣ２の時定数はバッファ回路Ｂから出力される駆動
信号Ｓ８’の周期よりも十分に長く設定してある。

【００４３】而して、インバータ装置が正常に動作して
いるときには、ＭＯＳＦＥＴＱａのゲート端子に接続さ
れている抵抗Ｒ５，Ｒ６、コンデンサＣ２から成る回路
の時定数が駆動信号Ｓ８’の周期に対して十分に大きい
値に設定されているので、コンデンサＣ２の両端電圧が
ＭＯＳＦＥＴＱａをターンオンさせるに足るだけの電圧
まで上昇することがなく、よってＭＯＳＦＥＴＱａはオ
フ状態に維持される。よって、ＡＮＤゲートＧ４の一方
の入力端には常時Ｈレベルの信号が入力されるため、Ａ
ＮＤゲートＧ４の出力はもう一方の入力端に入力される
駆動信号Ｓ８（フリップフロップ回路ＦＦの出力）と同
一の信号となる。

【００４４】それに対して、従来例で述べたように異常
検出回路１１の検出信号Ｓ２がＨレベルからＬレベルに
変化するタイミングによって第１の駆動回路３から出力
される駆動信号Ｓ８がＨレベルのままでインバータ装置
が停止状態になってしまった場合、コンデンサＣ２の両
端電圧がＭＯＳＦＥＴＱａをターンオンさせるに必要な
電圧まで上昇する。そしてＭＯＳＦＥＴＱａがターンオ
ンすると、ＡＮＤゲートＧ４の一方の入力端がＬレベル
に落とされるので、フリップフロップ回路ＦＦの出力信
号Ｓ８にかかわらず、ＡＮＤゲートＧ４の出力が常時Ｌ
レベルとなる。これによってバッファ回路Ｂから出力さ
れる駆動信号Ｓ８’も強制的にＬレベルとなるので、強
制オフ駆動回路６によって第１のスイッチング素子Ｑ１
が強制的にオフされることになる。このときには第２の
スイッチング素子Ｑ２が既にオフとなっているので、イ
ンバータ装置は第１及び第２のスイッチング素子Ｑ１，
Ｑ２が両方ともにオフ状態で停止する。

【００４５】而して、インバータ装置が何らかの異常で
停止した場合にＭＯＳＦＥＴＱａをターンオンすること
でバッファ回路Ｂに入力される駆動信号Ｓ８を強制的に
Ｌレベルとし、これによって第１のスイッチング素子Ｑ
１を強制的にオフすることができ、インバータ装置の再
動作時における第１及び第２のスイッチング素子Ｑ１，
Ｑ２の同時オンを防止することができる。

【００４６】なお、ＭＯＳＦＥＴＱａがオンするとコン
デンサＣ２の充電電荷が抵抗Ｒ５，Ｒ６を介して放電さ
れるため、抵抗Ｒ５，Ｒ６並びにコンデンサＣ２の時定
数を可能な限り大きく設定しておくことが望ましい。

【００４７】

【発明の効果】本発明は上述のように、直流電源に直列
的に接続された第１及び第２のスイッチング素子を具備
し、第１及び第２のスイッチング素子を交互に繰り返し
オンオフさせることで負荷に高周波電力を供給するイン
バータ部と、直流電源の高電位側に一端が接続された第
１のスイッチング素子をオンオフ駆動する第１の駆動回
路、直流電源の低電位側に一端が接続された第２のスイ
ッチング素子をオンオフ駆動する第２の駆動回路、第１
及び第２の駆動回路に対して各々第１及び第２のスイッ
チング素子をオンオフ駆動させるための制御信号を送出
する制御信号送出回路、異常状態を検出して第１及び第
２の駆動回路を介して第１及び第２のスイッチング素子
をオフ状態にする異常検出回路を具備するインバータ制
御部と、異常検出回路が異常状態を検出して動作した際
に第１の駆動回路によって第１のスイッチング素子のオ
ン状態が所定時間以上継続した場合に第１のスイッチン
グ素子を強制的にオフさせる制御手段とを備えたので、
インバータ装置の動作停止時に第１のスイッチング素子
のオン状態が継続しても制御手段によって強制的にオフ
させ、再始動時に第１及び第２のスイッチング素子が両
方ともにオフ状態となってインバータ部が短絡すること
がなく、インバータ部に過大な短絡電流が流れるのを防
いで信頼性の高いインバータ装置が得られるという効果
がある。

【図面の簡単な説明】

【図１】実施形態１を示す回路図である。

【図２】実施形態２を示す要部回路図である。

【図３】実施形態３を示す要部回路図である。

【図４】実施形態４を示す要部回路図である。

【図５】従来例を示す回路図である。

【図６】同上における各部の信号波形図である。

【図７】同上におけるオフパルス送出回路を示す回路図
である。

【図８】同上の動作を説明するための信号波形図であ
る。

【図９】同上の動作を説明するための信号波形図であ
る。

【図１０】他の従来例を示す要部回路図である。

【符号の説明】

１ インバータ部 ２ インバータ制御部 ３ 第１の駆動回路 ４ 第２の駆動回路 ５ 駆動信号送出回路部 ６ 強制オフ駆動回路 Ｑ１ 第１のスイッチング素子 Ｑ２ 第２のスイッチング素子

Claims (6)

【特許請求の範囲】
1. 【請求項１】 直流電源に直列的に接続された第１及び
   第２のスイッチング素子を具備し、第１及び第２のスイ
   ッチング素子を交互に繰り返しオンオフさせることで負
   荷に高周波電力を供給するインバータ部と、直流電源の
   高電位側に一端が接続された第１のスイッチング素子を
   オンオフ駆動する第１の駆動回路、直流電源の低電位側
   に一端が接続された第２のスイッチング素子をオンオフ
   駆動する第２の駆動回路、第１及び第２の駆動回路に対
   して各々第１及び第２のスイッチング素子をオンオフ駆
   動させるための制御信号を送出する制御信号送出回路、
   異常状態を検出して第１及び第２の駆動回路を介して第
   １及び第２のスイッチング素子をオフ状態にする異常検
   出回路を具備するインバータ制御部と、異常検出回路が
   異常状態を検出して動作した際に第１の駆動回路によっ
   て第１のスイッチング素子のオン状態が所定時間以上継
   続した場合に第１のスイッチング素子を強制的にオフさ
   せる制御手段とを備えたことを特徴とするインバータ装
   置。
2. 【請求項２】 前記制御手段は、第１の駆動回路への電
   源供給を遮断することにより第１のスイッチング素子を
   強制的にオフさせて成ることを特徴とする請求項１記載
   のインバータ装置。
3. 【請求項３】 前記制御手段は、第１の駆動回路へ給電
   される電圧を、第１のスイッチング素子をオフするレベ
   ルに低下させることにより第１のスイッチング素子を強
   制的にオフさせて成ることを特徴とする請求項１記載の
   インバータ装置。
4. 【請求項４】 前記制御手段は、第１のスイッチング素
   子の駆動端子電圧をオフ状態となるレベルまで低下させ
   て成ることを特徴とする請求項１記載のインバータ装
   置。
5. 【請求項５】 前記第１の駆動回路は、制御信号送出回
   路からの制御信号に応じてオンパルスを生成し送出する
   オンパルス送出回路と、前記制御信号に応じてオフパル
   スを生成し送出するオフパルス送出回路と、オンパルス
   信号及びオフパルス信号の電位を第１のスイッチング素
   子への信号電位に変換するレベルシフト回路と、このレ
   ベルシフト回路により電位変換されたオンパルス信号及
   びオフパルス信号により第１のスイッチング素子をオン
   オフ駆動するための駆動信号を生成するフリップフロッ
   プ回路と、このフリップフロップ回路の出力端と第１の
   スイッチング素子の制御端子の間に挿入されるバッファ
   回路とを具備することを特徴とする請求項１〜４の何れ
   かに記載のインバータ装置。
6. 【請求項６】 前記制御手段は、第１の駆動回路が具備
   するフリップフロップ回路をリセットすることにより第
   １のスイッチング素子を強制的にオフさせて成ることを
   特徴とする請求項５記載のインバータ装置。