JP2000031995A - Ａｔｍ通信網のトラフィックシェーピング装置 - Google Patents

Ａｔｍ通信網のトラフィックシェーピング装置

Info

Publication number
JP2000031995A
JP2000031995A JP20004998A JP20004998A JP2000031995A JP 2000031995 A JP2000031995 A JP 2000031995A JP 20004998 A JP20004998 A JP 20004998A JP 20004998 A JP20004998 A JP 20004998A JP 2000031995 A JP2000031995 A JP 2000031995A
Authority
JP
Japan
Prior art keywords
cell
delay
flow rate
repetitions
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP20004998A
Other languages
English (en)
Inventor
Kouichi Sugama
幸一 須釜
Ryuji Kayayama
隆二 萱山
Yoshihiro Onoda
吉弘 小野田
Yukio Katayanagi
幸男 片柳
Toshiichi Yamakawa
敏一 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20004998A priority Critical patent/JP2000031995A/ja
Priority to US09/226,310 priority patent/US6442136B1/en
Publication of JP2000031995A publication Critical patent/JP2000031995A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/568—Load balancing, smoothing or shaping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5684—Characteristics of traffic flows

Abstract

(57)【要約】 【課題】 ＡＴＭ通信網のトラフィックシェーピング制
御装置に関し、ハードウェアの規模を縮小すると共に、
遅延処理の不要なセルに対して行われていた遅延を解消
することを課題とする。 【解決手段】 流量計算手段８０ａを用いて、コネクシ
ョン単位にセルの流量をチェックし、所定基準流量を超
えたセルに対しては、ディレイ制御中セル検出手段５０
ａ、ディレイ通過セル検出手段６０ａ、繰り返し回数監
視手段７０ａ、及びディレイ手段１００ａからなる遅延
ループ内を、コネクション単位に定められた初期繰り返
し回数だけ巡回させる。これによって、当該セルを遅延
させ、結果的に所定基準流量以下になるようにする。そ
の後、流量計算手段８０ａで再びセル流量をチェック
し、所定基準流量以下になるまでこれを繰り返す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭ（Asynchro
nous Transfer Mode）通信網のトラフィックシェーピン
グ制御装置に関し、特に、コネクション単位に、隣接す
るＡＴＭセル間の時間間隔を規定値以上に保持するＡＴ
Ｍ通信網のトラフィックシェーピング制御装置に関す
る。
【０００２】
【従来の技術】図１０は、従来のトラフィックシェーピ
ング制御装置の構成を示すブロック図である。コネクシ
ョンが異なる、すなわちＶＰＩ（Virtual Path Identif
ier ）／ＶＣＩ（Virtual Channel Identifier）値が異
なる複数のＡＴＭセルをセル振分部２００が順次受信す
ると、セル振分部２００がそれらのセルをＶＰＩ／ＶＣ
Ｉ値毎に別々のセルメモリ２１０〜２１２に振り分け
る。セルメモリ２１０〜２１２は各々、送られたセルを
格納し、読出タイミング発生部２２０から送られる読出
信号に従い格納していたセルを読み出してセル流作成部
２３０へ出力する。読出タイミング発生部２２０はＶＰ
Ｉ／ＶＣＩ値毎にセル出力時間間隔を持ち、それらの時
間間隔でセルメモリ２１０〜２１２の各々に読出信号を
送る。セル出力時間間隔は、加入者が通信事業者と予め
契約を交わして設定されたデータ伝送速度に従い設定さ
れる。
【０００３】セル流作成部２３０は、セルメモリ２１０
〜２１２の各々から送られたセルを基に１本のセル流を
作成する。すなわち、１つの信号を構成する一連のタイ
ムスロットに各セルを搭載して回線へ送出する。
【０００４】これによって、加入者から契約と異なる速
い速度で伝送されたセルに対して規制を加えるようにし
ている。
【０００５】
【発明が解決しようとする課題】しかし、従来装置で
は、コネクションと同数のセルメモリを設ける必要があ
り、このため、ハードウェアの規模が大きくなり過ぎる
という問題があった。
【０００６】また、従来は、どのセルも一度セルメモリ
に格納される構成である。そのため、加入契約を遵守し
て送出されているセルに対してもセルメモリでの遅延が
避けられず、こうしたセルの遅延を解消することが求め
られている。
【０００７】本発明はこのような点に鑑みてなされたも
のであり、ハードウェアの規模を縮小すると共に、遅延
処理の不要なセルに対して行われていた遅延を解消する
ことを図ったＡＴＭ通信網のトラフィックシェーピング
装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明では上記目的を達
成するために、図１に示すように、入力セルに繰り返し
数０を付加する繰り返し数付加手段１０ａと、入力セル
または遅延セルのＶＰＩ／ＶＣＩ値を基にして、当該セ
ルが、現在同一コネクションのどのセルも、自身を含め
遅延ループに存在しない第１タイプのセルであるか否か
を判別するディレイ制御中セル検出手段５０ａと、入力
セルまたは遅延セルのＶＰＩ／ＶＣＩ値と、当該セルに
付加されている繰り返し数とを基にして、当該セルが、
現在同一コネクションの他のセルが遅延ループに存在
し、かつ自身も遅延ループを通過してきた第２タイプの
セル、及び現在同一コネクションの他のセルが遅延ルー
プに存在するが、自身は遅延ループを通過したことがな
い第３タイプのセルのうち、いずれであるかを判別し、
第３タイプのセルについて、当該セルに付加された繰り
返し数に、初期繰り返し回数を設定して出力するディレ
イ通過セル検出手段６０ａと、ディレイ通過セル検出手
段６０ａから第２タイプのセルを受信し、当該セルに付
加されている繰り返し数をチェックして、当該セルが初
期繰り返し回数だけ遅延ループを通過しているか否かを
判別し、未通過であれば、当該セルに付加されている繰
り返し数を１だけ減じて出力する繰り返し回数監視手段
７０ａと、ディレイ制御中セル検出手段５０ａから第１
タイプのセルを受信し、また繰り返し回数監視手段７０
ａから、第２タイプのセルのうち初期繰り返し回数だけ
遅延ループを通過しているセルを受信し、受信セルの流
量を計算して、所定基準流量を超えているか否かを判別
し、所定基準流量を超えているセルについて、当該セル
に付加された繰り返し数に、初期繰り返し回数を設定し
て出力する流量計算手段８０ａと、流量計算手段８０ａ
で所定流量を超えていないと判別されたセルから、当該
セルに付加された繰り返し数を削除する繰り返し数削除
手段９０ａと、ディレイ通過セル検出手段６０ａから出
力された第３タイプのセル、繰り返し回数監視手段７０
ａから出力された、繰り返し数を減じられた第２タイプ
のセル、及び流量計算手段８０ａから出力された、繰り
返し数を減じられた第１タイプのセルまたは第２タイプ
のセルに対して所定時間の遅延処理を行い、遅延セルを
出力するディレイ手段１００ａとを有することを特徴と
するＡＴＭ通信網のトラフィックシェーピング装置が提
供される。
【０００９】以上のような構成において、通常は、セル
のポリシング（監視）に用いる流量計算手段８０ａを用
いて、コネクション単位にセルの流量をチェックし、所
定基準流量を超えたセルに対しては、ディレイ制御中セ
ル検出手段５０ａ、ディレイ通過セル検出手段６０ａ、
繰り返し回数監視手段７０ａ、及びディレイ手段１００
ａからなる遅延ループ内を、コネクション単位に定めら
れた初期繰り返し回数だけ巡回させる。これによって、
当該セルを遅延させ、結果的に所定基準流量以下になる
ようにする。ここで流量を制御することは、セル間隔を
制御することになる。その後、流量計算手段８０ａで再
びセル流量をチェックし、所定基準流量以下になるまで
これを繰り返す。
【００１０】図１に示す構成から分かる通り、本発明で
はコネクション単位にセルメモリを設けなくともよい。
また、セル流量に問題がないセルに対しては遅延処理が
行われないので、遅延処理の不要なセルに対して従来行
われていた遅延が本発明では解消される。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。まず、本発明の実施形態の原理
構成を、図１を参照して説明する。本発明の実施の形態
は、入力セルに繰り返し数０を付加する繰り返し数付加
手段１０ａと、入力セルまたは遅延セルのＶＰＩ／ＶＣ
Ｉ値を基にして、当該セルが、現在同一コネクションの
どのセルも、自身を含め遅延ループに存在しない第１タ
イプのセルであるか否かを判別するディレイ制御中セル
検出手段５０ａと、入力セルまたは遅延セルのＶＰＩ／
ＶＣＩ値と、当該セルに付加されている繰り返し数とを
基にして、当該セルが、現在同一コネクションの他のセ
ルが遅延ループに存在し、かつ自身も遅延ループを通過
してきた第２タイプのセル、及び現在同一コネクション
の他のセルが遅延ループに存在するが、自身は遅延ルー
プを通過したことがない第３タイプのセルのうち、いず
れであるかを判別し、第３タイプのセルについて、当該
セルに付加された繰り返し数に、初期繰り返し回数を設
定して出力するディレイ通過セル検出手段６０ａと、デ
ィレイ通過セル検出手段６０ａから第２タイプのセルを
受信し、当該セルに付加されている繰り返し数をチェッ
クして、当該セルが初期繰り返し回数だけ遅延ループを
通過しているか否かを判別し、未通過であれば、当該セ
ルに付加されている繰り返し数を１だけ減じて出力する
繰り返し回数監視手段７０ａと、ディレイ制御中セル検
出手段５０ａから第１タイプのセルを受信し、また繰り
返し回数監視手段７０ａから、第２タイプのセルのうち
初期繰り返し回数だけ遅延ループを通過しているセルを
受信し、受信セルの流量を計算して、所定基準流量を超
えているか否かを判別し、所定基準流量を超えているセ
ルについて、当該セルに付加された繰り返し数に、初期
繰り返し回数を設定して出力する流量計算手段８０ａ
と、流量計算手段８０ａで所定流量を超えていないと判
別されたセルから、当該セルに付加された繰り返し数を
削除する繰り返し数削除手段９０ａと、ディレイ通過セ
ル検出手段６０ａから出力された第３タイプのセル、繰
り返し回数監視手段７０ａから出力された、繰り返し数
を減じられた第２タイプのセル、及び流量計算手段８０
ａから出力された、繰り返し数を減じられた第１タイプ
のセルまたは第２タイプのセルに対して所定時間の遅延
処理を行い、遅延セルを出力するディレイ手段１００ａ
とから構成される。
【００１２】以上のような構成において、通常は、セル
のポリシング（監視）に用いる流量計算手段８０ａを用
いて、コネクション単位にセルの流量をチェックし、所
定基準流量を超えたセルに対しては、ディレイ制御中セ
ル検出手段５０ａ、ディレイ通過セル検出手段６０ａ、
繰り返し回数監視手段７０ａ、及びディレイ手段１００
ａからなる遅延ループ内を、コネクション単位に定めら
れた初期繰り返し回数だけ巡回させる。これによって、
当該セルを遅延させ、結果的に所定基準流量以下になる
ようにする。ここで流量を制御することは、セル間隔を
制御することになる。その後、流量計算手段８０ａで再
びセル流量をチェックし、所定基準流量以下になるまで
これを繰り返す。
【００１３】図１に示す構成から分かる通り、本発明で
はコネクション単位にセルメモリを設けなくともよい。
また、セル流量に問題がないセルに対しては遅延処理が
行われないので、遅延処理の不要なセルに対して従来行
われていた遅延が本発明では解消される。
【００１４】次に、本発明の実施の形態を詳しく説明す
る。なお、以下に説明する実施の形態では、図１に示す
繰り返し数付加手段１０ａは図２の繰り返し数付加部１
０に対応し、同様に、ディレイ制御中セル検出手段５０
ａはディレイ制御中セル検出部５０に、ディレイ通過セ
ル検出手段６０ａはディレイ通過セル検出部６０及び初
期繰り返し回数付加部６１に、繰り返し回数監視手段７
０ａは繰り返し回数監視部７０及び繰り返し数減算部７
１に、流量計算手段８０ａは流量計算部８０及び初期繰
り返し回数付加部８１に、繰り返し数削除手段９０ａは
繰り返し数削除部９０に、ディレイ手段１００ａはディ
レイ部１００に対応する。
【００１５】図２は、本発明に係るトラフィックシェー
ピング装置の構成を示すブロック図である。繰り返し数
付加部１０には、異なるコネクションから送られたＡＴ
Ｍセルが順次入力される。繰り返し数付加部１０は、そ
うした入力セルに対してセル毎に繰り返し数Ｋを付加す
る。すなわち、ＡＴＭセルのＨＥＣバイトを潰してそこ
に繰り返し数Ｋを入れるか、または５３バイトのＡＴＭ
セルに新たに１バイト追加して、そこに繰り返し数Ｋを
入れる。繰り返し数付加部１０では、繰り返し数Ｋとし
て値０を設定する。なお、ここでセルに付加された繰り
返し数Ｋは、後述の繰り返し数削除部９０において削除
されるまでは、遅延ループを巡回する間もセルに付加さ
れたままとする。
【００１６】セル流作成部２０は、繰り返し数付加部１
０から出力された入力セルと、後述のディレイ部１００
から出力された遅延セルとを受信して、セル流を作成し
て制御メモリアクセス部３０へ送る。セル流は、入力セ
ルや遅延セルをタイムスロットに順次搭載することによ
って作成された信号である。セル流作成部２０の内部構
成については、図８及び図９を参照して説明する。
【００１７】制御メモリアクセス部３０は、セル流の中
からセルを順次抽出し、そのセルが持つＶＰＩ／ＶＣＩ
値を基に、制御メモリ１１０を参照する。図５は、制御
メモリ１１０の格納エリアの構成を示す図である。すな
わち、各ＶＰＩ／ＶＣＩ値に対応してＡ値、Ｂ値、Ｃ
値、及び流量計算パラメータ値が格納される。Ａ値は、
ＶＰＩ／ＶＣＩ値に対応するコネクションから送られる
セルが流量監視の対象となるセルであるか否かを示すデ
ータであり、予め外部から設定される。Ｂ値は、ＶＰＩ
／ＶＣＩ値に対応するコネクションから送られた複数の
セルのうち遅延ループ中に存在するセルの数を示すデー
タであり、後述のディレイ中セル数制御部１２０によっ
て設定が行われる。Ｃ値は、コネクション毎に予め外部
から設定される初期繰り返し回数である。流量計算パラ
メータ値は、後述の流量計算部８０が流量計算や、流量
判定を行う際に必要となるコネクション毎のパラメータ
値であり、予め外部からコネクション毎に設定される。
流量計算パラメータ値には所定基準流量も含まれる。例
えば、Ａ値は２ビット、Ｂ値は３ビット、Ｃ値は３ビッ
ト、流量計算パラメータ値は８ビットで表され、ＶＰＩ
／ＶＣＩ値は９ビット（ＶＰＩ１ビット、ＶＣＩ８ビッ
ト）で表される。
【００１８】制御メモリアクセス部３０は、抽出したセ
ルが持つＶＰＩ／ＶＣＩ値に対応するＡ値、Ｂ値、Ｃ
値、及び流量計算パラメータ値を制御メモリ１１０から
読み出し、Ａ値を流量監視対象セル検出部４０へ送り、
Ｂ値をディレイ制御中セル検出部５０へ送り、Ｃ値を、
ディレイ通過セル検出部６０を介して初期繰り返し回数
付加部６１へ、また流量計算部８０を介して初期繰り返
し回数付加部８１へ送り、流量計算パラメータ値を流量
計算部８０へ送る。制御メモリアクセス部３０は、セル
流作成部２０から送られたセルを流量監視対象セル検出
部４０へ送る。
【００１９】流量監視対象セル検出部４０は、Ａ値を基
に、送られたセルが流量監視の対象となるセルであるか
否かを判別する。送られたセルが流量監視の対象でない
セルは、繰り返し数削除部９０へ送り、送られたセルが
流量監視の対象となるセルは、ディレイ制御中セル検出
部５０へ送る。
【００２０】繰り返し数削除部９０は、セルに付加され
ていた繰り返し数Ｋを削除して元の状態に戻し、出力す
る。ディレイ制御中セル検出部５０は、送られたセルに
関わるＢ値が０であるか否かを判別し、０であれば、送
られたセルを第１タイプのセルとして流量計算部８０へ
送る。０でなければ、送られたセルをディレイ通過セル
検出部６０へ送る。すなわち、現在、同一コネクション
から送られたどのセルも、自身を含めて遅延ループ中に
存在しない（Ｂ値＝０）ならば、流量計算部８０へ送っ
て流量チェックを行う。
【００２１】ディレイ通過セル検出部６０は、送られた
セルに付加されている繰り返し数Ｋが０であるか否かを
判別し、０であれば、送られたセルを第３タイプのセル
として初期繰り返し回数付加部６１へ送る。０でなけれ
ば、送られたセルを第２タイプのセルとして繰り返し回
数監視部７０へ送る。すなわち、Ｂ値が０でなく、かつ
繰り返し数Ｋが０であるというセルは、同一コネクショ
ンの他のセルが遅延処理を受けており、そのコネクショ
ンから新規に入力されたセルである。このセルに付加さ
れている繰り返し数Ｋに対して、初期繰り返し回数付加
部６１は、初期繰り返し回数（Ｃ値）を設定する。そし
て、そのセルはディレイ部１００へ送られ、所定時間Ｔ
ｄの遅延が行われる。
【００２２】Ｂ値が０でなく、かつ繰り返し数Ｋが０で
ないという第２タイプのセルは、遅延ループから送られ
た遅延が行われているセルである。繰り返し回数監視部
７０では、繰り返し数Ｋが１であるか否かを判別し、１
であれば、送られたセルは遅延ループを初期繰り返し回
数だけ巡回完了したとして、そのセルを流量計算部８０
へ送る。繰り返し数Ｋがまだ１に至っていなければ、繰
り返し数減算部７１へ送って、繰り返し数Ｋを１だけ減
少させ、その後、そのセルをディレイ部１００へ送り、
所定時間Ｔｄの遅延を行わせる。
【００２３】このように繰り返し数Ｋは、同一コネクシ
ョンの複数のセルが遅延ループに存在するときに、後か
ら入力したセルが前から入力していたセルよりも早く流
量計算部８０へ送られることを防いでいる。
【００２４】流量計算部８０は、コネクション単位に、
送られたセルの流量を求め、所定基準流量を超えている
か否かを判別する。所定基準流量を超えているセルにつ
いては加入者契約に適合していないと判断する。実際に
は、送られたセルとその１つ前のセルとの時間間隔を、
従来の流量計算方法により求め、求めたセル間隔が所定
基準間隔値よりも小さいか否かを判別する。所定基準間
隔値よりも小さいセルを不適合と見なす。
【００２５】不適合と判断されたセルは、初期繰り返し
回数付加部８１へ送られ、そこで、セルに付加されてい
る繰り返し数Ｋに対して、初期繰り返し回数（Ｃ値）が
代入され、これによって、再度、遅延ループを初期繰り
返し回数だけ巡回することになる。
【００２６】なお、第１タイプのセルに対しても、流量
計算部８０で同じ処理がされる。ディレイ中セル数制御
部１２０は、セルが遅延ループに初めて投入されるとき
に、制御メモリ１１０における対応のコネクションのＢ
値を１だけ増加させ、セルが遅延ループから離脱すると
きにＢ値を１だけ減少させる。
【００２７】ディレイ部１００については、図６及び図
７を参照して後述する。図３及び図４は、以上説明した
トラフィックシェーピング装置の動作を示すフローチャ
ートであり、図３は前半を、図４は後半を示す。このフ
ローチャートを参照してトラフィックシェーピング装置
の処理動作を説明する。
【００２８】まず予め、制御メモリ１１０にＶＰＩ／Ｖ
ＣＩ毎に、Ａ値、Ｃ値、流量計算パラメータ値を設定
し、また初期化時にＢ値を０に設定する（Ｓ１）。セル
が入力すると、繰り返し数付加部１０が繰り返し数Ｋを
入力セルに付加し、その値を０に設定する（Ｓ２，Ｓ
３）。
【００２９】制御メモリアクセス部３０が、入力セルか
らＶＰＩ／ＶＣＩ値を抽出し、それを基に制御メモリ１
１０を参照し、抽出ＶＰＩ／ＶＣＩ値に対応するＡ値、
Ｂ値、Ｃ値、及び流量計算パラメータを読み出す（Ｓ
４）。
【００３０】流量監視対象セル検出部４０がＡ値を基
に、入力セルが流量監視対象のセルか否かを判別し、流
量監視対象のセルならばステップＳ７へ進み、流量監視
対象のセルでなければステップＳ２１へ進む（Ｓ５，Ｓ
６）。
【００３１】ディレイ制御中セル検出部５０がＢ値を基
に、Ｂ値が０であるか否かを判別する。Ｂ値が０であれ
ばステップＳ１４へ進み、Ｂ値が１以上であればステッ
プＳ９へ進む（Ｓ７，Ｓ８）。
【００３２】ディレイ通過セル検出部６０が、セルに付
加されている繰り返し数Ｋを参照し、Ｋ＝０であるか否
かを判別する。Ｋ＝０であればステップＳ１０へ進み、
Ｋが１以上であればステップＳ１２へ進む（Ｓ９）。
【００３３】初期繰り返し回数付加部６１が、セルに付
加されている繰り返し数Ｋに、制御メモリ１１０から読
み出された対応コネクションのＣ値（初期繰り返し回
数）を設定する（Ｓ１０）。
【００３４】ディレイ中セル数制御部１２０が、制御メ
モリ１１０内の対応コネクションのＢ値を１だけ増加さ
せる（Ｓ１１）。繰り返し回数監視部７０が、セルに付
加されている繰り返し数Ｋを参照し、Ｋ＝１であるか否
かを判別する。Ｋ＝１であればステップＳ１４へ進み、
Ｋが２以上であればステップＳ１３へ進む（Ｓ１２）。
【００３５】繰り返し数減算部７１が、セルに付加され
ている繰り返し数Ｋを１だけ減らす（Ｓ１３）。流量計
算部８０が、流量計算パラメータ値を使用して、送られ
たセルの流量を計算し、加入者契約に適合しているか否
かを判断する。適合していればステップＳ２０へ進み、
適合していなければステップＳ１６へ進む（Ｓ１４，Ｓ
１５）。
【００３６】ディレイ中セル数制御部１２０は、送られ
たセルの繰り返し数Ｋが０であるか否かを判別する（Ｓ
１８）。ここで繰り返し数Ｋが０であるセルは、Ｂ値＝
０であるので、同一コネクションの他のセルが遅延ルー
プに存在せず、自身が初めて遅延ループに投入されたセ
ルである。したがって、ディレイ中セル数制御部１２０
は、制御メモリ１１０内の対応コネクションのＢ値を１
に設定する（Ｓ１７）。送られたセルの繰り返し数Ｋが
１以上であれば、そのセルは既に遅延ループに投入され
たセルであるので、Ｂ値をそのままにする。
【００３７】初期繰り返し回数付加部８１が、セルに付
加されている繰り返し数Ｋに、制御メモリ１１０から読
み出された対応コネクションのＣ値（初期繰り返し回
数）を設定する（Ｓ１８）。
【００３８】ディレイ部１００が、初期繰り返し回数付
加部６１，８１及び繰り返し数減算部７１から出力され
たセルに対して所定時間Ｔｄの遅延処理を行う（Ｓ１
９）。ディレイ中セル数制御部１２０が、加入者契約に
適合しているセルに対応する制御メモリ１１０内のコネ
クションのＢ値を１だけ減少させる（Ｓ２０）。
【００３９】繰り返し数削除部９０が、セルに付加され
ている繰り返し数Ｋを削除した上で、そのセルを送出す
る（Ｓ２１，Ｓ２２）。以上のように、加入者契約に適
合しているセルは初めから、遅延処理はされないが、加
入者契約に適合していないセルは、遅延ループを初期繰
り返し回数だけ巡回して、（ディレイ部１００での遅延
所定時間Ｔｄ×初期繰り返し回数）の時間だけ遅延が行
われる。その結果、流量計算部８０で、加入者契約に適
合するようになったと判断されたセルはトラフィックシ
ェーピング装置から出力され、一方、流量計算部８０
で、加入者契約に適合するように未だなっていないと判
断されたセルは再度、遅延ループへ投入される。
【００４０】図６はディレイ部１００の内部構成を示す
ブロック図である。図７はディレイ部１００の各部にお
ける動作タイミングを示すタイミングチャートである。
ディレイ部１００は、タイミング発生部１０１、セルカ
ウンタ１０２、ｎ段シフトレジスタ１０３、ダウンカウ
ンタ１０４、ＯＲ回路１０５、ＴＰ発生部１０６、ＦＩ
ＦＯ１０７からなる。ディレイ部１００には、セルのデ
ータと共に、ＴＰ信号とクロック信号とが入力される。
ＴＰ信号はデータの先頭を示す。例えば図７に示すよう
に、ディレイ部１００に、セルのデータａ，ｂ，ｃと共
に、ＴＰ信号ＴＰi とクロック信号ＣＬＫとが入力され
たものとする。
【００４１】ＦＩＦＯ１０７は先入れ先出し方式のメモ
リであり、入力側のＴＰ信号ＴＰiによって入力データ
が書き込まれ、後述の出力側のＴＰ信号ＴＰo によって
書き込んであったデータが読み出される。タイミング発
生部１０１は、入力側のクロック信号ＣＬＫを基に所定
周期Ｔ１のパルスを生成する。セルカウンタ１０２は、
入力側のＴＰ信号ＴＰi のパルス数をカウントし、タイ
ミング発生部１０１から出力されるパルスでリセットさ
れるアップカウンタである。図７に示す例では、セルカ
ウンタ１０２のリセット直前のカウント値は３となる。
【００４２】ｎ段シフトレジスタ１０３は、ｎ個のシフ
トレジスタ１０３ａ〜１０３ｎから構成され、セルカウ
ンタ１０２のリセット直前のカウント値を所定周期Ｔ１
の間にｎ回シフトする。ダウンカウンタ１０４は、ｎ段
シフトレジスタ１０３の出力をロード値としてロード
し、出力側のＴＰo 信号のパルスが入力する度にロード
値をカウントダウンする。ＯＲ回路１０５は、ダウンカ
ウンタ１０４の２進数カウント値の各桁を入力とする論
理和回路であり、出力信号が送出リクエストとしてセル
流作成部２０へ送られる。図７に示す例では、ダウンカ
ウンタ１０４のカウント値が３，２，１の間だけ、ＯＲ
回路１０５の出力は１となる。
【００４３】送出リクエストを受けたセル流作成部２０
が、ＦＩＦＯ１０７の読み出しを許可する許可信号を返
信してくると、ＴＰ発生部１０６が、セル流作成部２０
から送られたリードクロック(READ CLK)を分周すること
によって出力側のＴＰ信号ＴＰo を作成する。ＴＰ信号
ＴＰo は、図７に示すように、許可信号が存在する間だ
け作成され、ダウンカウンタ１０４、ＦＩＦＯ１０７、
セル流作成部２０へ出力される。
【００４４】なお、ＦＩＦＯ１０７は、読み出しが間に
合わず、書き込みデータで一杯になると、ＦＩＦＯ満杯
アラームをセル流作成部２０へ出力する。ディレイ部１
００で行われる遅延処理によって所定時間Ｔｄは、ｎＴ
１＜Ｔｄ＜（ｎ＋１）Ｔ１となる。
【００４５】図８は、セル流作成部２０の内部構成を示
すブロック図である。セル流作成部２０は、選択部２
１、ＦＩＦＯ２２、調停部２３、読み出しクロック２
４、書き込みクロック２５から構成される。選択部２１
には、繰り返し数付加部１０から入力セルが送られると
共に、ディレイ部１００から遅延セル（出力データ）が
送られる。選択部２１は、入力セルと遅延セルとのうち
一方を、調停部２３から送られた選択信号に従い選択し
て出力する。調停部２３は、繰り返し数付加部１０側か
ら送られる送出リクエストと、ディレイ部１００から送
られる送出リクエスト及びＦＩＦＯ満杯アラームとを基
に選択信号を作成して選択部２１へ送る。ＦＩＦＯ２２
は、書き込みクロック２５からのクロック信号に従い、
選択部２１から出力されたセルが書き込まれ、読み出し
クロック２４からのクロック信号に従い、書き込まれた
セルが順次読み出される。なお、書き込みクロック２５
のクロック周波数ｆ１を、読み出しクロック２４のクロ
ック周波数ｆ２よりも小さく設定して、セル流作成部２
０でのセルのオーバフローを防ぐようにする。
【００４６】図９は、セル流作成部２０の動作を示すフ
ローチャートである。このフローチャートを参照してセ
ル流作成部２０の処理動作を説明する。すなわち、調停
部２３は、ＦＩＦＯ満杯アラームがディレイ部１００か
ら入力しているか否かを判別して、ＦＩＦＯ満杯アラー
ムが入力していれば、ディレイ部１００のＦＩＦＯ１０
７から早く読み出しを行う必要があるので、ステップＳ
３７へ進む（Ｓ３１）。ＦＩＦＯ満杯アラームが入力し
ていなければ、繰り返し付加部１０側から送出リクエス
トが入力しているか否かを判別する。送出リクエストが
入力していなければ、繰り返し付加部１０側からセルは
入力していないので、ステップＳ３６へ進む（Ｓ３
２）。繰り返し付加部１０側から送出リクエストが入力
していれば、遅延セルよりも入力セルを優先して、繰り
返し付加部１０側からの入力セルを選択する選択信号を
選択部２１へ送る（Ｓ３３）。また調停部２３は、繰り
返し数付加部１０へ、セルを送ってくることを許可する
許可信号を送る（Ｓ３４）。ＦＩＦＯ２２は、選択部２
１から送られた１セル分を格納する（Ｓ３５）。
【００４７】次に調停部２３は、ディレイ部１００から
送出リクエストが入力しているか否かを判別する（Ｓ３
６）。送出リクエストが入力していれば、ディレイ部１
００からの遅延セルを選択する選択信号を選択部２１へ
送る（Ｓ３７）。また調停部２３は、ディレイ部１００
へ、セルを送ってくることを許可する許可信号を送る
（Ｓ３８）。ＦＩＦＯ２２は、選択部２１から送られた
１セル分を格納する（Ｓ３９）。
【００４８】そして、これらの一連の処理を繰り返す
（Ｓ４０）。なお、上述の実施の形態におけるトラフィ
ックシェーピング装置はハードウエアで構成されている
が、これに代わって、トラフィックシェーピング装置を
データ処理プロセッサによって構成してもよい。
【００４９】
【発明の効果】以上説明したように本発明では、流量計
算手段を用いて、コネクション単位にセルの流量をチェ
ックし、所定基準流量を超えたセルに対しては、遅延ル
ープ内を、コネクション単位に定められた初期繰り返し
回数だけ巡回させる。これによって、当該セルを遅延さ
せ、結果的に所定基準流量以下になるようにする。その
後、流量計算手段で再びセル流量をチェックし、所定基
準流量以下になるまでこれを繰り返す。
【００５０】これにより、コネクション単位にセルメモ
リを設けなくともよく、ハードウェアの規模を縮小でき
る。また、セル流量に問題がないセルに対しては遅延処
理が行われないので、遅延処理の不要なセルに対して従
来行われていた遅延が本発明では解消される。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】本発明に係るトラフィックシェーピング装置の
構成を示すブロック図である。
【図３】トラフィックシェーピング装置の動作の前半を
示すフローチャートである。
【図４】トラフィックシェーピング装置の動作の後半を
示すフローチャートである。
【図５】制御メモリの格納エリアの構成を示す図であ
る。
【図６】ディレイ部の内部構成を示すブロック図であ
る。
【図７】ディレイ部の各部における動作タイミングを示
すタイミングチャートである。
【図８】セル流作成部の内部構成を示すブロック図であ
る。
【図９】セル流作成部の動作を示すフローチャートであ
る。
【図１０】従来のトラフィックシェーピング制御装置の
構成を示すブロック図である。
【符号の説明】
１０ａ 繰り返し数付加手段 ５０ａ ディレイ制御中セル検出手段 ６０ａ ディレイ通過セル検出手段 ７０ａ 繰り返し回数監視手段 ８０ａ 流量計算手段 ９０ａ 繰り返し数削除手段 １００ａ ディレイ手段
フロントページの続き (72)発明者 萱山 隆二 神奈川県横浜市港北区新横浜２丁目３番９ 号 富士通ディジタル・テクノロジ株式会 社内 (72)発明者 小野田 吉弘 神奈川県横浜市港北区新横浜２丁目３番９ 号 富士通ディジタル・テクノロジ株式会 社内 (72)発明者 片柳 幸男 神奈川県横浜市港北区新横浜２丁目３番９ 号 富士通ディジタル・テクノロジ株式会 社内 (72)発明者 山川 敏一 神奈川県横浜市港北区新横浜２丁目３番９ 号 富士通ディジタル・テクノロジ株式会 社内 Ｆターム(参考） 5K030 GA05 HA10 HB14 KA03 LB19 LC02 MB09

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 コネクション単位に隣接ＡＴＭセル間の
    時間間隔を規定値以上に保持するＡＴＭ通信網のトラフ
    ィックシェーピング制御装置において、 入力セルに繰り返し数０を付加する繰り返し数付加手段
    と、 入力セルまたは遅延セルのＶＰＩ／ＶＣＩ値を基にし
    て、当該セルが、現在同一コネクションのどのセルも、
    自身を含め遅延ループに存在しない第１タイプのセルで
    あるか否かを判別するディレイ制御中セル検出手段と、 入力セルまたは遅延セルのＶＰＩ／ＶＣＩ値と、当該セ
    ルに付加されている繰り返し数とを基にして、当該セル
    が、現在同一コネクションの他のセルが遅延ループに存
    在し、かつ自身も遅延ループを通過してきた第２タイプ
    のセル、及び現在同一コネクションの他のセルが遅延ル
    ープに存在するが、自身は遅延ループを通過したことが
    ない第３タイプのセルのうち、いずれであるかを判別
    し、第３タイプのセルについて、当該セルに付加された
    繰り返し数に、初期繰り返し回数を設定して出力するデ
    ィレイ通過セル検出手段と、 前記ディレイ通過セル検出手段から第２タイプのセルを
    受信し、当該セルに付加されている繰り返し数をチェッ
    クして、当該セルが初期繰り返し回数だけ遅延ループを
    通過しているか否かを判別し、未通過であれば、当該セ
    ルに付加されている繰り返し数を１だけ減じて出力する
    繰り返し回数監視手段と、 前記ディレイ制御中セル検出手段から第１タイプのセル
    を受信し、また前記繰り返し回数監視手段から、第２タ
    イプのセルのうち初期繰り返し回数だけ遅延ループを通
    過しているセルを受信し、受信セルの流量を計算して、
    所定基準流量を超えているか否かを判別し、所定基準流
    量を超えているセルについて、当該セルに付加された繰
    り返し数に、初期繰り返し回数を設定して出力する流量
    計算手段と、 前記流量計算手段で所定流量を超えていないと判別され
    たセルから、当該セルに付加された繰り返し数を削除す
    る繰り返し数削除手段と、 前記ディレイ通過セル検出手段から出力された第３タイ
    プのセル、前記繰り返し回数監視手段から出力された、
    繰り返し数を減じられた第２タイプのセル、及び前記流
    量計算手段から出力された、繰り返し数を減じられた第
    １タイプのセルまたは第２タイプのセルに対して所定時
    間の遅延処理を行い、前記遅延セルを出力するディレイ
    手段と、 を有することを特徴とするＡＴＭ通信網のトラフィック
    シェーピング装置。
  2. 【請求項２】 前記初期繰り返し回数は、ＶＰＩ／ＶＣ
    Ｉ値単位で予め設定されることを特徴とする請求項１記
    載のＡＴＭ通信網のトラフィックシェーピング制御装
    置。
  3. 【請求項３】 前記所定基準流量は、ＶＰＩ／ＶＣＩ値
    単位で予め設定されることを特徴とする請求項１記載の
    ＡＴＭ通信網のトラフィックシェーピング制御装置。
  4. 【請求項４】 前記繰り返し数付加手段と前記ディレイ
    制御中セル検出手段との間に設けられ、入力セルのＶＰ
    Ｉ／ＶＣＩ値を基にして、当該セルが、流量監視の対象
    セルであるか否かを判定し、流量監視の対象セルである
    ならば前記ディレイ制御中セル検出手段へ送り、流量監
    視の対象セルでないならば前記繰り返し数削除手段へ送
    る流量監視対象セル検出手段を、さらに有することを特
    徴とする請求項１記載のＡＴＭ通信網のトラフィックシ
    ェーピング制御装置。
  5. 【請求項５】 ＶＰＩ／ＶＣＩ値に対応して、遅延ルー
    プに存在する同一コネクションのセルの数、初期繰り返
    し回数、及び所定基準流量を格納する制御メモリ手段
    と、 前記繰り返し数付加手段と前記ディレイ制御中セル検出
    手段との間に設けられ、入力セルまたは遅延セルのＶＰ
    Ｉ／ＶＣＩ値を基にして前記制御メモリ手段にアクセス
    し、格納情報を読み出す制御メモリアクセス手段と、 遅延ループに存在する同一コネクションのセルの数を前
    記制御メモリ手段に格納するディレイ中セル数制御手段
    と、 をさらに有することを特徴とする請求項１記載のＡＴＭ
    通信網のトラフィックシェーピング制御装置。
  6. 【請求項６】 前記ディレイ手段は、 入力側のＴＰ信号によって入力データが書き込まれ、出
    力側のＴＰ信号によって書き込んであったデータが読み
    出されるメモリと、 入力側のクロック信号を基に所定周期のパルスを発生さ
    せるタイミング発生部と、 入力側のＴＰ信号のパルス数をカウントし、前記タイミ
    ング発生部から出力されるパルスでリセットされるセル
    カウンタと、 前記セルカウンタのリセット直前のカウント値を前記所
    定周期の間にｎ回シフトするｎ段シフトレジスタと、 前記ｎ段シフトレジスタの出力をロード値としてロード
    し、出力側のＴＰ信号のパルスが入力する度にロード値
    をカウントダウンするダウンカウンタと、 前記ダウンカウンタの出力値が０でない時だけ送出リク
    エスト信号を出力するＯＲ回路と、 前記ＯＲ回路から出力された送出リクエスト信号を受信
    した相手側から許可信号が返送された時に、出力側のＴ
    Ｐ信号を発生するＴＰ発生部と、 をさらに有することを特徴とする請求項１記載のＡＴＭ
    通信網のトラフィックシェーピング制御装置。
  7. 【請求項７】 前記繰り返し数付加手段と前記ディレイ
    制御中セル検出手段との間に設けられ、入力セルと遅延
    セルとを基に、１つのセル流を作成するセル流作成手段
    を、さらに有することを特徴とする請求項１記載のＡＴ
    Ｍ通信網のトラフィックシェーピング制御装置。
  8. 【請求項８】 前記セル流作成手段は、 入力セルと遅延セルとのうち一方を選択信号に従い選択
    して出力する選択部と、 入力セルを送出した側から送られる送出リクエストと、
    前記ディレイ手段から送られる送出リクエスト信号及び
    メモリ満杯アラームとを基に選択信号を作成して前記選
    択部へ送る調停部と、 前記選択部から出力されたセルが書き込まれ、当該書き
    込まれたセルが順次読み出されるメモリと、 をさらに有することを特徴とする請求項７記載のＡＴＭ
    通信網のトラフィックシェーピング制御装置。
JP20004998A 1998-07-15 1998-07-15 Ａｔｍ通信網のトラフィックシェーピング装置 Withdrawn JP2000031995A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20004998A JP2000031995A (ja) 1998-07-15 1998-07-15 Ａｔｍ通信網のトラフィックシェーピング装置
US09/226,310 US6442136B1 (en) 1998-07-15 1999-01-07 Traffic shaping device for ATM communication network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20004998A JP2000031995A (ja) 1998-07-15 1998-07-15 Ａｔｍ通信網のトラフィックシェーピング装置

Publications (1)

Publication Number Publication Date
JP2000031995A true JP2000031995A (ja) 2000-01-28

Family

ID=16417988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20004998A Withdrawn JP2000031995A (ja) 1998-07-15 1998-07-15 Ａｔｍ通信網のトラフィックシェーピング装置

Country Status (2)

Country Link
US (1) US6442136B1 (ja)
JP (1) JP2000031995A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209594A (ja) * 2002-01-16 2003-07-25 Sony Corp プログラム、記録媒体、並びに情報送信装置および方法
CA2387654A1 (en) * 2002-05-24 2003-11-24 Alcatel Canada Inc. Partitioned interface architecture for transmission of broadband network traffic to and from an access network
US7701863B2 (en) * 2002-12-12 2010-04-20 Alcatel Lucent Decentralized SLS monitoring for throughput in a differentiated service environment
US6886203B2 (en) * 2003-01-15 2005-05-03 Louis J. Drakos Mattress lifter
US7411905B1 (en) 2003-09-05 2008-08-12 Sprint Communications Company L.P. Segmented IP backbone network access
US7664099B1 (en) * 2004-12-30 2010-02-16 At&T Corp. Method and apparatus for providing shared services
US20070101869A1 (en) * 2005-11-04 2007-05-10 Gelfand Jonathan D Portable rotisserie oven having a removable food holding device with an external handle
US7929532B2 (en) * 2005-11-30 2011-04-19 Cortina Systems, Inc. Selective multicast traffic shaping
US8964549B2 (en) * 2010-06-22 2015-02-24 Sierra Wireless, Inc. Method and apparatus for managing wireless communication based on network traffic level

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136432A (ja) 1989-08-04 1991-06-11 Fujitsu Ltd Ａｔｍ通信網におけるトラヒック制御方式
FR2686205B1 (fr) 1992-01-14 1994-03-25 Pierre Boyer Methode de controle de debit de cellules.
JPH05219068A (ja) 1992-02-04 1993-08-27 Matsushita Electric Ind Co Ltd 通信方法および通信システム
JP3074918B2 (ja) 1992-03-30 2000-08-07 日本電信電話株式会社 セルトラフィック監視装置
JPH06181470A (ja) 1992-12-14 1994-06-28 Mitsubishi Electric Corp 周期的セル送信装置
JP3069224B2 (ja) 1993-09-28 2000-07-24 日本電信電話株式会社 トラヒックシェーピング装置
JPH08107421A (ja) 1994-10-07 1996-04-23 Fujitsu Ltd セル流量計測の方法および装置
JPH08163145A (ja) * 1994-12-08 1996-06-21 Nec Corp Ａｔｍ交換機のトラフィックシェーピング方法とその装置
JPH104414A (ja) 1996-06-18 1998-01-06 Nec Eng Ltd セル分配回路
JP3479927B2 (ja) 1996-09-20 2003-12-15 富士通株式会社 トラヒック制御方法および装置
US5864540A (en) * 1997-04-04 1999-01-26 At&T Corp/Csi Zeinet(A Cabletron Co.) Method for integrated traffic shaping in a packet-switched network
US5978356A (en) * 1997-04-09 1999-11-02 Lucent Technologies Inc. Traffic shaper for network nodes and method thereof

Also Published As

Publication number Publication date
US6442136B1 (en) 2002-08-27
US20020075802A1 (en) 2002-06-20

Similar Documents

Publication Publication Date Title
US6219447B1 (en) Method and circuit for extracting histogram and cumulative distribution function for image enhancement apparatus
US4941141A (en) Time division switching for multi-channel calls using two time switch memories acting as a frame aligner
US4500987A (en) Loop transmission system
US4709364A (en) Network priority determining method
US5117417A (en) Circuit for checking the defined transmission bit rates
US4408272A (en) Data control circuit
GB2090411A (en) Object detecting apparatus
JPH0963300A (ja) 半導体メモリ試験装置のフェイル解析装置
JP2000031995A (ja) Ａｔｍ通信網のトラフィックシェーピング装置
JPS6055767A (ja) イメージのビット数を減少する方法及び装置
US6181678B1 (en) Binary-tree data element sorting device and ATM spacer comprising such a device
US5550808A (en) Window-based ATM cell stream regulator
US4611926A (en) Time interval measuring instrument
US5579315A (en) Heartbeat collision prevention circuit and method
US6661859B1 (en) Synchronizer for a source synchronized clock bus with multiple agents
US5636164A (en) Gate array for accelerating access to a random access memory
US5548624A (en) Destuff circuit for asynchronous digital signals
JP3169552B2 (ja) シェーピング方法及び装置
JPH08214005A (ja) デジタル伝送システムにおいて固定長のデータパケット流の大きさ特性を測定する方法および装置
JPH0637792A (ja) 非同期転送モード通信網におけるトラヒック監視方式
JP3060377B2 (ja) Ａｔｍセル試験信号発生装置
KR0126854B1 (ko) 동기식 다중장치의 에이유(au) 포인터 조정지터 감소장치
JPH08107421A (ja) セル流量計測の方法および装置
SU1596396A1 (ru) Динамическое запоминающее устройство
US6771727B1 (en) Method and arrangement for synchronizing into a digital signal and maintaining synchronization

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051004