JP2000029423A - 表示制御用素子 - Google Patents
表示制御用素子Info
- Publication number
- JP2000029423A JP2000029423A JP10198678A JP19867898A JP2000029423A JP 2000029423 A JP2000029423 A JP 2000029423A JP 10198678 A JP10198678 A JP 10198678A JP 19867898 A JP19867898 A JP 19867898A JP 2000029423 A JP2000029423 A JP 2000029423A
- Authority
- JP
- Japan
- Prior art keywords
- address
- size
- setting
- display device
- setting means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【課題】 表示装置のアドレスに基づいて一次元的に配
列された画像メモリにおける対応するアドレスに確実に
アクセスできるようにする。 【解決手段】 Ｙアドレスカウンタ１５には、Ｙアドレ
ス設定レジスタ１４に設定された表示制御対象のＹアド
レスｎがセットされる。Ｘサイズ設定レジスタ１７には
表示装置のＸサイズＸSTが設定される。Ｘアドレスカウ
ンタ１９には、Ｘアドレス設定レジスタ１４に設定され
た表示制御対象のＸアドレスｍがセットされる。乗算器
２１は、Ｙアドレスカウンタ１５にセットされたＹアド
レスｎとＸサイズ設定レジスタ１７に設定されたＸサイ
ズＸSTとを乗算する。加算器２２は、乗算器２１の乗算
値ｎ×ＸSTとＸアドレスカウンタにセットされたＸアド
レスｍとを加算し、その加算値ｎ×ＸST＋ｍを一次元的
に配列された画像メモリに対するアクセスアドレスとす
る。
列された画像メモリにおける対応するアドレスに確実に
アクセスできるようにする。 【解決手段】 Ｙアドレスカウンタ１５には、Ｙアドレ
ス設定レジスタ１４に設定された表示制御対象のＹアド
レスｎがセットされる。Ｘサイズ設定レジスタ１７には
表示装置のＸサイズＸSTが設定される。Ｘアドレスカウ
ンタ１９には、Ｘアドレス設定レジスタ１４に設定され
た表示制御対象のＸアドレスｍがセットされる。乗算器
２１は、Ｙアドレスカウンタ１５にセットされたＹアド
レスｎとＸサイズ設定レジスタ１７に設定されたＸサイ
ズＸSTとを乗算する。加算器２２は、乗算器２１の乗算
値ｎ×ＸSTとＸアドレスカウンタにセットされたＸアド
レスｍとを加算し、その加算値ｎ×ＸST＋ｍを一次元的
に配列された画像メモリに対するアクセスアドレスとす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、外部から画像デー
タを入力して記憶すると共に記憶した画像データを二次
元的に配列された表示画素を有する表示装置に出力する
表示制御用素子に関する。
タを入力して記憶すると共に記憶した画像データを二次
元的に配列された表示画素を有する表示装置に出力する
表示制御用素子に関する。
【０００２】
【従来の技術】例えばＥＬパネルでは、ＥＬ表示層の一
方の面にローラインを並列配置し、他方の面にローライ
ンと直交するようにカラムラインを並列配置し、ロー側
ドライブＩＣからローラインに走査電圧を印加すると共
に、カラム側ドライブＩＣからカラムラインに表示電圧
を印加することにより画素の表示を制御するようにして
いる。この場合、ロー側ドライブＩＣ及びカラム側ドラ
イブＩＣは画像メモリ内蔵型のＥＬ表示用タイミングコ
ントローラにより制御されると共に、タイミングコント
ローラからカラム側ドライブＩＣに画像データが与えら
れるようになっている。
方の面にローラインを並列配置し、他方の面にローライ
ンと直交するようにカラムラインを並列配置し、ロー側
ドライブＩＣからローラインに走査電圧を印加すると共
に、カラム側ドライブＩＣからカラムラインに表示電圧
を印加することにより画素の表示を制御するようにして
いる。この場合、ロー側ドライブＩＣ及びカラム側ドラ
イブＩＣは画像メモリ内蔵型のＥＬ表示用タイミングコ
ントローラにより制御されると共に、タイミングコント
ローラからカラム側ドライブＩＣに画像データが与えら
れるようになっている。
【０００３】
【発明が解決しようとする課題】ところで、このような
ＥＬ表示用タイミングコントローラにあっては、画像メ
モリの構成に応じたメモリアドレス生成回路が必要であ
る。つまり、例えば二次元的に配列された画像メモリの
場合、画像メモリのＸアドレス及びＹアドレスが表示装
置の二次元的に配列された表示画素のＸアドレス及びＹ
アドレスに１対１で対応する場合には、外部より送られ
る画像メモリのＸアドレス及びＹアドレスをそのまま適
用することができる。従って、画像メモリの１アドレス
が８ビットのメモリから構成され階調なしの場合には表
示装置のＸアドレスはＸ方向（横方向）の表示画素を８
ビット刻みで設定することができると共に、Ｙアドレス
はＹ方向（縦方向）の表示画素を１ライン刻みで設定す
ることが可能となる（但し、階調あり（この例では８ビ
ット１階調とする）の場合には、１ドッと刻みで設定が
可能となる）。
ＥＬ表示用タイミングコントローラにあっては、画像メ
モリの構成に応じたメモリアドレス生成回路が必要であ
る。つまり、例えば二次元的に配列された画像メモリの
場合、画像メモリのＸアドレス及びＹアドレスが表示装
置の二次元的に配列された表示画素のＸアドレス及びＹ
アドレスに１対１で対応する場合には、外部より送られ
る画像メモリのＸアドレス及びＹアドレスをそのまま適
用することができる。従って、画像メモリの１アドレス
が８ビットのメモリから構成され階調なしの場合には表
示装置のＸアドレスはＸ方向（横方向）の表示画素を８
ビット刻みで設定することができると共に、Ｙアドレス
はＹ方向（縦方向）の表示画素を１ライン刻みで設定す
ることが可能となる（但し、階調あり（この例では８ビ
ット１階調とする）の場合には、１ドッと刻みで設定が
可能となる）。
【０００４】しかしながら、タイミングコントローラに
内蔵された画像メモリは配列が物理的に固定されている
ので、対応可能な表示装置の表示画素数が画像メモリの
物理的な配列サイズに一義的に規定されてしまう。この
ため、タイミングコントローラを縦横比が大きく異なる
複数のＥＬパネルに対応させようとすると、それに合わ
せて二次元的な画像メモリのサイズを必要以上に大きく
設定しなければならないという問題を生じる。
内蔵された画像メモリは配列が物理的に固定されている
ので、対応可能な表示装置の表示画素数が画像メモリの
物理的な配列サイズに一義的に規定されてしまう。この
ため、タイミングコントローラを縦横比が大きく異なる
複数のＥＬパネルに対応させようとすると、それに合わ
せて二次元的な画像メモリのサイズを必要以上に大きく
設定しなければならないという問題を生じる。
【０００５】これに対して、タイミングコントローラに
一次元的に配列された画像メモリを内蔵した場合、表示
装置のサイズにかかわらず表示装置の二次元的なアドレ
スを一次元的なアドレスに変換することによりフレキシ
ブルに対応させることができるので、前述の方法に比較
して表示装置の大きさの変更に対して容易に対応するこ
とができる。
一次元的に配列された画像メモリを内蔵した場合、表示
装置のサイズにかかわらず表示装置の二次元的なアドレ
スを一次元的なアドレスに変換することによりフレキシ
ブルに対応させることができるので、前述の方法に比較
して表示装置の大きさの変更に対して容易に対応するこ
とができる。
【０００６】この場合、タイミングコントローラに内蔵
され外部から与えられた二次元のアドレス（表示装置の
Ｘアドレス及びＹアドレス）を一次元のアドレスに変換
するためのメモリアドレス生成回路としては、与えられ
たＸアドレス（２進数）を下位、Ｙアドレス（２進数）
を上位として連接することにより２進数のアドレスを生
成し、そのアドレスを一次元的に配列された画像メモリ
のアクセスアドレスとする方法が考えられている。
され外部から与えられた二次元のアドレス（表示装置の
Ｘアドレス及びＹアドレス）を一次元のアドレスに変換
するためのメモリアドレス生成回路としては、与えられ
たＸアドレス（２進数）を下位、Ｙアドレス（２進数）
を上位として連接することにより２進数のアドレスを生
成し、そのアドレスを一次元的に配列された画像メモリ
のアクセスアドレスとする方法が考えられている。
【０００７】しかしながら、このような方法では、階調
ありの場合には表示装置の横方向の大きさが２ｎ（ｎは
Ｘアドレスのビット数）で表すことができるサイズのも
のしか対応できない（但し、階調なしの場合には２ｎ×
８（画像メモリの１アドレスを８ビットとした場合）と
なる）という問題点を有する。つまり、Ｘアドレス（下
位アドレス）からＹアドレス（上位アドレス）に桁上り
するようなＸアドレスが表示装置の横方向のＸサイズに
対応するものの、そのようなアドレスを有する表示装置
のＸサイズは２ｎ（但し、階調なしの場合には２ｎ×８
（画像メモリの１アドレスを８ビットとした場合）とな
る）で表されることになり、それ以外のサイズの表示装
置では、画像メモリのアドレスと表示装置のアドレスと
を対応させることができず、画像メモリに画像データを
正しく書込めなかったり、画像データを正しく読出せな
いという不具合を生じてしまうことになる。
ありの場合には表示装置の横方向の大きさが２ｎ（ｎは
Ｘアドレスのビット数）で表すことができるサイズのも
のしか対応できない（但し、階調なしの場合には２ｎ×
８（画像メモリの１アドレスを８ビットとした場合）と
なる）という問題点を有する。つまり、Ｘアドレス（下
位アドレス）からＹアドレス（上位アドレス）に桁上り
するようなＸアドレスが表示装置の横方向のＸサイズに
対応するものの、そのようなアドレスを有する表示装置
のＸサイズは２ｎ（但し、階調なしの場合には２ｎ×８
（画像メモリの１アドレスを８ビットとした場合）とな
る）で表されることになり、それ以外のサイズの表示装
置では、画像メモリのアドレスと表示装置のアドレスと
を対応させることができず、画像メモリに画像データを
正しく書込めなかったり、画像データを正しく読出せな
いという不具合を生じてしまうことになる。
【０００８】本発明は上記事情に鑑みてなされたもの
で、その目的は、表示装置のアドレスに基づいて一次元
的に配列された画像メモリにおける対応するアドレスに
確実にアクセスすることができる表示制御用素子を提供
することにある。
で、その目的は、表示装置のアドレスに基づいて一次元
的に配列された画像メモリにおける対応するアドレスに
確実にアクセスすることができる表示制御用素子を提供
することにある。
【０００９】
【課題を解決するための手段】請求項１の発明によれ
ば、表示装置（４）における任意のアドレスに対応した
画像メモリ（１０）のアドレスにアクセスするときは、
Ｘサイズ設定手段（１７）に表示装置（４）のＸサイズ
ＸSTを設定した状態で、Ｙアドレス設定手段（１４）に
表示装置（４）の表示制御対象とするＹアドレスｎを設
定すると共に、Ｘアドレス設定手段（１８）に表示装置
（４）の表示制御対象とするＸアドレスｍを設定する。
ば、表示装置（４）における任意のアドレスに対応した
画像メモリ（１０）のアドレスにアクセスするときは、
Ｘサイズ設定手段（１７）に表示装置（４）のＸサイズ
ＸSTを設定した状態で、Ｙアドレス設定手段（１４）に
表示装置（４）の表示制御対象とするＹアドレスｎを設
定すると共に、Ｘアドレス設定手段（１８）に表示装置
（４）の表示制御対象とするＸアドレスｍを設定する。
【００１０】ここで、演算手段（２１，２２）は、Ｙア
ドレス設定手段（１４）に設定されたＹアドレスｎとＸ
サイズ設定手段（１７）に設定されたＸサイズＸSTとの
乗算値ｎ×ＸSTとＸアドレス設定手段（１８）に設定さ
れたＸアドレスｍとの加算値ｎ×ＸST＋ｍを画像メモリ
（１０）に対するアクセスアドレスとする。この場合、
このように設定された画像メモリ（１０）に対するアク
セスアドレスは表示装置（４）の表示制御対象のアドレ
スに１対１で対応しているので、演算手段（２１，２
２）による演算値を画像メモリ（１０）のアクセスアド
レスとすることにより、表示装置（４）の所望のアドレ
スに対応した画像メモリ（１０）のアドレスに確実にア
クセスすることができる。
ドレス設定手段（１４）に設定されたＹアドレスｎとＸ
サイズ設定手段（１７）に設定されたＸサイズＸSTとの
乗算値ｎ×ＸSTとＸアドレス設定手段（１８）に設定さ
れたＸアドレスｍとの加算値ｎ×ＸST＋ｍを画像メモリ
（１０）に対するアクセスアドレスとする。この場合、
このように設定された画像メモリ（１０）に対するアク
セスアドレスは表示装置（４）の表示制御対象のアドレ
スに１対１で対応しているので、演算手段（２１，２
２）による演算値を画像メモリ（１０）のアクセスアド
レスとすることにより、表示装置（４）の所望のアドレ
スに対応した画像メモリ（１０）のアドレスに確実にア
クセスすることができる。
【００１１】しかも、このような構成の結果、表示装置
（４）のＸサイズの１アドレス毎の増減に対応すること
ができるので、表示装置（４）のサイズが変更したとき
は、Ｘサイズ設定手段（１７）のＸサイズＸSTを変更す
ることにより表示サイズのＸサイズにかかわらず画像メ
モリを容易に対応させることができる。
（４）のＸサイズの１アドレス毎の増減に対応すること
ができるので、表示装置（４）のサイズが変更したとき
は、Ｘサイズ設定手段（１７）のＸサイズＸSTを変更す
ることにより表示サイズのＸサイズにかかわらず画像メ
モリを容易に対応させることができる。
【００１２】請求項２の発明によれば、Ｘアドレスカウ
ント手段はＸアドレスを一定周期毎にインクリメントし
ている。ここで、演算手段（２１，２２）は、自動イン
クリメントモードが設定されたときはＹアドレスカウン
ト手段（１５）のカウント値ｎにＸサイズ設定手段（１
７）に設定されたＸサイズＸSTとの乗算値ｎ×ＸSTとＸ
アドレスカウント手段のカウント値ｎとの加算値ｎ×Ｘ
ST＋ｍを演算するので、Ｙアドレスカウント手段（１
５）がリセットされた直後においては、表示装置（４）
の（０，０）番地に対応した画像メモリ（１０）の０番
地にアクセスすることができると共に、Ｘアドレスカウ
ント手段によるＸアドレスのインクリメントにより表示
装置（４）における０番目のラインに対応した画像メモ
リ（１０）のアドレスに順にアクセスすることができ
る。
ント手段はＸアドレスを一定周期毎にインクリメントし
ている。ここで、演算手段（２１，２２）は、自動イン
クリメントモードが設定されたときはＹアドレスカウン
ト手段（１５）のカウント値ｎにＸサイズ設定手段（１
７）に設定されたＸサイズＸSTとの乗算値ｎ×ＸSTとＸ
アドレスカウント手段のカウント値ｎとの加算値ｎ×Ｘ
ST＋ｍを演算するので、Ｙアドレスカウント手段（１
５）がリセットされた直後においては、表示装置（４）
の（０，０）番地に対応した画像メモリ（１０）の０番
地にアクセスすることができると共に、Ｘアドレスカウ
ント手段によるＸアドレスのインクリメントにより表示
装置（４）における０番目のラインに対応した画像メモ
リ（１０）のアドレスに順にアクセスすることができ
る。
【００１３】そして、Ｘアドレスリセット手段（２０）
は、Ｘアドレスカウント手段によるカウント値がＸサイ
ズ設定手段（１７）に設定されたＸサイズとなったとき
は、Ｘアドレスカウント手段をリセットすると共にＹア
ドレスカウント手段（１５）をインクリメントする。つ
まり、表示装置（４）における１番目のラインに対応し
た画像メモリ（１０）のアドレスにアクセスすることが
できる。このようにして表示装置（４）における各ライ
ンに対応した画像メモリ（１０）のアドレスにアクセス
することができる。
は、Ｘアドレスカウント手段によるカウント値がＸサイ
ズ設定手段（１７）に設定されたＸサイズとなったとき
は、Ｘアドレスカウント手段をリセットすると共にＹア
ドレスカウント手段（１５）をインクリメントする。つ
まり、表示装置（４）における１番目のラインに対応し
た画像メモリ（１０）のアドレスにアクセスすることが
できる。このようにして表示装置（４）における各ライ
ンに対応した画像メモリ（１０）のアドレスにアクセス
することができる。
【００１４】そして、Ｙアドレスリセット手段（１６）
は、ＹアドレスがＹサイズ設定手段（１３）に設定され
たＹサイズとなったときはＹアドレスカウント手段（１
５）をリセットするので、再びの表示装置（４）の０番
目のラインに対応した画像メモリ（１０）のアドレスに
アクセスすることができる。このような構成の結果、表
示装置（４）の全てのアドレスに対応した画像メモリ
（１０）のアドレスに自動的にアクセスすることができ
る。
は、ＹアドレスがＹサイズ設定手段（１３）に設定され
たＹサイズとなったときはＹアドレスカウント手段（１
５）をリセットするので、再びの表示装置（４）の０番
目のラインに対応した画像メモリ（１０）のアドレスに
アクセスすることができる。このような構成の結果、表
示装置（４）の全てのアドレスに対応した画像メモリ
（１０）のアドレスに自動的にアクセスすることができ
る。
【００１５】請求項３の発明によれば、初期値設定手段
（２３）は、Ｙアドレスカウント手段の初期値を設定す
るので、初期値を変更することにより表示装置（４）の
任意のライン以降に対応した画像メモリ（１０）のアド
レスに自動的にアクセスすることができる。
（２３）は、Ｙアドレスカウント手段の初期値を設定す
るので、初期値を変更することにより表示装置（４）の
任意のライン以降に対応した画像メモリ（１０）のアド
レスに自動的にアクセスすることができる。
【００１６】請求項４の発明によれば、演算手段（２
１，２２）を乗算回路と加算回路から簡単に構成するこ
とができる。
１，２２）を乗算回路と加算回路から簡単に構成するこ
とができる。
【００１７】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて説明する。図２は全体構成を示している。この図２
において、ＭＰＵ１は、データバスを通じて画像データ
及びコマンドデータ（表示ネガ・ポジ反転、調光等）を
タイミングコントローラ２（表示制御用素子に相当）に
送信する。
いて説明する。図２は全体構成を示している。この図２
において、ＭＰＵ１は、データバスを通じて画像データ
及びコマンドデータ（表示ネガ・ポジ反転、調光等）を
タイミングコントローラ２（表示制御用素子に相当）に
送信する。
【００１８】タイミングコントローラ２は、水晶発振器
３の発振周波数に基づいて内部クロック信号を生成し、
その内部クロック信号に基づいてＭＰＵ１から与えられ
る画像データ及びコマンドデータを内部処理して表示装
置４に出力する。
３の発振周波数に基づいて内部クロック信号を生成し、
その内部クロック信号に基づいてＭＰＵ１から与えられ
る画像データ及びコマンドデータを内部処理して表示装
置４に出力する。
【００１９】表示装置４は、ロウドライバ５、カラムド
ライバ６及びＥＬパネル７から構成されており、タイミ
ングコントローラ２から出力された画像データはカラム
ドライバ６に出力される。また、制御信号はロウドライ
バ５及びカラムドライバ６に与えられて、これらのドラ
イバ５，６の動作が設定される。
ライバ６及びＥＬパネル７から構成されており、タイミ
ングコントローラ２から出力された画像データはカラム
ドライバ６に出力される。また、制御信号はロウドライ
バ５及びカラムドライバ６に与えられて、これらのドラ
イバ５，６の動作が設定される。
【００２０】ＥＬパネル７の一方の面には互いに平行配
列された複数のロウラインが形成され、他方の面にはロ
ウラインに対して直交するように互いに平行配列された
カラムラインが形成されており、ロウラインとカラムラ
インとの間に図示しないＥＬ素子（何れも図示せず）が
それぞれ形成されている。
列された複数のロウラインが形成され、他方の面にはロ
ウラインに対して直交するように互いに平行配列された
カラムラインが形成されており、ロウラインとカラムラ
インとの間に図示しないＥＬ素子（何れも図示せず）が
それぞれ形成されている。
【００２１】上記ロウドライバ５はＥＬパネル７のロウ
ラインに走査電圧を順次印加し、カラムドライバ６はＥ
Ｌパネル７の画像データに対応して表示電圧を印加する
ようになっており、走査電圧が印加されたロウラインと
カラムラインとの間に形成されたＥＬ素子が発光するこ
とにより画像が表示される。この場合、ロウドライバ５
は、ロウラインに対する走査電圧の印加が終了する１フ
ィールド毎に走査電圧を正の走査電圧と負の走査電圧と
に交互に切換えるようになっている。電源回路８は、タ
イミングコントローラ２、ロウドライバ５及びカラムド
ライバ６に所定電圧の電源を供給する。
ラインに走査電圧を順次印加し、カラムドライバ６はＥ
Ｌパネル７の画像データに対応して表示電圧を印加する
ようになっており、走査電圧が印加されたロウラインと
カラムラインとの間に形成されたＥＬ素子が発光するこ
とにより画像が表示される。この場合、ロウドライバ５
は、ロウラインに対する走査電圧の印加が終了する１フ
ィールド毎に走査電圧を正の走査電圧と負の走査電圧と
に交互に切換えるようになっている。電源回路８は、タ
イミングコントローラ２、ロウドライバ５及びカラムド
ライバ６に所定電圧の電源を供給する。
【００２２】図３はタイミングコントローラ２の概略構
成の一部をブロック図で示している。この図３におい
て、デコーダ９は、入力したデータが画像データのとき
は、その画像データを画像メモリ１０に出力し、入力し
たデータがコマンドのときは、そのコマンドをコマンド
レジスタ群１１のうちの該当するコマンドレジスタに格
納する。コマンドレジスタ群１１は、入力データがＸア
ドレス若しくはＹアドレスの場合は、それらのアドレス
をメモリアドレス生成回路１２に出力する。メモリアド
レス生成回路１２は、図示しない制御回路により生成さ
れた内部制御信号に基づいて画像メモリ１０に対するア
クセスアドレスを生成する。
成の一部をブロック図で示している。この図３におい
て、デコーダ９は、入力したデータが画像データのとき
は、その画像データを画像メモリ１０に出力し、入力し
たデータがコマンドのときは、そのコマンドをコマンド
レジスタ群１１のうちの該当するコマンドレジスタに格
納する。コマンドレジスタ群１１は、入力データがＸア
ドレス若しくはＹアドレスの場合は、それらのアドレス
をメモリアドレス生成回路１２に出力する。メモリアド
レス生成回路１２は、図示しない制御回路により生成さ
れた内部制御信号に基づいて画像メモリ１０に対するア
クセスアドレスを生成する。
【００２３】図４は画像メモリ１０を模式的に示してい
る。この図４において、画像メモリ１０は８ビットのメ
モリを１次元的に配列してなり、８ビットを単位として
アクセスされるようになっている。この画像メモリ１０
には一次元的にアドレスが設定されており、０番地から
順にＺ番地までのアドレスが設定されている。
る。この図４において、画像メモリ１０は８ビットのメ
モリを１次元的に配列してなり、８ビットを単位として
アクセスされるようになっている。この画像メモリ１０
には一次元的にアドレスが設定されており、０番地から
順にＺ番地までのアドレスが設定されている。
【００２４】図５は、ＥＬパネル７を模式的に示してい
る。この図５において、ＥＬパネル７にはＥＬ素子が二
次元的に形成されており、横方向に配列された８個のＥ
Ｌ素子毎に１つのアドレスが設定されている。つまり、
ＥＬパネル７のＥＬ素子の画素数が８ＸST×ＹSTとする
と、ＥＬパネルには（０，０）番地から（ＸST−１，Ｙ
ST−１）番地までのアドレスが設定されていることにな
る。
る。この図５において、ＥＬパネル７にはＥＬ素子が二
次元的に形成されており、横方向に配列された８個のＥ
Ｌ素子毎に１つのアドレスが設定されている。つまり、
ＥＬパネル７のＥＬ素子の画素数が８ＸST×ＹSTとする
と、ＥＬパネルには（０，０）番地から（ＸST−１，Ｙ
ST−１）番地までのアドレスが設定されていることにな
る。
【００２５】図６は、画像メモリ１０のメモリアドレス
とＥＬパネル７のアドレスとの対応関係を示している。
この図６において、画像メモリ１０の１つのアドレスに
所属する８ビットの画像データがＥＬパネル７における
１つのアドレスに所属する８個のＥＬ素子にそれぞれ対
応しており、画像メモリ１０の８ビットのオンオフに応
じて対応する８個のＥＬ素子の点灯・消灯が制御され
る。具体的には、例えば画像メモリ１０の０番地に所属
する８ビットの画像データはＥＬパネル７における
（０，０）番地のアドレスに所属する８個のＥＬ素子に
対応しており、画像メモリの０番地に所属する８ビット
の画像データを書替えることにより、ＥＬパネル７にお
ける（０，０）番地に所属する８個のＥＬ素子の表示状
態を更新することができる。
とＥＬパネル７のアドレスとの対応関係を示している。
この図６において、画像メモリ１０の１つのアドレスに
所属する８ビットの画像データがＥＬパネル７における
１つのアドレスに所属する８個のＥＬ素子にそれぞれ対
応しており、画像メモリ１０の８ビットのオンオフに応
じて対応する８個のＥＬ素子の点灯・消灯が制御され
る。具体的には、例えば画像メモリ１０の０番地に所属
する８ビットの画像データはＥＬパネル７における
（０，０）番地のアドレスに所属する８個のＥＬ素子に
対応しており、画像メモリの０番地に所属する８ビット
の画像データを書替えることにより、ＥＬパネル７にお
ける（０，０）番地に所属する８個のＥＬ素子の表示状
態を更新することができる。
【００２６】ここで、図６に示すようにＥＬパネル７に
おける（ｍ，ｎ）番地は画像メモリ１０における（ｎ×
ＸST＋ｍ）番地に対応していることが分る。つまり、画
像メモリ１０における（ｎ×ＸST＋ｍ）番地の８ビット
の画像データを書替えることにより、ＥＬパネル７にお
ける（ｍ，ｎ）番地に所属する８個のＥＬ素子の表示状
態を更新することができる。
おける（ｍ，ｎ）番地は画像メモリ１０における（ｎ×
ＸST＋ｍ）番地に対応していることが分る。つまり、画
像メモリ１０における（ｎ×ＸST＋ｍ）番地の８ビット
の画像データを書替えることにより、ＥＬパネル７にお
ける（ｍ，ｎ）番地に所属する８個のＥＬ素子の表示状
態を更新することができる。
【００２７】図１はメモリアドレス生成回路１２のうち
の書込アドレス生成回路１２ａを示すブロック図であ
る。この図１において、Ｙサイズ設定レジスタ１３（Ｙ
サイズ設定手段に相当）は、ＥＬパネル７のＹサイズ、
つまり縦方向のサイズＹSTが設定される。Ｙアドレス設
定レジスタ１４（Ｙアドレス設定手段に相当）は、ＥＬ
パネル７における表示制御対象とするＹアドレスｎが設
定される。Ｙアドレスカウンタ１５（Ｙアドレスカウン
ト手段に相当）は、通常モードにおいてはＹアドレス設
定レジスタ１４に設定されたＹアドレスｎを出力し、自
動インクリメントモードにおいてはリセット信号を入力
する毎にＹアドレスｎをリセットすると共にキャリー信
号を入力する毎にＹアドレスｎをインクリメントする。
比較器１６（Ｙアドレスリセット手段に相当）は、通常
モードにおいては非動作状態であると共に、自動インク
リメントモードにおいてはＹアドレスカウンタ１５のＹ
アドレスｎがＹサイズ設定レジスタ１３に設定されたＹ
サイズＹSTとなる毎にリセット信号をＹアドレスカウン
タ１５に出力する。
の書込アドレス生成回路１２ａを示すブロック図であ
る。この図１において、Ｙサイズ設定レジスタ１３（Ｙ
サイズ設定手段に相当）は、ＥＬパネル７のＹサイズ、
つまり縦方向のサイズＹSTが設定される。Ｙアドレス設
定レジスタ１４（Ｙアドレス設定手段に相当）は、ＥＬ
パネル７における表示制御対象とするＹアドレスｎが設
定される。Ｙアドレスカウンタ１５（Ｙアドレスカウン
ト手段に相当）は、通常モードにおいてはＹアドレス設
定レジスタ１４に設定されたＹアドレスｎを出力し、自
動インクリメントモードにおいてはリセット信号を入力
する毎にＹアドレスｎをリセットすると共にキャリー信
号を入力する毎にＹアドレスｎをインクリメントする。
比較器１６（Ｙアドレスリセット手段に相当）は、通常
モードにおいては非動作状態であると共に、自動インク
リメントモードにおいてはＹアドレスカウンタ１５のＹ
アドレスｎがＹサイズ設定レジスタ１３に設定されたＹ
サイズＹSTとなる毎にリセット信号をＹアドレスカウン
タ１５に出力する。
【００２８】Ｘサイズ設定レジスタ１７（Ｘサイズ設定
手段に相当）は、ＥＬパネル７のＸサイズ、つまり横方
向のサイズＸSTが設定される。Ｘアドレス設定レジスタ
１８（Ｘアドレス設定手段に相当）は、ＥＬパネル７に
おける表示制御対象とするＸアドレスｍが設定される。
Ｘアドレスカウンタ１９（Ｘアドレスカウント手段に相
当）は、通常モードにおいてはＸアドレス設定レジスタ
１８に設定されたＸアドレスｍを出力し、自動インクリ
メントモードにおいてはリセット信号を入力する毎にＸ
アドレスｍをリセットすると共に一定周期毎にＸアドレ
スｍをインクリメントする。比較器２０（Ｘアドレスリ
セット手段に相当）は、通常モードにおいては非動作状
態であり、自動インクリメントモードにおいてはＸアド
レスカウンタ１９のＸアドレスｍがＸサイズ設定レジス
タ１７に設定されたＸサイズＸSTとなる毎にリセット信
号をＸアドレスカウンタ１９に出力すると共に、Ｙアド
レスカウンタ１５にリセット信号をキャリー信号として
出力する。
手段に相当）は、ＥＬパネル７のＸサイズ、つまり横方
向のサイズＸSTが設定される。Ｘアドレス設定レジスタ
１８（Ｘアドレス設定手段に相当）は、ＥＬパネル７に
おける表示制御対象とするＸアドレスｍが設定される。
Ｘアドレスカウンタ１９（Ｘアドレスカウント手段に相
当）は、通常モードにおいてはＸアドレス設定レジスタ
１８に設定されたＸアドレスｍを出力し、自動インクリ
メントモードにおいてはリセット信号を入力する毎にＸ
アドレスｍをリセットすると共に一定周期毎にＸアドレ
スｍをインクリメントする。比較器２０（Ｘアドレスリ
セット手段に相当）は、通常モードにおいては非動作状
態であり、自動インクリメントモードにおいてはＸアド
レスカウンタ１９のＸアドレスｍがＸサイズ設定レジス
タ１７に設定されたＸサイズＸSTとなる毎にリセット信
号をＸアドレスカウンタ１９に出力すると共に、Ｙアド
レスカウンタ１５にリセット信号をキャリー信号として
出力する。
【００２９】乗算器２１（演算手段に相当）は、Ｙアド
レスカウンタ１５のＹアドレスｎとＸサイズ設定レジス
タ１３に設定されたＸサイズＸSTとを乗算する。そし
て、加算器２２（演算手段に相当）は、乗算器２１の乗
算値ｎ×ＸSTとＸアドレスカウンタ１９のＸアドレスｍ
とを加算した演算値ｎ×ＸST＋ｍを書込アドレスとして
出力する。
レスカウンタ１５のＹアドレスｎとＸサイズ設定レジス
タ１３に設定されたＸサイズＸSTとを乗算する。そし
て、加算器２２（演算手段に相当）は、乗算器２１の乗
算値ｎ×ＸSTとＸアドレスカウンタ１９のＸアドレスｍ
とを加算した演算値ｎ×ＸST＋ｍを書込アドレスとして
出力する。
【００３０】図７はメモリアドレス生成回路１２のうち
の読出アドレス生成回路１２ｂを示すブロック図であ
り、書込アドレス生成回路１２ａと同一部分には同一符
号を付して説明を省略する。この場合、読出アドレス生
成回路１２ｂにあっては、自動インクリメントモードの
みが設定されている。
の読出アドレス生成回路１２ｂを示すブロック図であ
り、書込アドレス生成回路１２ａと同一部分には同一符
号を付して説明を省略する。この場合、読出アドレス生
成回路１２ｂにあっては、自動インクリメントモードの
みが設定されている。
【００３１】表示開始ライン設定レジスタ２３（初期値
設定手段に相当）は、ＥＬパネル７における表示制御対
象とする最初のライン番号が設定される。Ｙアドレスカ
ウンタ１５は、比較器１６からリセット信号を入力する
毎に表示開始ライン設定レジスタ２３に設定された表示
開始ラインをカウント初期値として設定してから、比較
器２０からのリセット信号をキャリー信号として入力す
る毎にＹアドレスｎをインクリメントする。Ｘアドレス
カウンタ１９は、比較器２０からリセット信号を入力す
る毎にカウント値ｍをリセットすると共に一定周期でカ
ウント値をインクリメントする。
設定手段に相当）は、ＥＬパネル７における表示制御対
象とする最初のライン番号が設定される。Ｙアドレスカ
ウンタ１５は、比較器１６からリセット信号を入力する
毎に表示開始ライン設定レジスタ２３に設定された表示
開始ラインをカウント初期値として設定してから、比較
器２０からのリセット信号をキャリー信号として入力す
る毎にＹアドレスｎをインクリメントする。Ｘアドレス
カウンタ１９は、比較器２０からリセット信号を入力す
る毎にカウント値ｍをリセットすると共に一定周期でカ
ウント値をインクリメントする。
【００３２】次に、上記構成の作用について説明する。
タイミングコントローラ２により表示装置４を駆動する
ときは、まず、ＭＰＵ１からタイミングコントローラ２
にＥＬパネル７のＸサイズＸST及びＹサイズＹSTを出力
する。これにより、メモリアドレス生成回路１２を構成
する書込アドレス生成回路１２ａ及び読出アドレス生成
回路１２ｂのＸサイズ設定レジスタ１７にＸサイズＸST
が設定されると共に、Ｙサイズ設定レジスタ１３にＹサ
イズＹSTが設定される。
タイミングコントローラ２により表示装置４を駆動する
ときは、まず、ＭＰＵ１からタイミングコントローラ２
にＥＬパネル７のＸサイズＸST及びＹサイズＹSTを出力
する。これにより、メモリアドレス生成回路１２を構成
する書込アドレス生成回路１２ａ及び読出アドレス生成
回路１２ｂのＸサイズ設定レジスタ１７にＸサイズＸST
が設定されると共に、Ｙサイズ設定レジスタ１３にＹサ
イズＹSTが設定される。
【００３３】続いて、ＭＰＵ１によりタイミングコント
ローラ２を通常動作モードに設定した状態で、図６に示
すようにＥＬパネル７におけるｎライン目のｍ番目のア
ドレス（ｍ，ｎ）に所属する８個のＥＬ素子の画像デー
タを更新するときは、Ｘアドレスとしてｍ、Ｙアドレス
としてｎをタイミングコントローラ２に出力する。これ
らのＸアドレスｍ，ＹアドレスｎはそれぞれＸアドレス
設定レジスタ１８及びＹアドレス設定レジスタ１４に一
度セットされた後、Ｘアドレスカウンタ１９及びＹアド
レスカウンタ１５にセットされる。
ローラ２を通常動作モードに設定した状態で、図６に示
すようにＥＬパネル７におけるｎライン目のｍ番目のア
ドレス（ｍ，ｎ）に所属する８個のＥＬ素子の画像デー
タを更新するときは、Ｘアドレスとしてｍ、Ｙアドレス
としてｎをタイミングコントローラ２に出力する。これ
らのＸアドレスｍ，ＹアドレスｎはそれぞれＸアドレス
設定レジスタ１８及びＹアドレス設定レジスタ１４に一
度セットされた後、Ｘアドレスカウンタ１９及びＹアド
レスカウンタ１５にセットされる。
【００３４】ここで、乗算器２１は、Ｙアドレスカウン
タ１５のＸアドレスｎとＸサイズ設定レジスタ１７のＸ
サイズＸSTとを乗算し、この演算値ｎ×ＸSTとＸアドレ
スカウンタ１９のＸアドレスｍとを加算器２２で演算す
ることにより画像メモリ１０に対するアクセスアドレス
ｎ×ＸST＋ｍを得ることができる。
タ１５のＸアドレスｎとＸサイズ設定レジスタ１７のＸ
サイズＸSTとを乗算し、この演算値ｎ×ＸSTとＸアドレ
スカウンタ１９のＸアドレスｍとを加算器２２で演算す
ることにより画像メモリ１０に対するアクセスアドレス
ｎ×ＸST＋ｍを得ることができる。
【００３５】従って、上述のようにして書込アドレス生
成回路１２ａにより画像メモリ１０の（ｎ×ＸST＋ｍ）
番地がアクセスされた状態で、所定タイミングでＭＰＵ
１からタイミングコントローラ２に画像データを出力す
ることにより、画像メモリ１０における（ｎ×ＸST＋
ｍ）番地に８ビットの画像データを書込むことができ
る。
成回路１２ａにより画像メモリ１０の（ｎ×ＸST＋ｍ）
番地がアクセスされた状態で、所定タイミングでＭＰＵ
１からタイミングコントローラ２に画像データを出力す
ることにより、画像メモリ１０における（ｎ×ＸST＋
ｍ）番地に８ビットの画像データを書込むことができ
る。
【００３６】一方、画像メモリ１０における１フレーム
分の画像データを一気に書替えたいときは、ＭＰＵ１に
よりタイミングコントローラ２を自動インクリメントモ
ードに設定する。この自動インクリメントモードでは、
Ｘアドレス設定レジスタ１８及びＹアドレス設定レジス
タ１４は無効化されており、Ｘアドレスカウンタ１９及
びＹアドレスカウンタ１５はリセット状態とされる。こ
の状態では、Ｘアドレスカウンタ１９のメモリアドレス
ｍ及びＹアドレスカウンタ１４のＹアドレスｎは０であ
り、演算値ｎ×ＸST＋ｍは０であるので、画像メモリ１
０に対する書込アドレスは０番地となっている。
分の画像データを一気に書替えたいときは、ＭＰＵ１に
よりタイミングコントローラ２を自動インクリメントモ
ードに設定する。この自動インクリメントモードでは、
Ｘアドレス設定レジスタ１８及びＹアドレス設定レジス
タ１４は無効化されており、Ｘアドレスカウンタ１９及
びＹアドレスカウンタ１５はリセット状態とされる。こ
の状態では、Ｘアドレスカウンタ１９のメモリアドレス
ｍ及びＹアドレスカウンタ１４のＹアドレスｎは０であ
り、演算値ｎ×ＸST＋ｍは０であるので、画像メモリ１
０に対する書込アドレスは０番地となっている。
【００３７】このとき、ＭＰＵ１からタイミングコント
ローラ２に画像データを出力すると、画像メモリ１０の
０番地に８ビットの画像データが記憶される。
ローラ２に画像データを出力すると、画像メモリ１０の
０番地に８ビットの画像データが記憶される。
【００３８】このような状態からＸアドレスカウンタ１
９がＸアドレスｍをインクリメントすると、演算値ｎ×
ＸST＋ｍは１となるので、画像メモリ１０に対する書込
アドレスは１番地となる。この状態で、ＭＰＵ１からタ
イミングコントローラ２に画像データを出力すると、画
像メモリ１０の１番地に８ビットの画像データが記憶さ
れる。
９がＸアドレスｍをインクリメントすると、演算値ｎ×
ＸST＋ｍは１となるので、画像メモリ１０に対する書込
アドレスは１番地となる。この状態で、ＭＰＵ１からタ
イミングコントローラ２に画像データを出力すると、画
像メモリ１０の１番地に８ビットの画像データが記憶さ
れる。
【００３９】同様にして、書込アドレス生成回路１２ａ
から書込アドレスが出力されたタイミングに応じてＭＰ
Ｕ１からタイミングコントローラ２に８ビットの画像デ
ータを順に出力することにより、ＥＬパネル７の０番目
のラインに対応する画像メモリ１０に画像データを順に
記憶することができる。
から書込アドレスが出力されたタイミングに応じてＭＰ
Ｕ１からタイミングコントローラ２に８ビットの画像デ
ータを順に出力することにより、ＥＬパネル７の０番目
のラインに対応する画像メモリ１０に画像データを順に
記憶することができる。
【００４０】そして、Ｘアドレスカウンタ１９のカウン
ト値がＸサイズ設定レジスタ１７に設定されたＸサイズ
ＸSTとなると、比較器２０からリセット信号が出力され
てＸアドレスカウンタ１９がリセットされる。このと
き、同時に比較器１６からＹアドレスカウンタ１５にリ
セット信号がキャリー信号として出力されるので、Ｙア
ドレスカウンタ１５がインクリメントしてＹアドレスｎ
が１となる。この状態では、演算値ｎ×ＸSTはＸSTとな
るので、画像メモリ１０におけるＸST番地をアクセスす
ることができる。つまり、ＥＬパネル７における１番目
のラインの先頭アドレスに対応した画像メモリ１０のア
ドレスにアクセスすることになる。従って、ＭＰＵ１か
らタイミングコントローラ２に画像データを出力するこ
とにより、画像メモリ１０におけるＸST番地に画像デー
タを記憶することができる。
ト値がＸサイズ設定レジスタ１７に設定されたＸサイズ
ＸSTとなると、比較器２０からリセット信号が出力され
てＸアドレスカウンタ１９がリセットされる。このと
き、同時に比較器１６からＹアドレスカウンタ１５にリ
セット信号がキャリー信号として出力されるので、Ｙア
ドレスカウンタ１５がインクリメントしてＹアドレスｎ
が１となる。この状態では、演算値ｎ×ＸSTはＸSTとな
るので、画像メモリ１０におけるＸST番地をアクセスす
ることができる。つまり、ＥＬパネル７における１番目
のラインの先頭アドレスに対応した画像メモリ１０のア
ドレスにアクセスすることになる。従って、ＭＰＵ１か
らタイミングコントローラ２に画像データを出力するこ
とにより、画像メモリ１０におけるＸST番地に画像デー
タを記憶することができる。
【００４１】上述のようにして、ＥＬパネル７における
（０，０）番地から（ＸST−１，ＹST−１）番地までの
アドレスに対応した画像メモリ１０の０番地から（ＹST
−１）・ＸST＋（ＸST−１）＝ＹST・ＸST−１番地まで
に画像データを記憶すると、比較器２０がＸアドレスカ
ウンタ１９をリセットすると同時に、比較器１６がＹア
ドレスカウンタ１５をリセットするので、両方のカウン
タ１９，１５がリセットされて初期状態となり、画像メ
モリ１０の０番地から再びアクセスするようになる。
（０，０）番地から（ＸST−１，ＹST−１）番地までの
アドレスに対応した画像メモリ１０の０番地から（ＹST
−１）・ＸST＋（ＸST−１）＝ＹST・ＸST−１番地まで
に画像データを記憶すると、比較器２０がＸアドレスカ
ウンタ１９をリセットすると同時に、比較器１６がＹア
ドレスカウンタ１５をリセットするので、両方のカウン
タ１９，１５がリセットされて初期状態となり、画像メ
モリ１０の０番地から再びアクセスするようになる。
【００４２】このような自動インクリメントモードで
は、ＭＰＵ１は、書込アドレス生成回路１２ａに書込ア
ドレスを設定することなく画像メモリ１０の０番地から
（ＹST−１）・ＸST＋（ＸST−１）＝ＹST・ＸST−１番
地までに画像データを一気に書込むことができる。
は、ＭＰＵ１は、書込アドレス生成回路１２ａに書込ア
ドレスを設定することなく画像メモリ１０の０番地から
（ＹST−１）・ＸST＋（ＸST−１）＝ＹST・ＸST−１番
地までに画像データを一気に書込むことができる。
【００４３】一方、読出アドレス生成回路１２ｂは、上
述した書込アドレス生成回路１２ａの自動インクリメン
トモードと同一の動作を実行するもので、読出アドレス
としては画像メモリ１０の０番地から（ＹST−１）・Ｘ
ST＋（ＸST−１）＝ＹST・ＸST−１番地までをアクセス
することに応じて８ビットの画像データを順に出力する
ことによりＥＬパネル７の表示画像を更新することがで
きる。
述した書込アドレス生成回路１２ａの自動インクリメン
トモードと同一の動作を実行するもので、読出アドレス
としては画像メモリ１０の０番地から（ＹST−１）・Ｘ
ST＋（ＸST−１）＝ＹST・ＸST−１番地までをアクセス
することに応じて８ビットの画像データを順に出力する
ことによりＥＬパネル７の表示画像を更新することがで
きる。
【００４４】また、ＥＬパネル７の任意のライン以降の
表示画像を更新したいときは、ＭＰＵ１からタイミング
コントローラ７の読出アドレス生成回路１２ｂの表示開
始ライン設定レジスタ２３に表示開始ラインを設定す
る。この場合、Ｙアドレスカウンタ１５は、比較器１６
によりリセットされたときは表示開始ライン設定レジス
タ２３に設定された表示開始ラインを初期値としてキャ
リー信号を入力する毎にインクリメントする。
表示画像を更新したいときは、ＭＰＵ１からタイミング
コントローラ７の読出アドレス生成回路１２ｂの表示開
始ライン設定レジスタ２３に表示開始ラインを設定す
る。この場合、Ｙアドレスカウンタ１５は、比較器１６
によりリセットされたときは表示開始ライン設定レジス
タ２３に設定された表示開始ラインを初期値としてキャ
リー信号を入力する毎にインクリメントする。
【００４５】このような動作の結果、タイミングコント
ローラ２からはＥＬパネル７の所定ライン以降に対応す
る画像メモリ１０の画像データが繰返して出力されるの
で、ＥＬパネル７の所定ライン以降の表示画像を更新す
ることができる。
ローラ２からはＥＬパネル７の所定ライン以降に対応す
る画像メモリ１０の画像データが繰返して出力されるの
で、ＥＬパネル７の所定ライン以降の表示画像を更新す
ることができる。
【００４６】このような実施の形態によれば、書込アド
レス生成回路１２ａにおいては通常モードの実行時にＹ
アドレス設定レジスタ１４に設定されたＹアドレスｎと
Ｘサイズ設定レジスタ１３に設定されたＸサイズＸstと
の乗算値ｎ×ＸSTとＸアドレス設定レジスタ１８に設定
されたＸアドレスｍとの加算値ｎ×ＸST＋ｍを画像メモ
リ１０に対する書込アドレスとしたので、ＥＬパネル７
の表示制御対象とするアドレスを設定するだけで、その
表示制御対象のアドレスに対応した画像メモリ１０のア
ドレスにアクセスすることができる。従って、一次元的
に配列された画像メモリに対するアクセスアドレスとし
てＸアドレスとＹアドレスとを連接する従来例に比較し
て、タイミングコントローラ２と接続される表示装置４
のＥＬパネル７の大きさにかかわらず、そのＥＬパネル
７のＸサイズＸSTを設定することによりＥＬパネルの大
きさにかかわらず確実に対応することができる。
レス生成回路１２ａにおいては通常モードの実行時にＹ
アドレス設定レジスタ１４に設定されたＹアドレスｎと
Ｘサイズ設定レジスタ１３に設定されたＸサイズＸstと
の乗算値ｎ×ＸSTとＸアドレス設定レジスタ１８に設定
されたＸアドレスｍとの加算値ｎ×ＸST＋ｍを画像メモ
リ１０に対する書込アドレスとしたので、ＥＬパネル７
の表示制御対象とするアドレスを設定するだけで、その
表示制御対象のアドレスに対応した画像メモリ１０のア
ドレスにアクセスすることができる。従って、一次元的
に配列された画像メモリに対するアクセスアドレスとし
てＸアドレスとＹアドレスとを連接する従来例に比較し
て、タイミングコントローラ２と接続される表示装置４
のＥＬパネル７の大きさにかかわらず、そのＥＬパネル
７のＸサイズＸSTを設定することによりＥＬパネルの大
きさにかかわらず確実に対応することができる。
【００４７】また、自動インクリメントモードで必要と
なる乗算器２１及び加算器２２を兼用することができる
ので、自動インクリメントモード用の構成を独立して設
ける場合に比較して、全体の構成を簡単化することがで
きる。
なる乗算器２１及び加算器２２を兼用することができる
ので、自動インクリメントモード用の構成を独立して設
ける場合に比較して、全体の構成を簡単化することがで
きる。
【図１】本発明の一実施の形態における書込アドレス生
成回路を示すブロック図
成回路を示すブロック図
【図２】全体の構成を示す概略図
【図３】タイミングコントローラの構成を示す概略図
【図４】記憶メモリを模式的に示す図
【図５】ＥＬパネルのアドレス設定を示す図
【図６】記憶パネルのアドレスとＥＬパネルのアドレス
との対応関係を示す図
との対応関係を示す図
【図７】読出アドレス生成回路を示すブロック図
１はＭＰＵ、２はタイミングコントローラ（表示制御用
素子）、４は表示装置、１０は画像メモリ、１２はメモ
リアドレス生成回路、１３はＹサイズ設定レジスタ（Ｙ
サイズ設定手段）、１４はＹアドレス設定レジスタ（Ｙ
アドレス設定手段）、１５はＹアドレスカウンタ（Ｙア
ドレスカウント手段）、１６は比較器（Ｙアドレスリセ
ット手段）、１７はＸサイズ設定レジスタ（Ｘサイズ設
定手段）、１８はＸアドレス設定レジスタ（Ｘアドレス
設定手段）、１９はＸアドレスカウンタ（Ｘアドレスカ
ウント手段）、２０は比較器（Ｘアドレスリセット手
段）、２１は乗算器（演算手段）、２２は加算器（演算
手段）、２３は表示開始ライン設定レジスタ（初期値設
定手段）である。
素子）、４は表示装置、１０は画像メモリ、１２はメモ
リアドレス生成回路、１３はＹサイズ設定レジスタ（Ｙ
サイズ設定手段）、１４はＹアドレス設定レジスタ（Ｙ
アドレス設定手段）、１５はＹアドレスカウンタ（Ｙア
ドレスカウント手段）、１６は比較器（Ｙアドレスリセ
ット手段）、１７はＸサイズ設定レジスタ（Ｘサイズ設
定手段）、１８はＸアドレス設定レジスタ（Ｘアドレス
設定手段）、１９はＸアドレスカウンタ（Ｘアドレスカ
ウント手段）、２０は比較器（Ｘアドレスリセット手
段）、２１は乗算器（演算手段）、２２は加算器（演算
手段）、２３は表示開始ライン設定レジスタ（初期値設
定手段）である。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C080 AA06 BB05 DD09 DD22 EE29 FF12 GG02 GG15 GG17 JJ02 5C082 AA13 BA02 BA12 BA35 BB15 BB22 CA76 CA84 DA54 DA55 DA64 DA65 DA89 MM01
Claims (4)
- 【請求項１】 外部から入力した画像データを記憶する
と共に記憶した画像データを二次元的に配列された表示
画素を有する表示装置（４）に出力する表示制御用素子
において、 一次元的に配列され入力した画像データを記憶する画像
メモリ（１０）と、 前記表示装置（４）の表示制御対象とするＹアドレスが
設定されるＹアドレス設定手段（１４）と、 前記表示装置（４）の表示制御対象とするＸアドレスが
設定されるＸアドレス設定手段（１８）と、 前記表示装置（４）のＸサイズが設定されるＸサイズ設
定手段（１７）と、 前記Ｙアドレス設定手段（１４）に設定されたＹアドレ
スと前記Ｘサイズ設定手段（１７）に設定されたＸサイ
ズとの乗算値と前記Ｘアドレス設定手段（１８）に設定
されたＸアドレスとの加算値を演算する演算手段（２
１，２２）とを備え、 この演算手段（２１，２２）による演算値を前記画像メ
モリ（１０）に対するアクセスアドレスとすることを特
徴する表示制御用素子。 - 【請求項２】 前記表示装置（４）のＹサイズを設定す
るＹサイズ設定手段（１３）と、 ＹアドレスをカウントするＹアドレスカウント手段（１
５）と、 Ｙアドレスが前記Ｙサイズ設定手段（１３）に設定され
たＹサイズとなったときは前記Ｙアドレスカウント手段
（１５）をリセットするＹアドレスリセット手段（１
６）と、 Ｘアドレスを一定周期毎にインクリメントするＸアドレ
スカウント手段（１９）と、 このＸアドレスカウント手段（１９）によるカウント値
が前記Ｘサイズ設定手段（１７）に設定されたＸサイズ
となったときは前記Ｘアドレスカウント手段（１９）を
リセットすると共に前記Ｙアドレスカウント手段（１
５）をインクリメントするＸアドレスリセット手段（２
０）とを備え、 前記演算手段（２１，２２）は、自動インクリメントモ
ードでは前記Ｙアドレスカウント手段（１５）のカウン
ト値と前記Ｘサイズ設定手段（１７）に設定されたＸサ
イズとの乗算値と前記Ｘアドレスカウント手段（１９）
のカウント値との加算値を演算することを特徴とする請
求項１記載の表示制御用素子。 - 【請求項３】 前記Ｙアドレスカウント手段（１９）の
初期値を設定する初期値設定手段（２３）を備えたこと
を特徴とする請求項２記載の表示制御用素子。 - 【請求項４】 前記演算手段（２１，２２）は、前記Ｙ
アドレス設定手段（１４）に設定されたＹアドレスと前
記Ｘサイズ設定手段（１７）に設定されたＸサイズとを
乗算する乗算器（２１）と、この乗算器（２１）による
乗算値と前記Ｘアドレス設定手段（１８）に設定された
Ｘアドレスとを加算する加算器（２２）とから構成され
ていることを特徴とする請求項１乃至３の何れかに記載
の表示制御用素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10198678A JP2000029423A (ja) | 1998-07-14 | 1998-07-14 | 表示制御用素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10198678A JP2000029423A (ja) | 1998-07-14 | 1998-07-14 | 表示制御用素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000029423A true JP2000029423A (ja) | 2000-01-28 |
Family
ID=16395237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10198678A Pending JP2000029423A (ja) | 1998-07-14 | 1998-07-14 | 表示制御用素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000029423A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1326100C (zh) * | 2003-01-31 | 2007-07-11 | 精工爱普生株式会社 | 显示驱动器、显示装置及显示驱动方法 |
-
1998
- 1998-07-14 JP JP10198678A patent/JP2000029423A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1326100C (zh) * | 2003-01-31 | 2007-07-11 | 精工爱普生株式会社 | 显示驱动器、显示装置及显示驱动方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6633273B2 (en) | Liquid crystal display with liquid crystal driver having display memory | |
| JP3675416B2 (ja) | 表示ドライバ、電気光学装置、及び表示ドライバのパラメータ設定方法 | |
| US5613103A (en) | Display control system and method for controlling data based on supply of data | |
| JP3636148B2 (ja) | 表示ドライバ、電気光学装置、及び表示ドライバのパラメータ設定方法 | |
| KR100726052B1 (ko) | 전기 광학 장치 및 그의 구동 방법, 디지털 구동 액정 표시 장치, 전자 기기 및 프로젝터 | |
| JP2002023705A (ja) | 液晶表示装置 | |
| JP2008181133A (ja) | 表示装置及びその駆動方法 | |
| JPH07175445A (ja) | メモリ内蔵液晶ドライバと液晶ディスプレイ | |
| JP3919877B2 (ja) | 表示制御回路及び画像表示装置並びにそれを備えた電子機器 | |
| JP4599049B2 (ja) | 表示装置及びこれを用いた携帯機器 | |
| US6864870B2 (en) | Liquid crystal display controller with improved dithering and frame rate control and method thereof | |
| JP3632589B2 (ja) | 表示駆動装置およびにそれを用いた電気光学装置並びに電子機器 | |
| JP3783723B2 (ja) | 表示ドライバ、電気光学装置、及び表示ドライバのパラメータ設定方法 | |
| JP2000029423A (ja) | 表示制御用素子 | |
| US20070242011A1 (en) | Display Device | |
| US11282434B1 (en) | Driving method for active matrix display | |
| TWI417827B (zh) | 顯示裝置及其驅動方法 | |
| JP3227200B2 (ja) | 表示制御装置及び方法 | |
| CN109545131B (zh) | 显示驱动器、显示装置以及操作显示驱动器的方法 | |
| JP2002244610A (ja) | 表示装置 | |
| JP5962109B2 (ja) | 駆動回路、電気光学装置、電子機器、及び駆動方法 | |
| JP2007071940A (ja) | 表示用メモリ | |
| JP2000181416A (ja) | 表示制御装置および方法 | |
| JPH0675544A (ja) | 液晶駆動装置及び方法 | |
| JP3263645B2 (ja) | 表示用マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060704 |