JP2000021824A - Layer opening method in local region of semiconductor element and apparatus thereof - Google Patents

Layer opening method in local region of semiconductor element and apparatus thereof

Info

Publication number
JP2000021824A
JP2000021824A JP10191466A JP19146698A JP2000021824A JP 2000021824 A JP2000021824 A JP 2000021824A JP 10191466 A JP10191466 A JP 10191466A JP 19146698 A JP19146698 A JP 19146698A JP 2000021824 A JP2000021824 A JP 2000021824A
Authority
JP
Japan
Prior art keywords
polishing
semiconductor element
wafer
brush
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10191466A
Other languages
Japanese (ja)
Inventor
Masao Okihara
将生 沖原
Junya Sho
淳也 招
Norio Hirashita
紀夫 平下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10191466A priority Critical patent/JP2000021824A/en
Publication of JP2000021824A publication Critical patent/JP2000021824A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a layer opening method/device in the local region of a semiconductor element, which specify an arbitrary observation desired part, polish it, and open a layer even if a wafer is as it is. SOLUTION: A process where a fine polishing brush 12 is brought close to an observation desire part 11 of a semiconductor wafer 10 from above, a process where the polishing brush 12 is brought into contact with the semiconductor wafer 10 while polishing compound is applied to it, and the polishing brush 12 is moved and only a region to which the polishing brush 12 is brought close is polished mechanically and a process where polishing waste occurring in the polishing process is removed, and a layer is opened during the manufacture process of the semiconductor wafer 10 are provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路の
製造工程において発生するパターン異常等の確認や、微
細なコンタクトホールの開口確認等の解析を、特定箇所
に対してのみ研磨を行うことにより、局所的に開層し、
半導体ウエハの他の領域には何ら影響を与えることな
く、製造工程中に可能にする半導体素子の局所領域での
開層方法及びその装置に関するものである。
BACKGROUND OF THE INVENTION The present invention relates to an analysis of a pattern abnormality or the like which occurs in a manufacturing process of a semiconductor integrated circuit and an analysis of confirmation of a fine contact hole opening by polishing only a specific portion. , Open locally,
The present invention relates to a method and an apparatus for opening a layer in a local region of a semiconductor element, which can be performed during a manufacturing process without affecting other regions of a semiconductor wafer.

【0002】[0002]

【従来の技術】半導体素子は、写真技術の応用によるホ
トリソ、エッチング工程の繰り返しにより、多層膜の積
層構造をウエハ上に構築することにより形成される。そ
のため、その製造工程中に、パターン異常等の不良が検
出された場合、または、微細なコンタクトホールの開口
確認を行う場合、これを検出するためには観察希望箇所
の周辺を切り出し、研磨や溶剤により上層を開層するこ
とにより、SEM(Secondary Electr
on Microscope)などの電子顕微鏡等を用
いた観察により評価する必要があった。
2. Description of the Related Art A semiconductor device is formed by building a multilayer structure of a multilayer film on a wafer by repeating photolithography and etching steps by applying photographic technology. Therefore, when a defect such as a pattern abnormality is detected during the manufacturing process, or when confirming the opening of a fine contact hole, to detect this, cut out the periphery of the desired observation point, and use polishing or solvent. By opening the upper layer by SEM (Secondary Electr)
on Microscope) and the like, it was necessary to evaluate by observation using an electron microscope or the like.

【0003】図7はかかる従来の開層による半導体素子
の観察方法を示す工程図である。以下、実際に用いられ
る代表的な開層方法について、図7を参照しながら説明
する。まず、図7(a)に示すように、製造工程中で異
常が検出された際には、ウエハ1をウエハ劈開等により
異常箇所(観察希望箇所)2の周辺を選出した試料片3
を作成する。
FIG. 7 is a process chart showing a conventional method for observing a semiconductor device by layer opening. Hereinafter, a representative layering method actually used will be described with reference to FIG. First, as shown in FIG. 7 (a), when an abnormality is detected during the manufacturing process, the wafer 1 is sampled by selecting the periphery of an abnormal part (a desired observation point) 2 by cleaving the wafer or the like.
Create

【0004】次に、図7(b)に示すように、この試料
片3を溶剤4中に浸し、観察に不必要な個所をエッチン
グする。各積層膜に対して選択比の異なるエッチング溶
剤を組み合わせて使用することにより、観察希望箇所ま
で開層できる。一方、図7(c)に示すように、試料片
3の表面を研磨することにより、観察に不必要な個所を
切削することができる。つまり、研磨パッド5にノズル
6から研磨材7を塗布しながら、試料片3の表面を研磨
パッド5に押し付ける。この時、必要であればパッド面
と試料片3の表面の間に若干の角度を持たせることも可
能である。研磨パッド5を回転させることにより、観察
希望箇所2にまで開層できる。
[0006] Next, as shown in FIG. 7 (b), the sample 3 is immersed in a solvent 4, and portions unnecessary for observation are etched. By using an etching solvent having a different selection ratio in combination for each laminated film, it is possible to open a layer to a desired observation position. On the other hand, as shown in FIG. 7 (c), by polishing the surface of the sample piece 3, a portion unnecessary for observation can be cut. That is, the surface of the sample piece 3 is pressed against the polishing pad 5 while applying the polishing material 7 from the nozzle 6 to the polishing pad 5. At this time, if necessary, it is possible to make a slight angle between the pad surface and the surface of the sample piece 3. By rotating the polishing pad 5, it is possible to open the layer up to the desired observation point 2.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記し
た従来の方法は、ウエハを劈開することにより試料片を
作成し、さらに上層を完全に開層する必要がある。この
処理の際に、全く無関係の領域にまで影響が及ぶのは必
至である。上記のような解析を行うためには、ウエハの
抜き取りが必要であり、そのウエハ内にある他のチップ
もその時点で製造をストップせざるを得ないため、歩留
まりを低下させるという問題点があった。
However, in the above-mentioned conventional method, it is necessary to form a specimen by cleaving the wafer and completely open the upper layer. At the time of this processing, it is inevitable that a completely unrelated area is affected. In order to perform the above-described analysis, it is necessary to extract a wafer, and since other chips in the wafer must be stopped at that time, there is a problem that the yield is reduced. Was.

【0006】さらに、ウエハを破壊してからの解析であ
るため、これらの解析手法を製造工程中に導入すること
は不可能であった。本発明によれば、上記問題点を除去
し、ウエハのままでも、その任意の観察希望箇所を特定
して、研磨し、開層することができる半導体素子の局所
領域での開層方法及びその装置を提供することができ
る。
Furthermore, since the analysis is performed after the wafer is destroyed, it has not been possible to introduce these analysis techniques into the manufacturing process. According to the present invention, the above problems are eliminated, even if the wafer is left as it is, an arbitrary observation desired portion is specified, polished, and a layer opening method in a local region of a semiconductor element capable of opening the layer and the method. An apparatus can be provided.

【0007】[0007]

【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔1〕半導体素子の局所領域での開層方法において、半
導体素子の観察希望箇所の上側から微細な研磨ブラシを
接近させる工程と、研磨剤を塗布しながら前記研磨ブラ
シを前記半導体素子に接触させた後、前記研磨ブラシを
移動させ、この研磨ブラシが接触している領域のみの機
械的な研磨を行う工程と、前記研磨工程で発生する研磨
屑を除去し、前記半導体素子の製造工程中に開層する工
程とを施すようにしたものである。
According to the present invention, there is provided a method for opening a layer in a local region of a semiconductor device, comprising the steps of: Bringing the polishing brush into contact with the semiconductor element while applying a polishing agent, moving the polishing brush, and mechanically polishing only a region where the polishing brush is in contact with the semiconductor device. Removing the polishing debris generated in the polishing step, and opening the layer during the manufacturing process of the semiconductor element.

【0008】〔2〕半導体素子の局所領域での開層装置
において、半導体素子の位置決め手段と、前記半導体素
子の観察希望箇所の座標情報を得る手段と、前記半導体
素子の観察希望箇所にセット可能な微細な研磨ブラシ
と、この研磨ブラシの駆動手段とを具備するようにした
ものである。
[2] In a layering apparatus in a local region of a semiconductor element, means for positioning a semiconductor element, means for obtaining coordinate information of a desired observation point of the semiconductor element, and setting at a desired observation point of the semiconductor element This is provided with a fine polishing brush and driving means for the polishing brush.

【0009】[0009]

【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。図1は本発明の第1実施例を示す半
導体ウエハの特定箇所の局所的開層方法を示す模式図で
ある。 (1)まず、図1(a)に示すように、観察希望箇所1
1に半導体ウエハ(以下、単にウエハという)10の上
側から、微細な研磨ブラシ(以下、単にブラシという)
12を接近させる。
Embodiments of the present invention will be described below in detail. FIG. 1 is a schematic diagram showing a method for locally opening a specific portion of a semiconductor wafer according to a first embodiment of the present invention. (1) First, as shown in FIG.
1 is a fine polishing brush (hereinafter simply referred to as a brush) from above the semiconductor wafer (hereinafter simply referred to as a wafer) 10.
Move 12 closer.

【0010】そこで、ダイヤモンドペースト等の研磨剤
をウエハ10上に塗布しながら、ブラシ12をウエハ1
0に接触させた後、ブラシ12を前後に振動させる。こ
の時にブラシ12の材質として、フェルト等の柔らかい
材料を用いることにより、研磨の際に試料表面に入る傷
を最小に止めることが可能である。また、研磨の際に発
生する研磨屑は、スクライブ洗浄等の洗浄を実施するこ
とにより、完全に取り除くことができることが、通常の
半導体製造工程の一つであるCMP(Chemical
Mechanical Polish)において確認
されている。なお、図1(b)において、13は開層箇
所である。
Therefore, the brush 12 is applied to the wafer 1 while applying an abrasive such as diamond paste on the wafer 10.
After the brush 12 is brought into contact with zero, the brush 12 is vibrated back and forth. At this time, by using a soft material such as felt as the material of the brush 12, it is possible to minimize scratches entering the sample surface during polishing. In addition, polishing debris generated at the time of polishing can be completely removed by performing cleaning such as scribe cleaning, which is one of the usual semiconductor manufacturing processes.
(Mechanical Polish). In addition, in FIG.1 (b), 13 is an opening part.

【0011】また、そのウエハは観察希望箇所11の座
標位置情報を得ることができるように、セットされる。
一方、ブラシ12は、例えば、図1(c)に示すよう
に、工業用多関節ロボット(以下、単にロボットとい
う)20のハンド31に保持され、そのロボット20に
ウエハ10の観察希望箇所11の位置情報が教示される
と、そのロボット20はブラシ12をそのウエハの観察
希望箇所11の位置に移動させ、位置決めを行う。
The wafer is set so that coordinate position information of the observation desired portion 11 can be obtained.
On the other hand, for example, as shown in FIG. 1C, the brush 12 is held by a hand 31 of an industrial articulated robot (hereinafter, simply referred to as a robot) 20, and the robot 20 When the position information is taught, the robot 20 moves the brush 12 to the position of the desired observation position 11 on the wafer and performs positioning.

【0012】そこで、ロボット20のハンド31に搭載
された駆動装置32、ここでは、直線方向の振動装置
(例えば、微小バイブレータ)により、ブラシを駆動し
て研磨を行う。なお、ロボット20の制御部は、CPU
(中央処理装置)21、I/F(出力インターフェー
ス)22、記憶装置(メモリ)23、I/F(入力イン
ターフェース)24などからなる。
Therefore, a brush is driven by a driving device 32 mounted on the hand 31 of the robot 20, in this case, a vibrating device (for example, a minute vibrator) in a linear direction to perform polishing. The control unit of the robot 20 is a CPU
(Central processing unit) 21, I / F (output interface) 22, storage device (memory) 23, I / F (input interface) 24, and the like.

【0013】したがって、ウエハの観察希望箇所のブラ
シが接触している領域のみで機械的な研磨が進み、局所
領域でのみ上層部の開層が可能となる。このように、第
1実施例によれば、ウエハ内の他の領域に全く影響を与
えることなく、局所領域でのみ上層部の開層が可能とな
る。このため、通常は製造工程中には導入不可能であっ
た局所解析を簡易に実行することができる。
Therefore, mechanical polishing proceeds only in the area of the wafer where the brush is desired to be observed, and the upper layer can be opened only in a local area. As described above, according to the first embodiment, it is possible to open the upper layer only in the local region without affecting other regions in the wafer at all. For this reason, local analysis which cannot be normally introduced during the manufacturing process can be easily executed.

【0014】そして、パターン異常等が検出された箇所
の観察、微細なコンタクトホールの開口の確認、パーテ
ィクル内部の組成分析等、一般には製造工程内では確認
不可能であった解析が可能となる。また、製品レベルの
チップに対しても適用可能である。すなわち、上記した
ウエハは言うに及ばず、製品レベルのチップにも適用で
きる、つまり、半導体素子に対する局所領域の開層を行
うことができる。 次に、本発明の第2実施例について
説明する。
In addition, it is possible to perform an analysis that cannot be generally confirmed in a manufacturing process, such as observation of a portion where a pattern abnormality or the like is detected, confirmation of an opening of a fine contact hole, analysis of a composition inside a particle, and the like. Further, the present invention can be applied to a chip at a product level. That is, the present invention can be applied not only to the above-described wafer but also to a chip at a product level, that is, it is possible to open a local region for a semiconductor element. Next, a second embodiment of the present invention will be described.

【0015】図2は本発明の第2実施例を示すウエハの
特定箇所の局所的開層方法を示す模式図である。図2に
示すように、ウエハ40に対して座標情報を与えた後
に、ウエハの観察希望箇所41,42,43の座標位置
情報を指定することができる。そこで、ロボット〔図1
(c)参照〕に、そのウエハの観察希望箇所41,4
2,43の座標位置情報を教示すると、そのハンド〔図
1(c)参照〕は指定された座標位置にブラシ(図示な
し)が移動して位置決めされる。
FIG. 2 is a schematic view showing a second embodiment of the present invention, showing a method of locally opening a specific portion of a wafer. As shown in FIG. 2, after giving the coordinate information to the wafer 40, the coordinate position information of the observation desired portions 41, 42, 43 of the wafer can be designated. Then, the robot [Fig.
(See (c))], the observation desired portions 41, 4 of the wafer.
When the coordinate position information 2, 43 is taught, the hand (see FIG. 1C) moves the brush (not shown) to the designated coordinate position and is positioned.

【0016】そこで、ロボットのハンドに搭載された直
線方向の振動装置(例えば、微小バイブレータ)によ
り、ブラシを駆動して研磨を行う。このように、第2実
施例によれば、第1実施例の効果に加え、観察希望箇所
の座標を与えるだけで、簡易に局所領域の上層部の開層
が可能となる。さらに、この座標を欠陥検査装置等の他
の半導体製造装置と共有することにより、開層箇所を探
す手間を大幅に短縮することが可能となる。
Accordingly, the brush is driven by a linear vibration device (for example, a minute vibrator) mounted on the hand of the robot to perform polishing. As described above, according to the second embodiment, in addition to the effects of the first embodiment, it is possible to easily open the upper layer of the local region simply by giving the coordinates of the observation desired portion. Further, by sharing these coordinates with another semiconductor manufacturing apparatus such as a defect inspection apparatus, it is possible to greatly reduce the trouble of searching for an open layer.

【0017】次に、本発明の第3実施例について説明す
る。図3は本発明の第3実施例を示すウエハの特定箇所
の局所的開層方法を示す斜視図である。この図に示すよ
うに、ロボット〔図1(c)参照〕に複数のブラシ5
4,55,56を取り付け、ウエハ50の各々任意の観
察希望箇所51,52,53を同時に研磨できるように
している。
Next, a third embodiment of the present invention will be described. FIG. 3 is a perspective view showing a method for locally opening a specific portion of a wafer according to a third embodiment of the present invention. As shown in this figure, the robot [see FIG.
4, 55 and 56 are attached so that arbitrary observation desired portions 51, 52 and 53 of the wafer 50 can be simultaneously polished.

【0018】この場合には、ウエハ50の複数の観察希
望箇所51,52,53の座標位置情報が複数のハンド
(図示なし)を有するロボットに教示され、複数のハン
ドに保持されたブラシ54,55,56がそれぞれの座
標位置に位置決めされ、それぞれのブラシ54,55,
56が複数のハンドに装着される振動装置の同時動作に
より、研磨を行うことができる。
In this case, coordinate position information of a plurality of observation desired portions 51, 52, 53 on the wafer 50 is taught by a robot having a plurality of hands (not shown), and the brushes 54, 55, 56 are positioned at the respective coordinate positions, and the respective brushes 54, 55,
The polishing can be performed by the simultaneous operation of the vibrating device 56 mounted on a plurality of hands.

【0019】上記したように、第3実施例によれば、第
1及び第2実施例の効果に加え、複数の研磨ブラシを同
時に動作させることにより、複数の観察希望箇所を同時
に開層できるため、開層にかかる時間を短縮することが
可能である。次に、本発明の第4実施例について説明す
る。図4は本発明の第4実施例を示すウエハの特定箇所
の局所的開層方法を示す模式図である。
As described above, according to the third embodiment, in addition to the effects of the first and second embodiments, by simultaneously operating a plurality of polishing brushes, a plurality of desired observation locations can be simultaneously opened. In addition, it is possible to shorten the time required for opening the layer. Next, a fourth embodiment of the present invention will be described. FIG. 4 is a schematic view showing a method for locally opening a specific portion of a wafer according to a fourth embodiment of the present invention.

【0020】この実施例によれば、ウエハの特定箇所の
局所的開層方法により、ブラシ60の動作を、例えば、
図4に示すように、研磨箇所61のロボットのハンドの
移動動作をロボットにプログラムされた経路62を設定
することができる。このプログラムされた経路62は自
在に変更することができる。このように、第4実施例に
よれば、第1、第2実施例の効果に加え、研磨ブラシの
動作を自在に設定することにより、開層領域を研磨ブラ
シの大きさに関係なく設定することが可能となる。
According to this embodiment, the operation of the brush 60 is controlled, for example, by a method of locally opening a specific portion of the wafer.
As shown in FIG. 4, a path 62 programmed in the robot can be set for the movement operation of the robot hand at the polishing point 61. This programmed path 62 can be changed freely. As described above, according to the fourth embodiment, in addition to the effects of the first and second embodiments, the operation of the polishing brush is freely set, so that the open layer region is set regardless of the size of the polishing brush. It becomes possible.

【0021】次に、本発明の第5実施例について説明す
る。図5は本発明の第5実施例の半導体素子の特定箇所
の局所的開層方法による研磨状態を示す図である。この
実施例では、半導体素子の特定箇所の局所的開層方法
は、ブラシの形状を、図5(a)に示すように、円筒体
71とし、これを円筒体の軸72を中心として、ロボッ
トのハンドに搭載される小型モータを回転させ、円筒体
のプラシの回転ことにより、図5(b)に示すように、
半導体素子70に円弧状の開層箇所73を形成すること
ができる。
Next, a fifth embodiment of the present invention will be described. FIG. 5 is a view showing a polished state of a specific portion of a semiconductor device according to a fifth embodiment of the present invention by a local layering method. In this embodiment, a method of locally opening a specific portion of a semiconductor element is as follows. As shown in FIG. 5A, the shape of a brush is a cylindrical body 71, and the cylindrical body 71 is centered on an axis 72 of the cylindrical body. As shown in FIG. 5B, by rotating a small motor mounted on the hand, and by rotating a cylindrical brush,
An arc-shaped opening 73 can be formed in the semiconductor element 70.

【0022】このように、第5実施例によれば、第1乃
至第3実施例の効果に加え、研磨ブラシを円筒体にする
ことにより、円弧状の開層断面が得られる。図5(b)
に示すように、開層箇所の深さdは、ブラシの半径Dお
よび試料表面の開口径2rから、次の(1)式のように
与えられる。 d=r2 /D …(1) ブラシの半径Dは既知であるから、開口径2rを調べる
ことで、開口部の深さを正確に求めることが可能であ
る。例えば、D=15mmとすると、dが1μmになる
ためには、rは122.5μmと求められる。さらに、
この開層形状を利用すれば、特に微細なコンタクトホー
ルの開口評価に対して、ホール底と開層中心の距離を求
めることにより、コンタクトホールの深さを評価するこ
とが可能となり、半導体素子の工程管理に活用すること
が可能となる。
As described above, according to the fifth embodiment, in addition to the effects of the first to third embodiments, an arc-shaped open section can be obtained by using a cylindrical polishing brush. FIG. 5 (b)
As shown in the figure, the depth d of the open layer is given by the following equation (1) from the radius D of the brush and the opening diameter 2r of the sample surface. d = r 2 / D (1) Since the radius D of the brush is known, the depth of the opening can be accurately obtained by checking the opening diameter 2r. For example, when D = 15 mm, r is required to be 122.5 μm so that d becomes 1 μm. further,
If this opening shape is used, it is possible to evaluate the depth of the contact hole by determining the distance between the hole bottom and the center of the opening, especially for the evaluation of a fine contact hole opening. It can be used for process management.

【0023】また、通常のブラシの中心位置を基準と
し、そのブラシを小型モータにより回転させて、孔状の
窪みを形成させることも可能である。次に、本発明の第
6実施例について説明する。図6は本発明の第6実施例
を示す半導体素子の特定箇所の局所的開層方法による研
磨状態を示す図である。
It is also possible to form a hole-shaped depression by rotating the brush by a small motor with reference to the center position of a normal brush. Next, a sixth embodiment of the present invention will be described. FIG. 6 is a view showing a state of polishing a specific portion of a semiconductor device according to a sixth embodiment of the present invention by a local layer-opening method.

【0024】この実施例では、研磨剤として材質による
研磨速度の違いが大きなものを使用する。このように、
研磨剤に材質による研磨速度の違いが大きなものを使用
することにより、例えば、図6(a)に示すように、半
導体素子80のシリコン酸化膜82に積層された光を反
射する金属膜83のみを局所的に研磨することが可能で
ある。この際、研磨剤の金属膜83とシリコン酸化膜8
2との選択比が大きいため、図6(b)に示すように、
下層のシリコン酸化膜82はほとんど研磨されずに、金
属膜83のみの研磨を終了することが可能である。
In this embodiment, an abrasive having a large difference in polishing rate depending on the material is used. in this way,
By using a polishing agent having a large difference in polishing rate depending on the material, for example, as shown in FIG. 6A, only the metal film 83 that reflects the light laminated on the silicon oxide film 82 of the semiconductor element 80 is used. Can be locally polished. At this time, the metal film 83 of the abrasive and the silicon oxide film 8
As shown in FIG. 6B, since the selectivity with respect to 2 is large,
Polishing of the metal film 83 alone can be completed while the lower silicon oxide film 82 is hardly polished.

【0025】このように、第6実施例によれば、第1乃
至第3実施例の効果に加え、特定の積層膜のみを研磨す
ることができる。これは、特に、CMP処理後に金属膜
を堆積するような工程がある場合、金属が光を反射する
ため位置合わせマークやウエハのナンバーの確認が困難
となるため、ばらつきが増大することが予想されるが、
それらの領域を指定して金属膜のみを開層することが可
能となり、半導体素子のばらつきを抑制することが可能
となる。
As described above, according to the sixth embodiment, in addition to the effects of the first to third embodiments, only a specific laminated film can be polished. This is expected to increase the dispersion, especially when there is a step of depositing a metal film after the CMP process, because the metal reflects light, making it difficult to confirm the alignment mark and the wafer number. But
It becomes possible to open only the metal film by designating those regions, and it is possible to suppress variations in semiconductor elements.

【0026】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
It should be noted that the present invention is not limited to the above embodiment, and various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.

【0027】[0027]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。 (A)ウエハのままで、その任意の観察希望箇所を特定
して、研磨し、開層することができる。
As described above, according to the present invention, the following effects can be obtained. (A) An arbitrary observation desired portion can be specified, polished, and the layer can be opened with the wafer as it is.

【0028】(B)ウエハ内の他の領域に全く影響を与
えることなく、局所領域でのみ上層部の開層が可能とな
る。このため、通常は製造工程中には導入不可能であっ
た局所解析を簡易に実行することができる。
(B) The upper layer can be opened only in a local area without affecting other areas in the wafer at all. For this reason, local analysis which cannot be normally introduced during the manufacturing process can be easily executed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例を示すウエハの特定箇所の
局所的開層方法を示す模式図である。
FIG. 1 is a schematic diagram illustrating a method for locally opening a specific portion of a wafer according to a first embodiment of the present invention.

【図2】本発明の第2実施例を示すウエハの特定箇所の
局所的開層方法を示す模式図である。
FIG. 2 is a schematic view illustrating a method for locally opening a specific portion of a wafer according to a second embodiment of the present invention.

【図3】本発明の第3実施例を示すウエハの特定箇所の
局所的開層方法を示す斜視図である。
FIG. 3 is a perspective view showing a method for locally opening a specific portion of a wafer according to a third embodiment of the present invention.

【図4】本発明の第4実施例を示すウエハの特定箇所の
局所的開層方法を示す模式図である。
FIG. 4 is a schematic view showing a method for locally opening a specific portion of a wafer according to a fourth embodiment of the present invention.

【図5】本発明の第5実施例の半導体素子の特定箇所の
局所的開層方法による研磨状態を示す図である。
FIG. 5 is a view showing a polished state of a specific portion of a semiconductor device according to a fifth embodiment of the present invention by a local layering method.

【図6】本発明の第6実施例の半導体素子の特定箇所の
局所的開層方法による研磨状態を示す図である。
FIG. 6 is a diagram showing a polished state of a specific portion of a semiconductor device according to a sixth embodiment of the present invention by a local layering method.

【図7】従来の開層による半導体素子の観察方法を示す
工程図である。
FIG. 7 is a process chart showing a conventional method for observing a semiconductor device by layer opening.

【符号の説明】[Explanation of symbols]

10,40,50 半導体ウエハ 11,41,42,43,51,52,53 観察希
望箇所 12,54,55,56,60 研磨ブラシ 13 開層箇所 20 工業用多関節ロボット 21 CPU(中央処理装置) 22 I/F(出力インターフェース) 23 記憶装置(メモリ) 24 I/F(入力インターフェース) 31 ハンド 32 駆動装置 61 研磨箇所 62 プログラムされた経路 70 半導体素子 71 円筒体 72 円筒体の軸 73 円弧状の開層箇所 80 基板 82 シリコン酸化膜 83 金属膜
10, 40, 50 Semiconductor wafer 11, 41, 42, 43, 51, 52, 53 Observation desired position 12, 54, 55, 56, 60 Polishing brush 13 Opening position 20 Industrial articulated robot 21 CPU (Central processing unit) ) 22 I / F (output interface) 23 Storage device (memory) 24 I / F (input interface) 31 Hand 32 Drive device 61 Polishing point 62 Programmed path 70 Semiconductor element 71 Cylindrical body 72 Cylindrical axis 73 Arc shape Opening location of 80 substrate 82 silicon oxide film 83 metal film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 平下 紀夫 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 Fターム(参考) 4M106 AA01 AA07 AB17 DJ07  ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Norio Hirashi 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd. F-term (reference) 4M106 AA01 AA07 AB17 DJ07

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】(a)半導体素子の観察希望箇所の上側か
ら微細な研磨ブラシを接近させる工程と、(b)研磨剤
を塗布しながら前記研磨ブラシを前記半導体素子に接触
させた後、前記研磨ブラシを移動させ、該研磨ブラシが
接触している領域のみの機械的な研磨を行う工程と、
(c)前記研磨工程で発生する研磨屑を除去し、前記半
導体素子の製造工程中に開層する工程とを施すことを特
徴とする半導体素子の局所領域での開層方法。
1. A step of: (a) bringing a fine polishing brush from above a desired observation point of a semiconductor element; and (b) contacting the polishing brush with the semiconductor element while applying an abrasive, Moving the polishing brush, a step of mechanically polishing only the area where the polishing brush is in contact,
(C) removing polishing debris generated in the polishing step, and performing a step of opening the layer during the step of manufacturing the semiconductor element.
【請求項2】(a)半導体素子の位置決め手段と、
(b)前記半導体素子の観察希望箇所の座標情報を得る
手段と、(c)前記半導体素子の観察希望箇所にセット
可能な微細な研磨ブラシと、(b)該研磨ブラシの駆動
手段とを具備することを特徴とする半導体素子の局所領
域での開層装置。
(A) positioning means for a semiconductor element;
(B) means for obtaining coordinate information of a desired observation position of the semiconductor element; (c) a fine polishing brush settable at the desired observation position of the semiconductor element; and (b) driving means for the polishing brush. An apparatus for opening a layer in a local region of a semiconductor element.
JP10191466A 1998-07-07 1998-07-07 Layer opening method in local region of semiconductor element and apparatus thereof Withdrawn JP2000021824A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10191466A JP2000021824A (en) 1998-07-07 1998-07-07 Layer opening method in local region of semiconductor element and apparatus thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10191466A JP2000021824A (en) 1998-07-07 1998-07-07 Layer opening method in local region of semiconductor element and apparatus thereof

Publications (1)

Publication Number Publication Date
JP2000021824A true JP2000021824A (en) 2000-01-21

Family

ID=16275130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10191466A Withdrawn JP2000021824A (en) 1998-07-07 1998-07-07 Layer opening method in local region of semiconductor element and apparatus thereof

Country Status (1)

Country Link
JP (1) JP2000021824A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1863077A2 (en) 2006-06-01 2007-12-05 Sumitomo Electric Industries, Ltd. Substrate, substrate inspecting method and methods of manufacturing an element and a substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1863077A2 (en) 2006-06-01 2007-12-05 Sumitomo Electric Industries, Ltd. Substrate, substrate inspecting method and methods of manufacturing an element and a substrate
EP1863077A3 (en) * 2006-06-01 2009-05-06 Sumitomo Electric Industries, Ltd. Substrate, substrate inspecting method and methods of manufacturing an element and a substrate

Similar Documents

Publication Publication Date Title
KR100465929B1 (en) Method and apparatus for monitoring polishing state, polishing device, process wafer, semiconductor device, and method of manufacturing semiconductor device
US6495463B2 (en) Method for chemical mechanical polishing
JP2003526900A (en) Wafer edge engineering method and equipment
JPH0722143B2 (en) Method and apparatus for polishing flat wafer
JP4519199B2 (en) Wafer recycling method and wafer recycling apparatus
US8551346B2 (en) Photomask-forming glass substrate and making method
KR100695980B1 (en) Substrate cleaning apparatus
US5888124A (en) Apparatus for polishing and cleaning a wafer
WO2020202976A1 (en) Laser processing device, substrate processing system, laser processing method, and substrate processing method
KR20010089722A (en) Method and apparatus for cleaning a semiconductor wafer
JP2000021824A (en) Layer opening method in local region of semiconductor element and apparatus thereof
KR0172720B1 (en) Method of manufacturing test piece in semiconductor device
KR100701357B1 (en) Apparatus for performing chemical-mechanical planarization
US5849642A (en) Method of fabricating specimen for exposing defects of a semiconductor device for observation and analysis
JPS587055B2 (en) Gap setting device in proximity aligner
JP2002246343A (en) Polishing device, semiconductor device-manufacturing method using the same, and semiconductor device manufactured by the manufacturing method
JPH05180739A (en) Preparing method of sample for observation by electron microscope
US6486049B2 (en) Method of fabricating semiconductor devices with contact studs formed without major polishing defects
JPH0582633A (en) Laminated substrate and manufacturing method
JP2000156391A (en) Semiconductor wafer inspection device
JP2019102592A (en) Wafer processing method, processing machine and dividing method and dividing system
JP2004074310A (en) Polishing body, polishing device equipped therewith, semiconductor device manufacturing method using the same, and semiconductor device manufactured thereby
KR20030043233A (en) Apparatus for grinding specimen
JPH09267244A (en) Polishing method
CN111799218A (en) Method for dividing wafer

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051004