JP2000020308A - プログラム制御方法およびその装置 - Google Patents

Abstract

(57)【要約】 【課題】 命令をパイプライン処理する情報処理装置に
おいて複数の命令を繰り返し実行させるループ処理のプ
ログラム制御方法および装置に関して、ループ対象命令
数に応じた適切な数のＮＯＰ命令を挿入することによ
り、パイプライン段数が増えてもループ処理したい命令
の最小数を限定せずに、高速にループ処理するプログラ
ム制御方法および装置を提供すること。 【解決手段】 本発明によるプログラム制御方法は、命
令をパイプライン処理する情報処理装置において、ルー
プ命令に続く複数の命令を繰り返し実行するループ処理
に関するプログラム制御方法であって、前記ループ命令
をデコードすることによりループ対象命令数Ｌを得るス
テップと、前記ループ対象命令数Ｌが所定の数Ｎ以下の
場合にＮＯＰ命令をＭ回実行するステップと、前記複数
の命令を実行するステップと、前記複数の命令を実行す
る前記ステップが所定のループ回数だけ行われたか否か
を判定するステップと、を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、命令をパイプライ
ン処理する情報処理装置におけるループ処理のプログラ
ム制御方法およびその装置に関する。

【０００２】

【従来の技術】命令をパイプライン処理する情報処理装
置において、従来から複数の命令を繰り返し実行させる
ループ命令がある。このループ命令は、ループ対象とな
る命令の数（以下ループ対象命令数と表記）を指定する
ことにより、ループ対象の命令を指定した回数繰り返し
実行するループ処理を行うことを指示する。

【０００３】図１０は、３段パイプラインの情報処理装
置におけるループ処理の動作を示す。いま、ループ対象
命令が格納されている先頭の番地に分岐するか否かを判
定することができるのは、現在実行中のループ処理を指
示したループ命令を処理するステージのＥＸステージ以
降であると仮定する。この仮定の下では、ループ対象命
令が格納されている先頭の番地に分岐するか否かを判定
するまでに、ループ命令に続くいくつかの命令が実行さ
れてしまうことになる。図１０に示されるような、ＩＦ
ステージ、ＤＥステージ、ＥＸステージから構成される
３段パイプラインの場合には、ループ命令のＥＸステー
ジはループ命令の次の命令１のＤＥステージ、命令１の
次の命令２のＩＦステージに相当する。よって、命令１
と命令２の２命令の処理が開始される前には、ループ命
令による分岐判定をすることはできない。その結果、ル
ープ命令が実行される場合には、ループ命令の直後の命
令１と命令２は常に実行されることとなる。そのため、
ループ処理の対象にできる命令の最小数（以下「最小ル
ープ対象命令数」と表記する。）は２である。もし、ル
ープ処理の対象としたい命令が１命令である場合には、
ループ命令の次に無処理命令（以下「ＮＯＰ命令」と表
記する。）をコンパイラ等が挿入しておく必要がある。
しかし、ループ命令の次にＮＯＰ命令を挿入した場合、
ＮＯＰ命令がループ対象命令に含まれるため、ループ処
理を行う回数だけ無駄なＮＯＰ命令が実行されることに
なる。

【０００４】図１１は、４段パイプラインの情報処理装
置におけるループ処理の動作を示す。上述した３段パイ
プラインの情報処理装置と同じ仮定の下では、命令１と
命令２と命令３の３命令の処理が開始される前には、ル
ープ命令による分岐判定をすることはできない。その結
果、ループ命令が実行される場合には、ループ命令の直
後の命令１と命令２と命令３の３命令は常に実行される
こととなる。そのため、最小ループ対象命令数は３であ
る。もし、ループ処理の対象としたい命令が１命令であ
る場合には、ループ命令の次にＮＯＰ命令を２回挿入し
ておく必要がある。ループ命令の次にＮＯＰ命令を２回
挿入した場合、ループ処理を行う回数の２倍の回数だけ
無駄なＮＯＰ命令が実行されることになる。

【０００５】このような無駄なＮＯＰ命令の実行を回避
するために、ループ命令を複数サイクル命令にする方法
がある。すなわち、ループ命令がデコードされると、ル
ープ命令の直後にハードウェアによってＮＯＰ命令を挿
入することにより、ループ命令を処理に複数サイクルを
要する命令として取り扱う方法である。ＮＯＰ命令を挿
入する回数は、最小ループ対象命令数と、ループ命令に
よる分岐判定を行うことが可能になるステージが当該ル
ープ命令を処理するパイプラインステージのうちの何番
目のステージであるかに依存する。例えば、最小ループ
対象命令数を１とすると、上述した３段パイプラインの
例では１回であり、４段パイプラインの例では２回とな
る。上記の方法により、ループ命令の直後にＮＯＰ命令
をコンパイラ等が挿入しておく必要がなくなり、ループ
処理を行う度に無駄なＮＯＰ命令が実行されることがな
くなる。ループ命令を複数サイクル命令にする方法は、
例えば、日本テキサス・インスツルメンツ株式会社のＴ
ＭＳ３２０Ｃ３０ユーザーズ・マニュアルの７−２頁、
７−３頁、１１−１５３頁、１１−１５４頁に記載され
ている。しかし、この方法を用いた場合には、ループ対
象命令数に関係なくＮＯＰ命令が挿入されるため、ルー
プ対象命令数が最小ループ対象命令数より多い場合にも
無駄なＮＯＰ命令が挿入されるという問題があった。

【０００６】

【発明が解決しようとする課題】上述したように、従来
の情報処理装置におけるループ処理では、ループ命令に
よる分岐判定を行うことが可能になるステージが当該ル
ープ命令を処理するパイプラインステージのうちの何番
目のステージであるかに依存して、最小ループ対象命令
数が限定される。その結果、ループ処理の対象としたい
命令の数が最小ループ対象命令数より少ない場合には、
無駄なＮＯＰ命令を挿入しておく必要があった。

【０００７】また、ループ命令を複数サイクル命令とし
た場合、コンパイラ等が無駄なＮＯＰ命令を挿入してお
く必要はなくなるが、ループ命令を実行する毎に常にＮ
ＯＰ命令がハードウェアによって挿入されるため、ルー
プ処理の対象としたい命令の数が最小ループ対象命令数
より多い場合には無駄なＮＯＰ命令が挿入されることに
なっていた。

【０００８】本発明は以上の点に鑑み、命令をパイプラ
イン処理する情報処理装置において複数の命令を繰り返
し実行させるループ処理のプログラム制御方法および装
置に関して、ループ対象命令数に応じた適切な数のＮＯ
Ｐ命令を挿入することにより、パイプライン段数が増え
てもループ処理したい命令の最小数を限定せずに、高速
にループ処理するプログラム制御方法およびその装置を
提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明によるプログラム
制御方法は、命令をパイプライン処理する情報処理装置
において、ループ命令に続く複数の命令を繰り返し実行
するループ処理に関するプログラム制御方法であって、
前記ループ命令をデコードすることによりループ対象命
令数Ｌを得るステップと、前記ループ対象命令数Ｌが所
定の数Ｎ以下の場合にＮＯＰ命令をＭ回実行するステッ
プと、前記複数の命令を実行するステップと、前記複数
の命令を実行する前記ステップが所定のループ回数だけ
行われたか否かを判定するステップと、を含む。

【００１０】前記判定するステップは、前記ループ命令
を処理するステージのうちＱ段目のステージ以降におい
て行われ、Ｎ＝Ｑ−２であり、かつ、Ｍ＝Ｎであっても
よい。

【００１１】前記判定するステップは、前記ループ命令
を処理するステージのうちＱ段目のステージ以降におい
て行われ、Ｎ＝Ｑ−２であり、かつ、Ｍ＝Ｎ−Ｌ＋１で
あってもよい。

【００１２】本発明によるプログラム制御装置は、命令
をパイプライン処理する情報処理装置において、ループ
命令に続く複数の命令を繰り返し実行するループ処理の
実行を制御する、プログラム制御装置であって、前記ル
ープ命令をデコードすることによりループ対象命令数Ｌ
を出力し、前記ループ対象命令数Ｌが所定の数Ｎ以下の
場合にＮＯＰ挿入信号をＭ回だけ出力するループ制御手
段と、前記ループ対象命令数Ｌと前記ＮＯＰ挿入信号に
従って、前記情報処理装置が前記ループ処理を実行する
ように実行アドレスを出力するループ実行手段と、前記
ＮＯＰ挿入信号に従って、前記実行アドレスに対応する
命令とＮＯＰ命令のいずれかを出力する命令出力手段
と、を備えている。

【００１３】前記ループ実行手段は、前記ループ命令を
処理するステージのうちＱ段目のステージ以降におい
て、前記複数の命令が所定のループ回数だけ行われたか
否かを判定する判定手段を備え、Ｎ＝Ｑ−２であり、か
つ、Ｍ＝Ｎであってもよい。

【００１４】前記ループ実行手段は、前記ループ命令を
処理するステージのうちＱ段目のステージ以降におい
て、前記複数の命令が所定のループ回数だけ行われたか
否かを判定する判定手段を備え、Ｎ＝Ｑ−２であり、か
つ、Ｍ＝Ｎ−Ｌ＋１であってもよい。

【００１５】前記ループ制御手段は前記ループ命令をデ
コードすることによりさらにループ信号を出力し、前記
ループ実行手段は、前記ＮＯＰ挿入信号に従って、前記
実行アドレスを生成する実行アドレス生成手段と、所定
のループ信号に従って、前記実行アドレスをスタートア
ドレスとして格納するスタートアドレス格納手段と、前
記ループ信号に従って、前記実行アドレスに前記ループ
対象命令数を加算したエンドアドレスを格納するエンド
アドレス格納手段と、前記実行アドレスと前記エンドア
ドレスが一致した場合に、前記複数の命令が前記ループ
回数だけ行われたか否かを判定し、前記判定に従って分
岐信号を出力するループ分岐判定手段と、前記分岐信号
に従って、前記実行アドレスと前記スタートアドレスの
いずれかを出力するアドレス出力手段とを備えていても
よい。

【００１６】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。

【００１７】（実施形態１）図１は、本発明によるプロ
グラム制御装置７の構成を示す。プログラム制御装置７
を含む情報処理装置は、パイプライン動作により、メモ
リ２に格納されたプログラムを実行する。プログラム制
御装置７は、ループ実行部１と、ＮＯＰ生成部３と、ル
ープ制御部４とを含む。プログラム制御装置７を含む情
報処理装置はさらに、デコーダ５と、演算部６とを含
む。プログラム制御装置７から出力された命令は、デコ
ーダ５によってデコードされることにより、演算部６に
おいて実行される。

【００１８】ループ実行部１は、ループ処理の実行に必
要なメモリ２上のアドレスを出力する。すなわち、ルー
プ実行部１は、入力されたＮＯＰ挿入信号１３とループ
命令信号１４とループ対象命令数１５に応じて、第１の
アドレス１０を出力する。メモリ２は、プログラム制御
装置７を含む情報処理装置が実行するプログラムを格納
する。メモリ２は、入力された第１のアドレス１０上に
ある命令を、第１の命令コード１１として出力する。Ｎ
ＯＰ生成部３は、メモリ２に格納されたプログラム中の
複数の命令の間に必要に応じてＮＯＰ命令を挿入し、プ
ログラム制御装置７を含む情報処理装置が次に実行すべ
き命令を出力する。ＮＯＰ生成部３は、ＮＯＰ挿入信号
１３に従って、入力された第１の命令コード１１とＮＯ
Ｐ生成部３が生成するＮＯＰ命令のいずれかを第２の命
令コード１２として出力する。ループ制御部４はループ
処理を実行する場合に、プログラム制御装置７を制御す
る。ループ制御部４は、入力された第２の命令コード１
２をデコードすることにより、ＮＯＰ挿入信号１３とル
ープ命令信号１４とループ対象命令数１５とを出力す
る。デコーダ５は入力された第２の命令コード１２をデ
コードすることにより、演算部６を制御する制御信号を
出力する。演算部６は、デコーダ５から出力された制御
信号に従って、加算、減算等の各種の演算を実行する。

【００１９】ＮＯＰ挿入信号１３の値は、第２の命令コ
ード１２としてＮＯＰ命令を出力しない場合には「０」
であり、第２の命令コード１２としてＮＯＰ命令を出力
する場合には「１」である。ループ命令信号１４の値
は、ループ制御部４に入力された第２の命令コード１２
がループ命令でない場合には「０」であり、ループ制御
部４に入力された第２の命令コード１２がループ命令で
ある場合には「１」である。

【００２０】図２は本発明によるプログラム制御装置７
に含まれるＮＯＰ生成部３の構成を示す。ＮＯＰ生成部
３は、命令レジスタ１０１と、第１のマルチプレクサ１
０２とを含む。命令レジスタ１０１は、ＮＯＰ挿入信号
１３の値が「０」のとき、入力された第１の命令コード
１１を格納する（ラッチする）。命令レジスタ１０１
は、ＮＯＰ挿入信号１３の値が「１」のとき、その格納
している命令を保持する。また、命令レジスタ１０１
は、現在格納している命令を命令レジスタ出力１１２と
して出力する。第１のマルチプレクサ１０２は、入力さ
れた命令レジスタ出力１１２とＮＯＰコード１１１のい
ずれかを選択し第２の命令コード１２として出力する。
第１のマルチプレクサ１０２は、ＮＯＰ挿入信号１３の
値が「０」のとき、命令レジスタ出力１１２の内容を第
２の命令コード１２として出力する。第１のマルチプレ
クサ１０２は、ＮＯＰ挿入信号１３の値が「１」のと
き、ＮＯＰコード１１１を第２の命令コード１２として
出力する。

【００２１】図３は本発明によるプログラム制御装置７
に含まれるループ実行部１の構成を示す。ループ実行部
１は、アドレスレジスタ２０１と、第２のマルチプレク
サ２０２と、スタートアドレスレジスタ２０３と、第１
の加算器２０４と、第２の加算器２０５と、エンドアド
レスレジスタ２０６と、第１の比較器２０７と、ループ
カウンタ２０８と、論理積ゲート２０９とを含む。

【００２２】アドレスレジスタ２０１と、第２のマルチ
プレクサ２０２と、スタートアドレスレジスタ２０３
と、第１の加算器２０４は、第１のアドレス１０として
メモリ２に出力する実行アドレスを生成する。アドレス
レジスタ２０１は、ＮＯＰ挿入信号１３の値が「０」の
とき、入力された第２のマルチプレクサ出力２１３をラ
ッチする。アドレスレジスタ２０１は、ＮＯＰ挿入信号
１３の値が「１」のとき、その格納しているアドレスを
保持する。アドレスレジスタ２０１は、現在格納してい
るアドレスを第１のアドレス１０として出力する。第２
のマルチプレクサ２０２は、入力された第１の加算器出
力２１２とスタートアドレス２１４のいずれかを選択し
第２のマルチプレクサ出力２１３として出力する。第２
のマルチプレクサ２０２は、分岐信号２１９の値が
「０」のとき、第１の加算器出力２１２の内容を第２の
マルチプレクサ出力２１３として出力する。第２のマル
チプレクサ２０２は、分岐信号２１９の値が「１」のと
き、スタートアドレス２１４の内容を第２のマルチプレ
クサ出力２１３として出力する。スタートアドレスレジ
スタ２０３は、ループ処理の対象となる１つ以上の命令
の最初のアドレスであるスタートアドレスを格納する。
スタートアドレスレジスタ２０３は、ループ命令信号１
４の値が「０」のとき、その格納しているアドレスを保
持する。スタートアドレスレジスタ２０３は、ループ命
令信号１４の値が「１」のとき、入力された第１のアド
レス１０をラッチする。また、スタートアドレスレジス
タ２０３は、現在格納しているアドレスをスタートアド
レス２１４として出力する。第１の加算器２０４は、入
力された第１のアドレス１０に一定の値を加算して（イ
ンクリメントして）得られたアドレスを、第１の加算器
出力２１２として出力する。

【００２３】第２の加算器２０５と、エンドアドレスレ
ジスタ２０６は、ループ処理の対象となる１つ以上の命
令の最後のアドレスであるエンドアドレスを生成し保持
する。第２の加算器２０５は、入力された第１のアドレ
ス１０にループ対象命令数１５を加算して得られたアド
レスを、第２加算器出力２１５として出力する。エンド
アドレスレジスタ２０６は、エンドアドレスを格納す
る。エンドアドレスレジスタ２０６は、ループ命令信号
１４の値が「０」のとき、その格納しているアドレスを
保持する。エンドアドレスレジスタ２０６は、ループ命
令信号１４の値が「１」のとき、入力された第２の加算
器出力２１５をラッチする。また、エンドアドレスレジ
スタ２０６は、現在格納しているアドレスをエンドアド
レス２１６として出力する。

【００２４】第１の比較器２０７と、ループカウンタ２
０８と、論理積ゲート２０９は、ループ命令による分岐
判定を行う。第１の比較器２０７は、入力されたエンド
アドレス２１６と第１のアドレス１０を比較し、比較の
結果に従ってエンド信号２１７を出力する。第１の比較
器２０７は、エンドアドレス２１６と第１のアドレス１
０が一致しないとき、エンド信号２１７の値を「０」と
する。第１の比較器２０７は、エンドアドレス２１６と
第１のアドレス１０が一致するとき、エンド信号２１７
の値を「１」とする。ループカウンタ２０８は、ループ
処理の対象となる１つ以上の命令が実行された回数であ
る実行済ループ回数をカウントし、カウントの結果に応
じてゼロ信号２１８を出力する。ループカウンタ２０８
は、エンド信号２１７が入力されるとその保持する残り
ループ回数から１を減算する。残りループ回数が０でな
いときループカウンタ２０８は、ゼロ信号２１８の値を
「０」とする。残りループ回数が０になる、すなわち実
行済ループ回数が指定されたループ回数に達すると、ル
ープカウンタ２０８は、ゼロ信号２１８の値を「１」と
する。論理積ゲート２０９は、入力されたエンド信号２
１７とゼロ信号２１８との論理積（ＡＮＤ）を取り、分
岐信号２１９として出力する。すなわち、論理積ゲート
２０９は、エンド信号２１７とゼロ信号２１８のいずれ
かの値が「０」のときは、分岐信号２１９の値を「０」
とする。論理積ゲート２０９は、エンド信号２１７とゼ
ロ信号２１８の値がともに「１」のときは、分岐信号２
１９の値を「１」とする。

【００２５】なお、ループ回数をループカウンタ２０８
に設定する方法には以下の３つの方法がある。（１）ル
ープ命令を実行する前に別の命令によって設定する。
（２）ループ命令により、ループ命令の命令コード中に
含まれているループ回数を設定する。（３）ループ命令
により、演算器にある汎用レジスタ等のレジスタからル
ープ回数を転送して設定する。

【００２６】図４は本発明の実施形態１のプログラム制
御装置７に含まれるループ制御部４の構成を示す。ルー
プ制御部４は、デコーダ３０１と、第２の比較器３０２
と、論理積ゲート３０３と、レジスタ３０４と、論理和
ゲート３０５とを含む。デコーダ３０１は、入力された
第２の命令コード１２をデコードし、デコードの結果に
応じてループ命令信号１４とループ対象命令数１５を出
力する。デコーダ３０１は、デコードした命令がループ
命令でないときは、ループ命令信号１４の値を「０」と
する。デコーダ３０１は、デコードした命令がループ命
令であるときは、ループ命令信号１４の値を「１」と
し、ループ命令のオペランドであるループ対象命令数を
ループ対象命令数１５に出力する。第２の比較器３０２
は、入力されたループ対象命令数１５と数値「２」を比
較し、比較の結果を第２の比較器出力３１３として出力
する。第２の比較器３０２は、ループ対象命令数１５の
値が「２」より大きいときは、第２の比較器出力３１３
の値を「０」とする。第２の比較器３０２は、ループ対
象命令数１５の値が「２」以下であるときは、第２の比
較器出力３１３の値を「１」とする。論理積ゲート３０
３は、入力された第２の比較器出力３１３とループ命令
信号１４との論理積である、論理積出力３１４を出力す
る。すなわち、論理積ゲート３０３は、第２の比較器出
力３１３とループ命令信号１４のいずれかの値が「０」
のときは、論理積出力３１４の値を「０」とする。論理
積ゲート３０３は、第２の比較器出力３１３とループ命
令信号１４の値がともに「１」のときは、論理積出力３
１４の値を「１」とする。

【００２７】レジスタ３０４は、入力された論理積出力
３１４をラッチする。また、レジスタ３０４は、現在格
納している値をレジスタ出力３１５として出力する。論
理和ゲート３０５は、論理積出力３１４とレジスタ出力
３１５との論理和（ＯＲ）をＮＯＰ挿入信号１３として
出力する。すなわち、論理和ゲート３０５は、論理積出
力３１４とレジスタ出力３１５の値がともに「０」のと
きは、ＮＯＰ挿入信号１３の値を「０」とする。論理和
ゲート３０５は、論理積出力３１４とレジスタ出力３１
５のいずれかの値が「１」のときは、ＮＯＰ挿入信号１
３の値を「１」とする。

【００２８】以下、図１〜図４および図６を参照して、
本発明によるプログラム制御装置７の動作を説明する。

【００２９】（命令のシーケンシャル実行）まず、命令
をシーケンシャルに実行する場合のプログラム制御装置
７の動作を説明する。命令をシーケンシャルに実行する
場合には、ＮＯＰ挿入信号１３は「０」である。その結
果、ループ実行部１は、順次インクリメントされた第１
のアドレス１０を出力する。メモリ２は、順次インクリ
メントされた第１のアドレス１０が入力されることによ
り、メモリ２に格納された命令を順次第１の命令コード
１１として出力する。ＮＯＰ生成部３は、ＮＯＰ挿入信
号１３が「０」であるため、ＮＯＰ命令を挿入せずに、
入力された第１の命令１１をそのまま第２の命令コード
１２として出力する。ＮＯＰ生成部３から出力された第
２の命令コード１２は、デコーダ５によりデコードさ
れ、演算部６において実行される。このように、メモリ
２に格納された命令がプログラム制御装置７を含む情報
処理装置においてシーケンシャルに実行される。

【００３０】命令をシーケンシャルに実行する場合のル
ープ実行部１の動作を以下に説明する。上述のように、
命令をシーケンシャルに実行する場合にはＮＯＰ挿入信
号１３は「０」である。ＮＯＰ挿入信号１３が「０」で
あるとき、アドレスレジスタ２０１は第２のマルチプレ
クサ出力２１３をラッチし、第１のアドレス１０として
出力する。第１の加算器２０４は、入力された第１のア
ドレス１０をインクリメントし、第１の加算器出力２１
２として出力する。第２のマルチプレクサ２０２は、第
１の加算器出力２１２を選択し、第２のマルチプレクサ
出力２１３として出力する。以上の動作を繰り返す事に
より第１のアドレス１０は順次インクリメントされてい
く。

【００３１】また、ＮＯＰ生成部３においては、ＮＯＰ
挿入信号１３が「０」であるとき、命令レジスタ１０１
は第１の命令コード１１をラッチし、命令レジスタ出力
１１２として出力する。ＮＯＰ挿入信号１３が「０」で
あるとき、第１のマルチプレクサ１０２は、命令レジス
タ出力１１２を選択し、第２の命令コード１２として出
力する。

【００３２】ループ制御部４に含まれるデコーダ３０１
は第２の命令コード１２をデコードする。第２の命令コ
ード１２がループ命令でなければ、ループ信号１４の値
を「０」とし、ループ対象命令数１５は出力しない。ル
ープ信号１４の値が「０」である限り、論理積ゲート３
０３の出力である論理積出力３１４の値は「０」であり
続ける。そのため、レジスタ３０４の値は「０」とな
り、レジスタ出力３１５の値も「０」となる。論理積出
力３１４とレジスタ出力３１５の値がともに「０」であ
るため、論理和ゲート３０５の出力であるＮＯＰ挿入信
号１３の値は「０」となる。値「０」を有するＮＯＰ挿
入信号１３がループ実行部１に入力されることにより、
上述の動作が繰り返される。

【００３３】以上の動作を繰り返す事で、メモリ２に格
納された命令がプログラム制御装置７を含む情報処理装
置によってシーケンシャルに実行されることとなる。

【００３４】（ループ命令の実行）次に、ループ命令を
実行する場合のプログラム制御装置７の動作を説明す
る。プログラム制御装置７を含む情報処理装置が命令を
シーケンシャルに実行している状態で、ＮＯＰ生成部３
によって第２の命令コード１２としてループ命令が出力
されたと仮定する。ループ制御部４に含まれるデコーダ
３０１は、入力された第２の命令コード１２がループ命
令であると、ループ命令信号１４を「１」にし、ループ
対象命令数１５を出力する。

【００３５】ループ命令信号１４が「１」になると、ル
ープ実行部１においてスタートアドレスレジスタ２０３
は、第１のアドレス１０をラッチする。また、第２の加
算器２０５が第１のアドレス１０とループ対象命令数１
５を加算し、第２の加算器出力２１５として出力する。
ループ命令信号１４は「１」であるから、エンドアドレ
スレジスタ２０６は第２の加算器出力２１５をラッチす
る。このように、ループ実行部１において、スタートア
ドレスとエンドアドレスがラッチされる。

【００３６】ループ制御部４の動作は、ループ対象命令
数１５の値が「２」より大きいか、「２」以下であるか
によって異なる。ループ制御部４において、第２の比較
器３０２は、入力されたループ対象命令数１５の値が
「２」より大きい場合には第２の比較器出力３１３の値
を「０」とする。その結果、論理積出力３１４の値は
「０」のまま変化せず、ＮＯＰ挿入信号１３の値も
「０」のまま変化しない。従って、ループ対象命令数１
５の値が「２」より大きい場合には、ＮＯＰ生成部３に
おいてＮＯＰ命令の挿入は行われない。

【００３７】入力されたループ対象命令数１５の値が
「２」以下の場合は、第２の比較器３０２は、第２の比
較器出力３１３の値を「１」にする。デコーダ３０１が
ループ命令をデコードした時点におけるループ命令信号
１４の値は「１」であるから、論理積ゲート３０３は、
第２の比較器出力３１３の値が「１」になると論理積出
力３１４の値を「１」とする。論理積出力３１４の値が
「１」となる結果、レジスタ３０４は値「１」をラッチ
する。また、論理積出力３１４の値が「１」となる結
果、論理和ゲート３０５は出力するＮＯＰ挿入信号１３
の値を「１」にする。

【００３８】ＮＯＰ挿入信号１３が「１」になると、Ｎ
ＯＰ生成部３において、命令レジスタ１０１は格納して
いる命令をそのまま保持し、第１のマルチプレクサ１０
２はＮＯＰコード１１１を選択する。その結果、第１の
マルチプレクサ１０２が出力する第２の命令コード１２
はＮＯＰ命令となる。また、ループ実行部１に含まれる
アドレスレジスタ２０１は、ＮＯＰ挿入信号１３が
「１」になると、格納しているアドレスをそのまま保持
する。このように、ＮＯＰ挿入信号１３が「１」になる
と、命令レジスタ１０１およびアドレスレジスタ２０１
は更新を停止し、ＮＯＰ生成部３から第２の命令コード
１２としてＮＯＰ命令が出力される。

【００３９】デコーダ３０１に第２の命令コード１２と
してＮＯＰ命令が入力されると、ＮＯＰ命令はループ命
令ではないため、ループ命令信号１４の値は「０」とな
る。このデコーダ３０１に入力されたＮＯＰ命令は、プ
ログラム制御装置７を含む情報処理装置においてループ
命令の次に実行される命令である。ループ命令信号１４
の値が「０」になると、論理積出力３１４の値は「０」
となる。しかし、レジスタ３０４がその保持する値
「１」をレジスタ出力３１５として出力するため、論理
和ゲート３０５の出力するＮＯＰ挿入信号１３の値は再
度「１」となる。なお、レジスタ３０４は、値「１」を
レジスタ出力３１５として出力した後、論理積出力３１
４の値「０」をラッチする。

【００４０】ＮＯＰ挿入信号１３の値が再び「１」であ
るため、命令レジスタ１０１およびアドレスレジスタ２
０１は更新を停止したままとなり、ＮＯＰ生成部３から
第２の命令コード１２としてＮＯＰ命令が再度出力され
る。デコーダ３０１に第２の命令コード１２としてＮＯ
Ｐ命令が再度入力されると、ＮＯＰ命令はループ命令で
はないため、ループ命令信号１４の値は「０」となる。
このデコーダ３０１に再度入力されたＮＯＰ命令は、プ
ログラム制御装置７を含む情報処理装置においてループ
命令の２つ後に実行される命令である。ループ命令信号
１４の値が「０」になると、論理積出力３１４の値は
「０」となる。レジスタ３０４はその保持する値「０」
をレジスタ出力３１５として出力するため、論理和ゲー
ト３０５の出力するＮＯＰ挿入信号１３の値は今度は
「０」となる。

【００４１】ＮＯＰ挿入信号１３の値が「０」になる
と、ＮＯＰ生成部３に含まれる第１のマルチプレクサ１
０２は命令レジスタ出力１１２を選択する。すなわち、
ＮＯＰ生成部３は、ＮＯＰ命令の挿入を行わない。

【００４２】以上のように、ループ対象命令数１５の値
が「２」以下である場合には、ＮＯＰ挿入信号１３の値
が２回「１」となる。その結果、ＮＯＰ生成部３におい
てＮＯＰ命令が２回挿入される。

【００４３】（ループ処理中の実行）次に、ループ処理
中のプログラム制御装置７の動作を説明する。上述した
ように、ループ対象命令数が２より大きいければＮＯＰ
挿入信号１３の値が「０」のまま変化せず、ループ対象
命令数が２以下であればＮＯＰ命令挿入後にＮＯＰ挿入
信号１３の値は「０」となる。

【００４４】ループ対象命令数は１以上であるため、ル
ープ命令の実行直後には、ループ実行部１において、第
１のアドレス１０の値とエンドアドレス２１６の値は一
致しない。ループ対象命令数が２以下である場合の、挿
入されたＮＯＰ命令の実行直後も同様である。従って、
ループ命令の実行直後には、第１の比較器２０７は出力
するエンド信号２１７の値を「０」とする。エンド信号
２１７の値が「０」であるため、論理積ゲート出力２１
９の値は「０」である。その結果、第２のマルチプレク
サ２０２は、第１の加算器出力２１４を選択し、第２の
マルチプレクサ出力２１３として出力する。アドレスレ
ジスタ２０１は、現在格納しているアドレス、すなわち
ループ命令の次のアドレスを第１のアドレス１０として
出力する。ＮＯＰ挿入信号１３の値は「０」であるた
め、アドレスレジスタ２０１は第２のマルチプレクサ出
力２１３をラッチする。

【００４５】第１のアドレス１０はループ命令の次のア
ドレスであるから、メモリ２は、ループ命令の格納され
たアドレスの次のアドレスに格納された命令を、第１の
命令コード１１として出力する。ＮＯＰ挿入信号１３の
値は「０」であるから、ＮＯＰ生成部３に含まれる第１
のマルチプレクサ１０２は命令レジスタ出力１１２を選
択し、第２の命令コード１２として出力する。また、命
令レジスタ１０１は第１の命令コード１１をラッチす
る。すなわち、ＮＯＰ生成部３は、ＮＯＰ命令の挿入を
行わず、メモリ２から出力された第１の命令コード１１
の内容を順次第２の命令コード１２として出力する。こ
れは、ループ実行部１において第１の比較器２０７がエ
ンド信号２１７の値を「１」にするまで続けられる。

【００４６】ループ実行部１において、第１の比較器２
１７は、エンドアドレス２１６と第１のアドレス１０が
一致するとエンド信号２１７の値を「１」とする。ルー
プカウンタ２０８は、エンド信号２１７の値が「１」に
なるとそのカウンタ値を１減算する。そして、ループカ
ウンタ２０８はそのカウンタ値が「０」になると、ゼロ
信号２１８の値を「１」とする。エンド信号２１７の値
が「１」であるとき、論理積ゲート２０９は、ゼロ信号
２１０の値が「１」になると分岐信号２１９の値を
「１」にする。分岐信号２１９が「１」になると、第２
のマルチプレクサ２０２はスタートアドレス２１４を選
択する。そのため、スタートアドレスレジスタ２０３の
値がアドレスレジスタ２０１でラッチされる。その結
果、スタートアドレスが第１のアドレス１０として出力
されることとなる。以上の動作により、ループカウンタ
２０８の値が「０」になるまで、アドレスレジスタ２０
１の保持するアドレスがエンドアドレスになると、アド
レスレジスタ２０１の保持するアドレスがスタートアド
レスになることが繰り返される。第１のアドレス１０に
はアドレスレジスタ２０１が現在格納しているアドレス
が出力されるため、情報処理装置において実行される命
令のメモリ２上のアドレスは、エンドアドレスに到達す
るとスタートアドレスに分岐することとなる。この分岐
が、ループカウンタ２０８の値が「０」になるまで繰り
返される。

【００４７】図６は、本発明の実施形態１によるループ
処理のプログラム制御方法を示す。

【００４８】ここで、ループ回数ＬＮは、ループ命令の
実行前に設定されていると仮定する。実施形態１におい
ては、ループ命令による分岐を行うか否かの判定（以
下、「分岐判定」という。）がループ命令を処理するス
テージのうちＱ段目のステージ以降において行われると
き、ＮＯＰ命令の挿入を行う場合の最大ループ対象命令
数をＮとし、ＮＯＰ命令を挿入する回数をＭとすると、
Ｎ＝Ｑ−２、Ｍ＝Ｎの関係が成立する。

【００４９】以下、第１〜第４の各ステップについて説
明する。 （第１のステップ）ループ命令をデコードし、ループ対
象命令数Ｌが得られる。 （第２のステップ）ループ対象命令数ＬがＮ以下である
か比較し、Ｎ以下の場合にはＮＯＰがＭ回挿入される。
また、ループ対象命令数ＬがＭより大きい場合にはＮＯ
Ｐは挿入されない。 （第３のステップ）ループ対象命令を実行する。 （第４のステップ）ループ回数ＬＮから１を減算し、ル
ープ回数ＬＮが０にならなければ第３のステップに戻
り、ループ回数ＬＮが０になれば終了する。

【００５０】なお、上述の例ではループ命令実行前にル
ープ回数ＬＮが設定されていると説明したが、ループ命
令実行時にループ回数ＬＮを設定してもよい。

【００５１】図７は、本発明の実施形態１のプログラム
制御方法によるループ処理の動作を示す。ここで、パイ
プラインステージは、ＩＦステージ、Ｄ１ステージ、Ｄ
２ステージ、ＥＸステージの４つからなるものとする。
また、分岐判定はループ命令のＥＸステージ（４段目の
ステージ）終了後に可能であるとする。Ｑ＝４であるか
ら、Ｎ＝Ｑ−２、Ｍ＝Ｎより、Ｎ＝２、Ｍ＝２となる。

【００５２】図７（ａ）はループ対象命令数Ｌ＝１の場
合の動作を示す。情報処理装置はループ命令のＤ１ステ
ージにおいてループ命令をデコードする。ループ対象命
令数Ｌが２以下なので、情報処理装置はＮＯＰ命令を２
回挿入する。その後、情報処理装置は、ループ対象命令
である命令１を実行する。ループ命令のＥＸステージ
は、命令１のＩＦステージに対応するから、命令１のＩ
Ｆステージ終了後に分岐判定が可能となる。命令１のＩ
Ｆステージ終了時にループ回数ＬＮから１を減算し、ル
ープ回数ＬＮ＝０でなければ、情報処理装置は再度命令
１を実行する。情報処理装置は、命令１のＩＦステージ
終了時にＬＮから１を減算し、ＬＮ＝０でなければ再度
命令１を実行する動作をＬＮ＝０になるまで繰り返す。
ＬＮ＝０になると、情報処理装置はループ処理を終了し
命令２を実行する。

【００５３】なお、図７（ａ）において、２つのＮＯＰ
命令のＩＦステージは点線で示されているが、これはＮ
ＯＰ命令のＩＦステージが実際には存在しないことを示
している。すなわち、ＮＯＰ命令はメモリからフェッチ
する必要がないため、ＩＦステージは不要である。その
ため、Ｄ１ステージの終了後以降にしかループ命令であ
ることは判定できないにもかかわらず、ループ命令の直
後にＮＯＰ命令を挿入することが可能となっている。以
下の図においても同様である。図７（ｂ）はループ対象
命令数Ｌ＝２の場合の動作を示す。Ｌ＝１の場合と同様
にループ対象命令数Ｌが２以下なので、情報処理装置は
ループ命令のＤ１ステージで命令をデコードし、ＮＯＰ
命令を２回挿入する。その後、情報処理装置は、命令
１、命令２を実行する。ループ命令のＥＸステージの終
了後、命令２のＩＦステージにおいて分岐判定がされ
る。命令２のＩＦステージ終了時にループ回数ＬＮから
１を減算し、ループ回数ＬＮ＝０でなければ、情報処理
装置は再度命令１、命令２を実行する。情報処理装置
は、命令２のＩＦステージ終了時にＬＮから１を減算
し、ＬＮ＝０でなければ再度命令１、命令２を実行する
動作をＬＮ＝０になるまで繰り返す。ＬＮ＝０になる
と、情報処理装置はループ処理を終了し命令２に続く命
令３を実行する。

【００５４】図７（ｃ）はループ対象命令数Ｌ＝３の場
合の動作を示す。ループ対象命令数が２より大きいの
で、ループ命令のＤ１ステージで命令をデコードし、情
報処理装置は、ＮＯＰ命令を挿入しないで命令１、命令
２、命令３を実行するループ命令のＥＸステージの終了
後、命令３のＩＦステージで分岐判定がされる。命令３
のＩＦステージ終了時にループ回数ＬＮから１を減算
し、ループ回数ＬＮ＝０でなければ、情報処理装置は再
度命令１、命令２、命令３を実行する。情報処理装置
は、命令３のＩＦステージ終了時にＬＮから１を減算
し、ＬＮ＝０でなければ再度命令１、命令２、命令３を
実行する動作をＬＮ＝０になるまで繰り返す。ＬＮ＝０
になると、情報処理装置はループ処理を終了し命令３に
続く命令４を実行する。

【００５５】以上のように本実施形態によれば、プログ
ラム制御装置７がループ実行手段となるループ実行部１
と、ＮＯＰ挿入手段となるＮＯＰ生成部３と、ループ制
御手段となるループ制御部４とを備えることにより、命
令格納手段であるメモリ２に格納されたループ命令をデ
コードし、デコードにより得たループ対象命令数が２以
下の場合にはＮＯＰ命令を２回挿入してループ処理を実
行し、ループ対象命令数が２より大きい場合にはＮＯＰ
命令を挿入しないでループ処理を実行することができ
る。

【００５６】（実施形態２）次に、本発明の実施形態２
のプログラム制御方法および装置について図面を参照し
て説明する。実施形態２において、図１〜図３に示され
たプログラム制御装置７の構成はループ制御部４の構成
を除いて実施形態１と共通である。

【００５７】図５は本発明の実施形態２のプログラム制
御装置７に含まれるループ制御部４の構成を示す。図５
に示されたループ制御部４が図４に示されたループ制御
部４と異なる点は、論理積ゲート３０６と、第３の比較
器３０７を設け、レジスタ３０４の入力を論理積出力３
１４から論理積出力３１８に変更した点である。図５に
おいて、図４と同一の機能を有するものには同一の符号
を付してその詳細な説明を省略する。

【００５８】論理積ゲート３０６は、ループ命令信号１
４と第３の比較器出力３１７の論理積を論理積出力３１
８として出力する。第３の比較器３０７は、入力された
ループ対象命令数１５の値と数値「１」３１６を比較
し、比較の結果を第３の比較器出力３１７として出力す
る。第３の比較器３０７は、ループ対象命令数１５の値
が「１」より大きいときは、第３の比較器出力３１７の
値を「０」とする。第３の比較器３０７は、ループ対象
命令数１５の値が「１」であるときは、第３の比較器出
力３１７の値を「１」とする。

【００５９】以下、図１〜図３、図５および図７を参照
して、ループ命令を実行する場合の本発明によるプログ
ラム制御装置７の動作を説明する。なお、命令をシーケ
ンシャルに実行する場合およびループ処理中のプログラ
ム制御装置７の動作は、実施形態１と同様であるので省
略する。また、ループ命令を実行する場合においても、
ＮＯＰ挿入信号１３、ループ命令信号１４およびループ
対象命令数１５によって制御される、ループ実行部１お
よびＮＯＰ生成部３の動作は、実施形態１と同様である
ので省略する。

【００６０】ループ制御部４に含まれるデコーダ３０１
は、入力された第２の命令コード１２がループ命令であ
ると、ループ命令信号１４を「１」にし、ループ対象命
令数１５を出力する。第２の比較器３０２は、入力され
たループ対象命令数１５の値が「２」以下の場合に第２
の比較器出力３１３を「１」にする。第３の比較器３０
７は、入力されたループ対象命令数１５の値が「１」の
場合に第３の比較器出力３１７を「１」にする。ループ
命令信号１４の値が「１」であるとき、論理積ゲート３
０３は第２の比較器出力３１３が「１」になると論理積
出力３１４を「１」にする。また、ループ命令信号１４
の値が「１」であるとき、論理積ゲート３０６は第３の
比較器出力３１７が「１」になると論理積出力３１８を
「１」にする。

【００６１】上記より、ループ対象命令数１５の値が
「１」の場合、第２の比較器出力３１３および第３の比
較器出力３１７の値はともに「１」となる。デコーダ３
０１がループ命令をデコードした時点におけるループ命
令信号１４の値は「１」であるから、論理積出力３１４
および論理積出力３１８の値はともに「１」となる。そ
の結果、論理和ゲート３０５が出力するＮＯＰ挿入信号
１３の値は「１」となり、レジスタ３０４は値「１」を
ラッチする。次にデコーダ３０１がＮＯＰ命令をデコー
ドした時点でも、レジスタ３０４の出力するレジスタ出
力３１５の値は「１」であるから、論理和ゲート３０５
が出力するＮＯＰ挿入信号１３の値は再度「１」とな
る。しかし、デコーダ３０１がＮＯＰ命令をデコードし
た時点では、ループ命令信号１４の値は「０」となるた
め、論理積出力３１８の値は「０」となる。その結果レ
ジスタ３０４は値「０」をラッチする。従って、デコー
ダ３０１が２回目のＮＯＰ命令をデコードする時点に
は、ループ命令信号１４の値が「０」であるため論理積
出力３１４の値が「０」、レジスタ３０４の出力するレ
ジスタ出力３１５の値も「０」となる。その結果、論理
和ゲート３０５が出力するＮＯＰ挿入信号１３の値は
「０」となる。

【００６２】このように、ループ対象命令数１５の値が
「１」である場合には、ＮＯＰ挿入信号１３の値が２回
「１」となる。その結果、ＮＯＰ生成部３においてＮＯ
Ｐ命令が２回挿入される。

【００６３】ループ対象命令数１５の値が「２」の場
合、第２の比較器出力３１３の値は「１」となり、第３
の比較器出力３１７の値は「０」となる。デコーダ３０
１がループ命令をデコードした時点におけるループ命令
信号１４の値は「１」であるから、第２の比較器出力３
１３の値が「１」であることより、論理積出力３１４の
値は「１」となる。論理積出力３１４の値が「１」であ
るため、論理和ゲート３０５が出力するＮＯＰ挿入信号
１３の値は「１」となる。一方、第３の比較器出力３１
７の値が「０」であることより、論理積出力３１８の値
は「０」となる。論理積出力３１８の値が「０」である
ため、レジスタ３０４は値「０」をラッチする。従っ
て、デコーダ３０１が次にＮＯＰ命令をデコードする時
点には、ループ命令信号１４の値が「０」であるため論
理積出力３１４の値が「０」、レジスタ３０４の出力す
るレジスタ出力３１５の値も「０」となる。その結果、
論理和ゲート３０５が出力するＮＯＰ挿入信号１３の値
は「０」となる。

【００６４】このように、ループ対象命令数１５の値が
「２」である場合には、ＮＯＰ挿入信号１３の値が１回
「１」となる。その結果、ＮＯＰ生成部３においてＮＯ
Ｐ命令が１回挿入される。

【００６５】以上のように、ループ対象命令数１５の値
が「１」である場合には２回、ループ対象命令数１５の
値が「２」である場合には１回、ＮＯＰ生成部３におい
てＮＯＰ命令が挿入されることとなる。

【００６６】図８は、本発明の実施形態２によるループ
処理のプログラム制御方法を示す。

【００６７】実施形態１と同様に、ループ回数ＬＮはル
ープ命令の実行前に設定されていると仮定する。実施形
態２においては、分岐判定がループ命令を処理するステ
ージのうちＱ段目のステージ以降において行われると
き、ループ対象命令数をＬとし、ＮＯＰ命令の挿入を行
う場合の最大ループ対象命令数をＮとし、ＮＯＰ命令を
挿入する回数をＭとすると、Ｎ＝Ｑ−２、Ｍ＝Ｎ−Ｌ＋
１の関係が成立する。パイプラインステージは４ステー
ジからなり、分岐判定はループ命令のＥＸステージ終了
後に可能であると仮定する。

【００６８】以下、第１〜第５の各ステップについて説
明する。 （第１のステップ）ループ命令をデコードし、ループ対
象命令数Ｌが得られる。 （第２のステップ）ループ対象命令数ＬがＮ以下である
か判断し、Ｎ以下の場合にはＮＯＰが１回挿入される。
また、ループ対象命令数ＬがＮより大きい場合にはＮＯ
Ｐは挿入されない。 （第３のステップ）ループ対象命令数ＬがＮ−１以下で
あるか判断し、Ｎ−１以下の場合にはＮＯＰが１回挿入
される。また、ループ対象命令数ＬがＮ−１より大きい
場合にはＮＯＰは挿入されない。

【００６９】以下、第３のステップと同様のステップが
Ｎ−２、Ｎ−３・・・のように、ループ対象命令数Ｌが
１と比較されるまで繰り返される。 （第４のステップ）ループ対象命令を実行する。 （第５のステップ）ループ回数ＬＮから１を減算し、ル
ープ回数ＬＮが０にならなければ第４のステップに戻
り、ループ回数ＬＮが０になれば終了する。

【００７０】なお、ループ命令実行時にループ回数ＬＮ
を設定してもよいのは、実施形態１と同様である。

【００７１】図９は、本発明の実施形態２のプログラム
制御方法によるループ処理の動作を示す。実施形態１と
同様に、パイプラインステージは４ステージからなり、
分岐判定はループ命令のＥＸステージ終了後に可能であ
ると仮定する。Ｑ＝４であるから、Ｎ＝Ｑ−２、Ｍ＝Ｎ
−Ｌ＋１より、Ｎ＝２、Ｍ＝３−Ｌとなる。

【００７２】図９（ａ）はループ対象命令数Ｌ＝１の場
合の動作を示す。この場合の情報処理装置の動作は、図
７（ａ）に示された実施形態１の場合と同様である。

【００７３】図９（ｂ）はループ対象命令数Ｌ＝２の場
合の動作を示す。Ｌ＝１の場合と同様にループ対象命令
数Ｌが１なので、情報処理装置はループ命令のＤ１ステ
ージで命令をデコードし、ＮＯＰ命令を１回挿入する。
その後、情報処理装置は、命令１、命令２を実行する。
命令２のＩＦステージにおいて分岐判定がされる。命令
２のＩＦステージ終了時にループ回数ＬＮから１を減算
し、ループ回数ＬＮ＝０でなければ、情報処理装置は再
度命令１、命令２を実行する。情報処理装置は、命令２
のＩＦステージ終了時にＬＮから１を減算し、ＬＮ＝０
でなければ再度命令１、命令２を実行する動作をＬＮ＝
０になるまで繰り返す。ＬＮ＝０になると、情報処理装
置はループ処理を終了し命令２に続く命令３を実行す
る。

【００７４】図９（ｃ）はループ対象命令数Ｌ＝３の場
合の動作を示す。この場合の情報処理装置の動作は、図
７（ｃ）に示された実施形態１の場合と同様である。

【００７５】以上のように本実施形態によれば、プログ
ラム制御装置７がループ実行手段となるループ実行部１
と、ＮＯＰ挿入手段となるＮＯＰ生成部３と、ループ制
御手段となるループ制御部４とを備えることにより、命
令格納手段であるメモリ２に格納されたループ命令をデ
コードし、デコードにより得たループ対象命令数が１の
場合にはＮＯＰ命令を２回挿入しループ処理を実行し、
ループ対象命令数が２の場合にはＮＯＰ命令を１回挿入
しループ処理を実行し、ループ対象命令数が２より大き
い場合にはＮＯＰ命令を挿入しないでループ処理を実行
することができる。実施形態２では、実施形態１と比較
して、ループ対象命令数が２の場合に挿入するＮＯＰ命
令の数を１回削減することができる。

【００７６】なお、上述の実施形態１および実施形態２
において、情報処理装置のパイプライン段数を４として
説明したが、パイプライン段数は任意の段数でよいこと
は明らかである。また、分岐判定はループ命令のＥＸス
テージ以降に行うことができるとしたが、分岐判定を行
うことができるようになる位置は任意の位置にしてよい
ことは明らかである。

【００７７】

【発明の効果】ループ命令をデコードすることにより得
たループ対象命令数が所定の数Ｎ以下の場合にはＮＯＰ
命令をＭ回挿入してループ処理を実行し、ループ対象命
令数がＮより大きい場合にはＮＯＰ命令を挿入しないで
ループ処理を実行するように制御することで、ループ対
象命令数がＮ以下の場合であってもループ処理を実行可
能にするとともに、ループ対象命令数がＮより大きい場
合には無駄なＮＯＰ命令が挿入されないようにすること
が可能となる。また、ループ対象命令数がＮ以下の場合
にＮＯＰ命令が挿入される数を削減することも可能とな
る。

【図面の簡単な説明】

【図１】本発明によるプログラム制御装置の構成を示す
図である。

【図２】本発明によるプログラム制御装置に含まれるＮ
ＯＰ生成部の構成を示す図である。

【図３】本発明によるプログラム制御装置に含まれるル
ープ実行部の構成を示す図である。

【図４】本発明の実施形態１のプログラム制御装置に含
まれるループ制御部の構成を示す図である。

【図５】本発明の実施形態２のプログラム制御装置に含
まれるループ制御部の構成を示す図である。

【図６】本発明の実施形態１によるループ処理のプログ
ラム制御方法を示す図である。

【図７】本発明の実施形態１のプログラム制御方法によ
るループ処理の動作を示す図である。

【図８】本発明の実施形態２によるループ処理のプログ
ラム制御方法を示す図である。

【図９】本発明の実施形態２のプログラム制御方法によ
るループ処理の動作を示す図である。

【図１０】３段パイプラインの情報処理装置におけるル
ープ処理の動作を示す図である。

【図１１】４段パイプラインの情報処理装置におけるル
ープ処理の動作を示す図である。

【符号の説明】

１ ループ実行部 ２ メモリ ３ ＮＯＰ生成部 ４ ループ制御部 ５ デコーダ ６ 演算部 ７ プログラム制御装置 １０ 第１のアドレス １１ 第１の命令コード １２ 第２の命令コード １３ ＮＯＰ挿入信号 １４ ループ命令信号 １５ ループ対象命令数 １０１ 命令レジスタ １０２ 第１のマルチプレクサ １１１ ＮＯＰコード ２０１ アドレスレジスタ ２０２ 第２のマルチプレクサ ２０３ スタートアドレスレジスタ ２０４ 第１の加算器 ２０５ 第２の加算器 ２０６ エンドアドレスレジスタ ２０７ 第１の比較器 ２０８ ループカウンタ ２０９、３０３、３０６ 論理積ゲート ２１４ スタートアドレス ２１６ エンドアドレス ２１７ エンド信号 ２１８ ゼロ信号 ２１９ 分岐信号 ３０１ デコーダ ３０２ 第２の比較器 ３０４ レジスタ ３０５ 論理和ゲート ３０７ 第３の比較器

Claims (7)

【特許請求の範囲】
1. 【請求項１】 命令をパイプライン処理する情報処理装
   置において、ループ命令に続く複数の命令を繰り返し実
   行するループ処理に関するプログラム制御方法であっ
   て、 前記ループ命令をデコードすることによりループ対象命
   令数Ｌを得るステップと、 前記ループ対象命令数Ｌが所定の数Ｎ以下の場合にＮＯ
   Ｐ命令をＭ回実行するステップと、 前記複数の命令を実行するステップと、 前記複数の命令を実行する前記ステップが所定のループ
   回数だけ行われたか否かを判定するステップと、 を含むプログラム制御方法。
2. 【請求項２】 前記判定するステップが、前記ループ命
   令を処理するステージのうちＱ段目のステージ以降にお
   いて行われ、 Ｎ＝Ｑ−２であり、かつ、Ｍ＝Ｎである、 請求項１に記載のプログラム制御方法。
3. 【請求項３】 前記判定するステップが、前記ループ命
   令を処理するステージのうちＱ段目のステージ以降にお
   いて行われ、 Ｎ＝Ｑ−２であり、かつ、Ｍ＝Ｎ−Ｌ＋１である、 請求項１に記載のプログラム制御方法。
4. 【請求項４】 命令をパイプライン処理する情報処理装
   置において、ループ命令に続く複数の命令を繰り返し実
   行するループ処理の実行を制御する、プログラム制御装
   置であって、 前記ループ命令をデコードすることによりループ対象命
   令数Ｌを出力し、前記ループ対象命令数Ｌが所定の数Ｎ
   以下の場合にＮＯＰ挿入信号をＭ回だけ出力するループ
   制御手段と、 前記ループ対象命令数Ｌと前記ＮＯＰ挿入信号に従っ
   て、前記情報処理装置が前記ループ処理を実行するよう
   に実行アドレスを出力するループ実行手段と、 前記ＮＯＰ挿入信号に従って、前記実行アドレスに対応
   する命令とＮＯＰ命令のいずれかを出力する命令出力手
   段と、 を備えたプログラム制御装置。
5. 【請求項５】 前記ループ実行手段は、前記ループ命令
   を処理するステージのうちＱ段目のステージ以降におい
   て、前記複数の命令が所定のループ回数だけ行われたか
   否かを判定する判定手段を備え、 Ｎ＝Ｑ−２であり、かつ、Ｍ＝Ｎである、 請求項４に記載のプログラム制御装置。
6. 【請求項６】 前記ループ制御手段は前記ループ命令を
   デコードすることによりさらにループ回数を出力し、 前記ループ実行手段は、前記ループ命令を処理するステ
   ージのうちＱ段目のステージ以降において、前記複数の
   命令が所定のループ回数だけ行われたか否かを判定する
   判定手段を備え、 Ｎ＝Ｑ−２であり、かつ、Ｍ＝Ｎ−Ｌ＋１である、 請求項４に記載のプログラム制御装置。
7. 【請求項７】 前記ループ制御手段は前記ループ命令を
   デコードすることによりさらにループ信号を出力し、 前記ループ実行手段は、 前記ＮＯＰ挿入信号に従って、前記実行アドレスを生成
   する実行アドレス生成手段と、 前記ループ信号に従って、前記実行アドレスをスタート
   アドレスとして格納するスタートアドレス格納手段と、 前記ループ信号に従って、前記実行アドレスに前記ルー
   プ対象命令数を加算したエンドアドレスを格納するエン
   ドアドレス格納手段と、 前記実行アドレスと前記エンドアドレスが一致した場合
   に、前記複数の命令が所定のループ回数だけ行われたか
   否かを判定し、前記判定に従って分岐信号を出力するル
   ープ分岐判定手段と、 前記分岐信号に従って、前記実行アドレスと前記スター
   トアドレスのいずれかを出力するアドレス出力手段とを
   備えている、請求項４に記載のプログラム制御装置。