JP2000013185A - 相互コンダクタンス制御回路および相互コンダクタンス制御方法 - Google Patents
相互コンダクタンス制御回路および相互コンダクタンス制御方法Info
- Publication number
- JP2000013185A JP2000013185A JP11134229A JP13422999A JP2000013185A JP 2000013185 A JP2000013185 A JP 2000013185A JP 11134229 A JP11134229 A JP 11134229A JP 13422999 A JP13422999 A JP 13422999A JP 2000013185 A JP2000013185 A JP 2000013185A
- Authority
- JP
- Japan
- Prior art keywords
- reference current
- dac
- transconductor
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0472—Current or voltage controlled filters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 定電圧が入力されるトランスコンダクタを含
む、特に連続時間フィルタのための相互コンダクタンス
制御回路を提供する。 【解決手段】 基準電流を設定するようトランスコンダ
クタがデジタルアナログ変換器（ＤＡＣ）に接続され
る。トランスコンダクタの出力と入力との間にフィード
バックループが設けられる。回路は特に、フィードバッ
クループおよび縦列接続されたフィルタの少なくとも１
つのセルの両方に、ＤＡＣによって設定された基準電流
を鏡像化するための手段をさらに含む。
む、特に連続時間フィルタのための相互コンダクタンス
制御回路を提供する。 【解決手段】 基準電流を設定するようトランスコンダ
クタがデジタルアナログ変換器（ＤＡＣ）に接続され
る。トランスコンダクタの出力と入力との間にフィード
バックループが設けられる。回路は特に、フィードバッ
クループおよび縦列接続されたフィルタの少なくとも１
つのセルの両方に、ＤＡＣによって設定された基準電流
を鏡像化するための手段をさらに含む。
Description
【０００１】
【発明分野】この発明は、相互コンダクタンス制御回路
に関し、特に、連続時間回路のための相互コンダクタン
ス制御回路に関する。
に関し、特に、連続時間回路のための相互コンダクタン
ス制御回路に関する。
【０００２】
【発明の背景】トランスコンダクタおよびキャパシタを
利用する連続時間フィルタでは、相互コンダクタンスと
キャパシタンスとの比によってフィルタの遮断周波数が
決定されることは既に知られている。相互コンダクタン
スを制御することができるキャパシタンスを有してフィ
ルタのための遮断周波数を一定にすることが望まれるこ
とが多い。連続時間フィルタのさまざまな用途におい
て、フィルタの遮断周波数をプログラミング可能にする
ことも望まれることが多い。
利用する連続時間フィルタでは、相互コンダクタンスと
キャパシタンスとの比によってフィルタの遮断周波数が
決定されることは既に知られている。相互コンダクタン
スを制御することができるキャパシタンスを有してフィ
ルタのための遮断周波数を一定にすることが望まれるこ
とが多い。連続時間フィルタのさまざまな用途におい
て、フィルタの遮断周波数をプログラミング可能にする
ことも望まれることが多い。
【０００３】たとえば、ハードディスクドライブの読出
チャネルにおいては、ハードディスクの読出ヘッダから
の信号を等化することがしばしば必要である。等化は部
分的にフィルタによってアナログ領域で行なわれ、その
遮断周波数は１から１０の範囲において、充分に高い速
度でプログラム可能であるべきである。このような場合
には通常、上述のトランスコンダクタフィルタが使用さ
れ、フィルタの相互コンダクタンスを制御することによ
り周波数のプログラミングが行なわれる。このため、特
定の要件に従って遮断周波数を変化させるようにするた
めに相互コンダクタンスを制御することも重要である。
チャネルにおいては、ハードディスクの読出ヘッダから
の信号を等化することがしばしば必要である。等化は部
分的にフィルタによってアナログ領域で行なわれ、その
遮断周波数は１から１０の範囲において、充分に高い速
度でプログラム可能であるべきである。このような場合
には通常、上述のトランスコンダクタフィルタが使用さ
れ、フィルタの相互コンダクタンスを制御することによ
り周波数のプログラミングが行なわれる。このため、特
定の要件に従って遮断周波数を変化させるようにするた
めに相互コンダクタンスを制御することも重要である。
【０００４】一般に、従来のトランスコンダクタは縦列
接続された複数のセルによって提供され、これらの数は
設けられるフィルタの次数に依存する。たとえば、３つ
のセルを有するフィルタは三次フィルタである。フィル
タの内部には特に、いわゆる「マスタセクション（mast
er section）」および「スレーブセクション（slavesec
tion）」が設けられる。マスタセクションはフィルタの
相互コンダクタンスの基準として作用し、スレーブセク
ションに属する後のセルに送られることとなる電流を設
定する。フィルタのさまざまなセルはすべて同じタイプ
のものであり、フィルタのマスタセクションに類似す
る。スレーブセクションのセルの相互コンダクタンスに
よりフィルタの遮断周波数が決定される。
接続された複数のセルによって提供され、これらの数は
設けられるフィルタの次数に依存する。たとえば、３つ
のセルを有するフィルタは三次フィルタである。フィル
タの内部には特に、いわゆる「マスタセクション（mast
er section）」および「スレーブセクション（slavesec
tion）」が設けられる。マスタセクションはフィルタの
相互コンダクタンスの基準として作用し、スレーブセク
ションに属する後のセルに送られることとなる電流を設
定する。フィルタのさまざまなセルはすべて同じタイプ
のものであり、フィルタのマスタセクションに類似す
る。スレーブセクションのセルの相互コンダクタンスに
よりフィルタの遮断周波数が決定される。
【０００５】図１はトランスコンダクタフィルタを示す
回路図であり、マスタセクション１と、フィルタのスレ
ーブセクションを形成する複数のセル２および３（ここ
では縦列接続された２つのセルしか示されない）とを含
む。マスタセクション１はトランスコンダクタ４をさら
に含み、その入力は絶対精度で生成された定電圧ＶDDを
受けるため、ＶDDは経時変化しない。マスタセクション
１はトランスコンダクタ４の下流にあるキャパシタ５を
さらに含む。デジタルアナログ変換器（ＤＡＣ）７はノ
ード６に接続され、基準電流ＩRを生成するように適合
され、デジタルワードＦＣ−ＷＯＲＤ入力を受ける。ト
ランスコンダクタ４からの出力電流はＤＡＣ７によって
設定されるものと同じである。
回路図であり、マスタセクション１と、フィルタのスレ
ーブセクションを形成する複数のセル２および３（ここ
では縦列接続された２つのセルしか示されない）とを含
む。マスタセクション１はトランスコンダクタ４をさら
に含み、その入力は絶対精度で生成された定電圧ＶDDを
受けるため、ＶDDは経時変化しない。マスタセクション
１はトランスコンダクタ４の下流にあるキャパシタ５を
さらに含む。デジタルアナログ変換器（ＤＡＣ）７はノ
ード６に接続され、基準電流ＩRを生成するように適合
され、デジタルワードＦＣ−ＷＯＲＤ入力を受ける。ト
ランスコンダクタ４からの出力電流はＤＡＣ７によって
設定されるものと同じである。
【０００６】ＤＡＣ７は、電流源８によって設定された
固定基準電流をデジタルワードＦＣ−ＷＯＲＤで乗算し
て、基準電流ＩRを出力に得るようにする。ＩRはトラン
スコンダクタ４の相互コンダクタンス（これは式ｇm＝
ΔＩ／ΔＶによって定義され、Ｉは電流源１２からトラ
ンスコンダクタ４への電流を表わし、ＶはＶDDによって
与えられる定電圧を表わす）で乗算された、トランスコ
ンダクタ４への電圧入力ＶDDに実質的に等しい。デジタ
ルワードＦＣ−ＷＯＲＤはフィルタの相互コンダクタン
スを調節する（たとえばその遮断周波数を変化させる）
ために用いられる。これは電流源８によって設定された
基準電流で乗算されたデジタルワードを修正することに
より行なわれる。
固定基準電流をデジタルワードＦＣ−ＷＯＲＤで乗算し
て、基準電流ＩRを出力に得るようにする。ＩRはトラン
スコンダクタ４の相互コンダクタンス（これは式ｇm＝
ΔＩ／ΔＶによって定義され、Ｉは電流源１２からトラ
ンスコンダクタ４への電流を表わし、ＶはＶDDによって
与えられる定電圧を表わす）で乗算された、トランスコ
ンダクタ４への電圧入力ＶDDに実質的に等しい。デジタ
ルワードＦＣ−ＷＯＲＤはフィルタの相互コンダクタン
スを調節する（たとえばその遮断周波数を変化させる）
ために用いられる。これは電流源８によって設定された
基準電流で乗算されたデジタルワードを修正することに
より行なわれる。
【０００７】ＰＭＯＳトランジスタ９のゲート端子はノ
ード６に接続され、ドレイン端子はＮＭＯＳトランジス
タ１０のドレイン端子に接続される。ＮＭＯＳトランジ
スタ１０のゲート端子は付加的なＮＭＯＳトランジスタ
１１のゲート端子に接続され、ＮＭＯＳトランジスタ１
１のソース端子はＮＭＯＳトランジスタ１０のソース端
子に接続される。ＮＭＯＳトランジスタ１１は共通に接
地接続され、そのドレイン端子がトランスコンダクタ４
に接続される。ＮＭＯＳトランジスタ９、１０および１
１によりフィードバックループが形成され、このフィー
ドバックループはトランスコンダクタ４が強制的に所望
の相互コンダクタンスを有するようにする。
ード６に接続され、ドレイン端子はＮＭＯＳトランジス
タ１０のドレイン端子に接続される。ＮＭＯＳトランジ
スタ１０のゲート端子は付加的なＮＭＯＳトランジスタ
１１のゲート端子に接続され、ＮＭＯＳトランジスタ１
１のソース端子はＮＭＯＳトランジスタ１０のソース端
子に接続される。ＮＭＯＳトランジスタ１１は共通に接
地接続され、そのドレイン端子がトランスコンダクタ４
に接続される。ＮＭＯＳトランジスタ９、１０および１
１によりフィードバックループが形成され、このフィー
ドバックループはトランスコンダクタ４が強制的に所望
の相互コンダクタンスを有するようにする。
【０００８】フィルタ２および３のセルに属するトラン
スコンダクタ１５および１６はマスタセクション１と同
じバイアス（たとえばＮＭＯＳトランジスタ１０によっ
て鏡像化される（mirrored）電流と同じ電流）に設定さ
れる。この態様で、マスタセクション１によって設定さ
れた電流はすべて、フィルタをなす縦列接続されたセル
に送られる。バイアス電流は、ＤＡＣ７に送られたデジ
タルワードＦＣ−ＷＯＲＤを変更することにより変化す
る。したがって、図１に示される相互コンダクタンスフ
ィルタの相互コンダクタンスは意のままに制御すること
ができ、所望のとおりに遮断周波数を変化させることが
できる。
スコンダクタ１５および１６はマスタセクション１と同
じバイアス（たとえばＮＭＯＳトランジスタ１０によっ
て鏡像化される（mirrored）電流と同じ電流）に設定さ
れる。この態様で、マスタセクション１によって設定さ
れた電流はすべて、フィルタをなす縦列接続されたセル
に送られる。バイアス電流は、ＤＡＣ７に送られたデジ
タルワードＦＣ−ＷＯＲＤを変更することにより変化す
る。したがって、図１に示される相互コンダクタンスフ
ィルタの相互コンダクタンスは意のままに制御すること
ができ、所望のとおりに遮断周波数を変化させることが
できる。
【０００９】しかしながら上述の構成にはいくつかの欠
点がある。たとえば、相互コンダクタンスフィルタの相
互コンダクタンスをプログラミングする必要がある場
合、定常状態の値を得るように相互コンダクタンスを迅
速に変化させ、フィルタの遮断周波数を修正できるよう
にすることが必要である。図１に示される上述の回路の
場合、キャパシタ５によって設定された時定数により相
互コンダクタンスフィルタの相互コンダクタンスが安定
する時間が制限される。
点がある。たとえば、相互コンダクタンスフィルタの相
互コンダクタンスをプログラミングする必要がある場
合、定常状態の値を得るように相互コンダクタンスを迅
速に変化させ、フィルタの遮断周波数を修正できるよう
にすることが必要である。図１に示される上述の回路の
場合、キャパシタ５によって設定された時定数により相
互コンダクタンスフィルタの相互コンダクタンスが安定
する時間が制限される。
【００１０】考慮に入れる別の時定数は、ＭＯＳトラン
ジスタ１０およびセル２および３の他のトランジスタの
ゲート端子を定常状態にすることが要求されるものであ
る。フィルタの次数が高いほど（たとえば相互コンダク
タンスフィルタのセルの数が多いほど）この時定数は大
きい。
ジスタ１０およびセル２および３の他のトランジスタの
ゲート端子を定常状態にすることが要求されるものであ
る。フィルタの次数が高いほど（たとえば相互コンダク
タンスフィルタのセルの数が多いほど）この時定数は大
きい。
【００１１】広く調節可能なフィルタであって、たとえ
ば１から１０の範囲にわたって調節可能なもの（たとえ
ば１０までのファクタで遮断周波数を変更することがで
きるフィルタ）が望まれる場合には、時定数が大きいと
特に問題である。フィルタの安定時間はできるだけ短い
方が望ましいが、上述の時定数によって制限される。相
互コンダクタンスフィルタの相互コンダクタンスが安定
するようになる前に、ＭＯＳトランジスタ９、１０およ
び１１によって提供されるフィードバックループが定常
状態になるまで待機することが実際には必要である。
ば１から１０の範囲にわたって調節可能なもの（たとえ
ば１０までのファクタで遮断周波数を変更することがで
きるフィルタ）が望まれる場合には、時定数が大きいと
特に問題である。フィルタの安定時間はできるだけ短い
方が望ましいが、上述の時定数によって制限される。相
互コンダクタンスフィルタの相互コンダクタンスが安定
するようになる前に、ＭＯＳトランジスタ９、１０およ
び１１によって提供されるフィードバックループが定常
状態になるまで待機することが実際には必要である。
【００１２】
【発明の概要】この発明の実施例の利点は、特に連続時
間フィルタのための相互コンダクタンス制御回路であっ
て、フィルタの遮断周波数を変更する要求後の相互コン
ダクタンス安定時間を従来の場合と比較してかなり短縮
化することができるものを提供することである。
間フィルタのための相互コンダクタンス制御回路であっ
て、フィルタの遮断周波数を変更する要求後の相互コン
ダクタンス安定時間を従来の場合と比較してかなり短縮
化することができるものを提供することである。
【００１３】さらに、この発明の実施例の利点は、特に
連続時間フィルタのための相互コンダクタンス制御回路
であって、回路のフィードバックループによって行なわ
れる相互コンダクタンス訂正がかなりのパーセンテージ
だけ減少するものを提供することである。
連続時間フィルタのための相互コンダクタンス制御回路
であって、回路のフィードバックループによって行なわ
れる相互コンダクタンス訂正がかなりのパーセンテージ
だけ減少するものを提供することである。
【００１４】この発明の実施例の別の利点は、特に連続
時間フィルタのための相互コンダクタンス調節回路であ
って、フィルタの相互コンダクタンスをプログラミング
する際の高速要件を満たすものを提供することである。
時間フィルタのための相互コンダクタンス調節回路であ
って、フィルタの相互コンダクタンスをプログラミング
する際の高速要件を満たすものを提供することである。
【００１５】この発明の実施例のさらに別の利点は、特
に連続時間フィルタのための相互コンダクタンス制御回
路であって、信頼性が高く、競争的なコストで比較的容
易に製造できるものを提供することである。
に連続時間フィルタのための相互コンダクタンス制御回
路であって、信頼性が高く、競争的なコストで比較的容
易に製造できるものを提供することである。
【００１６】後に明らかとなるこれらおよび他の利点は
下記の相互コンダクタンス制御回路によって達成され
る。すなわちこの相互コンダクタンス制御回路は、定電
圧が入力され、基準電流を設定するようＤＡＣに接続さ
れたトランスコンダクタと、上記トランスコンダクタの
出力と入力との間に設けられたフィードバックループと
を含む。制御回路はさらに、上記ＤＡＣによって設定さ
れた基準電流を鏡像化する（mirror）ための手段を含
む。この手段は、フィードバックループおよび縦列接続
されたフィルタの少なくとも１つのセルの両方に電流を
鏡像化するように適合される。
下記の相互コンダクタンス制御回路によって達成され
る。すなわちこの相互コンダクタンス制御回路は、定電
圧が入力され、基準電流を設定するようＤＡＣに接続さ
れたトランスコンダクタと、上記トランスコンダクタの
出力と入力との間に設けられたフィードバックループと
を含む。制御回路はさらに、上記ＤＡＣによって設定さ
れた基準電流を鏡像化する（mirror）ための手段を含
む。この手段は、フィードバックループおよび縦列接続
されたフィルタの少なくとも１つのセルの両方に電流を
鏡像化するように適合される。
【００１７】これらの利点は下記の相互コンダクタンス
制御方法によっても達成される。すなわちこの方法は、
選択された基準電流を連続時間フィルタのマスタセクシ
ョンに生成し、マスタセクションのトランスコンダクタ
をバイアスするようマスタセクションのフィードバック
ループに電流を送り、これと同時にフィルタのスレーブ
セクションのセルにも電流を送るステップと、トランス
コンダクタからの出力電流をフィードバックし、上記基
準電流に代数的に加えて、選択された相互コンダクタン
スにトランスコンダクタのバイアスを修正するようにス
テップと、基準電流およびトランスコンダクタの出力電
流の和を再びトランスコンダクタおよびスレーブセクシ
ョンのセルに送るステップとを含む。
制御方法によっても達成される。すなわちこの方法は、
選択された基準電流を連続時間フィルタのマスタセクシ
ョンに生成し、マスタセクションのトランスコンダクタ
をバイアスするようマスタセクションのフィードバック
ループに電流を送り、これと同時にフィルタのスレーブ
セクションのセルにも電流を送るステップと、トランス
コンダクタからの出力電流をフィードバックし、上記基
準電流に代数的に加えて、選択された相互コンダクタン
スにトランスコンダクタのバイアスを修正するようにス
テップと、基準電流およびトランスコンダクタの出力電
流の和を再びトランスコンダクタおよびスレーブセクシ
ョンのセルに送るステップとを含む。
【００１８】発明のさらなる特徴および利点は、非制限
的でありすべてを網羅するわけではない例として添付の
図面に示される、発明に従う回路の例示の実施例の以下
の説明を読むと明らかとなるであろう。
的でありすべてを網羅するわけではない例として添付の
図面に示される、発明に従う回路の例示の実施例の以下
の説明を読むと明らかとなるであろう。
【００１９】
【詳細な説明】図２は、この発明によって提案されるマ
スタセクションの回路の実施例を示す。図１のものに類
似した要素には同じ参照符号が付される。
スタセクションの回路の実施例を示す。図１のものに類
似した要素には同じ参照符号が付される。
【００２０】電流源８およびデジタルワードＦＣ−ＷＯ
ＲＤによって生成された基準電流によって設定された、
ＤＡＣ７からの出力電流ＩRは、ダイオード接続された
ＰＭＯＳトランジスタ２０によって鏡像化される。ＰＭ
ＯＳトランジスタ２０はドレイン端子によってＤＡＣ７
に接続され、ソース端子によって供給電圧ＶDDに接続さ
れる。ＰＭＯＳトランジスタ２０によって鏡像化された
電流はＰＭＯＳトランジスタ２１に送られ、後にＮＭＯ
Ｓトランジスタ２２に送られる。ＮＭＯＳトランジスタ
２２はダイオード接続され、電流をＮＭＯＳトランジス
タ２３に鏡像化し、このＮＭＯＳトランジスタ２３のド
レイン端子はノード６に接続され、このノード６にはキ
ャパシタ５が接続される。これによりＮＭＯＳトランジ
スタ２２はＮＭＯＳトランジスタ２３の電流を設定す
る。ＭＯＳトランジスタ９、１０および１１は図１の場
合と同様にマスタセクションのフィードバックループを
なす。
ＲＤによって生成された基準電流によって設定された、
ＤＡＣ７からの出力電流ＩRは、ダイオード接続された
ＰＭＯＳトランジスタ２０によって鏡像化される。ＰＭ
ＯＳトランジスタ２０はドレイン端子によってＤＡＣ７
に接続され、ソース端子によって供給電圧ＶDDに接続さ
れる。ＰＭＯＳトランジスタ２０によって鏡像化された
電流はＰＭＯＳトランジスタ２１に送られ、後にＮＭＯ
Ｓトランジスタ２２に送られる。ＮＭＯＳトランジスタ
２２はダイオード接続され、電流をＮＭＯＳトランジス
タ２３に鏡像化し、このＮＭＯＳトランジスタ２３のド
レイン端子はノード６に接続され、このノード６にはキ
ャパシタ５が接続される。これによりＮＭＯＳトランジ
スタ２２はＮＭＯＳトランジスタ２３の電流を設定す
る。ＭＯＳトランジスタ９、１０および１１は図１の場
合と同様にマスタセクションのフィードバックループを
なす。
【００２１】フィルタのスレーブセル（図２には示され
ない）で設定された電流は、ＮＭＯＳトランジスタ１０
ではなくダイオード接続されたＮＭＯＳトランジスタ２
４によって供給される。ＮＭＯＳトランジスタ２４のド
レイン端子は付加的なＰＭＯＳトランジスタ２５のドレ
イン端子に接続される。ＰＭＯＳトランジスタ２５のゲ
ート端子はＰＭＯＳトランジスタ２１のゲート端子に接
続され、ソース端子は供給電圧ＶDDに接続される。この
ためＰＭＯＳトランジスタ２５は、ＰＭＯＳトランジス
タ２０によって形成された鏡像によって設定された電流
を受ける。ＰＭＯＳトランジスタ２５およびＮＭＯＳト
ランジスタ２４のドレイン端子間の共通接点は、ＰＭＯ
Ｓトランジスタ９およびＮＭＯＳトランジスタ１０のド
レイン端子間の共通接点に接続される。ＮＭＯＳトラン
ジスタ１０のゲート端子はＮＭＯＳトランジスタ２３の
ゲート端子およびＮＭＯＳトランジスタ２２のゲート端
子に接続される。ＮＭＯＳトランジスタ２２のゲート端
子はそのドレイン端子に接続される。
ない）で設定された電流は、ＮＭＯＳトランジスタ１０
ではなくダイオード接続されたＮＭＯＳトランジスタ２
４によって供給される。ＮＭＯＳトランジスタ２４のド
レイン端子は付加的なＰＭＯＳトランジスタ２５のドレ
イン端子に接続される。ＰＭＯＳトランジスタ２５のゲ
ート端子はＰＭＯＳトランジスタ２１のゲート端子に接
続され、ソース端子は供給電圧ＶDDに接続される。この
ためＰＭＯＳトランジスタ２５は、ＰＭＯＳトランジス
タ２０によって形成された鏡像によって設定された電流
を受ける。ＰＭＯＳトランジスタ２５およびＮＭＯＳト
ランジスタ２４のドレイン端子間の共通接点は、ＰＭＯ
Ｓトランジスタ９およびＮＭＯＳトランジスタ１０のド
レイン端子間の共通接点に接続される。ＮＭＯＳトラン
ジスタ１０のゲート端子はＮＭＯＳトランジスタ２３の
ゲート端子およびＮＭＯＳトランジスタ２２のゲート端
子に接続される。ＮＭＯＳトランジスタ２２のゲート端
子はそのドレイン端子に接続される。
【００２２】ＮＭＯＳトランジスタ２４は、ＤＡＣ７に
よって設定された電流ＩRとマスタセクションのフィー
ドバックループによって設定された制御電流ＩCとの代
数的な和によって決定される電流を受ける。
よって設定された電流ＩRとマスタセクションのフィー
ドバックループによって設定された制御電流ＩCとの代
数的な和によって決定される電流を受ける。
【００２３】トランジスタ２０によってトランジスタ２
１、２５、２２および２４に、かつ後にトランジスタ２
３に鏡像化される、ＤＡＣ７によって設定された電流Ｉ
Rがトランスコンダクタ４によって供給されたものであ
れば、制御電流ＩCは０であり、ＤＡＣ７が要求する電
流をトランスコンダクタ４が正確に送出する場合に最適
な状況が得られる。したがってフィードバックループ
は、マスタセクションの下流に配置された、フィルタの
セル（図示せず）をバイアスする責任を担うＮＭＯＳト
ランジスタ２４に送られた電流を制御する。図２の矢印
３０は、マスタセクションの、フィルタのセルを含むス
レーブセクションへの接続を示す。
１、２５、２２および２４に、かつ後にトランジスタ２
３に鏡像化される、ＤＡＣ７によって設定された電流Ｉ
Rがトランスコンダクタ４によって供給されたものであ
れば、制御電流ＩCは０であり、ＤＡＣ７が要求する電
流をトランスコンダクタ４が正確に送出する場合に最適
な状況が得られる。したがってフィードバックループ
は、マスタセクションの下流に配置された、フィルタの
セル（図示せず）をバイアスする責任を担うＮＭＯＳト
ランジスタ２４に送られた電流を制御する。図２の矢印
３０は、マスタセクションの、フィルタのセルを含むス
レーブセクションへの接続を示す。
【００２４】このようにこの発明の例示の実施例では、
開ループにおいて、電流ＩRに比例する電流によってト
ランスコンダクタ４がバイアスされる。この態様で、フ
ィードバックループは温度、プロセスおよび電流供給の
変化によるバイアスの変化のみを訂正する必要がある。
開ループにおいて、電流ＩRに比例する電流によってト
ランスコンダクタ４がバイアスされる。この態様で、フ
ィードバックループは温度、プロセスおよび電流供給の
変化によるバイアスの変化のみを訂正する必要がある。
【００２５】これにより、トランスコンダクタ４（した
がってスレーブセクションのセルのトランスコンダク
タ）の安定時間は図１に示される回路の場合よりも短
い。なぜなら、ＤＡＣ７によって設定された電流を受け
るＮＭＯＳトランジスタ２４によって設定された電流に
よってすべてのトランスコンダクタがバイアスされるか
らである。これにより、フィードバックループがそのタ
スクを完了し、必要に応じて、スレーブセクションのセ
ルに送られたＮＭＯＳトランジスタ２４によって設定さ
れた電流を修正できるようになる。
がってスレーブセクションのセルのトランスコンダク
タ）の安定時間は図１に示される回路の場合よりも短
い。なぜなら、ＤＡＣ７によって設定された電流を受け
るＮＭＯＳトランジスタ２４によって設定された電流に
よってすべてのトランスコンダクタがバイアスされるか
らである。これにより、フィードバックループがそのタ
スクを完了し、必要に応じて、スレーブセクションのセ
ルに送られたＮＭＯＳトランジスタ２４によって設定さ
れた電流を修正できるようになる。
【００２６】実際に、この発明に従う回路の例示の実施
例により、フィルタのマスタセクションおよびスレーブ
セクションの相互コンダクタンスの安定時間がかなり短
縮化され、これと同時に、マスタセクションのフィード
バックループによって行なわれる訂正がかなりのパーセ
ンテージだけ減少することが観察された。
例により、フィルタのマスタセクションおよびスレーブ
セクションの相互コンダクタンスの安定時間がかなり短
縮化され、これと同時に、マスタセクションのフィード
バックループによって行なわれる訂正がかなりのパーセ
ンテージだけ減少することが観察された。
【００２７】ＤＡＣ７によって設定された電流は実際に
は直ちにトランジスタに送られ、このトランジスタはス
レーブセクションのセルに方向付けられる電流を固定す
る。このため、定常状態になるためにフィルタが要求す
る安定時間が短縮化される。
は直ちにトランジスタに送られ、このトランジスタはス
レーブセクションのセルに方向付けられる電流を固定す
る。このため、定常状態になるためにフィルタが要求す
る安定時間が短縮化される。
【００２８】トランスコンダクタ４上でフィードバック
ループを閉鎖するトランジスタは、ＤＡＣ７によって設
定された電流ＩRと制御電流ＩCとの和である電流をフィ
ードバックループに送る。結果として生じた電流の和
は、スレーブセクションのセルのための電流を設定する
トランジスタ２７によって鏡像化される。
ループを閉鎖するトランジスタは、ＤＡＣ７によって設
定された電流ＩRと制御電流ＩCとの和である電流をフィ
ードバックループに送る。結果として生じた電流の和
は、スレーブセクションのセルのための電流を設定する
トランジスタ２７によって鏡像化される。
【００２９】発明の例示の実施例の以上の説明はすべて
を網羅するよう意図されたものでもなく、開示した特定
的な形に発明を限定するよう意図されるものでもない。
当業者には認識できるであろうが、発明の特定的な実施
例または例を例示の目的でここに記載したが、発明の範
囲内でさまざまな等価的な変形が可能である。技術的に
等価的な他の要素を採用するよう必要に応じて発明の局
面を変形してもよい。
を網羅するよう意図されたものでもなく、開示した特定
的な形に発明を限定するよう意図されるものでもない。
当業者には認識できるであろうが、発明の特定的な実施
例または例を例示の目的でここに記載したが、発明の範
囲内でさまざまな等価的な変形が可能である。技術的に
等価的な他の要素を採用するよう必要に応じて発明の局
面を変形してもよい。
【００３０】したがって、以上の詳細な説明に鑑み発明
に変更を施してもよい。一般に、前掲の特許請求の範囲
では、用いられる用語は明細書およびクレームに開示さ
れた特定的な実施例にこの発明を限定するものとして解
されるべきではない。したがってこの発明は、発明の開
示によってではなく、クレームの解釈に関して確立され
た教示に従って解されることとなる前掲の特許請求の範
囲によってすべてが決定される、発明の範囲によって制
限される。
に変更を施してもよい。一般に、前掲の特許請求の範囲
では、用いられる用語は明細書およびクレームに開示さ
れた特定的な実施例にこの発明を限定するものとして解
されるべきではない。したがってこの発明は、発明の開
示によってではなく、クレームの解釈に関して確立され
た教示に従って解されることとなる前掲の特許請求の範
囲によってすべてが決定される、発明の範囲によって制
限される。
【図１】従来のトランスコンダクタのフィルタを示す回
路図である。
路図である。
【図２】この発明に従うトランスコンダクタのフィルタ
のマスタセクションの実施例を示す回路図である。
のマスタセクションの実施例を示す回路図である。
４ トランスコンダクタ ７ ＤＡＣ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マルコ・デ・ミケーリ イタリア、（プロビンス・オブ・コモ）、 22070、ビナーゴ、ビア・ダンテ、18 (72)発明者 サルバトーレ・ポルタルーリ イタリア、27100、パビア、ビア・ピエト ロ・パベシ、４ (72)発明者 ジャコミーノ・ボラッティ イタリア、（プロビンス・オブ・ピアチェ ンツァ）、29015、カステル・サン・ジョ バーニ、ビア・ガルバーニ、４ (72)発明者 メルキオーレ・ブルッコレーリ イタリア、（プロビンス・オブ・ミラ ノ）、20017、エッレ・アッカ・オ、ビ ア・マテオッティ、77
Claims (20)
- 【請求項１】 連続時間フィルタのための相互コンダク
タンス制御回路であって、 定電圧が入力されるトランスコンダクタを含み、前記ト
ランスコンダクタは、基準電流を設定するようデジタル
アナログ変換器（ＤＡＣ）に接続され、さらに前記トラ
ンスコンダクタの出力ノードと入力との間に設けられた
フィードバックループと、 前記ＤＡＣによって設定された基準電流を鏡像化するた
めの手段とを含み、前記手段は、前記フィードバックル
ープおよび縦列接続されたフィルタの少なくとも１つの
セルの両方に前記基準電流を鏡像化するように適合され
る、相互コンダクタンス制御回路。 - 【請求項２】 前記手段が、ＰＭＯＳトランジスタであ
って、共通に接続されたゲート端子を有する１対のＰＭ
ＯＳトランジスタに、前記ＤＡＣによって設定された前
記基準電流を鏡像化するように適合されたものを含み、
前記１対のＰＭＯＳトランジスタは１対のＮＭＯＳトラ
ンジスタに接続され、前記ＮＭＯＳトランジスタのうち
一方は、前記ＤＡＣによって設定された基準電流を前記
フィードバックループに鏡像化する、請求項１に記載の
回路。 - 【請求項３】 前記フィードバックループが第１のＰＭ
ＯＳトランジスタを含み、前記第１のＰＭＯＳトランジ
スタはゲインをもたらすのに適し、かつそのドレイン端
子がＮＭＯＳトランジスタのドレイン端子に接続され、
前記ＮＭＯＳトランジスタのゲート端子は前記１対のＮ
ＭＯＳトランジスタのうち一方のＮＭＯＳトランジスタ
のゲート端子およびドレイン端子に接続され、前記フィ
ードバックループは、付加的な対のＮＭＯＳトランジス
タをさらに含み、前記付加的な対のＮＭＯＳトランジス
タのドレイン端子は前記トランスコンダクタの出力ノー
ドに接続され、前記トランスコンダクタに直接フィード
バックされて前記フィードバックループを閉鎖する、請
求項２に記載の回路。 - 【請求項４】 前記フィードバックループをなす前記第
１のＰＭＯＳトランジスタおよび前記ＮＭＯＳトランジ
スタのうちの一方の共通ドレイン端子が、前記ＤＡＣに
よって設定された基準電流を前記フィードバックループ
および前記フィルタの前記少なくとも１つのセルに鏡像
化する前記ＮＭＯＳトランジスタのドレイン端子に接続
される、請求項３に記載の回路。 - 【請求項５】 前記ＤＡＣによって設定された基準電流
を前記フィードバックループおよび前記フィルタの少な
くとも１つのセルに鏡像化する前記ＮＭＯＳトランジス
タが、前記ＤＡＣによって設定された前記基準電流をド
レイン端子への入力に受け、前記基準電流は、前記フィ
ードバックループからの制御電流に代数的に加算され
る、請求項２に記載の回路。 - 【請求項６】 前記ＤＡＣが、固定基準電流を入力に受
けることを特徴とする、請求項１に記載の回路。 - 【請求項７】 前記ＤＡＣの出力に接続されたＰＭＯＳ
トランジスタをさらに含み、前記ＰＭＯＳトランジスタ
はダイオード接続される、請求項１に記載の回路。 - 【請求項８】 前記ＤＡＣによって設定された基準電流
を前記フィードバックループおよび前記フィルタの少な
くとも１つのセルに鏡像化する前記ＮＭＯＳトランジス
タがダイオード接続される、請求項２に記載の回路。 - 【請求項９】 前記ＤＡＣが入力にデジタルワードを受
け、前記デジタルワードの変化により、前記ＤＡＣによ
って設定された基準電流が修正される、請求項２に記載
の回路。 - 【請求項１０】 入力電流を前記ＤＡＣに与えるよう前
記ＤＡＣに接続された電流源をさらに含み、前記基準電
流は前記入力電流をデジタルワードで乗算することによ
り得られる、請求項１に記載の回路。 - 【請求項１１】 相互コンダクタンス制御方法であっ
て、 選択された基準電流を連続時間フィルタのマスクセクシ
ョンに生成し、前記基準電流を、前記マスタセクション
のトランスコンダクタをバイアスするよう前記マスタセ
クションのフィードバックループに送り、かつこれと同
時に前記基準電流を前記フィルタのスレーブセクション
のセルに送るステップと、 前記トランスコンダクタからの出力の電流をフィードバ
ックし、前記出力の電流を前記基準電流に代数的に加
え、前記トランスコンダクタのバイアスを、選択された
相互コンダクタンスに修正するステップと、 前記基準電流および前記トランスコンダクタの前記出力
電流の和を再び前記トランスコンダクタおよび前記スレ
ーブセクションの前記セルに送るステップとを含む、相
互コンダクタンス制御方法。 - 【請求項１２】 ドレイン端子がＮＭＯＳトランジスタ
のドレイン端子に接続された第１のＰＭＯＳトランジス
タを前記フィードバックループに設けるステップと、 前記ＮＭＯＳトランジスタのゲート端子を１対のＮＭＯ
Ｓトランジスタのゲート端子に、かつ前記対のＮＭＯＳ
トランジスタの一方のドレイン端子に接続するステップ
とをさらに含む、請求項１１に記載の方法。 - 【請求項１３】 前記選択された基準電流を生成するス
テップが、 デジタルアナログ変換器（ＤＡＣ）に入力電流およびデ
ジタルワード入力を与えるステップと、 前記入力電流を前記デジタルワードで乗算して前記基準
電流を得るようにするステップとを含む、請求項１１に
記載の方法。 - 【請求項１４】 前記トランスコンダクタに結合された
アナログデジタル変換器（ＤＡＣ）へのデジタルワード
入力を変化させることにより、前記トランスコンダクタ
の相互コンダクタンスを修正するステップをさらに含
む、請求項１１に記載の方法。 - 【請求項１５】 連続時間フィルタのための相互コンダ
クタンス制御回路であって、 スレーブ段に基準電流を供給するよう構成されたマスタ
段を備え、前記マスタ段はトランスコンダクタを含み、
前記トランスコンダクタは、入力と出力とを含み、かつ
前記トランスコンダクタの入力に定電圧を受けるよう構
成され、前記マスタ段は、前記トランスコンダクタ出力
に結合され、前記基準電流を生成するよう構成されたデ
ジタルアナログ変換器（ＤＡＣ）をさらに含み、さらに
前記マスタ段からの前記基準電流を受けるよう構成され
たスレーブ段を備え、前記スレーブ段は縦列接続された
少なくとも１つのフィルタセルを含み、さらに前記トラ
ンスコンダクタ出力と前記トランスコンダクタ入力との
間に結合されたフィードバックループと、 前記基準電流を前記フィードバックループおよび前記縦
列接続されたフィルタセルに鏡像化するミラー回路とを
備える、相互コンダクタンス制御回路。 - 【請求項１６】 前記フィードバックループが、 第１、第２および第３のＰＭＯＳトランジスタと、 前記第２および第３のＰＭＯＳトランジスタにそれぞれ
結合された第１および第２のＮＭＯＳトランジスタとを
さらに含み、前記第１のＰＭＯＳトランジスタは、前記
ＤＡＣ基準電流を前記第２および第３のＰＭＯＳトラン
ジスタに鏡像化するよう構成され、前記第１のＮＭＯＳ
トランジスタは、前記基準電流を前記フィードバックル
ープに鏡像化するよう構成される、請求項１５に記載の
回路。 - 【請求項１７】 前記フィードバックループが、ドレイ
ン端子がＮＭＯＳトランジスタのドレイン端子に接続さ
れた第１のＰＭＯＳトランジスタをさらに含み、前記Ｎ
ＭＯＳトランジスタのゲート端子は１対のＮＭＯＳトラ
ンジスタのゲート端子および前記対のＮＭＯＳトランジ
スタの一方のドレイン端子に接続される、請求項１５に
記載の回路。 - 【請求項１８】 前記ＤＡＣへの入力電流およびデジタ
ルワード入力をさらに含み、前記基準電流は、前記入力
電流を前記デジタルワードで乗算することにより得られ
る、請求項１５に記載の回路。 - 【請求項１９】 前記ミラー回路が、前記基準電流を前
記フィードバックループおよび前記フィルタセルに鏡像
化するＮＭＯＳトランジスタを含み、前記ＮＭＯＳトラ
ンジスタのドレイン端子は、前記フィードバックループ
からの制御電流に代数的に加算された前記基準電流を入
力として受ける、請求項１５に記載の回路。 - 【請求項２０】 前記ＤＡＣの出力に接続された、ダイ
オード接続されたＰＭＯＳトランジスタをさらに含む、
請求項１５に記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP98830296A EP0957578B1 (en) | 1998-05-15 | 1998-05-15 | Transconductance control circuit, particularly for continous-time circuits |
| EP98830296:4 | 1998-05-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000013185A true JP2000013185A (ja) | 2000-01-14 |
Family
ID=8236651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11134229A Pending JP2000013185A (ja) | 1998-05-15 | 1999-05-14 | 相互コンダクタンス制御回路および相互コンダクタンス制御方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6140867A (ja) |
| EP (1) | EP0957578B1 (ja) |
| JP (1) | JP2000013185A (ja) |
| DE (1) | DE69825250D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005538597A (ja) * | 2002-09-05 | 2005-12-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 連続時間フィルタの自己キャリブレーション、およびかかるフィルタを備えるシステム |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19958049B4 (de) * | 1998-12-04 | 2005-12-29 | Asahi Kasei Kabushiki Kaisha | Transkonduktor und Strommodus D/A-Wandler |
| DE50014678D1 (de) * | 2000-10-14 | 2007-11-08 | Micronas Gmbh | Aktive Filterschaltung mit Operationsverstärker |
| US6717451B1 (en) | 2001-06-01 | 2004-04-06 | Lattice Semiconductor Corporation | Precision analog level shifter with programmable options |
| US6583652B1 (en) | 2001-06-01 | 2003-06-24 | Lattice Semiconductor Corporation | Highly linear programmable transconductor with large input-signal range |
| US6806771B1 (en) | 2001-06-01 | 2004-10-19 | Lattice Semiconductor Corp. | Multimode output stage converting differential to single-ended signals using current-mode input signals |
| US7123083B2 (en) * | 2001-10-15 | 2006-10-17 | Micronas Gmbh | Active filter circuit with operational amplifier |
| DE10220332B4 (de) * | 2002-05-07 | 2004-07-15 | Xignal Technologies Ag | Integrierte Schaltungsanordnung mit einem aktiven Filter und Verfahren zum Trimmen eines aktiven Filters |
| KR100452825B1 (ko) | 2002-12-27 | 2004-10-15 | 삼성전기주식회사 | 선형 채널 선택 필터 |
| ITMI20031248A1 (it) * | 2003-06-20 | 2004-12-21 | St Microelectronics Srl | Filtro a tempo continuo |
| KR100588339B1 (ko) * | 2004-01-07 | 2006-06-09 | 삼성전자주식회사 | 오토 튜닝 기능을 갖는 전압-전류 변환회로를 구비한전류원 회로 |
| KR100703710B1 (ko) | 2005-06-29 | 2007-04-06 | 삼성전자주식회사 | Ｄｃ출력 오프셋을 제거할 수 있는 장치 및 방법 |
| WO2007041574A1 (en) | 2005-10-03 | 2007-04-12 | S. C. Johnson & Son, Inc. | Light apparatus |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69204655T2 (de) * | 1992-03-20 | 1996-02-22 | Sgs Thomson Microelectronics | Schaltungsanordnung zur Abhängigkeitsunterdrückung vom Temperatur und von Herstellungsvariabelen der Steilheit einer differentiellen Transkonduktanzstufe. |
| JP3208975B2 (ja) * | 1993-12-28 | 2001-09-17 | 株式会社日立製作所 | アクティブフィルタ制御方式 |
| US5650950A (en) * | 1995-05-31 | 1997-07-22 | Texas Instruments Incorporated | Apparatus and method for accurately establishing a cut-off frequency in an electronic filter |
| US5912583A (en) * | 1997-01-02 | 1999-06-15 | Texas Instruments Incorporated | Continuous time filter with programmable bandwidth and tuning loop |
| US6040671A (en) * | 1999-01-28 | 2000-03-21 | Texas Instruments Incorporated | Constant velocity control for an actuator using sampled back EMF control |
-
1998
- 1998-05-15 EP EP98830296A patent/EP0957578B1/en not_active Expired - Lifetime
- 1998-05-15 DE DE69825250T patent/DE69825250D1/de not_active Expired - Lifetime
-
1999
- 1999-05-14 JP JP11134229A patent/JP2000013185A/ja active Pending
- 1999-05-14 US US09/312,003 patent/US6140867A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005538597A (ja) * | 2002-09-05 | 2005-12-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 連続時間フィルタの自己キャリブレーション、およびかかるフィルタを備えるシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6140867A (en) | 2000-10-31 |
| EP0957578B1 (en) | 2004-07-28 |
| DE69825250D1 (de) | 2004-09-02 |
| EP0957578A1 (en) | 1999-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5912583A (en) | Continuous time filter with programmable bandwidth and tuning loop | |
| JP2000013185A (ja) | 相互コンダクタンス制御回路および相互コンダクタンス制御方法 | |
| US7403063B2 (en) | Apparatus and method for tuning center frequency of a filter | |
| US20040085135A1 (en) | Circuit and a method for controlling the bias current in a switched capacitor circuit | |
| US5530399A (en) | Transconductance scaling circuit and method responsive to a received digital code word for use with an operational transconductance circuit | |
| US20050242799A1 (en) | Method and circuit for generating a higher order compensated bandgap voltage | |
| US6201379B1 (en) | CMOS voltage reference with a nulling amplifier | |
| JPH0832411A (ja) | 同調回路 | |
| US8680925B2 (en) | Amplifier arrangement and method for operating an amplifier arrangement | |
| US6198266B1 (en) | Low dropout voltage reference | |
| JPH0344448B2 (ja) | ||
| US6853249B2 (en) | Gm replica cell utilizing an error amplifier connected to a current mirror | |
| JP2007048283A (ja) | マルチループ電圧調整器制御スキームにおける零消去 | |
| US7315199B2 (en) | Q value correction of filter circuit | |
| CN112034922B (zh) | 一种带精确阈值的正温度系数偏置电压生成电路 | |
| US4833423A (en) | Apparatus and method for a wide-band direct-coupled transistor amplifier | |
| US7436260B2 (en) | Controlling the ratio of amplification factors between linear amplifiers | |
| US6838929B2 (en) | Integrated circuit arrangement comprising an active filter and a method for tuning an active filter | |
| JP2003177829A (ja) | レギュレータ回路 | |
| US5994926A (en) | Circuit and method for programmably changing the transconductance of a transconductor circuit | |
| KR100609683B1 (ko) | 온도 보상이 가능한 ｃｍｏｓ지수함수 발생기 회로 | |
| US6118265A (en) | Reference voltage stabilization system and method for fixing reference voltages, independent of sampling rate | |
| JP2001308683A (ja) | Ｇｍ−Ｃフィルタ | |
| CN112787625A (zh) | 可重构跨导转换偏置电路及应用该电路的调谐方法 | |
| US6933773B2 (en) | Integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090724 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090729 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090824 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090827 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090918 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100105 |