JP2000004236A

JP2000004236A - Ａｔｍ通信装置

Info

Publication number: JP2000004236A
Application number: JP16730898A
Authority: JP
Inventors: 邦治 ▲廣▼瀬; Kuniharu Hirose
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1998-06-15
Filing date: 1998-06-15
Publication date: 2000-01-07

Abstract

(57)【要約】【課題】種々のサービスで要求されるセル転送品質を
柔軟かつ効率的に制御する。【解決手段】交換部１１、入力制御部１３、記憶部群
１５および出力制御部１７を具える。交換部は、入力さ
れるセルが持つ方路情報に基づいて、このセルを、いず
れかの出力端子に出力する。入力制御部は、交換部の各
出力端子に個別に接続されていて、複数の出力端子を持
つ。そして、入力されるセルが持つ品質クラス情報に基
づいて、このセルを、記憶部群１５のいずれかの記憶部
に振り分ける。出力制御部は、記憶部群の各記憶部に接
続されている。そして、各記憶部に記憶されているセル
を、記憶部ごとのセルに要求される遅延特性および損失
特性を満たすような転送順序および転送速度で出力さ
せ、かつ、多重する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数の転送品質
を制御できるＡＴＭ（Asynchronous Transfer Mode）通
信装置に関するものである。

【０００２】

【従来の技術】ＡＴＭ通信装置では、要求される転送品
質を満たすように、セルの転送品質を制御する必要があ
る。セルの転送品質は、周知のように、セルの損失特性
とセルの遅延特性との２つの特性で決まる。一般に、セ
ル損失確率が少ない程、セル遅延時間が短い程、転送品
質は高い。

【０００３】ＡＴＭ通信装置では、種々の入線から入力
されるセルを、単一の待ち行列に入力する。そして、こ
の待ち行列を利用して、セルの損失特性および遅延特性
を制御する。

【０００４】セルの損失特性を制御する方法として例え
ば以下の方法がある。セルのヘッダ部に設けられたセル
損失優先ビット（Cell Loss Priorityビット）に、セル
を廃棄する優先順位を示す情報を書いておき、そして、
ＡＴＭ通信装置内の待ち行列で輻輳が発生した場合、セ
ルを廃棄する優先順位が高いセルを、廃棄する方法であ
る。

【０００５】一方、セルの遅延特性を制御する方法とし
て例えば以下の方法がある。ＡＴＭ通信装置内の待ち行
列を利用してセルの遅延特性を制御する方法である。具
体的には、セルのヘッダに予め書かれた情報に基づい
て、該セルが優先的に転送したいセルなのか、転送を遅
らせても良いセルなのかを判断する。そして、前者であ
った場合、セルの前記待ち行列での待ち時間を、相対的
に短くし、後者であった場合、セルの前記待ち行列での
待ち時間を、相対的に長くして、セルの遅延特性を制御
する方法である。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
ＡＴＭ通信装置は、ＡＴＭ通信装置に入力される各セル
に単一の待ち行列（共通の待ち行列）内で、セル損失優
先ビット情報などの相対的な優先度を用いて、セルの転
送品質を制御する装置であった。そのため、例えば、以
下の様な問題点があった。

【０００７】：待ち行列中の、高い転送品質を要求さ
れるセルの比率が高い場合、優先制御の有効性が相対的
に低減する。さらに、この場合、低い転送品質で良いと
されているセルは、なかなか出力されなくなるので、低
い転送品質で良いとされるセルの転送品質がさらに劣化
する場合がある。

【０００８】：また、異なるサービスのセル流（トラ
ヒック）であっても、それらセル流は単一の待ち行列に
おいて処理されるので、異なるセル流同士の干渉が生じ
る。そのため、各セル流の転送品質を独立に制御するこ
とが難しい。

【０００９】：また、ＡＴＭ通信装置で扱うサービス
は、今後ますます多様化する。すると、セルを転送する
時に要求される転送品質も多様化する。例えばデ−タ系
トラヒックのようなバースト性を持つセル流を転送する
様なサービス環境も望まれ、それに応じた転送品質制御
も必要になる。しかし、このようなサービスで要求され
るセル転送品質を柔軟かつ効率的に制御することは、従
来の装置では難しい。

【００１０】従って、上記の問題点を解決できるＡＴＭ
通信装置が望まれる。

【００１１】

【課題を解決するための手段】そこで、この発明のＡＴ
Ｍ通信装置は、所定の交換部、入力制御部、記憶部群お
よび出力制御部を具えたことを特徴とする装置である。

【００１２】すなわち、複数の出力端子を持ち、入力さ
れるセルが持つ方路情報に基づいて、このセルを、これ
ら複数の出力端子のいずれかから出力する交換部と、こ
の交換部の各出力端子に個別に接続されていて、複数の
出力端子を持ち、入力されるセルが持つ品質クラス情報
に基づいて、このセルを、これら複数の出力端子のいず
れかから出力する入力制御部と、この入力制御部の複数
の出力端子に個別に接続されている記憶部からなる記憶
部群であって、各記憶部はそこに入力されるセルの待ち
行列バッファとして機能する記憶部群と、この記憶部群
の各記憶部に接続されていて、各記憶部に記憶されてい
るセルを、各記憶部ごとのセルに要求される遅延特性お
よび損失特性を満たすような転送順序および転送速度で
出力させ、かつ、多重する出力制御部とを具えたことを
特徴とするＡＴＭ通信装置である。

【００１３】この発明において、品質クラス情報とは、
さまざまな転送品質要求に対応するために、各転送品質
要求に対応させて設ける新たな概念の情報である。

【００１４】この品質クラス情報は、入力制御部がセル
を記憶部群のいずれかの記憶部に振り分けるための情報
（振り分け情報）になる。

【００１５】この品質クラス情報を、どういう単位で用
意するかは任意であるが、例えば、通信事業者が提供す
るサービスごとに、該通信事業者が付与する情報とする
ことができる。

【００１６】また、出力制御部でいう、各記憶部ごとの
セルに要求される遅延特性および損失特性とは、具体的
には、記憶部群中の第１の記憶部に記憶されるセルには
１０^-Aｍｓｅｃ以下の遅延時間および１０^ーB以下の損失
確率が要求され、第２の記憶部に記憶されるセルには、
１０^-Cｍｓｅｃ以下の遅延時間および１０^ーD以下の損失
確率が要求される等の意味である。

【００１７】このような、要求される遅延特性および損
失特性は、出力制御部が予め知っているとしても良い
し、又は、出力制御部に他の部分（例えばＡＴＭ通信装
置外の上位の制御装置）から適宜与えられるとしても良
い。

【００１８】なお、ＡＴＭ通信装置では、一般に、セル
を外部に出力する速度は規格化されている。これを説明
の都合上、以下、「規格化出力速度」ということにす
る。

【００１９】従って、出力制御部は、各記憶部ごとに要
求される遅延特性および損失特性を満たすような転送順
序および転送速度で各記憶部からセルを出力させ、か
つ、多重するに当たり、上記の要求される遅延特性およ
び損失特性を満たすと共に、この規格化出力速度を満た
すように、各記憶部に、セルの転送順序と転送速度とを
割り当てる。

【００２０】この発明のＡＴＭ通信装置によれば、交換
部は、セルを、目的の方路に交換しかつこの方路上の入
力制御部に入力する。入力制御部は、このセルを、この
セルが持つ品質クラス情報に基づき、複数の記憶部のい
ずれか（以下、待ち行列ともいう）に振り分ける。出力
制御部は、各待ち行列単位に、セル転送順序およびセル
転送時間を与えて、各待ち行列からセルを出力しかつ多
重する。

【００２１】ここで、待ち行列単位に与えられるセル転
送順序および転送時間は、待ち行列ごとのセルに要求さ
れる個別の転送品質に基づいて、与えることができる。
然も、転送品質が異なるセルを別々の待ち行列で扱うこ
とができる。すなわち、異なるサービスに関するセルを
別々の待ち行列で扱うことができる。

【００２２】従って、この発明のＡＴＭ通信装置によれ
ば、上述した〜の課題を解決することができる。

【００２３】なお、この発明を実施するに当たり、出力
制御部として、セル出力時刻を制御する第１の手段と、
セル出力速度を制御する第２の手段とを具え、いずれか
一方の手段により、前記憶部群の各記憶部よりセルを出
力させる出力制御部を具えるのが好適である。

【００２４】第１の手段によれば、記憶部群の各記憶部
を時分割に動作させることができる。そのため、この第
１の手段は、各記憶部にバースト性を持つセル流（ただ
し、各記憶部のセル流はバースト周期が異なるセル流）
が入力される場合の、出力制御に、好適である（後の図
６参照）。なぜなら、各記憶部に記憶されるセル流のバ
ースト周期に合うように又は該周期と所定の関係を持つ
ように、各記憶部を時分割に動作させることができるか
らである。この場合、セル流ごとに別々の待ち行列を用
いることができ、かつ、転送帯域を共用した状態でセル
の多重が行える。

【００２５】また、第２の手段によれば、各記憶部から
セルを出力させる速度を独立に制御した状態で、これら
記憶部を並列に動作させることができる。そのため、こ
の第２の手段は、各記憶部に連続的にセルが入力される
ようなセル流（ただし各記憶部へのセルの入力周期（す
なわち帯域）が異なるセル流）の場合の出力制御に、好
適である（後の図５参照）。なぜなら、各記憶部に記憶
されるセル流の帯域に合うようにまたは該帯域と所定の
関係を持つようなセル出力速度で、各記憶部をそれぞれ
動作させることができるからである。この場合、セル流
ごとに別々の待ち行列を用いることができる。また、帯
域は分割利用となるが統計的なセルの多重が行える。

【００２６】なお、この発明を実施するに当たり、出力
制御部は、セル出力時刻を制御する第１の手段と、セル
出力速度を制御する第２の手段とを具え、これら手段の
双方により、前記憶部群の各記憶部よりセルを出力させ
る制御部を具える場合があっても良い。

【００２７】

【発明の実施の形態】以下、図面を参照してこの発明の
ＡＴＭ通信装置の実施の形態について説明する。しかし
ながら、説明に用いる各図はこの発明を理解出来る程度
に概略的に示してあるにすぎない。また、各図におい
て、同様な構成成分については同一の番号を伏して示
し、その重複する説明を省略することもある。

【００２８】図１は、実施の形態のＡＴＭ通信装置１０
を説明するブロック図である。ただし、説明を簡単にす
るため、入線数が２、出線数が２のＡＴＭ通信装置を図
示してある。もちろん、この発明は、入線数、出線数が
２以外の任意の数とされたＡＴＭ通信装置に、適用でき
る。

【００２９】このＡＴＭ通信装置１０は、交換部１１
と、入力制御部１３と、記憶部群１５と、出力制御部１
７とを具える。

【００３０】入力制御部１３と、記憶部群１５と、出力
制御部１７とからなる部分を、説明の都合上、転送品質
制御部１９と称する。

【００３１】交換部１１の出力端子１１ａ、１１ｂに、
個別に、転送品質制御部１９を接続してある。

【００３２】交換部１１は、この例の場合、入線ＩＮ１
または入線ＩＮ２から入力されるセルを、セルが持つ方
路情報（図３参照）に基づいて、交換部の出力端子１１
ａ、１１ｂのいずれかから出力する。従って、この交換
部１１によって、セルの空間的配置を変更できる。

【００３３】この交換部１１は、任意好適な構成と出来
る。この実施の形態の場合、この交換部１１は、２つの
空間フィルタＳＰＦ１、ＳＰＦ２で構成してある。

【００３４】これら、ＳＰＦ１，ＳＰＦ２それぞれの入
力端子に、入線ＩＮ１および入線ＩＮ２を並列に接続し
てある。

【００３５】ＳＰＦ１は、出線ＯＵＴ１を特定する方路
情報を持つセルを、選択的に、後段の入力制御部１３に
送る。ＳＰＦ２は、出線ＯＵＴ２を特定する方路情報を
持つセルを、選択的に、後段の入力制御部１３に送る。

【００３６】また、入力制御部１３は、交換部１１の各
出力端子１１ａ、１１ｂに個別に接続されている。ただ
し、図１では、交換機１１の出力端子１１ｂに接続され
ている入力制御部は、図示を省略し、その代わりに、転
送品質制御部１９で包括して示してある。

【００３７】この入力制御部１３は、複数の出力端子を
持つ。この出力端子数は、例えば、品質クラスの数と同
数とすることができる。図１の例では、入力制御部１３
は、８個の出力端子１３ａ〜１３ｈを持つ例を示してあ
る。勿論、これは一例にすぎない。

【００３８】この入力制御部１３は、交換部１１から送
られてくるセルを、このセルが持つ品質クラス情報（図
２参照）に基づいて、複数の出力端子１３ａ〜１３ｈの
いずれかに出力する。従って、品質クラスが同じセル
は、この入力制御部１３によって、入力制御部１３の同
じ出力端子から出力されるので、結局、品質クラスが同
じセルは、記憶部群１５の中の、同じ記憶部に入力され
る。

【００３９】この入力制御部１３は、上記の機能が得ら
れるなら、任意好適な構成とすることができる。

【００４０】例えば、特定の品質クラス情報を持つセル
のみを選択的に通過させるフィルタを、品質クラス数と
同数用意する。そして、これらフィルタの入力端子に、
交換部１１からセルを並列に入力する。そして、これら
フィルタの出力端子を、入力制御部１３の複数の出力端
子１３ａ〜１３ｈとする構成が挙げられる。

【００４１】または、交換部１１から送られてくるセル
が持つ品質クラス情報に応じたスイッチング経路を形成
するスイッチング網で、入力制御部１３を構成しても良
い。

【００４２】また、記憶部群１５は、入力制御部１３の
複数の出力端子１３ａ〜１３ｈに個別に接続されている
記憶部１５ａ〜１５ｈからなる。そして、各記憶部１５
ａ〜１５ｈは、そこに入力されるセルの待ち行列バッフ
ァを構成する。すなわち、記憶部１５ａは、入力制御部
１３の出力端子１３ａから次々出力されてくるセルの待
ち行列バッファを構成し、・・・、記憶部１５ｈは、入
力制御部１３の出力端子１３ｈから次々出力されてくる
セルの待ち行列バッファを構成する。

【００４３】この記憶部群１５の各記憶部１５ａ〜１５
ｈは、例えば従来公知の待ち行列バッファで構成するこ
とができる。

【００４４】また、出力制御部１７は、記憶部群１５の
各記憶部の出力端子に共通に接続されている。

【００４５】この出力制御部１７は、各記憶部１５ａ〜
１５ｈに記憶されているセルを、各記憶部１５ａ〜１５
ｈごとのセルに要求される遅延特性および損失特性を満
たすような転送順序および転送速度で出力させ、かつ、
多重する。

【００４６】この出力制御部１７は、上記機能が得られ
るなら、任意好適な構成とすることができる。

【００４７】これに限られないが、この実施の形態の出
力制御部１７は、各記憶部１５ａ〜１５ｈごとのセルに
要求される遅延特性および損失特性を、予め知っている
ものとする。そして、出力制御部１７は、各記憶部ごと
の上記要求される遅延特性および損失特性を満たし、か
つ、ＡＴＭ通信装置が外部にセルを出力する際の規格化
された速度（規格化出力速度）を満たすように、各記憶
部１５ａ〜１５ｈに、セルを出力する転送順序および転
送時刻を割り当てる（算出する）、スケージューラの機
能を持つ。

【００４８】さらにこの実施の形態の場合、この出力制
御部１７を、図２に示すように、セル出力時刻を制御す
る第１の手段１７ａと、セル出力速度を制御する第２の
手段１７ｂとを具える制御部であって、これら手段のい
ずれか一方の手段により記憶部群１５の各記憶部１５ａ
〜１５ｈからセルを出力させる制御部としてある。

【００４９】第１の手段１７ａおよび第２の手段１７ｂ
のいずれの手段を動作させるかは、出力制御部１７が予
め知っている場合、または、他の部分例えばＡＴＭ通信
装置１０外の上位の制御装置（図示せず）から送られる
制御信号Ｓｃによる場合いずれでも良い。

【００５０】上記のような出力制御部１７は、電子回
路、例えばマイクロコンピュータを含む回路により実現
することができる。

【００５１】次に、このＡＴＭ通信装置の理解を深める
ためこのＡＴＭ通信装置１０の動作について説明する。

【００５２】なお、入線ＩＮ１、ＩＮ２、出線ＯＵＴ
１、ＯＵＴ２の帯域を、それぞれＷｂｉｔ／ｓｅｃとす
ると、入線、出線の総帯域は、それぞれ２×Ｗｂｉｔ／
ｓｅｃになる。そして、交換部１１の出力端子１１
ａ、１１ｂそれぞれでの帯域は、２×Ｗｂｉｔ／ｓｅｃ
に拡大される。そして、空間フィルタＳＰＦ１またはＳ
ＰＦ２をセルが通過するとき、その瞬時速度は最大２×
Ｗｂｉｔ／ｓｅｃが許容される。

【００５３】何れかの入線を介して、方路情報（コネク
ション番号）および品質クラス情報を持つセル（セル
流）が、このＡＴＭ通信装置１０の交換部１１に、到着
する。

【００５４】図３は、セルの一構成例を示した図であ
る。セル２０は、方路情報と、品質クラス情報と、主情
報とを含む。

【００５５】交換部１０は、到着したセルを、上記方路
情報に従って、出力端子１１ａまたは１１ｂから出力す
る。そのため、セルは、この方路上の入力制御部１３に
入力される。

【００５６】入力制御部１３は、入力されたセルが持つ
品質クラス情報に応じて、このセルを、記憶部１５ａ〜
１５ｈの中のいずれか１つの記憶部に入力する（振り分
ける）。

【００５７】従って、図４に示したように、例えば、品
質クラス情報がａのセルは、記憶部１５ａに入力され、
・・・、品質クラス情報がｈのセルは、記憶部１５ｈに
入力されるというように、セルは品質クラス情報に応じ
て、記憶部１５ａ〜１５ｈのいずれかに振り分けられ
る。従って、品質クラス情報が、例えば、通信事業者の
種々のサービスであった場合なら、セルはサービスの種
類に応じて、記憶部１５ａ〜１５ｈのいずれかに振り分
けられる。

【００５８】出力制御部１７は、各記憶部１５ａ〜１５
ｈからセルを出力しかつ多重して、これをＡＴＭ通信装
置１０の外部に出力する。

【００５９】ただし、出力制御部１７は、各記憶部１５
ａ〜１５ｈごとのセルに要求される遅延特性および損失
特性を満たすように、かつ、上記の出力規格化速度を満
たすように、各記憶部にセル転送順序（セル出力順序）
およびセル転送時刻（セル出力時刻）を割り当てて、セ
ルを出力させ、かつ、多重化する。

【００６０】この出力形態は、種々の形態と出来る。以
下に、図５〜図７を参照して説明する。

【００６１】ただし、図５〜図７いずれの図も、記憶部
１５ａ〜１５ｈから出力されるセル流と、これに応じて
出力制御部１７で多重されて出力されるセル流との状態
を示した図である。なお、、図５〜図７中のｔ１〜ｔｎ
＋１等は時刻である。

【００６２】図５に示した例は、記憶部１５ａ〜１５ｈ
に、セル流であってセルが連続的に転送されるセル流
が、それぞれ入力された場合の、出力制御部１７の好ま
しい動作例である。

【００６３】この例の場合、記憶部１５ａに入力された
セル流は、セルが密なセル流であり、記憶部１５ｂに入
力されたセル流は、記憶部１５ａに入力されたセル流に
比べてセルが粗なセル流であり、記憶部１５ｈに入力さ
れたセル流は、記憶部１５ｂに入力されたセル流に比べ
てセルが粗なセル流である例を示してある。

【００６４】このようなとき、出力制御部１７の第２の
手段１７ｂすなわちセルの転送速度を制御する手段が動
作する。そして、記憶部１５ａ〜１５ｈに対して、セル
の転送速度を割り当てる。具体的には、記憶部１５ａに
は第１の転送速度を割り当て、記憶部１５ｂには、第１
の転送速度より遅い第２の転送速度を割り当て、記憶部
１５ｈには、第２の転送速度より遅い第ｈ（第８）の転
送速度を割り当てる。

【００６５】ただし、これら第１〜第ｈの転送速度を、
これらの合計によりＡＴＭ通信装置の規格化出力速度を
満たすよう設定する。

【００６６】このように設定すると、各記憶部からセル
が、各記憶部ごとの転送品質を満たすように出力され
る。また、出力制御部１７で多重化されたセル流は、Ａ
ＴＭ通信装置１０で必要な規格化出力速度を満たすセル
流になる。

【００６７】また、図６に示した例は、記憶部１５ａ〜
１５ｈに、バースト性を持つセル流が、それぞれ入力さ
れた場合の、出力制御部１７の好ましい動作例である。

【００６８】この例の場合、記憶部１５ａ〜１５ｈに入
力された各セル流は、バースト周期およびバースト長が
異なっている。

【００６９】このようなとき、出力制御部１７の第１の
手段１７ａすなわちセルの転送時刻を制御する手段が動
作する。そして、記憶部１５ａ〜１５ｈに対して、セル
の転送時刻を割り当てる。具体的には、記憶部１５ａに
は第１の時間帯を割り当て、記憶部１５ｂには、第１の
時間帯の次の第２の時間帯を割り当て、記憶部１５ｈに
は、第ｈ（第８）の時間帯を割り当てる。

【００７０】ただし、各記憶部１５ａ〜１５ｈから出力
されるセルがＡＴＭ通信装置の規格化出力速度を満たす
よう、時間帯割り当てをする。

【００７１】このように設定すると、各記憶部から各記
憶部に入力されたセル流のバースト性が保存された状態
で、セルが出力される。また、出力制御部１７で多重化
されたセル流は、ＡＴＭ通信装置１０で必要な規格化出
力速度を満たすセル流になる。

【００７２】また、図７に示した例は、記憶部１５ａ〜
１５ｄに、セル流であってセルが連続的に転送されるセ
ル流が、それぞれ入力され、また、記憶部１５ｅ〜１５
ｈに、バースト性を持つセル流が、それぞれ入力された
場合の、出力制御部１７の好ましい動作例である。

【００７３】このようなとき、出力制御部１７の第１の
手段１７ａと、第２の手段１７ｂとを、例えば交互に動
作させる。

【００７４】図７の例では、時間帯Ｔ１で、第２の手段
１７ｂすなわちセルの転送速度を制御する手段によっ
て、記憶部１５ａ〜１５ｄからセルを出力させる。この
時間帯Ｔ１では、記憶部１５ｅ〜１５ｈからセルは出力
させない。

【００７５】次の時間帯Ｔ２で、第１の手段１７ａすな
わちセルの転送時刻を制御する手段によって、記憶部１
５ｅからセルを出力させる。この時間帯Ｔ２では、記憶
部１５ｅ以外の記憶部からセルは出力させない。

【００７６】次の時間帯Ｔ３では、第２の手段１７ｂに
よって、記憶部１５ａ〜１５ｄからセルを出力させる。

【００７７】次の時間帯Ｔ４では第１の手段１７ａによ
って記憶部１５ｆのみからセルを出力させる。

【００７８】このように、第１の手段１７ａと第２の手
段１７ｂとを交互に動作させる。

【００７９】もちろん、この図７の例は、単なる例示で
ある。時間帯Ｔ１、Ｔ２で第２の手段１７ｂによる制御
が連続してなされたり、時間帯Ｔ１〜Ｔ３で記憶部１５
ｅのみからセルが連続して出力される場合等があっても
よい。すなわち、出力制御部１７は、各記憶部ごとのセ
ルに要求される遅延特性及び損失特性を満たすように、
かつ、規格化出力速度を満たすように、第１の手段１７
ａと第２の手段１７ｂとを適正に切り換えて動作するス
ケジューラとなり得れば、スケジュールの内容は任意で
ある。

【００８０】

【発明の効果】上述した説明から明らかなようにこの発
明のＡＴＭ通信装置によれば、セルの方路を決める交換
部と、この交換部の各出力端子に個別に接続されてい
て、入力されるセルが持つ品質クラス情報に基づいて、
このセルを複数の記憶部（待ち行列）のいずれかに入力
する入力制御部と、当該記憶部と、各記憶部ごとのセル
に要求される遅延特性および損失特性を満たすような転
送順序および転送速度で、各記憶部からセルを出力さ
せ、かつ、多重する出力制御部とを具える。

【００８１】この装置において各記憶部（各待ち行列）
に与えられるセル転送順序および転送速度は、待ち行列
ごとのセルに要求される個別の転送品質に基づいて、与
えることができる。然も、転送品質が異なるセルは別々
の待ち行列で扱うことができる。

【００８２】従って、各セル流の転送品質を独立に制御
することができるので、種々のサービスに要求されるセ
ル転送品質を柔軟かつ効率的に制御できる。

【図面の簡単な説明】

【図１】実施の形態のＡＴＭ通信装置の構成を示したブ
ロック図である。

【図２】実施の形態のＡＴＭ通信装置の出力制御部の好
適例を説明する図である。

【図３】セルの構成例を示した図である。

【図４】実施の形態のＡＴＭ通信装置での、セルの振り
分けの様子を説明する図である。

【図５】実施の形態のＡＴＭ通信装置の第１の動作例を
説明する図である。

【図６】実施の形態のＡＴＭ通信装置の第２の動作例を
説明する図である。

【図７】実施の形態のＡＴＭ通信装置の第３の動作例を
説明する図である。

【符号の説明】

１０：実施の形態のＡＴＭ通信装置１１：交換部１３：入力制御部１５：記憶部群１７：出力制御部１９：転送品質制御部２０：セルＩＮ１、ＩＮ２：入線ＯＵＴ１、ＯＵＴ２：出線

Claims

【特許請求の範囲】

【請求項１】複数の出力端子を持ち、入力されるセル
が持つ方路情報に基づいて、該セルを、該複数の出力端
子のいずれかから出力する交換部と、該交換部の各出力端子に個別に接続されていて、複数の
出力端子を持ち、入力されるセルが持つ品質クラス情報
に基づいて、該セルを、該複数の出力端子のいずれかか
ら出力する入力制御部と、該入力制御部の複数の出力端子に個別に接続されている
記憶部からなる記憶部群であって、各記憶部はそこに入
力されるセルの待ち行列バッファとして機能する記憶部
群と、該記憶部群の各記憶部に接続されていて、各記憶部に記
憶されているセルを、記憶部ごとのセルに要求される遅
延特性および損失特性を満たすような転送順序および転
送速度で出力させ、かつ、多重する出力制御部とを具え
たことを特徴とするＡＴＭ通信装置。
【請求項２】請求項１に記載のＡＴＭ通信装置におい
て、前記出力制御部は、セル出力時刻を制御する第１の手段
と、セル出力速度を制御する第２の手段とを具え、いず
れか一方の手段により前記記憶部群の各記憶部からセル
を出力させる出力制御部であることを特徴とするＡＴＭ
通信装置。