ITVA20090054A1 - Fabbricazione di interconnessioni verticali in stack di integrazione, contattate da strato metallico superiore depositato - Google Patents

Description

CAMPO DI APPLICAZIONE

La presente invenzione si riferisce nel suo aspetto più generale al settore dell’elettronica ed in particolare a quello della microelettronica e della microfabbricazione.

Più in particolare l’invenzione si riferisce ad un metodo di fabbricazione delle interconnessioni verticali in uno stack di integrazione associate ad elettrodi superiori di materiale metallico da definirsi in uno strato di metallizzazione dello stack.

ARTE NOTA

Nello stato dell’arte sono noti diversi esempi di fabbricazione di transistori organici (OTFT) a canale p ed n ottenuti con processi di evaporazione o da soluzione, su substrati di vetro, silicio o plastica ([<1>],[<2>],[<3>]).

Per applicazioni pratiche il processo di fabbricazione deve fornire un metodo per il collegamento elettrico di strutture multistrato di tipo OTFT, collegati tra loro su almeno due livelli di conduttore. Ad esempio, almeno un primo livello in cui sono presenti i contatti di source e drain di uno o più OTFT e almeno un secondo livello in cui sono presenti i contatti di gate di uno o più OTFT devono poter essere collegati tra loro. In altri termini, deve essere possibile collegare tra loro sia contatti presenti sullo stesso livello che su livelli diversi, realizzando delle interconnessioni verticali passanti dal

<1>Tsumura, A. ; Koezuka, K.; Ando T.: Macromolecular electronic device: Fieldeffect transistor with a polythiophene thin film. Appl. Phys. Lett., 1986, 49, 1210

<2>Kwon, J.-H.; Seo, J.-H.; Shin, S.-I.; Kim, K.-H.; Choi, D.H.; Kang, I.B.; Kang, H.; Ju, B.-K.: A 6,13-bis(Triisopropylsilylethynyl) Pentacene Thin-Film Transistor Using a Spun-On Inorganic Gate-Dielectric, IEEE Trans. On Electron Devices., 2008, 55-2, 500-505

<3>Yan, H.; Chen, Z.; Zheng, Y.; Blache, R. ; Newman, C.; Lu, S. ; Woerle, J. ; Facchetti, A.: Solution Processed Top-Gate n-Channel Transistors and Complementary Circuits on Plastics Operating in Ambient Conditions, Adv. Materials, 2008, 20, 3393-3398

livello inferiore a quello superiore di contatti (cosiddette †̃vias’ ovvero †̃via holes’), che attraversano uno o più strati del dispositivo multistrato.

Così facendo à ̈ possibile realizzare dispositivi più o meno complessi come porte logiche, alla base di dispositivi di memoria, di elaborazione dati (ALU e microprocessori), nonché sistemi di pilotaggio per varie categorie di dispositivi, tra cui sensori e attuatori.

Le interconnessioni verticali sono tipicamente realizzate all’interno di buchi (o vias) formati nel materiale polimerico di strati di isolamento con diverse tecniche quali Ink Jet Printing (IJP), Laser Ablation (LA) o Reactive Ion Etching (RIE). Nel primo caso si impiega un solvente che solubilizza la matrice polimerica in modo localizzato tramite deposizione per IJP [<4>]. Nel secondo caso le vias sono formate per ablazione del materiale polimerico, ovvero sfruttando un raggio laser che attraverso aperture di una maschera, produce un certo numero di vias [<5>]. Nel terzo caso si procede realizzando mediante fotolitografia una maschera che ricopre lo strato di materiale polimerico e quindi si effettua un attacco RIE, tipicamente a base di ossigeno, attraverso le aperture della maschera [<6>].

Successivamente alla realizzazione delle vias, vengono seguiti due diversi approcci per riempirle di materiale conduttore e realizzare in questo modo le interconnessioni verticali. Il primo approccio consiste nella deposizione localizzata, all’interno delle vias, tramite IJP di un inchiostro funzionale a base di materiale polimerico conduttore quale il cosiddetto

<4>Takeo Kawase et al.: Inkjet Printed Via-Hole Interconnections and Resistors for All-Polymer Transistor Circuits, Adv. Mater.2001, 13, No.21, November 2

<5>US Patent 6259148 – Modular high frequency integrated circuits structure issued on July 10, 2001

<6>I. Mejia et. Al, Improved upper contacts PMMA on P3HT PTFTS using photolithographic processes, Microelectronics Reliability 48 (2008) 1795-1799

PEDOT:PSS (Poly(3,4-ethylenedioxythiophene)-poly(styrenesulfonate)), oppure da un materiale fluido equivalente, stampabile a getto quale ad esempio da una sospensione colloidale di nanoparticelle metalliche o una sospensione colloidale di un sale o di un composto organometallico. Nel caso di utilizzo di sospensioni colloidali di nanoparticelle metalliche generalmente si impiegano nanocluster di oro e/o di argento, passivati da agenti organici come tioli, ammine o fosfine a lunga catena idrocarburica che hanno il ruolo di mantenere omogenea la sospensione delle nanoparticelle ed impedire fenomeni precoci di aggregazione delle stesse a dare metallo solido (bulk). Sia nel caso di inchiostri a base di nanoparticelle metalliche che nel caso di soluzioni di precursori metallici, generalmente, la fase di deposizione dell’inchiostro à ̈ seguita da un trattamento dell’inchiostro, di riscaldamento, irraggiamento UV o irraggiamento laser, in modo da decomporre la componente organica e favorire la sinterizzazione delle nanoparticelle metalliche o indurre la formazione delle stesse a partire dal composto precursore e quindi promuovere successivamente la coalescenza a metallo bulk [<7>], [<8>], [<9>], [<10>], [<11>], [<12>].

Una tecnica usata per realizzare elettrodi superiori a contatto con le interconnessioni verticali consiste nel deporre, sempre per IJP, lo stesso

<7>Daniel Huang,Frank Liao, Steven Molesa, David Redinger,

and Vivek Subramanian Journal of The Electrochemical Society, 150 (7) G412-G417 (2003)<8>Sawyer B. Fuller, Eric J. Wilhelm, and Joseph M. Jacobson Journal Of Microelectromechanical Systems, Vol.11, No.1, February 2002, Pp 54-60

<9>N. R. Bieri, J. Chung, S. E. Haferl, D. Poulikakos, and C. P. Grigoropoulos Appl. Phys. Lett., Vol.82, No.20, 19 May 2003, pp3529-3531

<10>Jaewon Chung, Seunghwan Ko, Nicole R. Bieri, Costas P. Grigoropoulos,

and Dimos Poulikakosa Appl. Phys. Lett., Vol.84, No.5, 2 February 2004 pp 801-803<11>Jai Joon Leea, Jin Chul Parka, Min Hwan Kima, Tae Sun Changa, Sun Teak Kima, Sang Man Kooa,Young Chul Youb and Sang Jin Leeb Journal of Ceramic Processing Research. Vol.8, No.3, (2007) pp.219-223

<12>K. F. Teng, Robert W. Vest Ieee Transactions on Components Hybrids, and Manufacturing Technology, vol. Chmt-12, No.4, (1987)

materiale di cui à ̈ costituita la via [<13>], [<14>]. La definizione di elettrodi superiori mediante stampa IJP limita tuttavia la scalabilità dei dispositivi stessi.

La minima dimensione ottenibile in generale con tecniche di deposizione localizzata à ̈ intorno a 20 µm. Pertanto, utilizzando tecniche di stampa per definire strutture conduttrici come ad esempio gli elettrodi superiori di strutture integrate di transistori organici (OTFT) ci si confronta con i limiti di minima larghezza di riga della tecnica di stampa utilizzata.

Dove questo limite alla scalabilità risulta inaccettabile, in alternativa alla deposizione localizzata con una tecnica di stampa, si ricorre alla deposizione "blande" di metallo effettuando una massiccia metallizzazione della superficie dello stack tale da riempire le vias delle interconnessioni verticali e formare uno strato superficiale privo di discontinuità che à ̈ poi litografato in modo da definire gli elettrodi superiori e le piste di collegamento elettrico del dispositivo [10]. Chiaramente l'approccio "classico" nell'industria dei circuiti integrati, basato sulla metallizzazione e sulle tecniche fotolitografiche permette la massima scalabilità delle strutture conduttrici da definire al livello dello stack sia perché fotolitografabile fino a larghezze di riga al di sotto del micrometro, sia per la superiore conducibilità elettrica del metallo.

Lo svantaggio di questa tecnica consiste in uno spreco di metallo e nel rischio di danneggiamento di strati organici dello stack durante il deposito e durante l’attacco di definizione dello strato metallico.

<13>T. Kawase, H. Sirringhaus, R. H. Friend IEEE IEDM 2000, pp 623-626

<14>A. Knobloch, A. Bernds, W. Clemens IEEE Session 4: Polymer Electronic Devices II, pp

SOMMARIO DELL'INVENZIONE

E' stato trovato un modo efficiente e di sorprendente affidabilità per realizzare contatti e/o interconnessioni verticali associate oltre che a piste conduttrici di collegamento, anche a strutture conduttrici definibili al relativo livello di uno stack di integrazione in una scala dimensionale di integrazione molto più grande rispetto a quella di detti contatti e/o interconnessioni verticali attraverso strati dielettrici dello stack.

Il nuovo procedimento consente la definizione fotolitografica di tali strutture conduttrici con un elevato grado di compattezza in uno strato di metallizzazione relativamente sottile e di spessore uniforme, liberamente stabilito in base ai soli requisiti di progetto delle strutture conduttrici, non dovendo il metallo depositato riempire vias e/o aperture di contatti attraverso lo spessore di sottostanti strati di materiali dielettrici come ad esempio polimerici organici.

Le vias sono pre-riempite con materiale conduttore consolidato in loco da pasta o inchiostro a base di polimeri conduttori o a base di particelle colloidali del metallo o una sostanza o composto chimico precursore applicato mediante una comune tecnica di stampa.

Fondamentalmente, il nuovo procedimento consiste nel riempire le vias con un materiale conduttore consolidato in loco da una soluzione o sospensione dello stesso o di un composto precursore dello stesso, depositata nelle vias mediante una adatta tecnica di stampa, ad esempio a getto d'inchiostro, e sulla deposizione di uno strato metallico litograficamente definibile sopra la superficie dello strato di isolamento e delle sommità delle interconnessioni verticali di materiale conduttore consolidato all'interno delle vias, praticamente complanari alla superficie dello strato di isolamento.

Una metallizzazione eseguita direttamente con un unico step di deposizione del metallo su una superficie sostanzialmente planare e priva di discontinuità, in virtù della pre-formazione delle interconnessioni verticali, dimostra una accentuata stabilità e si presta in modo ottimale a processi di fabbricazione di elevata scalabilità grazie alla possibilità di impiegare tecniche di definizione (patterning) dello strato metallico depositato, quali litografia ottica o tecniche di litografia non convenzionale quali Soft Lithography (SL) e Nano-Imprinting Lithography (NIL). Peraltro, l’impiego di inchiostri conduttivi a base di nanoparticelle metalliche o polimeri conduttori per il riempimento delle vias evita il ricorso ad una massiccia metallizzazione che risulta non solo dispendiosa ma anche dannosa per lo strato dielettrico direttamente esposto alla metallizzazione.

L’impiego di metalli ad elevata conducibilità elettrica e con ridotta ossidabilità all’ambiente, quali oro e platino, à ̈ preferibile benché sia possibile impiegare altri metalli eventualmente attraverso un efficace “incapsulamento†di passivazione delle strutture metalliche definite con una delle note tecniche di litografia ottica o non convenzionale quali SL e NIL.

I materiali di riempimento delle vias possono essere paste o inchiostri conduttivi a base di nanoparticelle metalliche o polimeri conduttori. Inchiostri conduttori applicabili con tecnica a getto d'inchiostro possono essere sospensioni di nanoparticelle metalliche o preferibilmente soluzioni di polimeri conduttori o ancora più preferibilmente sospensioni di conduttori in soluzione acquosa quale il PEDOT:PSS.

Rispetto alle sospensioni di nanoparticelle metalliche, i polimeri conduttori richiedono temperature più basse di trattamento termico, dopo la deposizione, e quindi meno rischiose per i materiali organici attivi contenuti nel dispositivo. Inoltre, alcuni polimeri conduttori in commercio, come il PEDOT:PSS, sono disponibili in soluzioni acquose evitando così problemi di solubilizzazione di materiali già depositati che nella forma particolarmente importante di realizzazione esemplificativa qui descritta à ̈ rappresentato dal polimero dello strato di isolamento attraverso il quale sono state formate le vias e sul quale stabiliscono il contatto elettrico.

La minore conducibilità dei polimeri conduttori rispetto ai metalli poco incide sulla resistenza complessiva dell’interconnessione considerato che le vias in stack polimerici organici, tipicamente hanno larghezza almeno due ordini di grandezza più grande della loro altezza.

Nonostante, che il flusso di processo comprenda più passi (step) impieganti due distinte tecniche, ovvero uno step di stampa e trattamento di consolidamento del materiale conduttore all'interno delle vias, ed uno step di deposizione di uno strato superficiale di metallo e litografia di definizione delle parti conduttrici, i vantaggi che si ottengono, sia dal punto di vista della scalabilità delle strutture metalliche (ad esempio elettrodi superiori di transistori integrati di materia organica) che da una bassa resistenza delle interconnessioni verticali realizzate con due materiali dissimili: conduttore organico o particelle metalliche consolidate e strato metallico depositato, più che compensano l'aumentata complessità del flusso di processo.

B<REVE>D<ESCRIZIONE DEI>D<ISEGNI>

FIG. 1 mostra lo schema elettrico di un semplice circuito logico ed un layout di integrazione del circuito in uno stack polimerico organico.

FIG. 2 mostra un altro schema elettrico di un oscillatore ad anello a cinque stadi ed un layout di integrazione del circuito in uno stack polimerico organico.

FIG 3 mostra una porzione di circuito logico contenente due transistor di tipo OTFT, T1, T2 per mostrare il tipo di interconnessioni che si realizzano sia nel piano che in verticale tra i diversi livelli dello stack.

FIG. 4 Ã ̈ un'immagine al microscopio ottico di una struttura con quattro vias aperte mediante RIE con plasma ad O2.

FIG. 5 Ã ̈ un'immagine al microscopio ottico di un PMMA (mr-i PMMA 35k 300) strutturato tramite NIL con vias allineate ai PAD degli elettrodi di base preventivamente fabbricati.

FIG. 6 Ã ̈ un'immagine al microscopio ottico di una struttura con quattro vias riempite di PEDOT:PSS (Baytron PJET HC) tramite Inkjet Printing con una JETLABII della Microfab.

FIG. 7 à ̈ un’immagine al microscopio ottico di due interconnessioni verticali che mettono in contatto linee conduttive di oro disposte su due livelli diversi come si può osservare dalla diversa tonalità di colore.

FIG. 8 à ̈ un'immagine al microscopio ottico di un circuito impiegato per testare la funzionalità dei dispositivi e delle relative interconnessioni orizzontali e verticali, realizzate secondo una forma realizzativi del presente trovato.

FIG. 9 Ã ̈ lo schema di una struttura sperimentale utilizzata per verificare le caratteristiche di resistenza di contatto tra strato depositato di metallizzazione e riempimento conduttore consolidato delle vias.

FORME ESEMPLIFICATIVE DI REALIZZAZIONE

FIG. 1 e 2 mostrano lo schema elettrico ed un layout di integrazione del circuito in uno stack polimerico organico esemplificativo .di un semplice circuito logico e di un oscillatore ad anello. Le strutture integrate dei transistori OTFT, che tipicamente si sviluppano su più livelli dello stack, richiedono oltre a vias di interconnessione verticale tra livelli diversi dello stack, anche una pluralità di elettrodi superiori definiti allo stesso livello di relative piste conduttrici del circuito integrato. I layout mostrano la necessità di ricorrere in questi casi ad una metallizzazione definibile per litografia ottica o basata su stampi che consenta la definizione di parti conduttrici (larghezza micro e submicrometrica) in una scala di integrazione di circa un ordine di grandezza più elevata di parti definibili con tecniche di stampa (minima larghezza di definizione 20-40 micrometri), e come una definizione "a due distinte tecnologie" secondo il presente trovato consenta da un lato di produrre un layout molto efficiente in termini di requisito d'area di integrazione e funzionalmente efficace (compattezza delle strutture integrate di OTFT), e dall'altro di evitare il costo e la criticità di pesanti metallizzazioni di riempimento delle vias.

A titolo di esempio, in FIG. 3 à ̈ mostrato lo schema realizzativo di una porzione di circuito logico contenente due transistor T1, T2 di tipo OTFT interconnessi tra loro, nonché ad altre parti circuitali (ad esempio alimentazione CC, ingresso IN e uscita OUT), sia nei singoli livelli di contatto superiore 1 (in rosso tratteggiato) e inferiore 2 (in giallo e in grigio pieno) che, attraverso i diversi strati dello stack mediante le interconnessioni verticali 3 (in verde), le cui dimensioni sono scalabili in funzione delle esigenze applicative in termini di area occupata e dei valori di corrente da trasferire.

L’apertura delle vias 3 à ̈ stata realizzata ad esempio mediante processi di reactive ion etching (RIE) in plasma di ossigeno. Come materiale dielettrico in cui sono state realizzate le vias à ̈ stato impiegato del PMMA (polimetilmetacrilato) (mr-i PMMA 35k 300) preventivamente depositato per spin coating e trattato termicamente a 150 °C per 2 minuti. La localizzazione dell’attacco RIE à ̈ stata resa possibile grazie alla definizione di un’idonea maschera di resist realizzata mediante processi di fotolitografia (fotoresist positivo Fujifilm Oir 906-12). Per ottenere una deposizione uniforme del fotoresist sul PMMA, la superficie di quest’ultimo à ̈ stata trattata con un processo RIE in plasma di ossigeno (30 W, 100 sccm, 0.1 mbar, t= 30 s). Il fotoresist à ̈ stato esposto mediante maschera litografica ad una radiazione UV con lunghezza d’onda di 365 nm (15 mW/cm2 per 2.7 s) e sviluppato nella soluzione di sviluppo (Fuji film OPD 4262) per 50 s. Una volta definita la maschera il dielettrico à ̈ stato rimosso dalle aree non protette mediante attacco RIE in plasma di ossigeno con 100 W, 10 sccm, 0.07 mbar, t= 120 s sufficienti a rimuovere l’intero spessore di 300 nm del PMMA di partenza. Una volta ottenute le vias, la maschera di resist à ̈ stata rimossa mediante un’ulteriore esposizione ad UV, senza maschera litografica, e successivo sviluppo secondo il processo sopra descritto. Un esempio di apertura delle vias à ̈ mostrato in FIG. 4.

L’apertura delle vias 3 nello strato di materiale dielettrico può essere direttamente effettuata tramite un processo di NanoImprinting Lithography che si basa sullo stampaggio sotto pressione e temperatura tramite uno stampo con strutture sporgenti in corrispondenza dei punti in cui aprire le vias. Successivamente al processo di stampaggio le zone strutturate presentano uno strato sottile residuo di polimero che va rimosso in modo da lasciare libero il contatto elettrico degli elettrodi di base. Per rimuovere questo strato residuo si impiega un processo di Reactive Ion Etching (RIE) con un plasma di ossigeno.

In FIG. 5 à ̈ un'immagine al microscopio ottico che mostra l’esempio di un PMMA (mr-I PMMA 35k 300) strutturato tramite NIL con uno stampo in silicio a T=190 C; p=50 bar, t=5 min con vias 3 allineate ai PAD degli elettrodi di base 4 preventivamente fabbricati.. Lo strato residuo à ̈ stato rimosso impiegando un plasma ad ossigeno (100 W, 10 sccm, 0.07 mbar, t= 50 s).

In FIG. 6 à ̈ un'immagine al microscopio ottico di un PMMA (mr-i PMMA 35k 300) strutturato tramite NIL con vias allineate ai PAD degli elettrodi di base preventivamente fabbricati. La dimensione laterale delle vias riportate in figura à ̈ 50 Î1⁄4m.

FIG. 6 mostra un esempio di vias riempite di PEDOT:PSS (Baytron PJET HC) tramite Inkjet Printing con una JETLABII della Microfab. Successivamente alla deposizione del PEDOT:PSS nelle vias, si passa al processo di metallizzazione seguito dalla definizione degli elettrodi superiori tramite tecniche litografiche quali litografia ottica, soft lithography, laser ablation o NanoImprinting Lithography.

FIG. 7 mostra due interconnessioni verticali 3 che mettono in contatto linee conduttive di oro disposte su due livelli diversi come si può osservare dalla diversa tonalità di colore.

FIG. 8 à ̈ un circuito impiegato per testare la funzionalità dei dispositivi e delle relative interconnessioni orizzontali e verticali, in cui l’elettrodo di gate del secondo transistor à ̈ stato cortocircuitato attraverso la via di PEDOT:PSS con l’elettrodo di drain, realizzando un’ottima interconnessione tra i diversi layers e garantendo la continuità dell’elettrodo superiore. La presenza del PEDOT:PSS nei contatti, inoltre, non inficia la robustezza del contatto che mantiene invariata la resistenza allo stress meccanico dovuto al contatto con la punta metallica, durante le operazioni di testing.

Come anticipato in precedenza, gli elettrodi metallici superiori oltre che per litografia ottica possono anche essere strutturati mediante tecniche non convenzionali quali SL e NIL. Tali tecniche permettono risoluzioni submicrometriche e, rispetto alla litografia ottica, riducono il numero di processi e agenti chimici da impiegare.

Al fine di verificare le proprietà di vias con riempimento conduttore di PEDOT:PSS sono state verificate le proprietà elettriche di interconnessioni dispositivi Au/PEDOT:PSS/Au nella stessa struttura che si intende utilizzare per l’interconnessione di pad su diversi strati. Per la caratterizzazione elettrica di queste strutture à ̈ stato utilizzato un apparato sperimentale costituito da un Parameter Analyzer (4155C Agilent) e da una Probe Station (Modello PM5 Karl Suss) equipaggiata con micromanipolatori che consentono di contattare i dispositivi mediante punte metalliche di raggio inferiore a 1Î1⁄4m.

Attraverso il dispositivo schematizzato in FIG. 9 à ̈ stata verificata la continuità del film di Au depositato sulla vias e delle interconnessioni realizzate medianti tali vias. Su un substrato di vetro sono stati depositati degli elettrodi di Au di area 50x50Î1⁄4m<2>, al di sopra di questi elettrodi sono state definite le vias separate dal photoresist e successivamente riempite con il PEDOT:PSS, infine su di esse à ̈ stata depositata una linea continua di Au.

Dalla caratterizzazione elettrica à ̈ emersa la continuità dell’elettrodo superiore di Au con una resistività Ï di circa 10<-5>Ω cm, paragonabile a quella dell’oro metallico. Tale valore di resistività indica che le vias di PEDOT:PSS assicurano continuità del film deposto e non ne inficiano i valori di resistenza. La resistività dell’elettrodo à ̈ stata calcolata sulla base del valore della resistenza R misurata in uno schema a quattro contatti e utilizzando la formula R= Ï l/A dove l à ̈ la lunghezza dell’elettrodo e A la sezione.

Il test sulle singole vias ha consentito di verificare che il PEDOT:PSS riempie completamente la via, mettendo in comunicazione l’elettrodo superiore e quello inferiore, con una conducibilità di alcuni S/cm, in linea con quanto atteso in base ai valori di conducibilità del PEDOT:PSS utilizzato. La funzionalità delle vias à ̈ stata anche verificata in dispositivi più complessi in cui diversi layers sono stati interconnessi.

In particolare nel dispositivo di FIG. 8, l’elettrodo di gate del secondo transistor à ̈ stato cortocircuitato attraverso la via con l’elettrodo di drain. La via di PEDOT:PSS oltre a realizzare un’ottima interconnessione tra i diversi layers garantisce anche in questo caso la continuità dell’elettrodo superiore. La presenza del PEDOT:PSS non inficia inoltre la robustezza del contatto che presenta invariata la resistenza allo stress meccanico dovuto al contatto con la punta metallica.

ALTRI ESEMPI DI INCHIOSTRI CONDUTTIVI

Il riempimento delle vias può anche essere effettuato ricorrendo all’impiego di sospensioni colloidali di particelle metalliche nanometriche o submicrometriche. In particolare, nel caso di impiego delle suddette sospensioni colloidali sono suggerite nanoparticelle di Au o Ag passivate da uno strato organico la cui funzione à ̈ quella duplice di favorire la dispersione delle stesse in solventi organici e di evitare fenomeni di aggregazione che condurrebbero al metallo massivo. Per quanto concerne l’impiego di sospensioni di Au in seguito si riporta un esempio realizzativo noto in letteratura:

1 – sintesi delle nanoparticelle metalliche

Le nanoparticelle metalliche possono essere sintetizzate ricorrendo a procedure chimiche di riduzione in un sistema bifasico liquido di sali di Au (III) ad Au elementare. In particolare: ad 80 ml di una soluzione 50mM di tetraoctilammonio bromuro sono aggiunti 30 ml di una soluzione acquosa 30mM di HAuCl4 :3H2O. Alla sospensione bifasica sono aggiunti 170 mg di dodecantiolo e sotto vigorosa agitazione si aggiungono 25 ml di una soluzione 0.4 M di boroidrudo sodico. La reazione à ̈ mantenuta sotto agitazione per circa tre ore ed al termine si recupera la fase organica e si concentra fino ad ottenere un volume di 10 ml. Si procede alla purificazione della sospensione colloidale con etanolo, al fine di rimuovere l’eccesso di dodecantiolo. La sospensione toluene/etanolo à ̈ mantenuta a -18 °C per 4 h ed il risultante precipitato scuro à ̈ filtrato sotto vuoto e lavato con diverse aliquote di etanolo.

2 – preparazione dell’inchiostro

Si prepara una sospensione al 10% in peso delle nanoparticelle di Au in α-terpienolo, in modo da ottenere una sospensione che abbia una viscosità non superiore a 20 cP.

3 – deposizione per IJP

L’inchiostro conduttivo viene depositato mediante ink jet printing nelle vias precedentemente funzionalizzate. La deposizione, accompagnata da evaporazione del solvente, genera la formazione di un film sottile di nanoparticelle metalliche prossime tra loro e disposte secondo un’organizzazione molto regolare guidata dalle interazioni tra le molecole di passivante. Tale organizzazione à ̈ nota come struttura a reticolo e difatti le nanoparticelle si dispongono in modo da generare un super-reticolo cristallino esagonale compatto. Per effetto di questa organizzazione il film à ̈ elettricamente conduttivo grazie a meccanismi di hopping/tunnelling elettronico.

4 – (opzionale) riscaldamento del substrato

Al fine di ottenere uno strato metallico continuo à ̈ necessario promuovere la coalescenza e sinterizzazione delle nanoparticelle che si ottiene mediante riscaldamento del film sottile, o del materiale depositato nella struttura predefinita, con successivo trattamento termico in modo da favorire l’allontanamento del residuo di solvente, da indurre il desobimento dello strato organico e promuovere la sinterizzazione delle particelle metalliche a dare Au bulk. Le temperature in gioco possono variare dai 180°C ai 300 °C per un completo allontanamento della componente organica.

L’esempio sopra riportato costituisce una generica sequenza flow-chart che può essere sempre adottata pur modificando alcuni parametri, quali tipologia del passivante, tipologia del solvente per l’inchiostro conduttivo, concentrazioni dei reattivi durante il processo di sintesi delle nanoparticelle e quindi le dimensioni delle stesse al termine del processo reattivo.

Un’alternativa all’impiego di inchiostri a base di nanoparticelle di Au deriva dall’uso di inchiostri di nanoparicelle di Ag, che hanno il vantaggio di sinterizzare a temperature inferiori risultando quindi più idonei e compatibili con i materiali del dispositivo. Per quanto concerne l’impiego di sospensioni di Ag in seguito si riporta un esempio realizzativo noto in letteratura:

1 – sintesi delle nanoparticelle metalliche

A 20 ml di una soluzione acquosa di NaOH al 7% si aggiungono 8.5 g di acido neodecanoico. Alla miscela risultante si aggiungono 20 ml di una soluzione acquosa contenente 8.5 g di nitrato di argento. Si lascia la miscela sotto agitazione fino alla formazione di un precipitato di colore bianco costituito da neodecanoato di Ag. Il precipitato à ̈ recuperato per filtrazione, sospeso in etanolo e mantenuto sotto agitazione per tre ore, quindi rifiltrato e lavato ripetutamente con etanolo ed acetone. Quindi si procede alla formazione delle nanoparticelle di Ag, aggiungendo 100 ml di una soluzione di toluene contenente 0.98 ml of fenilidrazina ad una soluzione di neodecanoato di Ag disperso in toluene. Dopo agitazione magnetica protratta per un’ora si ha formazione di un precipitato scuro che à ̈ successivamente filtrato e lavato ripetutamente con metanolo e seccato sotto vuoto a 30 °C per 12 ore.

2 – preparazione dell’inchiostro

Si possono preparare sospensioni in solventi alcolici (IPA) o idrocarburici aromatici (toluene e xylene) fino al 20% in peso delle nanoparticelle di Ag, in modo realizzare una sospensione che abbia una viscosità non superiore a 20 cP.

3 – deposizione per IJP

L’inchiostro conduttivo viene depositato mediante ink jet printing nelle vias precedentemente funzionalizzate. La deposizione, accompagnata da evaporazione del solvente, genera la formazione di un film sottile di nanoparticelle di Ag rivestite di uno strato organico di acido neodecanoico come stabilizzante. Analogamente a quanto descritto per le nanoparticelle di Au anche i film di nanoparticelle di Ag sono conduttivi e possono essere impiegati tal quali senza che si effettui la sinterizzazione a metallo massivo.

4 – (opzionale) riscaldamento del substrato

Al fine di ottenere uno strato metallico continuo à ̈ necessario promuovere la coalescenza e sinterizzazione delle nanoparticelle che si ottiene mediante riscaldamento del film sottile, o del materiale depositato nella struttura predefinita, a temperature prossime a 130 °C in modo da favorire l’allontanamento del residuo di solvente, da indurre il desorbimento dello strato organico e promuovere la sinterizzazione delle particelle metalliche.

Un'altra possibilità consiste nell’impiego di inchiostri a base di mercapturi. I mercapturi, denominati anche tiolati, sono prodotti della salificazione dei tioli. Mediante idonea scelta del tiolo possono essere resi compatibili a solventi di ogni tipo; sono inoltre composti moderatamente termolabili ovvero si decompongono per effetto del calore, liberando atomi metallici in un range di temperature tra i 200 e 300 °C, rispettando il seguente schema di reazione: Me(SR)2→Me+ R-S-S-R.

Per la sintesi dei mercapturi si prepara una soluzione alcolica (ETOH) o alcalina del mercaptano; ad essa si aggiunge un sale organico o inorganico del metallo di transizione (es. nitrato, acetato, cloruro, ecc.). Successivamente si separa il mercapturo metallico, come precipitato, dall’ambiente di reazione. Dissoluzione del sale: MeXn→Men+ nX-Precipitazione del mercapturo: Men++ n R-S-→Me(SR)n

A causa della presenza di orbitali vacanti sull’atomo metallico (d ed f) e di coppie elettroniche solitarie sugli atomi di zolfo, il mercapturo metallico forma di solito strutture polimeriche: m Me(SR)n→poli-Me(SR) n La natura polimerica del precursore, nonché la possibilità di scegliere il tipo di tiolo ne rende possibile la solubilizzazione in diversi tipi di solventi e quindi nel tipo di solvente che non va a sciogliere il polimero dielettrico in cui sono fabbricate le via-holes. La temperatura richiesta per la decomposizione termica del mercapturo dipende dalla dimensione di R; più à ̈ elevata la dimensione di R più elevata risulta la temperatura che si richiede per la decomposizione del composto in quanto i frammenti molecolari devono possedere un’elevata energia cinetica affinché si allontanino.

(OPZIONALE) PRE- TRATTAMENTO DI SUPERFICI CRITICHE

Prima di riempire le vias con il materiale conduttore, possono essere effettuati trattamenti superficiali per favorire la bagnabilità e compatibilità all’interfaccia con l’elettrodo. I trattamenti sono effettuati in modo da non danneggiare la struttura già realizzata.

Per inchiostri polari come il PEDOT:PSS un possibile trattamento di superficie atto a favorire l’interfaccia à ̈ quello già descritto in plasma di ossigeno (Reactive Ion Etching, P=30W, 100sccm, 0.1mbar, t=30s) che rimuove eventuali residui organici e nel caso di elettrodi a griglia crea la formazione di gruppi idrofilici OH sulla porzione di area della griglia costituita dal substrato che può essere vetro o plastica.

In alternativa, si possono effettuare trattamenti chimici delle superfici in soluzione, utilizzando idonei reattivi specifici per la tipologia e la natura chimica delle superfici. In particolare, per modificare superfici metalliche quali Au e Ag si ricorre alla passivazione mediante alcantioli, ovvero molecole organiche costituite da un gruppo tiolico terminale in grado di formare legami covalenti con la superficie metallica secondo la seguente reazione: RSH Au(0)n -> RS-Au(I)Au(0)n-1 1⁄2 H2

dove R à ̈ un residuo alchilico, ovvero una catena idrocarburica, che quindi può conferire idrofobicità o idrofilicità alla superficie metallica a seconda dei gruppi funzionali. La passivazione della superficie metallica à ̈ favorita da un processo di auto-assemblaggio delle stesse molecole a formare un monostrato organico altamente omogeneo ed ordinato. La presenza di gruppi funzionali sulla catena idrocarburica R, quali residui ossidrilici, carbossilici, amminici, nitrili rende la superficie metallica idrofilica; di contro, gruppi apolari di natura alchilica o aromatica rendono la superficie idrofobica. Un’analoga considerazione riguarda il trattamento di superfici vetrose o a base di SiO2che possono essere modificate mediante un processo di silanizzazione in fase liquida ricorrendo all’impiego di alchilclorosilani o alchiletossisilani. Anche in questo trattamento si determina la formazione di legami covalenti e generalmente à ̈ effettuato per conferire idrofobicità.

Nel caso di contatti a griglia, allo scopo di migliorare la bagnabilità delle vias da parte degli inchiostri conduttivi si possono trattare chimicamente sia la parte metallica che la superficie del substrato, ricorrendo all’impiego di idonei modificatori in funzione principalmente della natura chimica del solvente dell’inchiostro. Se ad esempio il solvente dell’inchiostro conduttivo à ̈ apolare si impiega come agente passivante un alcantiolo apolare, ad esempio il dodecantiolo, procedendo con la silanizzazione del vetro mediante reazioni di silanizzazione con OTS (octadeeciltriclorosilano) o PFBTetoxSi (pentaflurobenzentrietossisilano) e di passivazione dell’oro con PBFT (pentaflurobenzentiolo) avendo cura di impiegare come solvente il H-Galden ZV60, un polietere a basso peso molecolare perfluorurato che non altera il PMMA, scelto come dielettrico ed utilizzato per la fabbricazione del dispositivo. In particolare, sono state adottate le seguenti condizioni:

silanizzazione: OTS/PFBTetoxSi 2mM in H-Galden ZV60 (Solvay), immersione dei campioni per 12 ore, Temperatura ambiente.

passivazione Au: PBFT 10 mM in H-Galden ZV60 (Solvay), immersione dei campioni per 12 ore, Temperatura ambiente.

In alternativa per inchiostri con solventi polari tipo il PEDOT:PSS precedentemente descritto, si può procedere all’uso di acidi mercaptoalchilici, es. acido 12-mercaptododecanoico, per la passivazione delle superfici di oro.

Il procedimento rivendicato di formazione di interconnessioni verticali, basato su definizione "a due distinte tecnologie", rispettivamente per realizzare interconnessioni verticali e strutture conduttrici ad uno stesso livello di uno stack di integrazione di un circuito o dispositivo elettronico oltre che per stack comprendenti materiali organici polimerici può essere utilizzato mutatis mutandi anche per stack comprendenti strati semiconduttori e/o dielettrici di materiali inorganici associati o no a strati di materiali organici.

Claims (11)

1. RIVENDICAZIONI 1. Procedimento di realizzazione di una interconnessione verticale o via attraverso almeno uno strato dielettrico di isolamento tra due strati conduttori di uno stack multistrato, che comprende: a) formare un'apertura attraverso detto strato dielettrico mediante attacco del dielettrico su un'area definita; b) applicare all'interno di detta apertura, mediante stampa, pasta o inchiostro allo stato fluido di una sostanza conduttrice o contenente particelle metalliche o loro precursore consolidabili in loco, per costituire un riempimento conduttore della cavità dell'apertura attraverso lo strato dielettrico; c) trattare il materiale di riempimento applicato a stampa per consolidarlo all'interno dell'apertura; d) depositare uno strato di metallo definibile su scala micro e submicrometrica tramite tecniche di litografia ottica o di stampa sulla superficie dello strato dielettrico e della sommità del riempimento di materiale conduttore consolidato dell'apertura.
2. 2. Procedimento secondo la rivendicazione 1, caratterizzato dal fatto che detta apertura à ̈ riempita mediante stampa a getto d’inchiostro con un fluido appartenente al gruppo composto da inchiostro a base di materiale polimerico conduttore, sospensione colloidale di nanoparticelle metalliche, sospensione colloidale o soluzione di un sale riducibile di un metallo o di un composto organo-metallico conduttore.
3. 3. Procedimento secondo la rivendicazione 1, caratterizzato dal fatto che detto stack multistrato comprende strati conduttori e strati dielettrici ed include trattare la superficie di fondo e le pareti laterali dell'apertura mediante plasma ad ossigeno prima di applicare detta pasta o inchiostro.
4. 4. Procedimento secondo la rivendicazione 1, caratterizzato dal fatto che detto stack multistrato comprende strati inorganici e/o organici, conduttori e dielettrici, ed include trattare la superficie di fondo e le pareti dell'apertura con soluzioni di almeno un agente funzionalizzante adatto alla natura polare o apolare del solvente della pasta o inchiostro da applicare.
5. 5. Procedimento secondo la rivendicazione 4, caratterizzato dal fatto che il fondo dell'apertura à ̈ almeno in parte metallico e detto agente funzionalizzante in detta soluzione appartiene al gruppo composto da alcantioli, gruppi apolari alchilici, lineari o ramificati, gruppi polari ossidrilici, carbossilici, amminici o nitrilici e miscele degli stessi.
6. 6. Procedimento secondo la rivendicazione 4, caratterizzato dal fatto che il fondo dell'apertura à ̈ almeno in parte metallico e in parte costituito da un dielettrico inorganico vetroso e detto agente funzionalizzante in detta soluzione include almeno un composto silanizzante appartenente al gruppo composto da trialcossisilani o trialogenosilani, per esempio, OTS (octadeeciltriclorosilano) e PFBTetoxSi (pentaflurobenzentrietossisilano).
7. 7. Procedimento secondo la rivendicazione 1, caratterizzato dal fatto che detto inchiostro conduttore à ̈ il prodotto commerciale a base acquosa denominato PEDOT:PSS.
8. 8. Procedimento secondo la rivendicazione 1, caratterizzato dal fatto che detto inchiostro conduttore à ̈ una sospensione colloidale di nanoparticelle di metalli quali oro e argento.
9. 9. Procedimento secondo la rivendicazione 1, caratterizzato dal fatto che detto inchiostro conduttore à ̈ una soluzione di sali organometallici riducibili.
10. 10. Procedimento secondo la rivendicazione 1, caratterizzato dal fatto che detto inchiostro conduttore à ̈ applicato all'interno dell'apertura attraverso lo strato dielettrico mediante stampante a getto d'inchiostro o di aerosol.
11. 11. Procedimento secondo la rivendicazione 1, caratterizzato dal fatto che detta apertura attraverso detto strato dielettrico à ̈ prodotta mediante una tecnica appartenente al gruppo composto da litografia ottica o tecnica NIL, attacco RIE del dielettrico, getto di solvente e ablazione a mezzo laser.