ITTO980373A1

ITTO980373A1 - Circuito per pull-up attivo.

Info

Publication number: ITTO980373A1
Application number: IT98TO000373A
Authority: IT
Inventors: Alessandro Camera; Paolo Sandri
Original assignee: Sgs Thomson Microelectronics
Priority date: 1998-04-30
Filing date: 1998-04-30
Publication date: 1999-10-30
Also published as: US6362664B1

Description

Descrizione del brevetto per invenzione industriale dal titolo:

“CIRCUITO PER PULL-UP ATTIVO”

RIASSUNTO

Circuito di pull-up attivo, del tipo che opera su di un morsetto d’ingresso sul quale vengono inviati livelli logici di tensione costituiti da un livello logico alto e da un livello logico basso, su detto morsetto d’ingresso potendo essere inviato inoltre un livello di tensione specifico, detto livello di tensione specifico avendo ampiezza di tensione sostanzialmente maggiore del livello logico alto, detto circuito di pull-up attivo comprendendo inoltre mezzi di pull-up, connessi fra una linea di alimentazione al livello logico alto e detto morsetto d’ingresso, per portare il morsetto d’ingresso al livello logico alto presente sulla linea di alimentazione. Secondo l’invenzione si ha che il circuito di pull-up attivo (PU1) comprende mezzi interruttori (13) connessi fra i mezzi di pull-up (MR) e la linea di alimentazione (VDD), detti mezzi interruttori ( 13) essendo comandati dall’ampiezza di tensione presente sul morsetto d’ingresso (IN) e essendo atti a interdire il funzionamento del circuito di pull-up attivo (PU1 ) quando sul morsetto d’ingresso (IN) è presente il livello di tensione caratteristico (V1 5)

DESCRIZIONE

La presente invenzione riguarda un circuito di pull-up attivo, del tipo che opera su di un morsetto d’ingresso sul quale vengono inviati livelli logici di tensione costituiti da un livello logico alto e da un livello logico basso, su detto morsetto d’ingresso potendo essere inviato inoltre un livello di tensione specifico, detto livello di tensione specifico avendo ampiezza di tensione sostanzialmente maggiore del livello logico alto, detto circuito di pull-up attivo comprendendo inoltre mezzi di pull-up, connessi fra una linea di alimentazione al livello logico alto e detto morsetto d’ingresso, per portare il morsetto d’ingresso al livello logico alto presente sulla linea di alimentazione.

Come è noto, i circuiti integrati, e, più in generale, i circuiti elettronici, prevedono un certo numero di morsetti d’ingresso, detti anche comunemente pin d’ingresso. Attraverso detti morsetti d’ingresso possono essere effettuate le connessioni elettriche per trasferire al circuito segnali provenienti dall' esterno. Detti segnali tipicamente sono segnali logici, ovvero segnali a due livelli di tensione, ad esempio a 0 e 5 volt II morsetto d’ingresso può quindi assumere tre differenti stati, 0 volt, 5 volt e tensione fluttuante, corrispondente cioè ad avere il morsetto non collegato. Con riferimento a quest’ultimo stato di tensione fluttuante, su detto morsetto è di solito implementata una funzione di pull-up, tramite un apposito circuito atto a portare rapidamente la tensione alla tensione di alimentazione, che corrisponde anche al livello logico alto V5 di 5 volt, quando il morsetto d’ingresso è scollegato e il livello di tensione su di esso è fluttuante, onde evitare che il circuito si ponga in uno stato imprevedibile.

In figura 1 si ha un esempio di arte nota costituita da un circuito d’ingresso' 1, realizzato in tecnologia CMOS, dotato di un morsetto d’ingresso IN. Detto morsetto d’ingresso IN, costituisce l’ingresso di un circuito di buffer 2, che presenta un morsetto d’uscita OUT Il buffer 2 espleta le usuali funzioni di separazione dei livelli di tensione sul proprio morsetto d’uscita OUT dai livelli presenti sul morsetto d’ingresso IN. Una linea di alimentazione VDD, a 5 volt, è connessa a uno dei due morsetti d’alimentazione 2VDD del buffer 2, mentre l’altro dei due morsetti di alimentazione 2VDD è connesso a un nodo di massa GND.

Fra il morsetto d’ingresso IN e la linea di alimentazione VDD è posto un circuito di pull-up attivo PU, il quale è costituito da un circuito a specchio di corrente MR, dal quale una corrente IP è prelevata attraverso un generatore di corrente I. Lo specchio di corrente MR, come noto si compone di due transistori, un transistore di iniezione M2, a canale p, con il proprio elettrodo di gate cortocircuitato allelettrodo di drain, e un transistore di specchiaggio MI, anch’esso a canale p, connesso tramite il proprio elettrodo di gate all’elettrodo di gate del transistore di iniezione MI .

La corrente IP viene rispecchiata dallo specchio di corrente MR e iniettata nel morsetto d’ingresso IN, e, quando sul morsetto d’ingresso IN si ha un livello di tensione fluttuante, cioè il morsetto IN è scollegato, lo specchio di corrente MR porta il morsetto IN alla tensione di alimentazione .

Un circuito di pull-up attivo quale il circuito di pull-up attivo PU di figura 1, presenta degli inconvenienti quando al morsetto d’ingresso sia necessario applicare, oltre ai livelli logici gestiti dal circuito, una tensione maggiore, ad esempio di 15 volt, per segnalare alla circuiteria a valle l’entrata in una particolare fase di funzionamento, oppure per eseguire direttamente una particolare fase di funzionamento.

Ad esempio, i circuiti a valle, pur operando nelle normali fasi di funzionamento secondo i livelli logici cosiddetti TTL, ovvero fra 0 e 5 volt, possono comprendere dei circuiti di memoria EPROM, i quali in una loro particolare fase di funzionamento, cioè l’operazione di programmazione, richiedono che sul loro elettrodo di gate si produca una tensione di 15 volt.

Applicando una tensione di 15 volt al morsetto d'ingresso però, il transistore di specchiaggio, avendo un’ampiezza di tensione di 15 volt sul proprio elettrodo di drain e di 5 volt sul proprio elettrodo di source, viene a trovarsi con la propria giunzione drain-substrato polarizzata direttamente. Pertanto detto transistore di specchiaggio entra in conduzione, sicché la tensione di alimentazione a 5 volt e la tensione di 15 volt applicata sul morsetto d’ingresso entrano in conflitto elettrico, rischiando di danneggiare i circuiti connessi alla linea di alimentazione.

La presente invenzione si propone di risolvere gli inconvenienti sopra citati e di indicare un circuito di pull-up attivo di realizzazione piu efficiente e migliorata.

In tale ambito, scopo principale della presente invenzione è quello di indicare un circuito di pull-up attivo atto a evitare il conflitto elettrico sul morsetto d’ingresso fra la tensione di alimentazione e la tensione d’ingresso, quando la tensione d’ingresso assume ampiezza superiore alla tensione di alimentazione.

A questo scopo l'invenzione ha per oggetto un circuito di pull-up attivo avente le caratteristiche descritte nella rivendicazione 1 allegata. Per raggiungere tali scopi, forma oggetto della presente invenzione un circuito di pull-up attivo incorporante le caratteristiche delle rivendicazioni allegate, che formano parte integrante della presente descrizione.

Ulteriori scopi, caratteristiche e vantaggi della presente invenzione risulteranno chiari dalla descrizione particolareggiata che segue e dai disegni annessi, forniti a puro titolo di esempio esplicativo e non limitativo, in cui:

- la figura 1 rappresenta lo schema di principio di un circuito noto di pull-up attivo, - la figura 2 rappresenta lo schema di principio di un circuito di pull-up attivo secondo l invenzione;

- la figura 3 rappresenta uno schema implementativo del circuito di pull-up attivo di figura 2,

- la figura 4 rappresenta lo schema implementativo di un particolare del circuito di pull-up attivo di figura 3;

In figura 2 è rappresentato uno schema di principio di un circuito d’ingresso 11, dotato di un circuito di pull-up attivo PU1 secondo l’invenzione. Osserviamo che detto circuito di pull-up attivo PU1 comprende, in maniera analoga a! circuito di pullup attivo PU di figura 1, lo specchio di corrente MR. Fra il source del transistore di specchiaggio MI e la linea di alimentazione VDD è però previsto un blocco interruttore 13, comandato dalla tensione presente sul morsetto d’ingresso IN.

Durante le fasi di funzionamento normale, cioè quando la tensione sul morsetto d’ingresso IN assume o un livello logico basso VO, corrispondente ad esempio a 0 volt, oppure un livello logico alto V5 corrispondente ad esempio a 5 volt, oppure infine un livello di tensione fluttuante, il blocco interruttore 13 si comporta da cortocircuito, sicché il circuito di pull-up attivo PU1 opera in maniera del tutto analoga al circuito di pull-up attivo PU descritto in figura 1.

Qualora, invece, sul morsetto d’ingresso IN si presenti un secondo livello di tensione V15, ad esempio di 15 volt per effettuare un’operazione di programmazione, di memorie EPROM qui non rappresentate e disposte a valle del morsetto di uscita OUT, detto secondo livello di tensione V15 presentandosi anche all’ingresso del blocco interruttore 13, ne determina l’apertura, ovvero il blocco interruttore 13 si configura come circuito aperto e inibisce perciò il funzionamento dello specchio di corrente MR, risultando quindi nell’esclusione del circuito di pull-up attivo PU1 . In figura 3 è mostrato uno schema implementativo del circuito di pull-up attivo PU1 di figura 2, dove è esplicitato il blocco interruttore 13, che risulta composto da un blocco comparatore CMP, connesso tramite un suo ingresso al morsetto d’ingresso IN,. All’uscita del blocco comparatore CMP viene prodotto un segnale logico di abilitazione LOCK, che opera secondo i livelli logici normali del circuito, il livello logico basso VO e il livello logico alto V5, cioè 0 e 5 volt. Detto segnale logico di abilitazione LOCK è utilizzato per pilotare un circuito invertitore INI, alla cui uscita sono connessi in parallelo gli elettrodi di gate di un primo transistore HM1, del tipo MOS a canale n, e di un secondo transistore HM2, del tipo MOS a canale p. L’elettrodo di drain del primo transistore HM1 e l’elettrodo di source del secondo transistore HM2 sono connessi all’elettrodo di gate di un terzo transistore HM3, del tipo MOS a canale p. Detto transistore HM3 è interposto fra la linea di alimentazione VDD e lo specchio di corrente MR, ad essi connessi rispettivamente tramite l’elettrodo di source e l’elettrodo di drain. L’elettrodo di drain del secondo transistore HM2 è connesso all’elettrodo di drain del terzo transistore HM3. I transistori HM1, HM2 e HM3 sono transistori adatti a sopportare elevate tensioni, ad esempio 15 volt come tensione fra gate e source.

Il blocco comparatore CMP rileva l’ampiezza di tensione presente sul morsetto d’ingresso IΝ. Durante le fasi di funzionamento normali il segnale logico di abilitazione LOCK è a livello logico basso. Ne consegue che all’uscita del circuito invertitore INI si ha un livello logico alto V5 che porta in conduzione il transistore HM1.

In questo modo l’elettrodo di gate del terzo transistore HM3 é a livello logico basso e il terzo transistore HM3 è in conduzione, abilitando al funzionamento lo specchio di corrente MR. Il segnale di abilitazione LOCK a livello logico basso, inoltre, interdice il secondo transistore HM2. Dunque in questa fase il funzionamento é del tutto analogo a quello del circuito di figura 1.

Qualora invece sul morsetto d’ingresso IN si presenti il secondo livello di tensione V15, ad esempio di 15 volt, il blocco comparatore CMP determina un segnale logico di abilitazione LOCK a livello logico alto V5. Sull’elettrodo di gate del primo transistore HM1 si ha un livello logico basso VO e quindi il primo transistore HM1 è interdetto. Il secondo transistore HM2 è viceversa in conduzione. Il transistore di specchiaggio MI dello specchio di corrente MR si trova, come già spiegato con riferimento alla figura 1, in conduzione, sicché permette al secondo livello di tensione V15, cioè 15 volt, diminuito della caduta fra gate e source sul transistore di specchiaggio MI, di raggiungere l’elettrodo di drain del terzo transistore HM3. Inoltre detto livello di tensione V15 viene riportato, tramite il secondo transistore HM2, anche sull’elettrodo di gate de! terzo transistore HM3. Il terzo transistore HM2 in queste condizioni è quindi in stato di interdizione, isolando la linea di alimentazione VDD a 5 volt dal morsetto d’ingresso IΝ al secondo livello di tensione VI 5 di 15 volt e evitando cosi il conflitto elettrico.

Il segnale logico di abilitazione LOCK può essere inoltre prelevato dall’uscita del blocco comparatore CMP e può essere perciò utilizzato da circuiti a valle, qui non rappresentati, che operano solo sui livelli logici normali, TTL in questo caso, per trarre informazioni sul tipo di fase di funzionamento in atto

Sostanzialmente il blocco interruttore 13 può essere riguardato come composto da un circuito invertitore costituito dal primo transistore HM1 e dal secondo transistore HM2, che riceve in ingresso il segnale logico di abilitazione LOCK e fornisce in uscita un segnale invertito, ma con l’ampiezza del secondo livello di tensione VI 5, per pilotare il terzo transistore HM3, che isola lo specchio di corrente MR

In figura 4 è rappresentata in dettaglio una possibile implementazione circuitale del blocco comparatore CMP, che risulta composto sostanzialmente da un transistore CM1, MOS a canale p, il cui elettrodo di gate è connesso alla linea di alimentazione VDD, mentre il source è connesso al morsetto d’ingresso IN. Un transistore CM2, anch’esso MOS a canale p, funge da carico ed è connesso all’ingresso di un invertitore IN2, seguito da un invertitore IN3.

Durante la fase di funzionamento normale il transistore CM1 risulta in interdizione sicché all’ingresso dell’invertitore IN2 si ha un livello logico basso, che si ritrova all’uscita dell’invertitore IN3 quale segnale logico di abilitazione LOCK.

Quando invece sul.morsetto d’ingresso IN si ha il livello di tensione V15, si ha che.il transistore CM1 va in conduzione, riportando in ingresso all’invertitore IN2, tramite un blocco di resistori RB, un livello di tensione sufficiente a far commutare l’uscita dell’invertitore IN2 e quindi a determinare in uscita dall’ invertitore IN3 un livello logico alto V5 quale segnale logico di abilitazione LOCK.

Dalla descrizione effettuata risultano pertanto chiare le caratteristiche della presente invenzione, così come chiari risultano i suoi vantaggi.

Il circuito di pull-up attivo secondo l’invenzione permette vantaggiosamente di evitare il conflitto elettrico sul morsetto d’ingresso fra la tensione di pull-up e la tensione d’ingresso, quando la tensione d’ingresso ha ampiezza superiore alla tensione di pullup. Infatti in questa condizione il circuito di pull-up, che non è necessario, viene disabilitato, sostanzialmente isolando l’alimentazione dal morsetto d’ingresso.

Inoltre vantaggiosamente il circuito di pull-up attivo secondo l’invenzione provvede un segnale logico che contiene l’informazione sulla fase di funzionamento in atto al morsetto d’ingresso, che può essere sfruttata dai circuiti a valle.

£' chiaro che numerose varianti sono possibili per l'uomo del ramo al circuito di pullup attivo secondo l'invenzione descritto come esempio, senza per questo uscire dai principi di novità insiti nell'idea inventiva, così come è chiaro che nella sua pratica attuazione le forme dei dettagli illustrati potranno essere diverse, e gli stessi potranno essere sostituiti con degli elementi tecnicamente equivalenti.

La disposizione circuitale che assolve alla funzione di pull-up potrà essere differente dallo specchio di corrente indicato come esempio, purché sia una disposizione circuitale soggetta a realizzare una continuità elettrica fra la linea di alimentazione e il morsetto d’ingresso quando sul morsetto d’ingresso è presente un livello di tensione maggiore del livello della tensione di alimentazione. Ad esempio, la disposizione circuitale potrà essere un semplice transistore di pull-up autopolarizzato.

L’ampiezza di tensione potrà in generale variare secondo le esigenze date dalle particolari funzioni e la capacità dei dispositivi preposti a inibire il funzionamento del circuito di pull-up a sostenere detta ampiezza di tensione senza subire loro stessi danneggiamenti o malfunzionamenti.

Il comparatore atto a rilevare la tensione di maggiore ampiezza potrà essere realizzato tramite qualsivoglia circuito di comparazione di tensione atto a rilevare una differenza fra due livelli di tensione determinati e a fornire un segnale logico in uscita.

Claims

RIVENDICAZIONI 1. Circuito di pull-up attivo, del tipo che opera su di un morsetto d’ingresso sul quale vengono inviati livelli logici di tensione costituiti da un livello logico alto e da un livello logico basso, su detto morsetto d’ingresso potendo essere inviato inoltre un livello di tensione specifico, detto livello di tensione specifico avendo ampiezza di tensione sostanzialmente maggiore del livello logico alto, detto circuito di pull-up attivo comprendendo inoltre mezzi di pull-up, connessi fra una linea di alimentazione al livello logico alto e detto morsetto d’ingresso, per portare il morsetto d’ingresso al livello logico alto presente sulla linea di alimentazione, caratterizzato dal fatto che il circuito di pull-up attivo (PU1) comprende mezzi interruttori (13) connessi fra i mezzi di pull-up (MR) e la linea di alimentazione (VDD), detti mezzi interruttori (13) essendo comandati dall’ampiezza di tensione presente sul morsetto d’ingresso (IN) e essendo atti a interdire il funzionamento del circuito di pull-up attivo (PU1) quando sul morsetto d’ingresso (IN) è presente il livello di tensione caratteristico (V15).
2 Circuito di pull-up attivo, secondo la rivendicazione 1 caratterizzato dal fatto che, i mezzi interruttori (13) sono atti a isolare elettricamente i mezzi di pull-up (MR) dalla linea di alimentazione (VDD).
3 Circuito di pull-up attivo, secondo la rivendicazione 2, caratterizzato dal fatto che i mezzi interruttori (13) comprendono un mezzo comparatore (CMP) atto a rilevare l’ampiezza di tensione sul morsetto d’ingresso (IN) e a fornire un segnale logico di abilitazione (LOCK) in uscita.
4 Circuito di pull-up attivo, secondo la rivendicazione 3, caratterizzato dal fatto che il segnale logico di abilitazione (LOCK) controlla il funzionamento di una pluralità di mezzi a transistore (HM1, HM2, HM3), detta pluralità di mezzi a transistore (HM1, HM2, HM3) comprendendo almeno un transistore di isolamento (HM3) interposto fra la linea di alimentazione (VDD) e i mezzi di pull-up (MR)
5. Circuito di pul!-up attivo, secondo la rivendicazione 4, caratterizzato dal fatto che i mezzi a transistore (HM1, HM2, HM3) comprendono una coppia di transistori MOS complementari (HM1, HM2) atti a esercitare una funzione di pull-up alla tensione caratteristica (V15) e una funzione di pull-down sull’elettrodo di gate del transistore d’isolamento (HM3).
6. Circuito di pull-up attivo, secondo la rivendicazione 3, caratterizzato dal fatto che i mezzi interruttori ( 13) comprendono mezzi invertenti di pilotaggio (HM1, HM2) al livello di tensione specifico (VI 5) che ricevono il segnale logico di abilitazione (LOCK) e pilotano il transistore d’isolamento (HM3).
7. Circuito di pull-up attivo, secondo la rivendicazione 3, caratterizzato dal fatto che il segnale logico di abilitazione (LOCK) all’uscita del blocco comparatore (CMP) è adatto a essere fornito a dei circuiti a valle del circuito di pull-up attivo (PU1).
8. Circuito di pull-up attivo, secondo la rivendicazione 6, caratterizzato dal fatto che i mezzi di pull-up (MR) comprendono un circuito a specchio di corrente.
9. Circuito di pull-up attivo, quale risulta dagli insegnamenti della presente descrizione e dai disegni annessi.