ITTO20080994A1 - "procedimento e sistema per verificare l'affidabilita' di dispositivi elettronici" - Google Patents

Description

DESCRIZIONE dell’invenzione industriale dal titolo:

“Procedimento e sistema per verificare l’affidabilità di dispositivi elettroniciâ€

TESTO DELLA DESCRIZIONE

Campo dell’invenzione

La presente descrizione si riferisce alle tecniche per verificare l’affidabilità dei dispositivi elettronici.

In modo specifico, la descrizione à ̈ stata messa a punto con particolare attenzione alla verifica della robustezza dei dispositivi elettronici nei confronti delle sollecitazioni a stress elettrici indotti dai transitori di sistema che si possono manifestare durante il funzionamento del dispositivo.

Descrizione della tecnica relativa

Le sovra-sollecitazioni elettriche (Electrical OverStress o EOS) sono una causa costante di guasto per i circuiti integrati. Secondo taluni rapporti, circa il 40% dei guasti riscontrati nei circuiti integrati possono essere attribuiti a fenomeni o eventi EOS.

In particolare, per i dispositivi a semiconduttore, gli eventi EOS comprendono un’ampia gamma di sollecitazioni di natura elettrica dovute, ad esempio, ad impulsi elettromagnetici (ElectroMagnetic Pulses o EMP),transitori di sistema di varia natura (cosiddetti spike di sovratensione sulle linee di alimentazione e di ingresso/uscita)e scariche elettrostatiche (ElectroStatic Discharge o ESD). In particolare, eventi appartenenti a quest’ultima tipologia di EOS si manifestano con durate temporali comprese tra 1 nanosecondo ed 1 microsecondo e prevalentemente durante le fasi di fabbricazione e di manipolazione, quando, cioà ̈, il dispositivo non à ̈ sottoposto a polarizzazione elettrica.

I guasti legati ad eventi EOS nei dispositivi a semiconduttore possono essere classificati a seconda del rispettivo meccanismo di guasto primario: guasti indotti per effetti termici od elettrici (fenomeni di termomigrazione o di elettromigrazione della materia che interessano le metallizzazioni), fenomeni di latch-up, rotture dell’ossido di gate ed altri guasti correlabili a campi elettrici.

Gli eventi EOS qui considerati appartengono alla famiglia dei transitori di sistema (sulle linee di alimentazione e di ingresso/uscita).

Per tali eventi, la sensibilità in funzione della temperatura dipende dal failure mode considerato. Ad esempio, à ̈ minima per i danneggiamenti (termo-elettrici) delle metallizzazioni e molto rilevante per le rotture degli ossidi.

In termini temporali, questi particolari eventi possono essere definiti come fenomeni di sovratensione o di sovracorrente con una durata compresa fra 1 microsecondo ed 1 millisecondo che si manifestano durante il funzionamento applicativo del dispositivo.

Scopo e sintesi dell’invenzione

Sulla base dello stato della tecnica delineato in precedenza, emerge l’esigenza di disporre di soluzioni tali da permettere di valutare la robustezza/sensibilità dei dispositivi elettronici, quali circuiti integrati, nei confronti di transitori di sistema (EOS) nelle normali condizioni applicative di funzionamento.

Questa esigenza à ̈ sentita in particolare per i dispositivi in tecnologia BCD (Bipolar CMOS DMOS); questi dispositivi si dimostrano più sensibili a tali eventi rispetto, ad esempio, ai dispositivi di tipo System-On-Chip (SOC) in considerazione del diverso contesto elettricoapplicativo di funzionamento. Normalmente, infatti, i dispositivi BCD interfacciano direttamente carichi induttivi notoriamente generatori di spikes.

La presente invenzione si prefigge lo scopo di fornire una soluzione in grado di soddisfare le esigenze delineate in precedenza.

Secondo l’invenzione, tale scopo à ̈ raggiunto grazie ad un procedimento avente le caratteristiche richiamate in modo specifico nelle rivendicazioni che seguono. L’invenzione riguarda anche un corrispondente dispositivo.

Le rivendicazioni formano parte integrante dell’insegnamento tecnico qui somministrato in relazione all’invenzione.

Una forma di attuazione della soluzione qui descritta prevede che un generatore di sollecitazioni di tipo transitori di sistema (EOS) sia in grado di applicare sollecitazioni positive e negative di transitori di sistema EOS a tutti i terminali input-output (I/O) del dispositivo sottoposto a test (DUT), comprese le linee di alimentazione sia in condizioni statiche che dinamiche.

Una forma di attuazione della soluzione qui descritta à ̈ in grado di soddisfare l’esigenza di verifica delineata in precedenza tenendo in conto le condizioni applicative del dispositivo (sia dinamiche, sia statiche) e di svolgere un’azione di verifica nei confronti di transitori di sistema di tipo EOS applicati:

- in condizioni dinamiche, ossia con dispositivi (Device Under Test o DUT) completamenti operativi, con la possibilità di gestire in corrente carichi ohmicoinduttivi.

- in condizioni statiche, ossia con dispositivi polarizzati elettricamente in attesa o standby non attraversati da correnti rilevanti.

In una forma di attuazione, la soluzione qui descritta à ̈ in grado di operare in condizioni dinamiche (ossia con il dispositivo funzionante), ad esempio in condizioni High Temperature Operating Life (HTOL), con l’applicazione alternativamente di sollecitazioni positive ai soli terminali delle linee di alimentazione.

Breve descrizione delle viste annesse

L’invenzione sarà ora descritta, a puro titolo di esempio non limitativo, con riferimento alle viste annesse in cui:

- la figura 1, comprendente due parti indicate rispettivamente con a) e b), illustra una prima possibile forma di attuazione della soluzione qui descritta,

- la figura 2 illustra una seconda forma di attuazione della soluzione qui descritta,

- la figura 3 fornisce ulteriori dettagli sulla forma di attuazione della figura 2, e

- la figura 4 illustra il possibile andamento di forme di onda applicabili ai dispositivi sottoposti a test utilizzando la soluzione qui descritta.

Descrizione particolareggiata di forme di attuazione

Nella seguente descrizione sono illustrati vari dettagli specifici finalizzati ad un’approfondita comprensione delle forme di attuazione. Le forme di attuazione possono essere realizzate senza uno o più dei dettagli specifici, o con altri metodi, componenti, materiali, ecc. In altri casi, strutture, materiali o operazioni noti non sono mostrati o descritti in dettaglio per evitare di rendere oscuri i vari aspetti delle forme di attuazione.

Il riferimento ad “una forma di attuazione†nell’ambito di questa descrizione sta ad indicare che una particolare configurazione, struttura o caratteristica descritta in relazione alla forma di attuazione à ̈ compresa in almeno una forma di attuazione. Quindi, frasi come “in una forma di attuazione†, eventualmente presenti in diversi luoghi di questa descrizione, non sono necessariamente riferite alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in ogni modo adeguato in una o più forme di attuazione.

I riferimenti qui utilizzati sono soltanto per comodità e non definiscono dunque l’ambito di tutela o la portata delle forme di attuazione.

Nella figura 1, comprendente due parti indicate rispettivamente con a) e b) à ̈ rappresentata, rispettivamente in una vista in pianta ed in una vista in sezione mediana verticale, una scheda madre (mother board) 10 utilizzabile per condurre prove di affidabilità tipo HTOL su uno o più dispositivi elettronici disposti a prova (Device Under Test o DUT).

L’esempio di attuazione qui illustrato fa riferimento ad una scheda 10 utilizzabile per sottoporre a prova due dispositivi alternativamente indicati rispettivamente con DUT A e DUT B.

Nella stessa figura 1 à ̈ anche visibile l’interfaccia OMI (OLT Module Interface) che realizza la funzione di dialogo con l’apparecchiatura di test di cui la scheda 10 fa parte.

Apparecchiature di questo tipo sono di per sé note nella tecnica di qualifica dei prodotti, il che rende superfluo fornire una descrizione particolareggiata in questa sede.

In caso specifico della figura 1, il dispositivo per svolgere prove EOS comprende una scheda figlia (daughter board) 12 accoppiabile alla scheda madre 10. Sulla scheda figlia 12 à ̈ montato un insieme di circuiti 14 destinati a generare impulsi che simulano eventi transitori di sistema EOS secondo le modalità meglio descritte nel seguito.

I circuiti 14 si configurano tipicamente come circuiti oscillatori suscettibili di generare impulsi aventi le caratteristiche meglio descritte nel seguito.

Come meglio si vede nella parte b della figura 1, nell’esempio di attuazione qui illustrato la scheda figlia 12 à ̈ accoppiata alla scheda madre 10 sulla faccia opposta rispetto alla faccia su cui sono montati DUT A e DUT B sottoposti a prova e l’interfaccia OMI.

Questa condizione di montaggio consente di conseguire un duplice vantaggio. In primo luogo non à ̈ necessario modificare in modo apprezzabile la scheda madre 10; inoltre la scheda madre 10 e la scheda figlia EOS 12 possono essere collocate direttamente nella apparecchiatura di test.

La figura 2 illustra schematicamente la possibilità di configurare la scheda di test EOS come una scheda a se stante nell’ambito di un’apparecchiatura dedicata provvista di un monitor 18 suscettibile di essere gestito da un Personal computer integrato nel sistema.

La figura 2 evidenzia la presenza delle sorgenti di alimentazione 20 con la conseguente possibilità di applicare eventi EOS anche a tali sorgenti di alimentazione.

La figura 3 evidenzia la possibilità di impiegare la soluzione qui descritta nell’ambito di un apparecchiatura di prova 100 costituita, ad esempio, dal dispositivo test vehicle utilizzato.

Nella figura 3 à ̈ schematicamente evidenziata la presenza del dispositivo sottoposto a prova, cui – in un normale ciclo di prova – sono applicati “stimoli†di varia natura necessari alla funzionalità del DUT.

Il monitor 18 Ã ̈ utilizzato come terminale del personal computer (programmazione del pattern di stimolazione e raccolta dati).

Nella forma di attuazione qui illustrata, à ̈ inoltre prevista la possibilità di intervenire sulle linee di alimentazione 20 (ad esempio nominali 12V, 5 V, 3.3V) applicando alle stesse – in condizioni dinamiche, ossia mentre il dispositivo DUT à ̈ sottoposto a prova in condizioni operative – transitori di sistema (EOS). Il tutto con la possibilità di osservare/registrare sul monitor 18 gli esiti prodotti da tali eventi sul dispositivo.

La valutazione della robustezza del DUT si avrà a seguito di un definitivo controllo parametrico mediante ATE (Automatic Testing Equipment) al termine delle stimolazioni EOS.

La soluzione qui descritta consente quindi di sottoporre a stress tipo transitori di sistema EOS il dispositivo DUT (tipicamente un circuito integrato) durante il normale funzionamento (ossia mentre i circuiti stanno manipolando correnti), ossia mentre la scheda madre sta operando in una normale configurazione HTOL (High Temperature Operating Life).

Gli eventi EOS sono applicabili in modo sincrono o asincrono con il pattern di stimolazione del DUT (22). Tutto questo con la possibilità di programmare tanto l’ampiezza quando la durata degli impulsi.

Ad esempio, lo schema della figura 4 fa vedere il possibile andamento di un treno di impulsi (parte in basso a destra della figura 4) le cui caratteristiche sono parzialmente impostabili, in particolare per quanto riguarda le caratteristiche seguenti:

- ampiezza assoluta a, impostabile

- tempo di salita rt, non impostabile di per sé, ma conseguenza dell’ampiezza a

- durata dell’impulso pw, impostabile

- tempo di discesa o di caduta ft, non impostabile di sé ma conseguenza dell’ampiezza a

- tensione (negativa) di sovraelongazione uv, non impostabile di per sé, ma conseguenza dell’ampiezza a.

Ad esempio, l’ampiezza a può arrivare ad un valore di 27 Volt con tempi di salita (rt) e discesa (ft) con un valore tipico di 5 microsecondi.

Inoltre, ad esempio, la durata dell’impulso pw à ̈ programmabile da 10 microsecondi a 470 microsecondi e la tensione negativa uv può andare sino ad un valore del 10% del valore massimo dell’impulso impostato. Il tempo di ripetizione dell’impulso à ̈ impostabile con un minimo di circa 1 secondo.

I suddetti valori sono naturalmente da intendersi come puramente esemplificativi e non devono in alcun modo essere letti in senso limitativo della portata della presente descrizione.

Analoghe considerazioni valgono per i valori esemplificati nelle tabelle qui sotto riprodotte.

La tabella che segue fa riferimento ad eventi EOS suscettibili di essere applicati su tre tensioni continue V1, V2 e V3 – rappresentative di tre tensioni di alimentazione (ad esempio le tensioni 20 della figura 3 ).

Campo di Min Max tensione

Tensione 5 Volt 20 Volt continua V1 (spike minimo 7 (spike massimo 7 Volt) Volt) (spike massimo 22 (spike minimo 0 Volt) Volt) Tensione 3 Volt 8 Volt continua V2 (spike minimo 3 (spike massimo 2 Volt) Volt) (spike massimo 7 (spike minimo 0 Volt) Volt) Tensione 3 Volt 8 Volt continua V3 (spike minimo 1 (spike massimo 2 Volt) Volt) (spike massimo 7 (spike minimo 0 Volt) Volt)

La tabella successiva si riferisce a spike programmabili sovrapponibili alle suddette tensioni V1, V2, V3.

V1 Min Max V2 Min V3 Min Max Max

Spike programmabili 12 V 27 V 6 V 10 V 4 V 10 V (ampiezza di

tensione assoluta)

Nel funzionamento quale generatore di sollecitazioni EOS di tipo statico (ossia per verificare il comportamento di un dispositivo con un circuito integrato quando esposto a spike improvvisi applicati sulle linee di alimentazione) la soluzione qui descritta prevede che il circuito sottoposto a test o DUT sia polarizzato senza essere attraversato dalle correnti che ne caratterizzano il funzionamento con l’applicazione di spike uno alla volta.

Nel funzionamento statico, il dispositivo qui descritto consente di produrre eventi transitori di sistema EOS in modo asincrono, non essendovi pattern di stimolazione.

Gli eventi EOS sono applicabili sino a tre linee di alimentazione e/o su tutti gli ingressi ed uscita (positivi e negativi). Tanto l’ampiezza quanto la durata degli spike sono programmabili (in modo singolo o multiplo).

In una possibile configurazione sperimentale, la forma di attuazione cui fa riferimento la figura 3 Ã ̈ stata utilizzata per applicare eventi EOS ad un circuito integrato con due linee di alimentazione V1 e V2 con valori nominali rispettivamente pari a 13,2 e 5,5 Volt.

La soluzione qui descritta consente di validare dal punto di vista del progettista la protezione circuitale adottata nel circuito integrato DUT rispetto ai transitori di sistema EOS, con la possibilità di ricercare i limiti o margini applicativi rispetto a tali eventi EOS. La soluzione qui descritta può essere anche inclusa in un programma di controllo di produzione in tempo reale (Real Time Control o RTC) con la possibilità di intervenire in fase di verifica sui lotti di produzione del prodotto stesso.

Forme di attuazione della soluzione qui descritta prevedono l’implementazione delle sollecitazioni in condizioni statiche, ossia con il dispositivo polarizzato senza che lo stesso sia attraversato dalle correnti che ne caratterizzano il funzionamento, ad esempio in condizioni High Temperature Reverse Bias (HTRB), con applicazione di sollecitazioni positive e/o negative a tutti i terminali di I/O e ai terminali delle linee di alimentazione.

Forme di attuazione della soluzione qui descritta prevedono l’implementazione della sollecitazione in condizioni dinamiche (ossia con il dispositivo funzionante), ad esempio in condizioni High Temperature Operating Life (HTOL), con l’applicazione delle sollecitazioni positive e/o negative sia ai terminali delle linee di alimentazione sia ai terminali di I/O, alternativamente.

Forme di attuazione della soluzione qui descritta possono comportare l’estensione del numero di alimentazioni del DUT su cui applicare i transienti di sistema EOS, uno alla volta, e/o l’incremento del valore massimo nominale della tensione del DUT, ad esempio, a 60 V

Ad esempio, l’ampiezza massima della tensione positiva applicata al DUT può essere di 100 V (nominale massimo 60 V spike EOS), con un ampiezza massima della tensione negativa applicata al DUT sarà di -60 V (nominale - spike EOS).

Altri possibili valori sono i seguenti:

- under voltage massimo : 10%

- slew rate rise and fall tipici : 2 microsecondi - durata temporale degli impulsi applicabili alle tensioni di alimentazione: da un minimo di 5 microsecondi ad un massimo di 200 microsecondi

- durata temporale degli impulsi applicabili ai terminali I/O: da un minimo di 5 microsecondi ad un massimo di 500 microsecondi

In una forma di attuazione, i circuiti elettrici per la stimolazione degli eventi transitori di sistema EOS sono integrati in una scheda specifica, indipendenti dalla tipologia del DUT.

In una forma di attuazione, la configurazione specifica di modalità HTOL del DUT à ̈ integrabile in una mother board dedicata alla funzionalità del DUT sotto test.

In una forma di attuazione, i transitori di sistema EOS sono applicabili al DUT sia a tutti i terminali di I/O, sia alle linee di alimentazione in modo alternativo in configurazione tanto statica quanto dinamica, come descritto in precedenza.

Una forma di attuazione utilizza personal computer per l’acquisizione e gestione dei di dati del DUT, rilevandone il funzionamento in tempo reale.

Ne consegue che, fermo restando il principio dell’invenzione, i particolari di realizzazione e le forme di attuazione potranno essere variati, anche in modo significativo, rispetto a quanto descritto ed illustrato a puro titolo di esempio non limitativo, senza per questo uscire dall'ambito dell’invenzione, così come definito dalle rivendicazioni annesse.

Claims (9)

1. RIVENDICAZIONI 1. Procedimento per verificare la robustezza di circuiti elettronici (DUT) nei confronti di sovrasollecitazioni elettriche di tipo transitori di sistema (Electrical Overstress o EOS), il procedimento comprendendo: - esporre (12, 14) a sovrasollecitazioni elettriche un circuito elettronico (DUT) mentre lo stesso à ̈ sottoposto a prova, e - monitorare (18) il comportamento di detto circuito elettronico sottoposto a prova (DUT) a seguito di dette sovra sollecitazioni elettriche.
2. 2. Procedimento secondo la rivendicazione 1, comprendente: - sottoporre detto circuito elettronico (DUT) a prova in condizioni dinamiche, facendolo attraversare dalle correnti che ne caratterizzano il funzionamento, e - esporre a dette sovrasollecitazioni elettriche almeno una linea di alimentazione (20) e/o una linea di I/O di detto circuito elettronico (DUT) sottoposto a prova in condizioni dinamiche.
3. 3. Procedimento secondo la rivendicazione 1, comprendente: - sottoporre detto circuito elettronico (DUT) a prova in condizioni statiche, omettendo di farlo attraversare dalle correnti che ne caratterizzano il funzionamento, e - esporre a dette sovrasollecitazioni elettriche almeno una linea di alimentazione (20) e/o una linea di I/O di detto circuito elettronico (DUT) sottoposto a prova in condizioni statiche.
4. 4. Procedimento secondo una qualsiasi delle rivendicazioni 1 a 3, comprendente: - sottoporre detto circuito elettronico (DUT) a prova applicandogli stimolazioni di prova (22), e - esporre detto circuito elettronico sottoposto a prova (DUT) a dette sovrasollecitazioni elettriche in modo sincrono con l’applicazione di dette stimolazioni di prova (22).
5. 5. Procedimento secondo una qualsiasi delle rivendicazioni 1 a 3, comprendente: - sottoporre detto circuito elettronico (DUT) a prova applicandogli stimolazioni di prova (22), e - esporre detto circuito elettronico sottoposto a prova (DUT) a dette sovrasollecitazioni elettriche in modo asincrono con l’applicazione di dette stimolazioni di prova (22).
6. 6. Procedimento secondo una qualsiasi delle rivendicazioni 1 a 5, comprendente generare dette sovrasollecitazioni elettriche sotto forma di impulsi.
7. 7. Procedimento secondo la rivendicazione 6, comprendente generare dette sovrasollecitazioni elettriche sotto forma di impulsi in cui almeno una fra l’ampiezza e la durata à ̈ programmabile.
8. 8. Dispositivo per verificare la robustezza di circuiti elettronici (DUT) nei confronti di sovrasollecitazioni elettriche, il dispositivo (14) essendo configurato per attuare il procedimento secondo una qualsiasi delle rivendicazioni 1 a 7.
9. 9. Dispositivo secondo la rivendicazione 8, in cui il dispositivo (14) à ̈ montato su una scheda circuitale (12) accoppiabile quale scheda figlia ad una scheda madre (10) su cui à ̈ montato detto circuito elettronico in prova (DUT).