CN105608278A - 一种基于OpenPower平台的上电时序配置方法 - Google Patents

一种基于OpenPower平台的上电时序配置方法 Download PDF

Info

Publication number
CN105608278A
CN105608278A CN201511007529.7A CN201511007529A CN105608278A CN 105608278 A CN105608278 A CN 105608278A CN 201511007529 A CN201511007529 A CN 201511007529A CN 105608278 A CN105608278 A CN 105608278A
Authority
CN
China
Prior art keywords
power supply
method based
timing sequence
host computer
collocation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201511007529.7A
Other languages
English (en)
Other versions
CN105608278B (zh
Inventor
徐龑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Mass Institute Of Information Technology
Original Assignee
Shandong Mass Institute Of Information Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Mass Institute Of Information Technology filed Critical Shandong Mass Institute Of Information Technology
Priority to CN201511007529.7A priority Critical patent/CN105608278B/zh
Publication of CN105608278A publication Critical patent/CN105608278A/zh
Application granted granted Critical
Publication of CN105608278B publication Critical patent/CN105608278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本发明公开一种基于OpenPower平台的上电时序配置方法，涉及时序控制技术，基于TI的时序控制芯片UCD90160，通过GPIO管脚来使能电源芯片并且监控整个系统中各路电源，根据整个系统时序要求来配置各路电源的开启/关闭时间间隔。本发明无需代码仿真并且可以实时监控各路电压的变化，能够明显地缩短开发周期和提高设计效率。

Description

一种基于OpenPower平台的上电时序配置方法
技术领域
本发明涉及时序控制技术，具体的说是一种基于OpenPower平台的上电时序配置方法。
背景技术
CPU等一些复杂芯片通常需要两个（I/O口和内核）或者更多的供电电源，而整个系统中所需的供电电源多达十几路。在上电过程中，如果I/O口与内核电压时序不对，会导致两者压差过大，最终可能会发生器件损坏等不可挽回的损失。所以正确的上电、断电顺序除了影响到系统能否正常启动，同时还影响硬件电路的可靠性。因此按照每个芯片的时序要求，严谨地设计上电、断电时序控制对保护芯片以及系统的可靠性十分重要。
通常的系统时序设计中都是通过对CPLD/FPGA等可编程逻辑器件编程来满足时序要求。在CPLD/FPGA平台上利用模块化设计，往往也能快速满足时序的开发需求。但如果需要实现电压实时监测、欠压/过压报警、Margin测试等一些列高级功能，就会大大增加代码量以及开发难度，而且需要配合示波器等外部设备，增加调试以及测试的难度。
发明内容
本发明针对目前需求以及现有技术发展的不足之处，提供一种基于OpenPower平台的上电时序配置方法。
本发明所述一种基于OpenPower平台的上电时序配置方法，解决上述技术问题采用的技术方案如下：所述基于OpenPower平台的上电时序配置方法，基于TI的时序控制芯片UCD90160，通过GPIO管脚来使能电源芯片并且监控整个系统中各路电源，根据整个系统时序要求来配置各路电源的开启/关闭时间间隔。
优选的，该上电时序配置方法利用IIC通过BMC来配置，或者利用上位机、目标机互联，根据时序要求进行配置、烧录。
优选的，利用上位机进行上电时序配置，上位机与目标器件之间通过USB转PMBUS适配器通讯；所述时序控制芯片利用PMBUS接口与上位机相连。
优选的，上位机对目标机系统中各路电压进行监控，BMC发来开机信号开始开启第一路电源，通过监控第一路电源的反馈来开启下一路电源，一级一级地往下推，当整个系统所有电源开启，发出SYS_PWROK，表明系统上电已经完成。
优选的，配置GPIO管脚作为各个电源芯片的使能信号，监控到上游电平满足要求，再延迟固定时间，发出使能信号来开启下一路电源。
优选的，在上位机上通过配置界面，可以设置欠压、过压的门阀值，使能管脚的依赖关系，开机与关机的延迟时间，关门狗等一系列设置。该时序控制芯片会根据具体设置对反馈的错误进行特殊的动作。
本发明所述一种基于OpenPower平台的上电时序配置方法与现有技术相比具有的有益效果是：本发明基于TI的时序控制芯片，既可利用IIC通过BMC来配置，也可以利用上位机界面，根据时序要求快速准确地进行配置、烧录；上位机实时监控目标机电压状态；该上电时序配置方法可以第一时间发现问题，为系统的调试提供快捷的方法；本发明无需代码仿真并且可以实时监控各路电压的变化，能够明显地缩短开发周期和提高设计效率。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，对本发明所述一种基于OpenPower平台的上电时序配置方法进一步详细说明。
本发明提出的基于OpenPower平台的上电时序配置方法，基于TI的时序控制芯片UCD90160，通过GPIO管脚来使能电源芯片并且监控整个系统中各路电源，根据整个系统时序要求来配置各路电源的开启/关闭时间间隔。该上电时序配置方法既可利用IIC（集成电路总线）通过BMC来配置，也可以利用上位机界面，根据时序要求快速准确地进行配置、烧录。
实施例：
本实施例所述一种基于OpenPower平台的上电时序配置方法，所述时序控制芯片拥有PMBUS/IIC等多种配置接口，本实施例以利用上位机进行上电时序配置为例，上位机与目标器件之间通过USB转PMBUS适配器通讯；所述时序控制芯片利用PMBUS接口与上位机相连。通过时序控制芯片实现整个系统中CPU、内存以及外部器件上电、断电的时序控制，上位机界面的使用使得开发工作非常容易上手。
本实施例所述基于OpenPower平台的上电时序配置方法，上位机最多可以监控16rail的电源，通过12-bit精度的ADC转换，监控0~2.5V的电平。如果监控的电平超出范围，可以在监控端加上分压电阻来满足时序控制芯片的要求。同时，通过GPI管脚来监控一些PowerGood信号，整个时序配置都依赖于所监控的信号。配置GPIO管脚作为各个电源芯片的使能信号，监控到上游电平满足要求，再延迟固定时间，发出使能信号来开启下一路电源。
本实施例所述基于OpenPower平台的上电时序配置方法，上位机对目标机系统中各路电压进行监控，BMC发来开机信号开始开启第一路电源(12V)，通过监控12V的反馈来开启下一路电源，一级一级地往下推，当整个系统所有电源开启，发出SYS_PWROK，表明系统上电已经完成。
在上位机上通过配置界面，可以设置欠压、过压的门阀值，使能管脚的依赖关系，开机与关机的延迟时间，关门狗等一系列设置。该时序控制芯片会根据具体设置对反馈的错误进行特殊的动作。上位机实时监控目标机电压状态；示波器无法同时对系统中所有的电平进行实时的监控，该上电时序配置方法虽然精度没有示波器高，但可以第一时间发现问题，为系统的调试提供快捷的方法。
上述具体实施方式仅是本发明的具体个案，本发明的专利保护范围包括但不限于上述具体实施方式，任何符合本发明的权利要求书的且任何所属技术领域的普通技术人员对其所做的适当变化或替换，皆应落入本发明的专利保护范围。

Claims (6)

1.一种基于OpenPower平台的上电时序配置方法，其特征在于,基于TI的时序控制芯片UCD90160，通过GPIO管脚来使能电源芯片并且监控整个系统中各路电源，根据整个系统时序要求来配置各路电源的开启/关闭时间间隔。
2.根据权利要求1所述一种基于OpenPower平台的上电时序配置方法，其特征在于,该上电时序配置方法利用IIC通过BMC来配置，或者利用上位机、目标机互联，根据时序要求进行配置、烧录。
3.根据权利要求2所述一种基于OpenPower平台的上电时序配置方法，其特征在于,利用上位机进行上电时序配置，上位机与目标器件之间通过USB转PMBUS适配器通讯；所述时序控制芯片利用PMBUS接口与上位机相连。
4.根据权利要求3所述一种基于OpenPower平台的上电时序配置方法，其特征在于,上位机对目标机系统中各路电压进行监控，BMC发来开机信号开始开启第一路电源，通过监控第一路电源的反馈来开启下一路电源，一级一级地往下推，当整个系统所有电源开启，发出SYS_PWROK系统上电完成。
5.根据权利要求4所述一种基于OpenPower平台的上电时序配置方法，其特征在于,配置GPIO管脚作为各个电源芯片的使能信号，监控到上游电平满足要求，再延迟固定时间，发出使能信号来开启下一路电源。
6.根据权利要求5所述一种基于OpenPower平台的上电时序配置方法，其特征在于,在上位机上通过配置界面，设置欠压、过压的门阀值，使能管脚的依赖关系，开机与关机的延迟时间，关门狗设置；该时序控制芯片根据具体设置对反馈的错误进行特殊的动作。
CN201511007529.7A 2015-12-29 2015-12-29 一种基于OpenPower平台的上电时序配置方法 Active CN105608278B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511007529.7A CN105608278B (zh) 2015-12-29 2015-12-29 一种基于OpenPower平台的上电时序配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511007529.7A CN105608278B (zh) 2015-12-29 2015-12-29 一种基于OpenPower平台的上电时序配置方法

Publications (2)

Publication Number Publication Date
CN105608278A true CN105608278A (zh) 2016-05-25
CN105608278B CN105608278B (zh) 2018-10-02

Family

ID=55988210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511007529.7A Active CN105608278B (zh) 2015-12-29 2015-12-29 一种基于OpenPower平台的上电时序配置方法

Country Status (1)

Country Link
CN (1) CN105608278B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107797050A (zh) * 2017-10-20 2018-03-13 郑州云海信息技术有限公司 一种定位服务器主板上电时序状态异常的方法
CN109491491A (zh) * 2018-11-01 2019-03-19 郑州云海信息技术有限公司 一种服务器时序控制与信号监控板卡
CN111308934A (zh) * 2020-02-27 2020-06-19 浪潮商用机器有限公司 一种电源时序上电监控电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050077836A (ko) * 2004-01-28 2005-08-04 삼성전자주식회사 시뮬레이션의 속도를 높이기 위한 시뮬레이션 방법
CN103019127A (zh) * 2011-09-23 2013-04-03 鸿富锦精密工业（深圳）有限公司 上电控制电路
CN104571442A (zh) * 2015-01-26 2015-04-29 浪潮电子信息产业股份有限公司 一种基于power平台的内存板上电时序的控制方法
CN104765420A (zh) * 2015-04-15 2015-07-08 浪潮电子信息产业股份有限公司 一种基于Power平台的内存板方案设计方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050077836A (ko) * 2004-01-28 2005-08-04 삼성전자주식회사 시뮬레이션의 속도를 높이기 위한 시뮬레이션 방법
CN103019127A (zh) * 2011-09-23 2013-04-03 鸿富锦精密工业（深圳）有限公司 上电控制电路
CN104571442A (zh) * 2015-01-26 2015-04-29 浪潮电子信息产业股份有限公司 一种基于power平台的内存板上电时序的控制方法
CN104765420A (zh) * 2015-04-15 2015-07-08 浪潮电子信息产业股份有限公司 一种基于Power平台的内存板方案设计方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107797050A (zh) * 2017-10-20 2018-03-13 郑州云海信息技术有限公司 一种定位服务器主板上电时序状态异常的方法
CN109491491A (zh) * 2018-11-01 2019-03-19 郑州云海信息技术有限公司 一种服务器时序控制与信号监控板卡
CN111308934A (zh) * 2020-02-27 2020-06-19 浪潮商用机器有限公司 一种电源时序上电监控电路

Also Published As

Publication number Publication date
CN105608278B (zh) 2018-10-02

Similar Documents

Publication Publication Date Title
CN104635722B (zh) 一种异常断电模拟测试装置
CN103605596B (zh) 用于atca刀片上的fpga芯片与bmc芯片协同电源管理系统和方法
CN104020705A (zh) 一种带复位功能的电源监控电路
CN104238627A (zh) 一种使用硬件线路实现服务器上下电时序控制的方法
CN105608278A (zh) 一种基于OpenPower平台的上电时序配置方法
CN103926524A (zh) 一种换流阀控制设备低电压控制模式的测试方法
CN104572442A (zh) 可编程逻辑芯片片内程序校验系统
CN102866928A (zh) 一种具有电源管理功能的看门狗电路
CN104050050A (zh) 一种看门狗控制电路和控制方法
CN104572331B (zh) 具有电源监视和上电延时使能的监控模块
CN102436413B (zh) 板卡电源调试系统及调试方法
CN103983955B (zh) 一种收发组件测试中电源监控方法
CN106354592A (zh) 一种计算机自动开关机测试装置
CN109900990A (zh) 一种可穿戴设备整机电流测试方法
CN104242248B (zh) 多路电源监控与保护电路
CN203537356U (zh) 上电复位电路
CN112834898A (zh) 一种存储设备电源芯片稳定性的测试方法、装置及设备
CN202737830U (zh) 基于SW172x芯片的电源监控电路
CN204214944U (zh) 一种通用射频状态监测与故障诊断报警装置
CN104049549B (zh) 节电控制电路和电子设备
CN105868042B (zh) 一种看门狗电路
US20140164815A1 (en) Server analyzing system
TWI729611B (zh) 電源時序的可視化系統
CN104808646B (zh) 1‑Wire总线测温电路DS18B20单粒子效应评估系统及方法
CN112732498A (zh) 模拟设备单点上下电的测试方法、装置、设备及存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant