ITTO20010817A1 - Circuito moltiplicatore. - Google Patents

Description

DESCRIZIONE dell'invenzione industriale dal titolo: "Circuito moltiplicatore"

TESTO DELLA DESCRIZIONE

La presente invenzione si riferisce ai circuiti moltiplicatori .

Circuiti moltiplicatori veloci, in grado di sfruttare in modo efficiente l'area di semiconduttore su cui sono integrati, costituiscono blocchi essenziali per i sistemi per il trattamento digitale dei segnali.

Ad esempio, nel settore delle telecomunicazioni esistono molti circuiti (filtri numerici, dispositivi per il controllo automatico di frequenza, equalizzatori, circuiti di compensazione vari, ecc.) che ·.richiedono di realizzare la moltiplicazione veloce di coppie di valori numerici.

Al riguardo si può far utilmente riferimento al ben noto volume di J. G. Proakis, "Digital Communications", 3rd edition, McGraw-Hill, 1995.

In tali applicazioni, i moltiplicatori devono essere sufficientemente piccoli da poter essere integrati in numero elevato anche su un singolo chip.

Oltre alla velocità ed alle dimensioni (occupazione di area), un altro fattore da tenere in considerazione è dato dalla precisione o accuratezza del risultato conseguito. Esistono infatti diverse applicazioni che richiedono solo un'approssimazione e non già la determinazione assoluta del valore esatto del prodotto.

Le soluzioni di circuito moltiplicatore note nella tecnica presentano in misura più o meno estesa carattere di rigidità di configurazione e di funzionamento. In particolare, tali soluzioni note non sono facilmente programmabili in termini di precisione desiderata e non consentono - ad esempio di "scambiare" il grado di accuratezza o precisione del risultato conseguito e/o l'occupazione di area con il tempo di calcolo.

Al riguardo va ancora notato il fatto che, almeno in talune applicazioni, un circuito moltiplicatore particolarmente veloce può rivelarsi - a fronte della notevole occupazione di area - in una risorsa ampiamente inutilizzata. Questo in quanto, dopo aver svolto rapidamente la sua funzione, il circuito moltiplicatore è poi costretto ad attendere (dando origine ad un tempo di inutilizzo o idle time) il completamento di operazioni di trattamento svolte in modo più lento da altri circuiti a cui il moltiplicatore è associato .

La presente invenzione si prefigge lo scopo di fornire un circuito moltiplicatore in grado di superare gli inconvenienti intrinseci della soluzione secondo la tecnica nota.

Secondo la presente invenzione tale scopo viene raggiunto grazie ad un circuito moltiplicatore avente le caratteristiche richiamate in modo specifico nelle rivendicazioni che seguono.

La soluzione secondo l'invenzione consente di realizzare un circuito moltiplicatore di tipo iterativo tale da consentire una notevole riduzione in termini di area occupata rispetto ad altre soluzioni canoniche di moltiplicatori a schiera.

Sono peraltro noti nella tecnica vari tipi di circuiti moltiplicatori di tipo iterativo che basano il loro funzionamento sul cosiddetto algoritmo di Booth modificato: al riguardo si può far utilmente riferimento ai documenti US-A-5 220 525, EP-A-0 497 622, EP-A-0 825 523 e WO-A-OO/59112 .

Rispetto a tali soluzioni note, il circuito secondo l'invenzione offre - fra altri - il vantaggio di essere completamente programmabile in termini di precisione del risultato finale ottenuto.

In particolare, la precisione può essere modificata durante il funzionamento semplicemente cambiando il numero massimo di iterazioni, parametro suscettibile di essere controllato dall'esterno, ad esempio, tramite un DSP (Digital Signal Processor).

Vantaggio, questo, che la soluzione secondo l'invenzione condivide con un circuito di elevamento a potenza descritto in una domanda di brevetto per invenzione industriale depositata in pari data dalla stessa Richiedente.

L'invenzione verrà ora descritta, a puro titolo di esempio non limitativo, con riferimento ai disegni annessi, nei quali:

- le Figure 1 e 2 sono destinate ad illustrare in termini geometrici i principi teorici che stanno alla base dell'invenzione,

- la Figura 3 illustra sotto forma di uno schema a blocchi la struttura di un circuito moltiplicatore secondo l'invenzione,

- la Figura 4 illustra i possibili criteri di realizzazione di uno dei moduli rappresentati nello schema a blocchi della figura 3, e

la Figura 5 è un diagramma di flusso che illustra il funzionamento del circuito rappresentato nella figura 3.

A titolo di premessa appare utile illustrare, facendo riferimento alle figure 1 e 2, il principio (geometrico) che sta alla base del funzionamento del circuito moltiplicatore secondo l'invenzione.

Puntando dapprima l'attenzione sulla figura 1, si suppone che X ed Y rappresentino i due fattori dell'operazione di moltiplicazione da realizzare.

Così come avviene normalmente nei circuiti per il trattamento dei segnali di tipo digitale, i due fattori in questione sono rappresentati da rispettivi segnali binari, ossia da una stringa di bit che assumono valore "0" o "1".

Si supporrà inoltre che X ed Y siano numeri positivi qualsiasi, la gestione di un eventuale segno dei due fattori potendo essere agevolmente svolta con circuiti distinti, di per sé noti.

Il prodotto X-Y rappresenta quindi l'area del rettangolo rappresentato nella figura 1.

Si supponga allora che A e B siano i due numeri costituenti le potenze di 2 immediatamente inferiori od uguali rispetto ad X e rispetto ad Y, ossia, secondo una notazione corrente con riferimento ai numeri binari A = msb (X) e B = msb(Y).

Dall'osservazione della figura 1 è immediato rendersi conto che il valore del prodotto X-.Y può essere approssimato dal valore:

S1 = A-B B-(X-A) A-(Y-B)

Il valore approssimato Si corrisponde alla somma di una prima, una seconda ed una terza porzione di area rispettivamente corrispondenti:

all'area A-B del rettangolo riprodotto in basso a sinistra nella figura 1,

all'area B-(X-A) del rettangolo in basso a destra, e

all'area A-(Y-B) del rettangolo in alto a sinistra.

L'area del rettangolo R' rappresentato come un'area tratteggiata in alto a destra costituisce l'errore di approssimazione il cui valore è pari (si osservi sempre la figura 1 per l'immediata comprensione del significato geometrico di quanto affermato) al prodotto (X-A)·(Y-B).

Il valore di questo errore (ossia in pratica l'area del rettangolo R' rappresentato nella figura 1) può essere a sua volta approssimato sotto forma del prodotto seguente:

S2 = C-D D-(X-A-C) C-(Y-B-D)

Anche in questo caso il significato geometrico dell'approssimazione è immediatamente comprensibile in termini geometrici facendo riferimento alla rappresentazione della figura 2.

In questo caso i valori C e D sono identificati come le potenze di 2 immediatamente inferiori a (X -A) e rispetto a (Y - B), ossia C = msb (X - A) e D = msb (Y - B).

Anche in questo caso rimane un errore corrispondente all'area del rettangolo R'' rappresentato nell'angolo in alto a destra della figura 2.

Si può tuttavia agevolmente comprendere che la procedura descritta può essere iterata M volte - con M = log2(max (X,Y)-1), dove max(X,Y) rappresenta il massimo delle distribuzioni dei possibili valori di X ed Y in ingresso - così da ottenere il valore esatto del prodotto in base all'espressione:

X-Y = Si S2 ... SM

Naturalmente, quello rappresentato nelle figure 1 e 2 (e nei successivi passi fino al passo M concettualmente desumibile in modo evidente dalla rappresentazione delle figure 1 e 2) corrisponde al passo più generale suscettibile di essere ipotizzato. Esistono infatti coppie di valori X ed Y in cui l'errore residuo di approssimazione risulta attribuibile ad uno solo dei fattori della moltiplicazione e non ad entrambi i fattori come nel caso delle rappresentazioni geometriche 1 e 2.

Al riguardo va notato che il procedimento dicotomico rappresentato nelle figure dei disegni annessi ed applicato ad entrambi i fattori X ed Y può essere in realtà applicato anche ad uno solo degli stessi.

Analogamente, il procedimento secondo l'invenzione può - almeno virtualmente - essere applicato anche ad un prodotto di tre o più fattori.

L'invenzione si basa sul riconoscimento del fatto che il prodotto di fattori i) che sono entrambi potenze di 2 (ad esempio i prodotti A-B e C-D) o ii) di cui almeno uno è una potenza di 2 (ad esempio i prodotti A- (Y-B) o B- (X-A) sono agevolmente realizzabili tramite semplici operazioni di scorrimento (shift) attuate su uno dei fattori -sia o non sia esso una potenza di 2 - in funzione dell'esponente che esprime l'altro fattore come potenza di 2.

Nello schema della figura 3 il riferimento numerico 10 indica nel complesso un circuito moltiplicatore realizzato secondo l'invenzione.

I due fattori della moltiplicazione X ed Y vengono applicati come valori digitali rispettivamente sugli ingressi indicati con 11 e 12.

I riferimenti 13 e 14 indicano due commutatori che durante il primo passo del processo iterativo di moltiplicazione si trovano nella posizione indicata con 1. I commutatori 13 e 14 passano poi nella posizione indicata con 2 durante i successivi passi del processo iterativo di affinamento del risultato finale.

I riferimenti 15 e 16 indicano due moduli (eventualmente sostituibili con un unico modulo fatto funzionare secondo uno schema di multiplex nel tempo) destinati a cooperare con rispettivi nodi di somma 17 e 18 per suddividere il rispettivo segnale di ingresso Zn, Jn in una prima parte msb(Zn), msb(Jn) che è la potenza di 2 immediatamente inferiore a Zn e Jn rispettivamente - ed una seconda parte corrispondente alla differenza tra il rispettivo segnale di ingresso e la suddetta prima parte, ossia Zn - msb(Zn) e Jn - msb(Jn), rispettivamente .

Nel seguito della presente descrizione il simbolo J indicherà i segnali riconducibili al segnale X ed il simbolo J i segnali riconducibili al segnale Y. Il pedice n indicherà invece il generico passo del processo iterativo di moltiplicazione.

I moduli 15 e 16 sono circuiti che determinano la suddetta prima parte di segnale estraendo il bit più significativo delle stringhe binarie portate al loro ingresso e mascherando (ossia ponendo a zero) i bit successivi.

Un possibile schema circuitale corrispondente è riportato nella figura 4, dove i riferimenti I e A indicano rispettivamente invertitori logici e porte logiche di tipo AND. I simboli Xn, Xn-1, Xn-2, ... e An, An-1, An-2/ .. indicano, in ordine a partire dal bit più significativo, i bit del segnale di ingresso e del segnale di uscita del modulo 15 o 16.

I due nodi di somma 17 e 18 ricevono in ingresso, i segnali presenti all'ingresso (con segno positivo) ed all'uscita (con segno negativo) del modulo, 15 o 16, a cui il nodo di somma è rispettivamente associato. All'uscita dei nodi di somma è dunque presente la suddetta seconda parte di segnale .

Poiché msb(Zn) e msb(Jn) sono le potenze di 2 immediatamente inferiori od uguali a Zn e Jn, il relativo valore è espresso da una stringa binaria contenente un solo bit ad "1". La suddetta seconda parte di segnale può essere quindi determinata in modo semplice attraverso una rete combinatoria di struttura elementare.

II riferimento 19 indica un modulo a scorrimento (shifter) di tipo programmabile che riceve in ingresso i segnali di uscita dei moduli 15 e 16 nonché dei nodi di somma 17 e 18.

All'uscita del modulo 19 si trova un ulteriore nodo di somma 20 che alimenta a sua volta un modulo di somma ed accumulo 21 destinato a fornire alla sua uscita il valore (approssimato o esatto, in funzione del numero di iterazioni svolte) del prodotto X-Y. Il corrispondente segnale prodotto viene presentato su una linea di uscita indicata con 22.

Il funzionamento del circuito della figura 3 può essere compreso facendo riferimento al diagramma di flusso della figura 5 ed alle indicazioni riportate sui cammini di propagazione dei segnali rappresentati nella figura 3.

Nel passo iniziale di funzionamento (fase 100 nello schema della figura 5) i due fattori X ed Y vengono portati all'ingresso del circuito sulle linee 11 e 12 . I commutatori 13 e 14 si trovano nella posizione indicata con 1, per cui i valori X e Y vengono alimentati (fase 102) all'ingresso dei circuiti 15 e 16 che calcolano nella prima iterazione di una fase indicata con 104 i valori A = msb (X) e B = msb (Y): si veda al riguardo la figura 1 .

Sempre procedendo nello svolgimento del primo passo del processo iterativo di moltiplicazione, durante una successiva fase indicata con 106, l'insieme dei nodi di somma 17 e 18 e del modulo di scorrimento 19 calcola il valore

Tale valore viene accumulato nel modulo 21 in una fase indicata con 108.

Nel contempo, in una fase indicata con 110, i due segnali X-A ed Y-B presenti sulle uscite dei nodi di somma 17 e 18 (fattori che identificano l'errore residuo, ossia l'area del rettangolo R' nella figura 1) vengono rinviati, tramite rispettive linee di riciclo 171 e 181, verso i commutatori 13 e 14 che si sono portati nella posizione indicata con 2.

Vengono così avviati i successivi passi del processo iterativo di calcolo.

Alla n-esima iterazione, il processo prevede di utilizzare come segnali di ingresso verso i moduli 15 e 16 i segnali:

Analogamente, l'insieme dei nodi di somma 17 e 18, del circuito a scorrimento 19 e del nodo 20 calcola il valore

Al riguardo si apprezzerà che le operazioni svolte nei nodi di somma 17 e 18 corrispondono semplicemente alla cancellazione di determinati bit nella stringa rappresentativa del segnale Zn e Jn, mentre le operazioni realizzate nel modulo 19 corrispondono unicamente a scorrimenti di bit di un certo numero di posizioni.

Come già detto in precedenza, il numero dei passi da svolgere nel processo iterativo di calcolo può essere imposto selettivamente dall'esterno del circuito 10, ad esempio tramite un dispositivo di controllo quale un DSP, anche in condizioni di run time .

All'ottenimento del risultato finale (esatto o approssimato) , il circuito 10 viene resettato in vista dell'alimentazione di una nuova coppia di valori di ingresso X e Y, riportando i commutatori 13 e 14 nella posizione indicata con 1 ed azzerando 11 contenuto del modulo 21.

E' anche possibile comandare il circuito 10 in modo tale da non prevedere alcuna iterazione, per cui il circuito 10 si limita a fornire in uscita sulla linea 23 l'approssimazione del prodotto X-Y dato dal fattore Si calcolato direttamente a partire dai dati di ingresso X e Y portati sulle linee 11 e 12 senza che i commutatori 13 e 14 vengano spostati nella posizione indicata con 2 per realizzare ulteriori passi di affinamento del risultato.

Ciò avviene secondo criteri alla portata del tecnico del settore e che non richiedono quindi una descrizione particolareggiata in questa sede. Ciò vale anche per quanto riguarda l'eventuale presenza, all'ingresso del circuito 10, di elementi in grado di riconoscere particolari valori di uno o di entrambi i fattori X ed Y e tali da consentire di aggirare o saltare una o più fasi del procedimento di funzionamento descritto.

Naturalmente, fermo restando il principio dell'invenzione, i particolari di realizzazione e le forme di attuazione potranno essere ampiamente variati rispetto a quanto descritto ed illustrato, senza per questo uscire dall'ambito della presente invenzione .

Claims (6)

1. RIVENDICAZIONI 1. Circuito moltiplicatore (10) per generare, a partire da un primo (X) ed un secondo (Y) segnale digitale binario rappresentativi di rispettivi fattori da moltiplicare fra loro, un segnale di uscita (X-Y) rappresentativo del prodotto di tali fattori, caratterizzato dal fatto che comprende: - almeno un modulo di estrazione di potenza di 2 (15 a 18), suscettibile di suddividere un rispettivo segnale di ingresso (Zn, Jn) in una prima parte (msb(Zn), msb(Jn)) che è la potenza di 2 immediatamente inferiore od uguale a detto rispettivo segnale di ingresso (Zn, Jn) ed una seconda parte (Zn - msb(Zn), Jn - msb(Jn)) corrispondente alla differenza tra detto rispettivo segnale di ingresso e detta prima parte, - uno stadio di ingresso (13, 14) per applicare almeno uno (X risp. Y) tra detti primo e secondo segnale digitale binario quale detto rispettivo segnale di ingresso a detto almeno un modulo (15 a 18) di estrazione di potenza di 2, e - un modulo a scorrimento (19) cooperante con detto almeno un modulo di estrazione di potenza di 2 (15 a 18) per generare almeno una prima porzione di detto segnale d'uscita (X-Y) tramite un'operazione di scorrimento attuata sull'altro (Y risp. X) fra detti primo e secondo segnale digitale binario per un numero di posizioni identificato dalla prima parte di detto uno da detti primo (X) e secondo (Y) segnale digitale binario generata da detto modulo di estrazione di potenza di 2 (15 a 18).
2. 2. Circuito moltiplicatore secondo la rivendicazione 1, caratterizzato dal fatto che: detto modulo di ingresso (13, 14) è configurato per applicare tanto detto primo (X) quanto detto secondo (Y) segnale digitale binario quale segnale di ingresso a detto almeno un modulo di estrazione di potenza di 2 (15 a 18), per cui detto modulo di estrazione di potenza di 2 (15 a 18) è suscettibile di generare una detta prima parte (A, B) ed una detta seconda parte (X-A, Y-B) per entrambi detti segnali digitali binari (X, Y), e detto modulo a scorrimento genera, tramite operazioni di scorrimento, almeno una prima, una seconda ed una terza porzione di detto segnale di uscita (X-Y) rispettivamente corrispondenti: - al prodotto (A-B) della prima parte (A) di detto primo segnale digitale binario e della prima parte (B) di detto secondo segnale digitale binario (Y), - al prodotto della prima parte (B) di detto secondo segnale digitale binario (Y) con la seconda parte (X-A) di detto primo segnale digitale binario (X), e - al prodotto della prima parte (A) di detto primo segnale digitale binario (X) e della seconda parte (Y-B) di detto secondo segnale digitale binario .
3. 3. Circuito secondo la rivendicazione 1 o la rivendicazione 2, caratterizzato dal fatto che detto stadio di ingresso (13, 14) ha associato almeno un cammino di ritorno (171, 181) per riportare all'ingresso di detto almeno un modulo di estrazione di potenza di 2 (15 a 18), secondo un generale schema iterativo comprendente un insieme di passi successivi, quale rispettivo segnale di ingresso (Za, Jn) da utilizzare in un dato passo di detto schema iterativo, la suddetta seconda parte generata in un precedente passo di detto schema iterativo, e - detto modulo a scorrimento (19) ha associato un elemento di accumulo (21) per accumulare detta almeno una prima porzione di detto segnale di uscita generata da detto modulo a scorrimento (19) in successivi passi di detto schema iterativo.
4. 4. Circuito secondo la rivendicazione 2 e la rivendicazione 3, caratterizzato dal fatto che in ciascuno di detti passi di detto schema iterativo, detto modulo a scorrimento (19) genera una prima, una seconda ed una terza porzione di detto segnale di uscita (X-Y) accumulate in detto elemento di accumulo (21) e rispettivamente corrispondenti: - al prodotto (msb(Zn)-msb(Jn)) di due rispettive prime parti generate da detto almeno un modulo di estrazione di potenza di 2 (15 a 18) a partire rispettivamente da detto primo (X) e detto secondo (Y) segnale digitale binario, al prodotto di una prima parte di segnale generata da detto almeno un modulo di estrazione di potenza di 2 (15 a 18) a partire da detto primo segnale digitale binario (X) con una seconda parte di segnale generata da detto almeno un modulo di estrazione di potenza di 2 (15, 16) a partire da detto secondo segnale digitale binario (Y), e al prodotto in una prima parte di segnale generata da detto almeno modulo di estrazione di potenza di 2 (15 a 18) a partire da detto secondo segnale digitale binario (Y) con una prima parte di segnale generata da detto almeno un modulo di estrazione di potenza di 2 (15 a 18) a partire da detto primo segnale digitale binario (X).
5. 5. Circuito secondo la rivendicazione 3 o la rivendicazione 4, caratterizzato dal fatto che sono previsti mezzi per controllare selettivamente il numero dei passi di detto schema iterativo.
6. 6. Circuito secondo una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto che detto almeno un modulo di estrazione di potenza di 2 comprende: - un unità (15, 16) per riceve detto rispettivo segnale di ingresso (Zn, Jn) e determina da esso come rispettivo segnale d'uscita detta prima parte di segnale che è la potenza di 2 inferiore od uguale a detto rispettivo segnale d'ingresso, e - un nodo di somma (17, 18) che riceve con segni opposti detto rispettivo segnale d'ingresso (Zn, Jn) e detto rispettivo segnale d'uscita (msb(Zn), msb(Jn)) e determina da essi detta seconda parte di segnale