ITRM970580A1

ITRM970580A1 - PERFECTED PASSIVATION PROCEDURE FOR ELECTRONIC SILICON DEVICES PARTICULARLY FLASH EPROM MEMORIES

Info

Publication number: ITRM970580A1
Authority: IT
Inventors: Roberto Diamanti; Andrea Gunnella; Sudhanshu Misra
Original assignee: Consorzio Eagle
Priority date: 1997-09-24
Filing date: 1997-09-24
Publication date: 1999-03-24
Also published as: IT1295400B1; JPH11233511A

Description

DESCRIZIONE DESCRIPTION

a corredo di una domanda di Brevetto d’invenzione avente per titolo: "Procedimento perfezionato di passivazione di dispositivi elettronici al silicio, particolarmente memorie Flash EPROM" accompanying an application for an invention patent entitled: "Improved process of passivation of electronic silicon devices, particularly Flash EPROM memories"

La presente invenzione si riferisce in generale ad un procedimento perfezionato di passivazione di dispositivi elettronici al silicio, particolarmente memorie non volatili ad accesso veloce elettricamente programmabili, note con il nome di “Flash EPROM". The present invention relates in general to an improved process for the passivation of silicon electronic devices, particularly electrically programmable non-volatile memories with fast access, known with the name of "Flash EPROM".

Più in particolare, l’invenzione riguarda un procedimento del tipo detto in cui la copertura protettiva a tre strati deposta sulla superficie di detti dispositivi costituisce una efficace barriera chimico-fisicomeccanica ed assicura una buona planarizzazione della superficie dei dispositivi, rendendo . il successivo processo di impacchettamento dei dispositivi meno critico nei confronti dell’affidabilità dei dispositivi stessi. More specifically, the invention relates to a process of the aforementioned type in which the three-layer protective covering laid on the surface of said devices constitutes an effective chemical-physical-mechanical barrier and ensures a good planarization of the surface of the devices, making. the subsequent device packaging process is less critical to the reliability of the devices themselves.

E’ noto che la produzione di dispositivi a semiconduttore comprende una lavorazione chimica composta da una serie di passi in cui vengono progressivamente realizzati i vari elementi degli specifici dispositivi da produrre. Detta lavorazione chimica termina con un processo di passivazione della superficie del dispositivo ed un processo di impacchettamento del dispositivo stesso. It is known that the production of semiconductor devices includes a chemical processing consisting of a series of steps in which the various elements of the specific devices to be produced are progressively realized. Said chemical processing ends with a passivation process of the surface of the device and a packaging process of the device itself.

Il processo di passivazione prevede la deposizione sulla superficie del dispositivo di una copertura protettiva, o “Protective Overcoat”, nota anche come “PO”, che agisce da barriera chimicofisico-meccanica, impedendo la diffusione di contaminazioni e preservando il dispositivo dall’umidità e dalle sollecitazioni meccaniche cui è sottoposto durante il successivo processo di impacchettamento e durante le manipolazioni del dispositivo. The passivation process involves the deposition on the surface of the device of a protective cover, or "Protective Overcoat", also known as "PO", which acts as a chemical-physical-mechanical barrier, preventing the spread of contamination and preserving the device from humidity and from the mechanical stresses to which it is subjected during the subsequent packaging process and during handling of the device.

In particolare, nel caso di dispositivi al silicio Flash EPROM, in cui sono presenti due livelli di metallizzazione, un processo di passivazione per la fabbricazione di dispositivi di elevata qualità prevede la deposizione di una copertura protettiva multistrato, come divulgato da Neal R. Mielke in “New EPROM Data-Loss Mechanisms”, “Nonvolatile Semiconductor Memories: Technologies, Design and Applications", edito da Chenming Hu, IEEE, Ine., New York (1991). In particular, in the case of Flash EPROM silicon devices, in which there are two levels of metallization, a passivation process for the manufacture of high quality devices involves the deposition of a multilayer protective cover, as disclosed by Neal R. Mielke in “New EPROM Data-Loss Mechanisms”, “Nonvolatile Semiconductor Memories: Technologies, Design and Applications”, edited by Chenming Hu, IEEE, Inc., New York (1991).

La qualità di una memoria Flash EPROM viene determinata quantificando uno o più parametri specificamente definiti. In particolare, un parametro importante per valutare la qualità di una memoria Flash EPROM è la “perdita di conservazione dei dati”, nota con il termine DRL (Data Retention Loss). Detta DRL viene quantificata verificando la capacità del jdispositivo di memoria di conservare dati di prova quando viene sottoposto a trattamenti di grande sollecitazione, quali, ad esempio, trattamenti ad alta temperatura. Il confronto tra la carica immagazzinata nel dispositivo di memoria prima e dopo un tale trattamento fornisce una misura della DRL del dispositivo stesso. Un basso valore della DRL indica un lungo tempo di vita della carica immagazzinata e, pertanto, una migliora qualità del dispositivo di memoria Flash E PROM. The quality of a Flash EPROM memory is determined by quantifying one or more specifically defined parameters. In particular, an important parameter to evaluate the quality of a Flash EPROM memory is the “data retention loss”, known with the term DRL (Data Retention Loss). Said DRL is quantified by verifying the ability of the memory device to retain test data when subjected to highly stressed treatments, such as, for example, high temperature treatments. The comparison between the charge stored in the memory device before and after such a treatment provides a measure of the DRL of the device itself. A low DRL value indicates a long life time of the stored charge and, therefore, an improved quality of the Flash memory device AND PROM.

Come detto precedentemente, un processo di passivazione che prevede la deposizione di una copertura protettiva multistrato consente di ottenere buoni risultati in relazione alla ORL. As previously mentioned, a passivation process which involves the deposition of a multilayer protective cover allows to obtain good results in relation to the ENT.

In particolare, per i dispositivi di memoria Flash EPROM, un efficace processo di passivazione prevede la deposizione di una copertura protettiva a tre strati: un primo strato di 4000 Angstrom di ossi-nitruro di silicio, un secondo strato di 10000 Angstrom di ossido di silicio ed un terzo strato di 4000 Angstrom di ossi-nitruro di silicio. Detto processo di passivazione è stato divulgato da S. Misra, K. Hewes e S. Gunturi in “Texas Instruments Technical Journal", Voi. 14, No. 1, Jan-Feb (1997). In particular, for Flash EPROM memory devices, an effective passivation process involves the deposition of a protective three-layer cover: a first layer of 4000 Angstroms of silicon oxy-nitride, a second layer of 10000 Angstroms of silicon oxide and a third 4000 Angstrom layer of silicon oxy-nitride. Said passivation process was disclosed by S. Misra, K. Hewes and S. Gunturi in “Texas Instruments Technical Journal”, Vol. 14, No. 1, Jan-Feb (1997).

L'ossi-nitruro di silicio è scelto per il primo strato in virtù delle sue caratteristiche, che sono intermedie tra quelle del puro ossido di silicio ( Si02 ) e quelle del puro nitruro di silicio (Si3N4). Silicon oxy-nitride is chosen for the first layer by virtue of its characteristics, which are intermediate between those of pure silicon oxide (Si02) and those of pure silicon nitride (Si3N4).

In particolare, l’ossi-nitruro ha buone qualità di passivazione, come il nitruro puro, per la protezione da fattori contaminanti esterni e per la resistenza all'umidità ed è trasparènte, come l’ossido puro, alla luce ultravioletta (UV) utilizzata, con lunghezza d’onda nella banda del lontano ultravioletto (200-300 nm), per la cancellazione di detti dispositivi di memoria. In particular, oxy-nitride has good passivating qualities, such as pure nitride, for protection from external contaminants and for resistance to humidity and is transparent, like pure oxide, to the ultraviolet (UV) light used. , with a wavelength in the far ultraviolet band (200-300 nm), for erasing said memory devices.

Inoltre, l'ossi-nitruro a diretto contatto con il livello di metallizzazione finale presenta, per gli ioni mobili, una barriera di potenziale maggiore rispetto a quello dell'ossido puro. Tale proprietà è importante relativamente alla minimizzazione della DRL Furthermore, the oxy-nitride in direct contact with the final metallization level presents, for the mobile ions, a barrier of greater potential than that of pure oxide. This property is important in relation to the minimization of DRL

Un ulteriore vantaggio ottenuto utilizzando ossi-nitruro, rispetto ai caso di nitruro puro, consiste nella minore concentrazione di atomi liberi di idrogeno nello strato. Infatti, in uno strato di ossi-nitruro gli atomi di idrogeno sono legati all’azoto, mentre in uno strato di nitruro puro sono legati al silicio. Come noto, l’energia di legame tra azoto ed idrogeno, pari a 81 kcal/mol, è significativamente maggiore di quella tra silicio ed idrogeno, pari a 71,5 kcal/mol, e, perciò, l’idrogeno è più fortemente legato risultando in una concentrazione più bassa di atomi di idrogeno disponibili nello strato di ossi-nitruro rispetto al caso di uno strato di nitruro puro. Pertanto, l’utilizzo deH’ossi-nitruro rende meno probabili i problemi di affidabilità dovuti agli effetti dei cosiddetti portatori caldi, come divulgato da R.C. Sun et al. in HProc. 18th Int. Rei. Phys. Symp.” (Aprile 1980) e da K.G. Steiner, C. S. Pai, R. M. Stanton e C. W. Wilkins in “VMIC Conference 1993", ISMIC-102/93/0078 (8-9 Giugno 1993). A further advantage obtained by using oxy-nitride, compared to the case of pure nitride, consists in the lower concentration of free hydrogen atoms in the layer. In fact, in a layer of oxy-nitride the hydrogen atoms are bonded to nitrogen, while in a layer of pure nitride they are bonded to silicon. As known, the bond energy between nitrogen and hydrogen, equal to 81 kcal / mol, is significantly greater than that between silicon and hydrogen, equal to 71.5 kcal / mol, and, therefore, hydrogen is more strongly bound resulting in a lower concentration of hydrogen atoms available in the oxy-nitride layer than in the case of a pure nitride layer. Therefore, the use of oxy-nitride makes reliability problems due to the effects of the so-called hot carriers less likely, as disclosed by R.C. Sun et al. in HProc. 18th Int. Rei. Phys. Symp. " (April 1980) and by K.G. Steiner, C. S. Pai, R. M. Stanton and C. W. Wilkins in “VMIC Conference 1993”, ISMIC-102/93/0078 (8-9 June 1993).

L’ossi-nitruro del primo strato viene deposto, a bassa temperatura ed a bassa pressione, tramite una deposizione chimica in fase vapore arricchita da plasma ("Plasma Enhanced Chemical Vapor Deposition”: PECVD), utilizzando sitano come gas di reazione. Con il termine "bassa temperatura" si intende, anche nel seguito, una temperatura inferiore a quelle utilizzate per la diffusione dei droganti nel substrato di silicio. Con il termine "bassa pressione" si intende, anche nei seguito, una pressione non superiore a 33 Pa (pascal). Lo strato ottenuto con tale deposizione è poco conforme, cioè non segue l’andamento della superficie di base, e risulta in una bassa copertura delle pareti verticali presenti nella topografia corrugata dei dispositivi. Lo spessore teoricamente ottenibile sulle pareti verticali è circa il 30% delio spessore dello strato deposto sulle superfici orizzontali superiori. The oxy-nitride of the first layer is deposited, at low temperature and at low pressure, by means of a plasma-enriched chemical vapor deposition ("Plasma Enhanced Chemical Vapor Deposition": PECVD), using sitano as a reaction gas. the term "low temperature" also hereinafter means a temperature lower than those used for the diffusion of the dopants in the silicon substrate. The term "low pressure" also refers to a pressure not exceeding 33 Pa ( pascal). The layer obtained with this deposition is not very compliant, that is, it does not follow the course of the base surface, and results in a low coverage of the vertical walls present in the corrugated topography of the devices. The theoretically obtainable thickness on the vertical walls is approximately 30% of the thickness of the layer deposited on the upper horizontal surfaces.

L’esigenza di avere un sufficiente spessore dello strato di copertura delle pareti verticali sorge per aumentare la resistenza al’umidità ed impedire la diffusione di contaminazioni nella metallizzazione che provocherebbe seri problemi di affidabilità del dispositivo. Quando lo strato di copertura delle pareti verticali è sottile, può essere anche soggetto a rotture, aggravando ulteriormente detti problemi di affidabilità. The need to have a sufficient thickness of the covering layer of the vertical walls arises to increase the resistance to humidity and prevent the spread of contamination in the metallization which would cause serious reliability problems of the device. When the covering layer of the vertical walls is thin, it can also be subject to breakage, further aggravating said reliability problems.

Pertanto, allo scopo di migliorare la conformità della copertura protettiva, assicurando un sufficiente riempimento delle depressioni presenti nella topografia corrugata del dispositivo ed una sufficiente copertura delle pareti verticali, il secondo strato è composto da ossido di silicio deposto, a bassa temperatura ed a bassa pressione, tramite una deposizione chimica in fase vapore arricchita da plasma ("Plasma Enhanced Chemical Vapor Deposition": PECVD), utilizzando tetraetilortostlicato, o "TEOS”, come gas di reazione. Con detta deposizione, lo spessore teoricamente ottenibile sulle pareti verticali è incrementato a circa il 50% dello spessore dello strato deposto sulle superfici orizzontali superiori. Therefore, in order to improve the conformity of the protective covering, ensuring a sufficient filling of the depressions present in the corrugated topography of the device and a sufficient covering of the vertical walls, the second layer is composed of deposited silicon oxide, at low temperature and at low pressure. , through a plasma-enriched chemical vapor deposition ("Plasma Enhanced Chemical Vapor Deposition": PECVD), using tetraethylorthostlicate, or "TEOS", as reaction gas. With this deposition, the theoretically obtainable thickness on the vertical walls is increased to about 50% of the thickness of the layer deposited on the upper horizontal surfaces.

il terzo strato della copertura di protezione è composto da ossinitruro deposto, a bassa temperatura ed a bassa pressione, tramite una deposizione chimica in fase vapore arricchita da plasma (“Plasma Enhanced Chemical Vapor Deposition": PECVD), utilizzando silano come gas di reazione. Detto terzo strato costituisce una barriera fìsica all'umidità ed alle sollecitazioni meccaniche dovute al successivo processo di impacchettamento. the third layer of the protective covering is composed of oxynitride deposited, at low temperature and at low pressure, by means of a plasma-enriched chemical vapor deposition ("Plasma Enhanced Chemical Vapor Deposition": PECVD), using silane as a reaction gas. Said third layer constitutes a physical barrier to humidity and mechanical stresses due to the subsequent packing process.

il processo descritto di passivazione di dispositivi di memoria Flash EPROM ha dimostrato di non avere alcun impatto negativo sulla funzionalità e sulla qualità dei dispositivi ai livello delia fetta di semiconduttore, o “wafer”. the described process of passivation of Flash EPROM memory devices has been shown to have no negative impact on the functionality and quality of the devices at the level of the semiconductor wafer.

Il successivo processo di impacchettamento di detti dispositivi prevede la realizzazione di un involucro, o “package”, solitamente in plastica, che impacchetta il dispositivo. Detti package possono essere di diverse tipologie. The subsequent packaging process of said devices involves the construction of a casing, or "package", usually made of plastic, which packages the device. These packages can be of different types.

In particolare, i package del tipo PLCC sono estremamente economici e, per tale ragione, vengono diffusamente realizzati. In particular, PLCC-type packages are extremely cheap and, for this reason, are widely produced.

Tuttavia, quando durante il processo di impacchettamento dei dispositivi di memoria Flash EPROM vengono realizzati package PLCC, il processo di passivazione precedentemente descritto provoca dei guasti, relativi principalmente all'integrità della copertura protettiva ed alla resistenza all'umidità, che degradano significativamente ('affidabilità dei dispositivi. Detti guasti sono rivelati nei procedimenti di collaudo, o “test”, di affidabilità, in cui i dispositivi sono sottoposti a condizioni di temperatura, pressione, umidità e polarizzazione elettrica estremamente aggressive e durante i quali viene verificato il tempo al guasto dei dispositivi stessi. However, when PLCC packages are made during the Flash EPROM memory device packaging process, the previously described passivation process causes failures, mainly related to the integrity of the protective cover and to the moisture resistance, which significantly degrade (reliability These faults are detected in the reliability testing, or "test" procedures, in which the devices are subjected to extremely aggressive conditions of temperature, pressure, humidity and electrical polarization and during which the time to failure of the devices is checked. devices themselves.

Pertanto, il processo descrìtto di passivazione di dispositivi di memoria Flash EPROM degrada significativamente la qualità dei dispositivi al livello del package, nel caso di package PLCC. Therefore, the described process of passivating Flash EPROM memory devices significantly degrades the quality of the devices at the package level, in the case of PLCC packages.

Tali problemi sorgono a causa dell’interazione del composto di stampaggio del package PLCC con la copertura protettiva del dispositivo nelle zone della superficie del dispositivo dove, a causa della topografia corrugata, sono presenti profonde depressioni, con un elevato rapporto tra altezza e larghezza. These problems arise due to the interaction of the molding compound of the PLCC package with the protective cover of the device in the areas of the device surface where, due to the corrugated topography, there are deep depressions, with a high ratio between height and width.

Il processo di passivazione precedentemente descritto non realizza un sufficiente riempimento di dette profonde depressioni e non attenua le irregolarità della topografia corrugata dei dispositivi. The previously described passivation process does not achieve sufficient filling of said deep depressions and does not attenuate the irregularities of the corrugated topography of the devices.

Per tale ragione, la presenza nella topografia di spigoli aguzzi e di pareti verticali, presenti in particolare nelle aree dove manca un sottostante livello di metallizzazione, provoca, durante la prima deposizione di ossi-nitruro di silicio, formante il primo strato della copertura protettiva, la generazione di irregolarità di spessore delio strato deposto in corrispondenza dei bordi superiori di dette pareti verticali, dando luogo al cosiddetto effetto “a cuspide" (“cusping") od "a pagnotta di pane” (“bread-Joafing”), per la sagoma di dette irregolarità di spessore. For this reason, the presence in the topography of sharp edges and vertical walls, present in particular in areas where an underlying level of metallization is missing, causes, during the first deposition of silicon oxy-nitride, forming the first layer of the protective covering, the generation of irregularities in the thickness of the layer deposited at the upper edges of said vertical walls, giving rise to the so-called "cusping" or "bread-joafing" effect, for the shape of said thickness irregularities.

La successiva deposizione di ossido di silicio, anche se più conforme delia precedente, non è capace di planarizzare la superficie del dispositivo, poiché dette irregolarità di spessore hanno incrementato il valore del rapporto tra altezza e larghezza delie depressioni presenti nella topografia. The subsequent deposition of silicon oxide, even if more compliant than the previous one, is not capable of planarizing the surface of the device, since said thickness irregularities have increased the value of the ratio between height and width of the depressions present in the topography.

Pertanto, detta deposizione di ossido di silicio causa la generazione di crepe e cavità, sia aperte che chiuse verso l’esterno, nella copertura protettiva. La generazione di dette cavità è inoltre aggravata dal tipo di deposizione utilizzata, la PECVD, che impiega specie altamente reattive che, intrappolate nelle cavità, le accrescono. Therefore, said deposition of silicon oxide causes the generation of cracks and cavities, both open and closed to the outside, in the protective cover. The generation of said cavities is further aggravated by the type of deposition used, the PECVD, which employs highly reactive species which, trapped in the cavities, increase them.

Dette crepe e cavità della copertura protettiva sono le aree dove residui di materiale fotosensibile; o “photoresist", utilizzato nei successivo procedimento fotolitografico di apertura delle piazzole di collegamento, rimane intrappolato e non è completamente rimosso dal normale procedimento di incenerimento, o “ashing", del photoresist. Said cracks and cavities of the protective cover are the areas where residues of photosensitive material; or "photoresist", used in the subsequent photolithographic procedure for opening the connection pads, remains trapped and is not completely removed by the normal incineration process, or "ashing", of the photoresist.

Inoltre, anche il composto di stampaggio utilizzato per la fabbricazione del package PLCC rimane intrappolato in dette cavità. Furthermore, the molding compound used for manufacturing the PLCC package also remains trapped in said cavities.

I processi finali, compreso il processo di impacchettamento, ai quali vengono sottoposti i dispositivi, impongono forti sollecitazioni, sia meccaniche che termiche, causando espansioni non uniformi nei materiali che generano delie spaccature nella copertura protettiva, degradando la qualità dei dispositivi, che, pertanto, falliscono i test di affidabilità. The final processes, including the packaging process, to which the devices are subjected, impose strong mechanical and thermal stresses, causing non-uniform expansions in the materials that generate cracks in the protective cover, degrading the quality of the devices, which, therefore, the reliability tests fail.

Dette cavità, che possono essere tra loro comunicanti attraverso gallerie, sorp visibili attraverso lo scoperch lamento meccanico del package PLCC dei dispositivi, che rivela come residui del composto di stampaggio rimangano solo nelle zone della topografia dei dispositivi dove sono presenti spigoli aguzzi e pareti verticali. Said cavities, which can be communicating with each other through tunnels, are visible through the mechanical uncovering of the PLCC package of the devices, which reveals how residues of the molding compound remain only in the areas of the topography of the devices where sharp edges and vertical walls are present.

Lo scopo della presente invenzione è, pertanto, quello di realizzare un procedimento di passivazione che assicuri un sufficiente riempimento delle depressioni presenti nella topografia corrugata dei dispositivi, in particolare dispositivi di memoria Flash EPROM, ed una sufficiente copertura delle pareti verticali, penalizzando le irregolarità della topografìa, e che non degradi la funzionalità, la qualità e l'affidabilità dei dispositivi. The object of the present invention is therefore to provide a passivation process which ensures sufficient filling of the depressions present in the corrugated topography of the devices, in particular Flash EPROM memory devices, and sufficient coverage of the vertical walls, penalizing the irregularities of the topography, and which does not degrade the functionality, quality and reliability of the devices.

Un ulteriore scopo dell'invenzione è quello di effettuare detto procedimento di passivazione in modo economico ed affidabile, senza modificare il disegno dei dispositivi ed utilizzando apparecchiature e procedimenti standard. A further object of the invention is to carry out said passivation process in an economical and reliable way, without modifying the design of the devices and using standard equipment and processes.

Forma oggetto specifico della presente invenzione un procedimento perfezionato di passivazione di dispositivi elettronici al silicio tramite deposizione di una copertura protettiva a tre strati, in cui un primo strato, a contatto con la superficie dei dispositivi, è composto da ossi-nitruro di silicio, depositato tramite una deposizione PECVD utilizzante sitano come gas di reazione, un secondo strato è composto da ossido di silicio applicato mediante deposizione chimica in fase vapore, utilizzando tetraetilortosiiicato (TEOS) come gas di reazione, ed un terzo strato è composto da ossi-nitruro di silicio depositato tramite una deposizione PECVD utilizzante Silano come gas di reazione, detto procedimento di passivazione essendo caratterizzato dal fatto c he detto primo strato di ossi-nitruro di silicio ha spessore compreso tra 2500 e 3500 Angstrom, che detto secondo strato di ossido di silicio ha spessore compreso tra 5000 e 15000 Angstrom ed è depositato tramite una deposizione chimica in lese vapore a pressione prossima a quella atmosferica (“Atmospheric Pressure Chemical Vapor Deposition0: APCVD) e che detto terzo strato di ossi-nitruro di silicio ha spessore compreso tra 4500 e 5500 Angstrom. The specific object of the present invention is an improved passivation process for electronic silicon devices by depositing a three-layer protective covering, in which a first layer, in contact with the surface of the devices, is composed of silicon oxy-nitride, deposited through a PECVD deposition using sitano as a reaction gas, a second layer is composed of silicon oxide applied by chemical vapor deposition, using tetraethylorthosiicate (TEOS) as a reaction gas, and a third layer is composed of silicon oxy-nitride deposited through a PECVD deposition using Silane as reaction gas, said passivation process being characterized by the fact that said first layer of silicon oxy-nitride has a thickness between 2500 and 3500 Angstrom, that said second layer of silicon oxide has a thickness between 5000 and 15000 Angstroms and is deposited via chemical deposition in the case of vapor at a pressure close to the atmospheric one (“Atmospheric Pressure Chemical Vapor Deposition0: APCVD) and that said third layer of silicon oxy-nitride has a thickness between 4500 and 5500 Angstrom.

Preferibilmente secondo l'invenzione, detta pressione prossima a quella atmosferica alla quale avviene detta deposizione chimica in fase vapore (APCVD) di detto secondo strato di ossido di silicio è compresa tra 33 Pa e 250 Pa, ancora più preferibilmente 125 Pa. Preferably according to the invention, said pressure close to the atmospheric one at which said chemical vapor deposition (APCVD) of said second silicon oxide layer takes place is comprised between 33 Pa and 250 Pa, even more preferably 125 Pa.

Preferibilmente secondo l’invenzione, detto primo strato di ossinitruro di silicio ha spessore pari a 3000 Angstrom, detto secondo strato di ossido di silicio ha spessore pari a 10000 Angstrom e detto terzo strato di ossi-nitruro di silicio ha spessore pari a 5000 Angstrom. Preferably according to the invention, said first layer of silicon oxynitride has a thickness of 3000 Angstroms, said second layer of silicon oxide has a thickness of 10,000 Angstroms and said third layer of silicon oxy-nitride has a thickness of 5000 Angstroms.

Forma ulteriore oggetto della presente invenzione un procedimento di fabbricazione di dispositivi al silicio di memoria Flash EPROM, a più livelli di metallizzazione, preferibilmente a due livelli di metallizzazione, comprendente un processo di impacchettamento dei dispositivi, preferibilmente in package di tipo PLCC, caratterizzato dal fatto di prevedere detto procedimento perfezionato di passivazione con copertura protettiva a tre strati. A further object of the present invention is a process for manufacturing Flash EPROM memory silicon devices, with multiple metallization levels, preferably with two metallization levels, comprising a device packaging process, preferably in PLCC-type packages, characterized by the fact to provide said improved passivation process with three-layer protective covering.

La presente invenzione verrà ora descritta, a titolo illustrativo, ma non limitativo, secondo la sua preferita forma di realizzazione. The present invention will now be described, for illustrative but not limitative purposes, according to its preferred embodiment.

Il procedimento di passivazione secondo l'invenzione, prevede ancora una deposizione di una copertura protettiva a tre strati, mantenendo i vantaggi precedentemente descritti: un primo strato di ossi-nitruro di silicio, un secondo strato di ossido di silicio ed un terzo strato di ossi-nitruro di silicio. The passivation process according to the invention still provides for a deposition of a three-layer protective covering, maintaining the previously described advantages: a first layer of silicon oxy-nitride, a second layer of silicon oxide and a third layer of oxy - silicon nitride.

L’ossi-nitruro del primo strato viene deposto ancora, a bassa temperatura ed a bassa pressione, tramite una deposizione PECVD utilizzando silano come gas di reazione. The oxy-nitride of the first layer is deposited again, at low temperature and low pressure, through a PECVD deposition using silane as a reaction gas.

L’effetto di bread-loafing è strettamente legato allo spessore di detto primo strato e si aggrava all’aumentare di detto spessore. Per ridurne detto effetto di bread-loafing, lo spessore di detto primo strato è inferiore a quello realizzato con la tecnica precedente e, nella preferita forma di realizzazione della presente invenzione, è pari a 3000 Angstrom. Tale deposizione è in grado di mantenere una copertura delle pareti verticali di spessore variabile tra 1000 e 1500 Angstrom, che è uno spessore sufficiente a garantire la protezione contro l'umidità e ad impedire la diffusione di contaminazioni. The bread-loafing effect is closely linked to the thickness of said first layer and worsens as said thickness increases. To reduce said bread-loafing effect, the thickness of said first layer is lower than that obtained with the previous technique and, in the preferred embodiment of the present invention, is equal to 3000 Angstroms. This deposition is able to maintain a coverage of the vertical walls of variable thickness between 1000 and 1500 Angstrom, which is a thickness sufficient to guarantee protection against humidity and to prevent the spread of contamination.

L'ossido dei secondo strato, il cui spessore, nella preferita forma di realizzazione, è di 10000 Angstrom, viene deposto, a bassa temperatura, tramite una deposizione chimica in fase vapore a pressione sub-atmosferica od atmosferica (“Atmospheric Pressure Chemical Vapor Deposition": APCVD), utilizzando TEOS come gas di reazione, il valore della pressione alla quale avviene detta deposizione APCVD è compreso tra 33 Pa e 250 Pa, nella preferita forma di realizzazione essendo pari a 125 Pa. Detta deposizione non a bassa pressione Vende lo strato di ossido molto efficace nel riempire le depressioni della superficie e nel coprire le pareti verticali, avendo una conformità di circa il 100%. The oxide of the second layer, whose thickness, in the preferred embodiment, is 10000 Angstrom, is deposited, at low temperature, by means of a chemical vapor deposition at sub-atmospheric or atmospheric pressure ("Atmospheric Pressure Chemical Vapor Deposition ": APCVD), using TEOS as the reaction gas, the value of the pressure at which said APCVD deposition takes place is between 33 Pa and 250 Pa, in the preferred embodiment being equal to 125 Pa. Said deposition not at low pressure Sells lo oxide layer very effective in filling the depressions of the surface and in covering the vertical walls, having a conformity of about 100%.

L'ossi-nitruro del terzo strato viene deposto ancora, a bassa temperatura ed a bassa pressione, tramite una deposizione PECVD utilizzando silano come gas di reazione. Tale deposizione avviene su una superficie penalizzata dalla precedente deposizione del secondo strato di ossido di silicio altamente conforme. Detto terzo strato di ossinitruro di silicio, nella preferita forma di realizzazione di spessore pari a 5000 Angstrom, costituisce una barriera fìsica all'umidità ed alle sollecitazioni meccaniche dovute al successivo processo di impacchettamento. The oxy-nitride of the third layer is deposited again, at low temperature and at low pressure, by means of a PECVD deposition using silane as the reaction gas. This deposition takes place on a surface penalized by the previous deposition of the second highly compliant silicon oxide layer. Said third layer of silicon oxynitride, in the preferred embodiment having a thickness of 5000 Angstrom, constitutes a physical barrier to humidity and mechanical stresses due to the subsequent packing process.

Il procedimento di passivazione secondo l’invenzione riduce le cavità nella copertura protettiva del 90% nell’area centrale dei dispositivo e del 60% nella periferìa, risultando in una drastica riduzione dei problemi di affidabilità dei dispositivi, particolarmente per quelli con package PLCC. The passivation process according to the invention reduces the cavities in the protective cover by 90% in the central area of the device and by 60% in the periphery, resulting in a drastic reduction in the reliability problems of the devices, particularly for those with PLCC packages.

li procedimento di passivazione secondo l'invenzione è stato descrìtto con particolare riferimento al processo di fabbrìcazione di dispositivi di memoria Flash EPROM a due livelli di metallizzazione con realizzazione di package di tipo PLCC. Si deve tuttavia tenere presente come esso possa essere applicato anche a processi di fabbrìcazione di dispositivi diversi e/o ad un numero di livelli di metallizzazione diverso da due e/o con realizzazione di package di tipo diverso dal PLCC, rimanendo sempre nel'ambito di protezione delia presente invenzione. The passivation method according to the invention has been described with particular reference to the manufacturing process of two-level metallization Flash EPROM memory devices with realization of PLCC-type packages. However, it must be borne in mind that it can also be applied to manufacturing processes of different devices and / or to a number of metallization levels other than two and / or with the creation of packages of a type other than PLCC, always remaining within the scope of protection of the present invention.

In quél che precede sono state descrìtte le preferite forme di realizzazione e sono state suggerite delle varianti della presente invenzione, ma è da intendersi che gli esperti del ramo potranno apportare modificazioni e cambiamenti senza con ciò uscire dal relativo ambito di protezione come, come definito dalle rivendicazioni allegate. In the foregoing the preferred embodiments have been described and variants of the present invention have been suggested, but it is to be understood that those skilled in the art will be able to make modifications and changes without thereby departing from the relative scope of protection as, as defined by claims attached.

Claims

CLAIMS 1.- Improved process of passivation of electronic silicon devices by depositing a three-layer protective cover, in which a first layer, in contact with the surface of the devices, is composed of silicon oxy-nitride, deposited through a chemical deposition in the vapor phase enriched by plasma ("Plasma Enhanced Chemical Vapor Deposition": PECVD) using silane as the reaction gas, a second layer is composed of silicon oxide applied by chemical vapor deposition, using tetraethylorthosilicate (TEOS) as the reaction gas , and a third layer is composed of silicon oxy-nitride deposited through a plasma-enriched chemical vapor deposition (PECVD) using silane as reaction gas, said passivation process being characterized in that said first oxy-nitride layer of silicon has a thickness between 2500 and 3500 Angstroms, which said second layer of silicon oxide has a thickness sore between 5000 and 15000 Angstrom and is deposited through a chemical vapor deposition at a pressure close to the atmospheric one ("Atmospheric Pressure Chemical Vapor Deposition": APCVD) and that said third layer of silicon oxy-nitride has a thickness between 4500 and 5500 Angstrom. 2.- Passivation process according to Claim 1, characterized in that said pressure close to the atmospheric one at which said chemical vapor deposition (APCVD) of said second silicon oxide layer takes place is comprised between 33 Pa and 250 Pa. 3. A passivation process according to claim 2, characterized in that said pressure close to the atmospheric one at which said chemical vapor deposition (APCVD) of said second silicon oxide layer takes place is equal to 125 Pa. 4.- Passivation process according to any one of the preceding claims, characterized in that said first silicon oxy-nitride layer has a thickness of 3000 Angstroms, said second silicon oxide layer has a thickness of 10000 Angstroms and said third layer of silicon oxy-nitride has a thickness of 5000 Angstroms pah. 5.- Process for manufacturing fast access electrically programmable non-volatile memory silicon devices, or "Flash EPROM", at multiple metallization levels, comprising a device packaging process, characterized by providing a passivation process according to any one of the preceding claims 1-4. 6. Process for manufacturing Flash EPROM devices according to claim 5, characterized in that said devices provide two levels of metallization. 7. Process for manufacturing Flash EPROM devices according to claim 5 or 6, characterized in that said device packaging process produces PLCC-type enclosures or "packages". 8. Process for passivating silicon electronic devices and manufacturing process for Flash EPROM silicon devices according to the preceding claims 1 - 4 and 5 - 7, respectively, substantially as illustrated and described.