ITRM20130151A1 - Lettore e decodificatore portatile di circuiti integrati di memoria non volatile dotato di interfaccia a schermo tattile - Google Patents

Description

Descrizione

“LETTORE E DECODIFICATORE PORTATILE DI CIRCUITI INTEGRATI DI MEMORIA NON VOLATILE DOTATO DI INTERFACCIA A SCHERMO TATTILEâ€

CAMPO DI APPLICAZIONE

I) presente trovato si riferisce a un dispositivo elettronico portatile di agevole utilizzo e di dimensioni compatte per il rapido accesso al contenuto di circuiti integrati di memoria non volatile, avente integrate le funzionalità di lettura, salvataggio su scheda di memoria rimovibile, visualizzazione e decodifica dei dati acquisiti dal chip di memoria preso in esame.

STATO DELLA TECNICA

Un circuito integrato di memoria non volatile à ̈ un componente elettronico capace di memorizzare dati fomiti da un processore e di renderli successivamente disponibili al sistema elettronico di cui à ̈ parte, anche se tra le due fasi vi à ̈ stata interruzione di, corrente elettrica. Sull 'involucro di un circuito integrato sono tipicamente stampate alcune sigle che identificano il produttore, la famiglia, il modello e altre eventuali informazioni quali ad esempio il lotto di produzione del particolare chip di memoria. Lo scambio dei dati tra processore e chip di memoria avviene attraverso un bus di comunicazione elettronica, a linee parallele o seriali, facendo uso di uno standard di interfacciamento tra circuiti integrati quali ad esempio il protocollo SPI (Serial Peripheral Interface) oppure il protocollo I2C (Inter-Integrated Circuit). Le memorie parallele dispongono di un bus di accesso ai dati costituito tipicamente da 8 o 16 linee elettriche, le memorie seriali dispongono invece tipicamente di una o due linee elettriche di comunicazione dati e sono quindi caratterizzate da un involucro dotato di un numero ridotto di pin rispetto alle memorie parallele.

Allo stato attuale della tecnica, qualora occorra leggere mediante un dispositivo esterno i dati memorizzati in un chip di memoria non volatile, si ricorre all’uso di un lettore di EEPROM al quale viene opportunamente connesso il chip in esame. Tuttavia un tale lettore richiede la connessione a un computer per l’archiviazione dei dati letti dal chip di memoria e non offre la possibilità di eseguire in modo integrato le operazioni di lettura dal chip, salvataggio su scheda di memoria rimovibile e visualizzazione dei dati acquisiti. Peraltro, l’eventuale necessità di decodificare i dati acquisiti, applicando ad essi particolari metodi di decodifica basati su schemi standard o meno, richiede tipicamente il successivo impiego di specifiche applicazioni software al computer.

Una particolare applicazione dei chip di memoria non volatile à ̈ riscontrabile nei cosiddetti “skimmer†costituenti degli apparati elettronici illegali, di fattura quasi sempre artigianale, capaci di intercettare i dati memorizzati sulla banda magnetica delle carte di pagamento introdotte da un utente in uno sportello bancario ATM. I dati così catturati vengono infatti memorizzati in uno o più chip di memoria non volative, solitamente di tipo seriale, facenti parte dello skimmer, per poi essere successivamente trasferiti a un computer per mezzo di un software realizzato ad-hoc, consentendo in tal modo ai soggetti criminali di realizzare delle copie (cloni) delle carte di pagamento originarie.

Considerato lo stato attuale della tecnica, i soggetti impegnati nel contrasto al fenomeno della clonazione delle carte di pagamento, tra i quali figurano in particolare le Forze di Polizia, risentono della mancanza di uno specifico strumento tecnologico che consenta di effettuare una analisi tecnica speditiva degli apparati skimmer rinvenuti presso gli sportelli bancari ATM fatti oggetto di manomissione. Peraltro à ̈ frequente anche il caso di rinvenimento di tali congegni elettronici a seguito di perquisizioni effettuate presso la dimora di soggetti criminali. In quest’ultimo caso, l’analisi tecnica speditiva degli skimmer à ̈ ancor più significativa tenuto conto che i dati provenienti dalle carte di pagamento intercettate potrebbero essere già stati impiegati nella realizzazione di cloni illegali.

La finalità principale di una analisi tecnica speditiva di uno skimmer vuole essere quella di individuare compiutamente le carte di pagamento fatte oggetto di illecita intercettazione per avere quindi la possibilità di risalire alla banca emittente e al titolare di ciascuna carta affinché questi possano adottate le necessarie misure di sicurezza. Tuttavia, Tanalisi di uno skimmer à ̈ resa particolarmente difficile dal fatto che i dati catturati dalle carte di pagamento vengono talvolta memorizzati applicando ad essi degli schemi di codifica del tutto inusuali, pertanto lo strumento tecnologico desiderato dovrebbe esser capace di applicare opportuni metodi di decodifica ai dati letti dal chip di memoria dello skimmer al fine di giungere aH’effettiva individuazione delle informazioni di interesse.

In numerosi contesti, tra i quali figura quello sopra descritto a titolo di esempio, si avverte quindi la necessità di uno strumento di agevole utilizzo e di dimensioni compatte che renda

I possibile eseguire in modo integrato l’acquisizione e la valutazione dei dati contenuti in un chip di memoria non volatile. Tale problema però non trova completa soluzione nei lettori di EEPROM costituenti lo stato attuale dell'arte a causa delle già evidenziate limitazioni.

ESPOSIZIONE DEL TROVATO

L’invenzione risolve queste e altre problematiche similari fornendo un dispositivo elettronico portatile di agevole utilizzo e di dimensioni compatte per il rapido accesso al contenuto di circuiti integrati di memoria non volatile, avente integrate le funzionalità di lettura, salvataggio su scheda di memoria rimovibile, visualizzazione e decodifica dei dati acquisiti dal chip di memoria preso in esame.

11 dispositivo, racchiuso in un involucro rigido preferibilmente di materiale plastico leggero, comprende una scheda elettronica principale, uno schenno tattile a cristalli liquidi a colori per il controllo delle operazioni e la visualizzazione dei risultati delle elaborazioni richieste, una batteria principale ricaricabile, un pulsante per l’accensione e il reset del dispositivo, una presa preferibilmente di tipo IDC (Insulation Displacement Connector) per la connessione di un cavo multiti lo, un cavo multifilo per la comunicazione elettronica tra il dispositivo e i pin del chip di memoria da esaminare. La scheda elettronica principale integra in particolare un processore in comunicazione elettronica con il chip da analizzare quando questo à ̈ connesso al dispositivo, un circuito integrato di memoria programmabile in comunicazione elettronica con il processore che include in particolare le routine di decodifica dei dati, un modulo per la gestione della ricarica della batteria principale, un modulo USB con relativa presa per aggiomamento della memoria programmabile del dispositivo e per l’alimentazione elettrica necessaria alla ricarica della batteria principale, un modulo lettore/scrittore di schede di manoria flash rimovibili per il salvataggio dei file prodotti a seguito delle operazioni eseguite su ciascun chip analizzato.

Nella realizzazione preferenziale del trovato, il processore à ̈ costituito da un microcontrollore programmabile il cui firmware à ̈ aggiornabile grazie alla presenza di un modulo boot-Ioader residente nella memoria non volatile del microcontrollore stesso. Inoltre, il dispositivo include preferibilmente un mini-altoparlante per remissione di brevi sequenze di suoni associate al compimento di particolari operazioni e un modulo per la gestione in tempo reale di data e ora correnti di sistema tenuto in alimentazione elettrica mediante una batteria tampone quando la batteria principale à ̈ esaurita.

In una prima fase, il trovato viene messo in comunicazione elettronica con il chip di memoria da esaminare impiegando l’apposito cavo multifilo. Nella sua realizzazione preferenziale, tale cavo à ̈ costituito da dieci fili elettrici caratterizzati da colori differenti e terminanti con micropinze per l’aggancio rapido ai pin del circuito integrato di memoria da leggere.

Il trovato viene acceso mediante una breve pressione dell’apposito pulsante a seguito della quale viene visualizzato sullo schermo un menù principale delle possibili attività. Facendo quindi uso dell’interfaccia grafica visualizzata sullo schermo tattile, l’utente seleziona il particolare tipo di memoria da esaminare consentendo cosi al processore di attivare, tra quelle memorizzate nella memoria del dispositivo, le opportune routine di comunicazione con il chip di memoria da leggere. Contestualmente all’operazione di lettura dei dati dal circuito integrato di memoria, il processore provvede alla loro memorizzazione sulla scheda di memoria flash inserita dall’utente nell’apposito slot del dispositivo, mostrando sullo schermo l’avanzamento delle operazioni di lettura dal chip e scrittura sulla scheda flash.

Al termine delle predette attività, il dispositivo visualizza i dati grezzi sullo schermo offrendo così all’utente la possibilità di ispezionare visivamente l’intero contenuto del chip di memoria preso in esame. In tale fase, il dispositivo consente inoltre di attivare, tra quelli disponibili in memoria, uno o più metodi per la decodifica dei dati grezzi acquisiti, permettendo in tal modo la rilevazione di informazioni di possibile interesse per l’utente.

Richiamando l'esempio dell’analisi dei chip di memoria solitamente impiegati negli apparati “skimmer†, l’utente (tipicamente rappresentato da un operatore di polizia giudiziaria) può selezionare come metodo di decodifica uno di quelli previsti dallo standard ISO 7811 per la memorizzazione dei dati sulla traccia 1 (ANSI/ISO ALPHA Data Format) o sulla traccia 2 (ANSI/ISO BCD Data Format) della banda magnetica delle carte di pagamento.

Le routine contenute nella memoria programmabile del dispositivo e accessibili dal processore, tra le quali in particolare quelle utilizzate per la decodifica dei dati acquisiti, possono essere aggiornate nel tempo pennettendo ad esempio l’integrazione di nuovi metodi di decodifica. L’aggiomamento delle routine di decodifica avviene secondo le stesse modalità di aggiornamento del firmware del processore.

Grazie quindi alle peculiari caratteristiche del trovato, nel citato esempio le Forze di Polizia possono disporre di uno strumento tecnologico capace di effettuare compiutamente una analisi tecnica speditiva di uno skimmer, evidenziando già nell’immediatezza del suo rinvenimento l’eventuale presenza in memoria di dati catturati da carte di pagamento e permettendo quindi l’attivazione delle misure di sicurezza atte a impedirne l’utilizzo fraudolento.

ILLUSTRAZIONE DEI DISEGNI

Una comprensione completa dell'invenzione si può ottenere dalla seguente descrizione della forma di realizzazione preferenziale quando letta in congiunzione con i disegni allegati in cui:

- la Figura 1 à ̈ un diagramma a blocchi del lettore e decodificatore portatile di circuiti integrati di memoria secondo l’invenzione;

- le Figure 2 e 3 sono viste isometriche, rispettivamente frontale e posteriore, del lettore e decodificatore portatile di circuiti integrati di memoria mostrato in Figura 1;

- la Figura 4 illustra una possibile realizzazione del cavo di collegamento tra il chip di memoria da analizzare e il lettore e decodificatore portatile di circuiti integrati di memoria mostrato in Figura 1.

Numeri simili si riferiscono a parti simili in tutta la descrizione.

DESCRIZIONE DI UNA FORMA DI REALIZZAZIONE PREFERENZIALE DEL TROVATO

La Figura 1 à ̈ un diagramma a blocchi del lettore e decodificatore portatile 1 di circuiti integrati di memoria non volatile secondo l’invenzione. Come mostrato in Figura 1, il dispositivo 1 viene connesso a un chip di memoria 120, facente parte della componentistica elettronica 115 di un generico apparato 110, impiegando un cavo multifilo 90 come quello mostrato in Figura 4.

Il lettore e decodificatore portatile 1 include un processore IO che à ̈ costituito preferibilmente da un mi ero controllore programmabile. Il processore 10 controlla le operazioni del dispositivo 1 eseguendo le routine del firmware 20 memorizzato nella memoria programmabile 15 che à ̈ in comunicazione elettronica con il processore 10. Le routine possono includere una o più subroutine, processi, procedure, chiamate di funzioni, eseguite singolarmente o in combinazione. La memoria 15 può essere costituita da una delle possibili varietà di tipi come ad esempio, senza limitazioni, RAM, ROM, EPROM, EEPROM e simili, usate singolarmente o in combinazione, che forniscono uno spazio di memorizzazione per i dati che può essere di tipo volatile o non volatile. La memoria 15 include inoltre un modulo di decodifica dati 25 costituito da una o più routine. Il modulo di decodifica 25, quando eseguito dal processore 10, abilita il dispositivo 1 alla decodifica dei dati acquisiti dal chip di memoria 120 applicando ad essi uno o più particolari schemi di decodifica tra i quali risultano disponibili in particolare quelli previsti dallo standard ISO 7811 per la memorizzazione dei dati sulla traccia 1 (ANSI/ISO ALPHA Data Format) o sulla traccia 2 (ANSI/ISO BCD Data Format) della banda magnetica delle carte di pagamento.

L’alimentazione elettrica del lettore e decodificatore portatile 1 e del chip di memoria 120 à ̈ fornita dalla batteria ricaricabile SO che, nella realizzazione preferenziale del trovato, à ̈ una batteria al litio da 3,7 volt. La ricarica della batteria 50 à ̈ gestita dal modulo 45 che à ̈ in connessione con il modulo USB 35 dal quale preleva la necessaria alimentazione elettrica quando questo à ̈ connesso a una fonte di alimentazione esterna tramite cavo USB inserito nella porta USB 40. Il modulo 35 fornisce inoltre un interfacciamento di tipo USB tra il processore 10 e un computer esterno tramite il quale à ̈ possibile aggiornare le routine memorizzate nei moduli 20 e 25 della memoria 15.

Il lettore e decodificatore portatile di circuiti integrati di memoria 1 Ã ̈ inoltre dotato di un modulo 75 per la gestione di data e ora correnti di sistema che, qualora la batteria principale 50 sia esaurita, Ã ̈ tenuto in alimentazione elettrica dalla batteria tampone 80 che, nella realizzazione preferenziale del trovato, Ã ̈ una batteria a bottone di tipo al litio da 3 volt.

Lo scambio dei dati tra il processore 10 del dispositivo 1 e il chip di memoria 120 dell’apparato 110, reso possibile dall’impiego del cavo 90 per le realizzazione della connessione elettronica tra le due parti, avviene secondo un opportuno standard di comunicazione tra circuiti integrati che, a seconda del particolare tipo di memoria seriale non volatile da analizzare, à ̈ rappresentato dal protocollo SPI (Serial Peripheral Interface) oppure dal protocollo I2C (Inter-Integrated Circuit). Il processore 10 utilizza tali protocolli o anche altri simili, senza limitazioni, disponendo di specifiche routine nel firmware 20 memorizzato nella memoria 15.

L’utilizzatore controlla il funzionamento del lettore e decodificatore portatile 1 mediante l’interazione con l’interfaccia grafica visualizzata sullo schenno tattile a cristalli liquidi a colori 30, inoltre alcune particolari azioni quali ad esempio l’accensione e il riavvio del dispositivo vengono gestite mediante la pressione del pulsante di controllo 70. L’interfaccia grafica utilizza molteplici elementi grafici quali ad esempio scritte testuali, icone, immagini fotografiche, pulsanti, menu, o simili, usati singolarmente o in combinazione. Inoltre il processore 10 invia degli impulsi elettrici opportunamente codificati verso il mini -altoparlante 65 al fine di emetere delle brevi sequenze sonore in abbinamento all’esecuzione di particolari operazioni.

Come mostrato in Figura 4, il cavo 90 à ̈ costituito da dieci fili elettrici 91..100 aventi colori differenti e termina a un capo con un connettore 88 preferibilmente di tipo IDC (Insulation Displacement Connector) da inserire nella relativa presa 85 del dispositivo 1. All’altro capo del cavo 90, ciascun filo elettrico termina con un piccolo connettore nel quale viene inserito il terminale metallico 103 di una generica micropinza 105. Ciascuna micropinza 105 si aggancia quindi a uno specifico pin della piedinatura 125 del chip di memoria 120 da leggere.

I dieci fili elettrici del cavo 90 sono destinati alle seguenti connessioni:

- filo 91: (colore nero) . GND Ground Voltage (tensione di massa)

- filo 92: (colore bianco) . Custom 1 (segnale logico 0/1 selezionabile dall’utente) - filo 93: (colore grigio) Custom 2 (segnale logico 0/1 selezionabile dall’utente) - filo 94: (colore viola) . SPI Chip Select / Chip Enable (come da protocollo SPI) - filo 95: (colore blu) . SPI Master Input Serial Output (come da protocollo SPI) - filo 96: (colore verde) . SPI Master Output Slave Input (come da protocollo SPI) - filo 97: (colore giallo) SPI Serial Clock (come da protocollo SPI)

- filo 98: (colore arancione) . I2C Serial Clock (come da protocollo I2C)

- filo 99: (colore rosso) . I2C Serial Data (come da protocollo 12 C)

- filo 100: (colore marrone) . V+ Positive Voltage (tensione positiva di alimentazione)

II cavo 90 dispone in particolare di due fili “Custom†92 e 93 ciascuno dei quali fornisce, a scelta dell’utente mediante opportune selezioni tramite l’interfaccia grafica, uno tra due possibili livelli di tensione elettrica corrispondenti agli stati logici digitali 0 e 1. La disponibilità di tali connessioni offre all’utente la possibilità di configurare opportunamente lo stato di alcuni pin di ingresso del circuito integrato di memoria da esaminare, quali ad esempio il pin di “Write Protect†per la protezione dei dati memorizzati, il pin di “Hold†di un chip SPI per la sospensione temporanea della comunicazione, oppure i pin di selezione del “Device Address†di un chip I2C.

Nel corso del processo di lettura del chip di memoria 120, il processore 10 trasferisce i dati grezzi verso il modulo di lettura/scrittura per schede di memoria rimovibili 55, provvedendo così all’archiviazione dei dati in un file memorizzato nella scheda di memoria inserita dall’utente nello slot 60. Tale scheda, nella realizzazione preferenziale del trovato, à ̈ costituita da una memoria flash di tipo micro-SecureDigital ma può essere, senza limitazioni, di qualsiasi altro formato della categoria di memorie flash, quali ad esempio SecureDigital, CompactFlash, o simili.

Al termine della fase di acquisizione, il processore 10 accede in lettura al file precedentemente memorizzato sulla scheda di memoria flash rimovibile e ne mostra il contenuto sullo schermo a cristalli liquidi 30. L’utente, interagendo con specifici elementi grafici mostrati sullo schermo tattile 30, può selezionare un intervallo variabile di dati da ispezionare visivamente. L’utente inoltre può attivare le operazioni di decodifica dei dati selezionando uno dei metodi di decodifica disponibili. All’atto della selezione di un metodo di decodifica, il processore 10 esegue una o più delle routine memorizzate nel modulo 25 della memoria 15 e mostra sullo schermo 30 i dati risultanti dalla decodifica che contestualmente vengono anch’essi memorizzati sulla scheda di memoria flash rimovibile.

Le Figure 2 e 3 sono viste isometriche, rispettivamente frontale e posteriore, di una particolare forma di realizzazione del lettore e decodificatore portatile di circuiti integrati di memoria 1, in cui si può notare l’involucro rigido 5 del dispositivo, lo schermo tattile a cristalli liquidi a colori 30, il pulsante di controllo 70, la presa 40 della porta USB, la presa 85 del cavo multifilo 90, lo slot 60 per schede di memoria flash rimovibili e i gommini antiscivolo 7 posti in prossimità degli spigoli sul fondo dell’involucro rigido 5. Tale involucro, realizzato preferibilmente in materiale plastico leggero, racchiude tutte le parti sopra citate del dispositivo 1, ad eccezione del cavo 90 rappresentato in una sua forma di realizzazione preferibile in Figura 4.

Dunque, l’invenzione fornisce un dispositivo elettronico portatile per il rapido accesso al contenuto di circuiti integrati di memoria non volatile, che supera le limitazioni dello stato attuale dell’arte evidenziate in precedenza. In particolare, l’invenzione fornisce un dispositivo di agevole utilizzo e di dimensioni compatte, che à ̈ capace di eseguire in modo integrato le operazioni di lettura, salvataggio su scheda di memoria rimovibile, decodifica e visualizzazione su schermo dei dati acquisiti dal chip di memoria preso in esame.

Sebbene sia stata descritta in dettaglio una forma di realizzazione preferenziale del trovato, gli esperti del settore potranno riconoscere che varie modifiche o soluzioni alternative possono essere sviluppate alla luce di quanto esposto nella descrizione dell’invenzione. Pertanto, le particolari soluzioni descritte sono destinate ad essere puramente illustrative e non limitative per la portata dell’invenzione alla quale si applicano le allegate rivendicazioni.

Claims (1)

1. RIVENDICAZIONI 1. Dispositivo lettore e decodificatore di un circuito integrato di memoria non volatile, detto circuito integrato di memoria essendo dotato di bus SPI (Serial Peripheral Interface) oppure I2C (Inter-Integrated Circuit), detto lettore e decodificatore comprendente: - un cavo multifilo per il collegamento elettronico tra detto dispositivo lettore e decodificatore e detto circuito integrato di memoria, caratterizzato dalla inclusione di dieci fili elettrici aventi associate le seguenti linee di comunicazione elettronica: <â– >primo filo GND Ground Voltage (tensione di massa); secondo filo Vcustoml (primo valore di tensione impostabile dall’utente); terzo filo Vcustom2 (secondo valore di tensione impostabile dall’utente); quarto filo SPI Chip Select / Chip Enable (come da protocollo SPI); quinto filo SPI Master Input Serial Output (come da protocollo SPI); sesto filo SPI Master Output Slave Input (come da protocollo SPI); settimo filo SPI Serial Clock (come da protocollo SPI); ottavo filo I2C Serial Clock (come da protocollo I2C); nono filo I2C Serial Data (come da protocollo I2C); decimo filo V+ Positive Voltage (tensione positiva di alimentazione); - un processore, detto processore operante in comunicazione elettronica con detto circuito integrato di memoria quando detto circuito integrato di memoria à ̈ connesso al dispositivo lettore e decodificatore mediante detto cavo multifilo; - una memoria programmabile in comunicazione elettronica con detto processore, detta memoria programmabile contenente una o più routine eseguibili da detto processore, dette una o più routine includenti un modulo di decodifica dati e una o più routine di comunicazione intercircuitale secondo i protocolli SPI e I2C; - uno schermo tattile in comunicazione elettronica con detto processore, detto schermo tattile essendo utilizzato per il controllo del funzionamento di detto dispositivo lettore e decodificatore e per la visualizzazione dei dati letti da detto circuito integrato di memoria e dei risultati delle elaborazioni di decodifica.