ITMI20012041A1 - Circuito di pull-up per terminali di ingresso/uscita di apparecchi elettronici - Google Patents

Circuito di pull-up per terminali di ingresso/uscita di apparecchi elettronici Download PDF

Info

Publication number
ITMI20012041A1
ITMI20012041A1 IT2001MI002041A ITMI20012041A ITMI20012041A1 IT MI20012041 A1 ITMI20012041 A1 IT MI20012041A1 IT 2001MI002041 A IT2001MI002041 A IT 2001MI002041A IT MI20012041 A ITMI20012041 A IT MI20012041A IT MI20012041 A1 ITMI20012041 A1 IT MI20012041A1
Authority
IT
Italy
Prior art keywords
terminal
voltage
vcc
transistor
input
Prior art date
Application number
IT2001MI002041A
Other languages
English (en)
Inventor
Marco Martini
Salvatore Privitera
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT2001MI002041A priority Critical patent/ITMI20012041A1/it
Publication of ITMI20012041A0 publication Critical patent/ITMI20012041A0/it
Priority to US10/263,337 priority patent/US6703873B2/en
Publication of ITMI20012041A1 publication Critical patent/ITMI20012041A1/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Description

DESCRIZIONE
dell’ invenzione industriale avente per titolo:
“Circuito di pull-up per terminali di ingresso/uscita di apparecchi elettronici”
La presente invenzione concerne un circuito di pull-up per terminali di ingresso/uscita di apparecchi eletronici .
E' noto nello stato della tecnica l'utilizzo di resistenze di pull-up nei collegamenti fra apparecchiature digitali come ad esempio fra computer e stampante. Infatti nelle comunicazioni fra computer e stampanti le linee che trasportano i dati vengono terminate da resistenze di pull-up di un determinato valore. Tali resistenze vengono disposte tra ogni linea di dati e l’alimentazione ed ogni linea di dati è connessa ad un pin o terminale di un'interfaccia, cioè un pin di ingresso/uscita (I/O) di dati.
Se consideriamo una qualsiasi resistenza di pull-up Rp disposta fra un pin di I/O ed un terminale del cavo su cui è presente una tensione di alimentazione Vcc, come mostrato in figura 1, è possibile che quando la tensione sui pin di I/O è maggiore della tensione di alimentazione Vcc o viceversa si ha uno scorrimento indesiderato di corrente fra il pin di I/O e la linea di alimentazione. Tale scorrimento di corrente comporta un consumo di energia che in molte applicazioni, come gli apparecchi portatili di ridotte dimensioni, deve risultare il più basso possibile.
In vista dello stato della tecnica descritto, scopo della presente invenzione è quello di realizzare un circuito di pull-up per terminali di ingresso/uscita di apparecchi elettronici che consenta di ridurre linconveniente sopra esposto.
In accordo alla presente invenzione, tale scopo viene ottenuto mediante un circuito di pull-up per terminali di input/output di apparecchi elettronici, detto circuito essendo disposto fra un terminale di input'output ed un terminale di una tensione di alimentazione, caratterizzato dal fatto di comprendere un primo transistor ed una resistenza connessi in serie ed accoppiati fra detto terminale di ingresso/uscita e detto terminale della tensione di alimentazione, una circuiteria atta al pilotaggio di detto transistor in modo da accenderlo o spegnerlo a seconda che i valori assunti dalla tensione del terminale di ingresso uscita appartengano o non appartengano ad un prefissato intervallo di valori di tensione nellintorn del valore della tensione di alimentazione.
Grazie alla presente invenzione è possibile realizzare un circuito di pullup per terminali di ingresso/uscita di apparecchi elettronici che minimizzi l'assorbimento di corrente sui terminali di ingresso/uscita e sui terminali della tensione di alimentazione.
Le caratteristiche e i vantaggi della presente invenzione risulteranno evidenti dalia seguente descrizione dettagliata di una sua forma di realizzazione pratica, illustrata a titolo di esempio non limitativo negli uniti disegni, nei quali :
la figura 1 è una vista schematica di una resistenza di pull-up utilizzata in un circuito secondo Parte nota;
la figura 2 è una vista schematica del circuito in accordo alla presente invenzione;
la figura 3 è una vista schematica più in dettaglio del circuito di figura la figura 4 è un diagramma della variazione delle correnti sul terminale I/O e sul terminale della tensione di alimentazione in finizione della tensione Vl/O sul terminale I/O utilizzando il circuito secondo l’invenzione;
la figura 5 è un diagramma della variazione delle correnti sul terminale I/O e sul terminale della tensione di alimentazione in finizione della tensione Vl/O sul terminale I/O utilizzando una resistenza di pull-up come in figura 1.
Con riferimento alla figura 2 è mostrato schematicamente un circuito di pull-up in accordo alla presente invenzione. Il circuito comprende un transistor MOS a canale p MI connesso in serie ad una resistenza Rs fra i terminali di alimentazione Vcc e di ingresso/uscita I/O, preferibilmente un terminale di ingresso/uscita di dati digitali di un apparecchio elettronico non visibile in figura. Più precisamente il terminale di source del transistor M1 e connesso al terminale della tensione di alimentazione Vcc, il terminale di drain è connesso ad un terminale della resistenza Rs il cui altro terminale è connesso al terminale I/O. Le dimensioni del transìstor MI devono essere tali che la somma della sua resistenza di accensione Ron e della resistenza Rs rientri nelle specifiche richieste per il valore di resistenza di pull-up.
La gate del transistor MOS M1 è pilotata da una circuiteria comprendente un dispositivo di pilotaggio 1 accoppiato ai terminali di Vcc e I/O; il dispositivo 1 comanda lo spegnimento o l'accensione del transistor MI a seconda dei valori assunti dalla tensione VI/O sul terminale di ingresso/uscita I/O e dalla tensione di alimentazione Vcc.
La circuiteria comprende anche un altro dispositivo 2 accoppiato ai terminali di Vcc e di I/O che alimenta il bulk del transistor MOS MI ed è accoppiato al dispositivo 1; il dispositivo 2 consente che i bulk dei transistor MOS del circuito siano polarizzati al potenziale più alto fra un valore di tensione di poco inferiore a Vcc ed un valore di tensione di poco inferiore o uguale alla tensione sul terminale I/O.
Nella figura 3 è descritto più in dettaglio il circuito di figura 2. Il dispositivo 1 comprende un primo transistor MOS M10 a canale p ed un secondo transistor MOS M11 a canale n aventi i terminali di draìn connessi insieme, i terminali di gate connessi al terminale della tensione di alimentazione Vcc mentre il terminale di source del transistor MI 1 è a massa ed il terminale di source del transistor M10 è connesso al suo terminale di bulk. Il dispositivo 1 comprende anche un terzo ed un quarto transistor MOS a canale p M12 e M13 aventi entrambi i terminali di source connessi al terminale della tensione di alimentazione Vcc; il transistor M12 ha il terminale di gate accoppiato al terminale di ingresso/uscita I/O ed il terminale di drain connesso ai terminali di draìn dei transistor M10 e M11 ed ad un terminale di uscita Out1 del dispositivo 1 che è connesso al terminale di gate del transistor M1; il transistor M13 ha il terminale di gate connesso a massa ed il terminale di drain connesso al terminale I/O. I transistor M10-M13 hanno il terminale di bulk accoppiato ad un terminale di uscita Out2 del dispositivo 2.
Il transistor M13 rimane sempre acceso ed ha una resistenza di accensione molto più grande della somma delle resistenza Rs e della resistenza di accensione Ron1 del transistor M 1.
Quando la tensione sul terminale di ingresso/uscita I/O è alta (forzata dall' apparecchio elettronico a cui il terminale I/O è connesso) in modo tale da tenere spento il transistor M12, la tensione sul terminale di gate del transistor M1 si trova ad un valore basso perché il transistor M11 è acceso; in tal modo il transistor M1 è acceso e pertanto c'è un percorso di conente fra i terminali di alimentazione Vcc e I/O attraverso le resistenze Rs e Ronl ,
Quando la tensione sul terminale I/O è bassa (forzata dall'apparecchio elettronico a cui il terminale I/O è connesso) in modo tale da accendere il transistor M12, la tensione sul terminale di drain del transistor M12 e quindi sul terminale di gate del transistor M1 si alzerà provocando lo spegnimento dello stesso transistor MI ed evitando lo scorrimento di corrente dal terminale Vcc verso il terminale I/O. Ciò si verifica fino a quando la tensione sul terminale I/O è inferiore alla differenza della tensione di alimentazione Vcc e di una tensione V12 data dalla tensione di soglia Vth12 e da una tensione Vx1 che indica di quanto la tensione fra source e gate Vgs del transistor M12 deve superare la tensione di soglia Vth12 affinché il transistor M1 sia spento
L'aggiunta alla tensione di soglia Vth 12 della tensione Vx1 è necessaria per compensare l'effetto del transistor M11 sul terminale di drain del transistor M12; il transistor M11 è sempre acceso tranne se la tensione Vcc è zero o prossima a zero ed il valore della tensione Vxl dipende dalle dimensioni dei transistor M11 e M12.
Il transistor M1 3 garantisce che quando il terminale I/O è staccato dall’apparecchio elettronico a cui è connesso e la tensione sul terminale I/O si trova ad un valore basso o ad un valore alto, il valore della tensione sul terminale I/O raggiunga la tensione di alimentazione Vcc in modo da consentire lo spegnimento del transistor M I 2 e conseguentemente consentire l’accensione del transistor M1.
Il dispositivo 2 consente la polarizzazione dei terminali di bulk dei transistor MOS a canale p MI, M10. M12. M13 al potenziale più alto fra un valore di tensione di poco inferiore alla tensione di alimentazione Vcc ed un valore di tensione di poco inferiore o uguale alla tensione sul terminale I/O. Tale dispositivo comprende un transistor MOS a canale p M21 avente il terminale di gate connesso alla tensione di alimentazione Vcc, il terminale di drain connesso al terminale di drain I/O ed i terminali di source e bulk accoppiati al terminale di uscita Out2 del dispositivo 2. Il dispositivo 2 comprende anche due transistor MOS a canale p M22 e M23, entrambi connessi a diodo ed aventi il terminale di gate in comune fra loro e connesso al terminale Out2, mentre il terminale di source del transistor M22 è connesso al terminale della tensione di alimentazione Vcc ed il terminale di source del transistor M23 è connesso al terminale I O. Se la tensione di alimentazione Vcc è maggiore della tensione sul terminale I/O la tensione sui terminali di gate dei transistor M22 e M23 e quindi sul terminale Out2 sarà uguale a Vcc-Vth22 dove Vth22 è la tensione di soglia del transistor M22. Se la tensione VI/O è maggiore della tensione di alimentazione Vcc, considerando le tensioni di soglia dei transistor M23 e M21, la tensione sul terminale Out2 varierà da un valore di VI/0-Vth23, (dove Vth23 è la tensione di soglia del transistor M23) ad un valore uguale alla tensione sul terminale I/O a causa dell’accensione del transistor M21.
Se la tensione sul terminale I/O è alta e la tensione Vcc=0, si ha che il transistor M12 è spento, il transistor M10 è acceso ed il transistor M1 è spento, in tal caso, poiché la tensione del bulk dei transistor MOS è uguale alla tensione sul terminale I/O, scorrerà una corrente attraverso il transistor M21 ed i transistor M 10 e M 11.
Può accadere che VI/0>Vcc+Vth10+Vx2 dove la tensione Vx2 è la tensione da aggiungere alla tensione VthlO, la tensione di soglia del transistor M10, per spegnere il transistor M1; la tensione Vx2 dipende dalle dimensioni dei transistor M10 e M11. In tal caso si ha come nel caso precedente che il transistor M12 è spento, il transistor M10 è acceso ed il transistor MI è spento; poiché la tensione del bulk dei transistor MOS è uguale alla tensione sul terminale I/O, scorrerà una corrente attraverso il transistor M21 ed i transistor M 10 e M 11.
Il circuito di figura 3 pertanto si comporta come una resistenza di pull-up quando la tensione sul terminale I/O è alta con valori di tensione compresi nell'intervallo fra Vcc-(Vth12+Vx1) e Vcc+Vth10+Vx2. Per tutti quei valori di tensione non compresi nel precedente intervallo la corrente assorbita dal terminale I/O è nulla o molto bassa. Per esempio, il suddetto interv allo di valori di tensione (Vcc-VthI2-Vxl, Vcc+Vtb10+Vx2) comprende valori di tensione minori o maggiori al massimo di due volt rispetto al valore della tensione di alimentazione Vcc; infatti, ad esempio, valori di tensione possibili di Vx1, Vx2, Vth10 e Vth12 sono Vth10=Vth12=0.9 V, Vx1=0,4V e Vx2=0,5V.
Nei grafici delle figure 4 e 5 sono mostrate le variazioni delle correnti sul terminale I/O lin/out e sul terminale della tensione di alimentazione Icc in funzione della tensione VI/O per il circuito di figura 3 (figura 4) e per un circuito noto implementato da una resistenza di pull-up come quello in figura 1 (figura 5), La tensione di alimentazione ha un valore Vcc=3V e la tensione VI/O varia tra 0 e 7V. Si può vedere che le correnti Iin/out e Icc per il circuito di figura 3 hanno valori prossimi a zero tranne in un intervallo di valori di VI/O attorno al valore VI/0= Vcc dove i valori delle correnti lin/out e Icc per i circuiti di figura 3 e 1 coincidono.

Claims (10)

  1. RIVENDICAZIONI 1. Circuito di pull-up per terminali di input/output (I/O) di apparecchi elettronici, detto circuito essendo disposto fra un terminale di input/output (I O) ed un terminale di una tensione di alimentazione (Vcc), caratterizzato dal fatto di comprendere un primo transistor (MI) ed una resistenza (Rs) connessi in serie ed accoppiati fra detto terminale di ingresso/uscita (I/O) e detto terminale della tensione di alimentazione (Vcc), una circuiteria (1, 2) atta al pilotaggio di detto transistor (M 3 ) in modo da accenderlo o spegnerlo a seconda che i valori assunti dalla tensione del terminale di ingresso/uscita (LO) appartengano o non appartengano ad un prefissato intervallo di valori di tensione (Vcc-Vth12-Vx1, Vcc+Vth10+Vx2) nell'intorno del valore della tensione di alimentazione (Vcc).
  2. 2. Circuito secondo la rivendicazione 1, caratterizzato dal fatto che detto intervallo di valori di tensione (Vcc-Vth12-Vxl, Vcc+Vth10+Vx2) comprende valori di tensione minori o maggiori al massimo di due volt rispetto al valore della tensione di alimentazione (Vcc).
  3. 3. Circuito secondo la rivendicazione 1 o 2, caratterizzato dal fatto che detto primo transistor (M1) è un transistor MOS,
  4. 4. Circuito secondo la rivendicazione 3, caratterizzato dal fatto che detto primo transistor MOS (M1 ) è un transistor MOS a canale p avente il terminale di drain connesso ad un terminale della resistenza (Rs) ed il terminale di source connesso al terminale della tensione di alimentazione (Vcc).
  5. 5. Circuito secondo la rivendicazione 4, caratterizzato dal fatto che detta circuiteria (1, 2) comprende un primo dispositivo (1) per il pilotaggio di detto primo transistor MOS (MI) ed un secondo dispositivo (2), detto primo dispositivo (ì) comprendendo transistor MOS a canale p (M10, M12, M13) e detto secondo dispositivo (2) attuando la polarizzazione del terminale di bulk di detti transistor MOS a canale p (M10, M12, M13) e del primo transistor MOS (M1) al valore più alto fra un valore di tensione uguale o di poco inferiore alla tensione sul terminale di ingresso/uscita (I/O) ed un valore di tensione prossimo alla tensione di alimentazione (Vcc).
  6. 6. Circuito secondo la rivendicazione 5, caratterizzato dal fatto che detto primo dispositivo (1) comprende un secondo transistor MOS a canale p (M12) avente il terminale di gate accoppiato a detto terminale di ingresso/uscita (I/O), il terminale di source accoppiato a detto terminale della tensione di alimentazione (Vcc) ed il terminale di drain accoppiato al terminale di gate del primo transistor MOS (MI), un terzo transistor MOS a canale p (MIO) avente il terminale di gate connesso ai terminale della tensione di alimentazione (Vcc), il terminale di source connesso al terminale di bulk, ed il terminale di drain connesso al terminale di gate del primo transistor MOS (M1) ed al terminale di drain di un quarto transistor MOS a canale n (M11) avente anch'esso il terminale di gate connesso al terminale della tensione di alimentazione (Vcc) ed il terminale di source connesso a massa, ed un quinto transistor MOS a canale p (M13) avente il terminale di gate connesso a massa, il terminale di drain connesso al terminale della tensione di alimentazione (Vcc) ed il terminale di drain connesso al terminale di ingresso/uscita (I/O).
  7. 7. Circuito secondo la rivendicazione 6, caratterizzato dal fatto che a detto prefissato intervallo di valori di tensione (Vcc-Vth12-Vx1, Vcc+Vth10+Vx2) appartengono valori di tensione compresi fra un primo valore di tensione dato dalla differenza della tensione di alimentazione (Vcc) ed un valore di tensione dato dalla tensione di soglia (Vth12) del secondo transistor MOS (M12) con l'aggiunta di una tensione (Vxl) derivante dalle dimensioni del secondo (M12) e del quarto transistor (M11), ed un secondo valore di tensione dato dalla tensione di alimentazione (Vcc) aggiunta alla tensione di soglia (Vth10) del terzo transistor MOS (M10) e di una tensione (Vx2) derivante dalle dimensioni del terzo (M10) e del quarto transistor (M1 1).
  8. S. Circuito secondo la rivendicazione 7, caratterizzato dal fatto che detto secondo dispositivo (2) comprende un primo (M22) ed un secondo (M23) diodo MOS disposti in connessione back to back fra loro ed accoppiati fra il terminale della tensione di alimentazione (Vcc) ed il terminale di ingresso/uscita (I/O), ed un sesto transistor MOS a canale p (M21) avente il terminale di gate connesso al terminale della tensione di alimentazione (Vcc), il terminale di drain connesso al terminale di ingresso/uscita (I/O) ed il terminale di source connesso al terminale di drain dei due diodi MOS (M22, M23) ed al terminale di bulk (Out2) del primo transistor (MI) e dei transistor MOS a canale p (M10, M12, M13) appartenenti al primo dispositivo (1).
  9. 9. Circuito secondo la rivendicazione 8, caratterizzato dal fatto che detti due diodi (M22, M23) sono costituiti da due transistor MOS a canale p (M22, M23) aventi i terminali di drain e di gate in comune.
  10. 10. Circuito secondo la rivendicazione 9, caratterizzato dal fatto che deto valori di tensione di poco inferiore alla tensione sul terminale di ingresso/uscita (I/O) e deto valore di tensione prossimo alla tensione di alimentazione (Vcc) sono dati rispettivamente dalla differenza della tensione sul terminale di ingresso/uscita (I/O) e della tensione di soglia del secondo diodo MOS (M23) e dalla differenza della tensione di alimentazione (Vcc) e della tensione di soglia del primo diodo MOS (M22).
IT2001MI002041A 2001-10-02 2001-10-02 Circuito di pull-up per terminali di ingresso/uscita di apparecchi elettronici ITMI20012041A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT2001MI002041A ITMI20012041A1 (it) 2001-10-02 2001-10-02 Circuito di pull-up per terminali di ingresso/uscita di apparecchi elettronici
US10/263,337 US6703873B2 (en) 2001-10-02 2002-10-01 Pull-up circuit for input/output terminals of electronic appliances

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT2001MI002041A ITMI20012041A1 (it) 2001-10-02 2001-10-02 Circuito di pull-up per terminali di ingresso/uscita di apparecchi elettronici

Publications (2)

Publication Number Publication Date
ITMI20012041A0 ITMI20012041A0 (it) 2001-10-02
ITMI20012041A1 true ITMI20012041A1 (it) 2003-04-02

Family

ID=11448462

Family Applications (1)

Application Number Title Priority Date Filing Date
IT2001MI002041A ITMI20012041A1 (it) 2001-10-02 2001-10-02 Circuito di pull-up per terminali di ingresso/uscita di apparecchi elettronici

Country Status (2)

Country Link
US (1) US6703873B2 (it)
IT (1) ITMI20012041A1 (it)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6203873B1 (en) * 1998-05-22 2001-03-20 Dayco Products, Inc. Blends of fluoroelastomer interpolymers with thermo fluoroplastic interpolymers and the use of such blends in hoses
US20070218233A1 (en) * 1998-05-22 2007-09-20 Jeremy Duke Fuel impermeable, fuel resistant hose having improved high temperature resistant characteristics
EP2178197B1 (en) * 2008-10-20 2017-07-05 Dialog Semiconductor GmbH HVPMOS switched capacitor charage pump having ideal charge transfer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060906A (en) * 1998-04-29 2000-05-09 Industrial Technology Research Institute Bidirectional buffer with active pull-up/latch circuit for mixed-voltage applications
US6188243B1 (en) * 1999-06-09 2001-02-13 United Integrated Circuits Corp. Input/output circuit with high input/output voltage tolerance
US6362665B1 (en) * 1999-11-19 2002-03-26 Intersil Americas Inc. Backwards drivable MOS output driver
US6445223B1 (en) * 2000-11-21 2002-09-03 Intel Corporation Line driver with an integrated termination
GB2374475B (en) * 2000-12-15 2005-05-11 Micron Technology Inc Input-output buffer circuit and method for avoiding inadvertent conduction of a pull-up transistor

Also Published As

Publication number Publication date
ITMI20012041A0 (it) 2001-10-02
US6703873B2 (en) 2004-03-09
US20030080788A1 (en) 2003-05-01

Similar Documents

Publication Publication Date Title
US7649384B2 (en) High-voltage tolerant output driver
EP0621694B1 (en) Low power interface circuit
US7429873B2 (en) High voltage digital driver with dynamically biased cascode transistors
EP0865163A1 (en) High-voltage tolerant input buffer in low-voltage technology
CN1722616B (zh) 电平移动器及其方法
EP1662660A2 (en) Method and apparatus for providing compensation against temperature, process and supply voltage variation
US9379699B2 (en) Switch driver with a low-cost cross-conduction-preventing circuit
EP0264614A1 (en) Mos fet drive circuit providing protection against transient voltage breakdown
JPH01503510A (ja) Ｃｍｏｓしきい値回路
US9118180B2 (en) Input protection circuit
US20080084232A1 (en) Negative voltage detector
ITRM940669A1 (it) "metodo ed apparecchio per controllare il fattore di utilizzazione di un oscillatore"
US7710701B1 (en) System and method for providing a process, temperature and over-drive invariant over-current protection circuit
TW486868B (en) Circuit of input stage in Schmidt trigger
ITMI20012041A1 (it) Circuito di pull-up per terminali di ingresso/uscita di apparecchi elettronici
US6717456B2 (en) Level conversion circuit
EP1071211B1 (en) Threshold voltage reduction of transistor shaped like a diode
JP6988764B2 (ja) スイッチング素子の駆動回路及びスイッチング回路
CA2165596C (en) Output buffer circuit for high-speed logic operation
US20070236262A1 (en) Low voltage output circuit
EP2408010A3 (en) Double-sided extended drain field effect transistor, and integrated overvoltage and reverse voltage protection circuit that uses the same
CN113285706A (zh) 一种电压电平转换电路
JP2889706B2 (ja) パワーオンリセット回路
TWI769003B (zh) 具有自適應機制的電壓轉換電路
JPH07105709B2 (ja) 電圧変換回路