HU199640B - System for recognizing signals - Google Patents

Description

A találmány olyan jelfelismerő rendszerre vonatkozik, amely egy bemeneti jel egy állapotát csak akkor reprodukálja egy kimeneti jel egy állapota gyanánt, ha a bemeneti jel ezen állapota legalább egy meghatározott ideig fennáll, és a rendszer tartalmaz olyan elemeket, amelyek a bemeneti jel állapotát periodikusan megvizsgálják, egy első memóriát, amelynek feladata egy az említett időtartamra utaló kezdeti érték tárolása, második memóriát, amely a bemeneti és kimeneti jelállapötok között különbség észlelésének kezdete óta eltelt időre utaló értéket tárol, a kimeneti jelállapotot tároló harmadik memóriát, és processzort, amely az első memóriából a kezdeti értéket a második memóriába viszi amikor különbséget nem észlel és a második memóriában tárolt értéket módosítja különbség észlelésekor mindaddig, ameddig olyan értéket érünk el, amely az említett időtartam megszámlálását jelzi, és ezt követően a harmadik memóriában tárolt jelállapotot megváltoztatja.

A 880.921 lsz. BE szabadalmi leírásból ilyen felépítésű rendszer ismerhető meg. Ebben az ismert rendszerben az első memória minden bemeneti jelállapothoz tárol egy kezdeti értéket, mely a visszaszámláláshoz szükséges, továbbá tárol egy sorozat következő értéket is, amelyek értéke egyesével csökken. A kezdeti és a rákövetkező értékeket egymásután a második regiszterbe viszik amikor a bemeneti jeláilapota és a kimeneti jel állapota között különbséget észlelnek és ez egészen addig tart, ameddig a második regiszterben tárolt érték ezt jelzi, hogy a szükséges időtartamot már megszámolták, tehát ameddig a visszaszámlálás végétért. Ebből adódik, hogy az első memóriának viszonylag nagykapacitásúnak kell lennie, és minden esetben, amikor a második memóriában tárolt értéket módosítani kell, akkor az első memóriához a következő érték kinyerése céljából hozzá kell férni. Az ilyen művelethez ezenkívül ismerni kell a bemeneti jel valódi állapotát, mert a következő érték ennek az állapotnak a függvénye.

A találmány célja az itt vázolt típusú jelfelismerő rendszer olyan továbbfejlesztése, amely mentes az itt vázolt hiányosságoktól.

A találmány szerint a kitűzött célt azáltal érjük el, hogy az első memória a bemeneti jel összes állapotához csak egyetlen kezdeti értéket tárol, továbbá a'processzor a második memória módosítását az első memóriától függetlenül végzi.

Ebből adódóan az első memória viszonylag kiskapacitású és feléje nem kell minden esetben hozzáférést biztosítani, amikor a második memóriában tárolt értéket módosítjuk.

A találmány szerinti rendszer egy további jellegzetessége, hogy tartalmaz egy összegző áramkört, amelynek összeg kimenete a második memória egyik bemenetéhez csatlakozik, tartalmaz ezenkívül egy kizáró VAGY kaput, amely összehasonlítja a bemeneti és a kimeneti jel állapotát és ha az összehasonlítás éltérést állapít meg, akkor a második memória kimenetét az összegző áramkörhöz csatlakoztatja, hogy ez egy 1-es értéket hozzáadjon a második memóriában tárolt értékhez.

Ennek révén a második memóriában tárolt érték módosítását egy egyszerű összegzéssel végezzük el, és ez a művelet a bemeneti jel tényleges állapotától független. Az összegzés sebessége viszonylag alacsony, és a találmány szerinti rendszert viszuuv lag kis felületre lehet integrálni. Valóban, ha például MOS technológiát használunk ahol az adatmozgatás a parazita kapacitások feltöltésével és kisütésével történik, a viszonylag alacsony sebesség lehetővé lesz: tranzisztorok használatát, amelyek viszonylag kis áramokkal végzik el a töltési és kisülési műveleteket és ezért viszonylag kis felületen integrálhatók.

A találmány szerinti megoldás említett és további céljait és jellegzetességeit egy kiviteli példa részletes ismertetése kapcsán jobbán megérthetjük, és ennek során a mellékelt rajzokra hivatkozunk. A rajzon az 1. és 2. ábra egymás mellé helyezve a talál mány szerinti jelfelismerő rendszert szemlélteti, a

3., 4. cs 5. az 1. ábrán vázolt TFF0, MSFF, ábrák illetve HA blokkjait részletesebben ábrázolják, a

6. és 7. ábrák a 2. ábrán vázolt RAM memória RAMC00/77, illetve ROM memória ROMC00/76 rekeszeit részletesebben mutatják, a

8. ábra a 2. ábra ROM memóriájának felső során ábrázolja és feltüntet egy ehhez tartozó HTC vezérlő áramkört is, amely szintén a találmány szerinti rendszerhez tartozik, a

9. ábra az 1. és 2. ábrák jellegzetes pontjain lévő impulzus jelalakokat vázol, és a

10. és 11. ábrák az 1—9. ábrákon vázolt rendszer működésének megértéséhez szükséges idődiagramok.

A találmány szerinti jelfelismerő vagy jellebontó rendszer egy távbeszélő rendszer részét képezi és ebben arra használjuk, hogy 8 távbeszélő jelet lebontson. Erre példa a kézibeszélő felemelt és letett állapotát jelző jelek és a csengetési jelek. Ezt a nyolc IN0.. ..IN7 jelet ugyanígy jelölt IN0....IN7 bemenetekhez vezetjük és a lebontott kimeneti jelek OUT0L.OUT7 kimeneteken vehetők le.

Ez a jellebontó rendszer a rajzon vázolt módon összekapcsolt alábbi áramköröket tartalmazza:

— PS impulzusforrást (1. ábra), amely külön nem vázolt CL órajelet és a 9. ábrán vázolt R és W olvasási és Írási jelet állít elő, melyeknek a periódusideje értékű és az 3

-3HU 199640 Β

R olvasási jel és a W írási jel egymáshoz képest 180°-os fázisszögben eltolt.

— önmagában ismert bináris CR számlálót Jl. ábra), amelynek komplemens a, a; b, b; c, d, <T, e, e; f, Γ kimenetel vannak, melyek közül az a, a kimenetek a legmagasabb helyértéküek, az í, f kimenetek pedig a legalacsonyabb helyértékűek.

A CR számlálót a CL órajel vezérji_és a, b, c (á, b, c), valamint d, e, f (d, e, f) kimenetén minden illetve minden-η^· időpontban különböző 3-bites kimeneti jelet állít elő;

— ismert kialakítású bináris-decimális DECI dekódert (1. ábra), amejy minden 3-bites bemeneti a, b, c (a, b, c) jelet 1 -et a 8ból választással a 9. ábrán vázolt kiválasztott SIN0...SIN7 (SIN0/7) bemeneti jellé dekódol és ezek mindegyike a-^15 bemeneti időintervallumot határoz meg;

— ismert kialakítású bináris-decimális DEC2 dekódert (1. ábra)_A amely minden bemeneti 3-bites d, e, í (d, e,T) jelet 1 -et a 8-ból választással a 9. ábrán vázolt kiválasztott SB0/7 (SB0/7) bitjellé vagy bit időperiódussá dekódol, és ezek mindegyike egy^r^-es bitperiódust határoz meg;

— MUX1 multiplexert (1. ábra), amely S10. ..S17 kapcsolókat tartalmaz;

— MUX2 multiplexert (1. ábra), amely S20.. ..S27 kapcsolókat tartalmaz;

— MÉM memóriát (1. ábra), amely kapuzott TFF0...TFF7 flip-flopot tartalmaz és ezek mindegyikéhez S86...S89 kapcsoló és 16...18 inverter tartozik (3. ábra);

— mester-szolga MSFF flip-ílopot (1. ábra), amely S90...S93 kapcsolókat és 19...112 invertereket tartalmaz (4. ábra);

— HA íélösszeadót (1. ábra), amely NAND2 NEM ÉS kaput és OR2 VAGY kaput tartalmaz (5. ábra);

— véletlen hozzáférésű RAM memóriát (2. ábra) RAMC00...RAMC77 rekeszekkel, amelyek mindegyikéhez S94...S97 kapcsoló és 113 és 114 inverter tartozik (6. ábra);

— csak olvasható ROM memóriát (2. és 8. ábrák) ROMC00...ROMC76 rekeszekkel, amelyek mindegyike egy kapcsolót tartalmaz (7. ábra);

— A ROM memóriát vezérlő HTC vezérlőáramkört (8. ábra), amely NOR 4 és NOR 5 NEM VAGY kaput, AND ÉS kaput, NAND4 NEM ÉS kaput és 115, 116 invertereket tarts 1 m az*

- NAND 1 NEM ÉS kaput (1. ábra);

— OR1 VAGY kaput (1. ábra);

-NOR1, NOR2 NEM VAGY kaput (1. ábra) és NOR3 NEM VAGY kaput (3, ábra);

— EOG kizáró VAGY kaput (1. ábra);

— II...14 invertereket (1. ábra) és 15 invertert (2. ábra);

— S30...S36, S40...S47, S50...S57, S60...S67,

S70...S76 kapcsolókat (2. ábra) és S80.

..S85 kapcsolókat (1. ábra).

A hivatkozott kapcsolók mindegyike a 7. ábrán vázolt S kapcsolóval azonos felépítésű és tartalmaz egy N-csatornás MOS típusú távvezérlésű NT tranzisztort, amelynek s, illetve 3’ forrás elektródja, d, illetve 4’ nyelő elektródja és gn, illetve 2’ kapu elektródja van, továbbá egy P-csatornás MOS típusú térvezérlésű PT tranzisztort, amelynek nyelő és forrás elektródjai azonosak, és gp,' illetve 1’ kapu elektródja van. Abból a célból, hogy jelezzük a térvezérlésű PT és NT tranzisztorok vezető állapotát, ha kapu elektródjukra 0, illetve 1-es értéket kapcsolunk, a PT tranzisztort úgy vázoltuk, hogy gp kapu elektródja előtt egy inverter helyezkedik el. Az S kapcsoló felépítése a szakmában egyébként jól ismert, és úgy van kialakítva, hogy a 3’ forrás elektródra kapcsolt bemeneti feszültség megjelenik a 4’ nyelő elektródon és viszont, ha a gn és gp kapu elektródokra komplemens jeleket vezetünk, mint például a SIN1 és SlN 1 bemeneti jeleket, melyek értéke 1 és 0, mert ezáltal mindkét NT és PT tranztisztor vezető állapotba kerül.

Megjegyzendő, hogy amikor egy kapu zár, akkor a bemenetén lévő állapot megjelenik a kimenetén és ezáltal feltölti vagy kisüti az ezen kimenethez csatlakoztatott vezeték szórt kapacitását attól függően, hogy a bemenet értéke 1 vagy 0. Ez a töltés egy körülbelül 2 ms-os időtartamra ideiglenesen akkor is fennmarad, ha a kapcsolót nyitjuk.

A MUX1 multiplexer tartalmazza az S10/ /17 kapcsolókat, és ezek 1, 2 és 3 kapu és forrás elektródjaihoz rendre hozzávezetjük a kiválasztott SlN0/7, SIN0/7 bemeneti jeleket, továbbá az IN0/7 bemeneti jeleket. Mindezen kapcsolók 4 nyelő elektródjai közösítetten az EOG kizáró VAGY kapu egyik bemenetéhez csatlakoznak. A MUX1 multiplexer használatának célja az, hogy az IN0/7 bemeneti jeleket egymás után az EOG kizáró VAGY kapu egyik bemenetéhez továbbítsa, amely folyamatot azok a kiválasztási S1N0, SIN0...SIN7, S1N7 bemeneti jelek vezérlik^ amelyek az S10...S17 kapcsolók vezérlését végzik.

A MUX2 multiplexer tartalmazza az S20/ /27 kapcsolókat, és ezek 1, 2 és 3 kapu és forrás elektródjaihoz a kiválasztási SIN0/7, SIN0/7 bemeneti jelek és a MÉM memória TFF0/7 flip-flop kimeneti jelei csatlakoznak. Ezen kapcsolók nyelő elektródjai közösítetten az EOG kizáró VAGY kapu másik bemenetéhez csatlakoznak, annak kimenete pedig a mester-szolga MSFF flip-flop 1’ adatbemenetével van összekötve. A MUX2 multiplexer alkalmazásának az a célja, hogy a TFF0/7 flip-ílopokban tárolt jeleket a kiválasztási SIN0, SIN0...SIN7, SIN7 bemeneti jelek által vezérelten egymásután az EOG kizáró VAGY kapu másik bemenetéhez továbbítsa. Ennek

-4HU 199640 Β következtében az EOG kizáró VAGY kapu a hozzávezetett minden bemeneti és kimeneti jelpárt összehasonlít és 1-es értéket tárol el az MSFF flip-flopban, ha ezek a jelek különbözőek.

A kapuzott TFF0/7 flip-flopok mindegyike azonos felépítésű, ezért közülük a 3. ábrán csak a TFF0 flip-flopot vázoltuk. A TFF0 flip-flop első hurkot tartalmaz, amelyben a 16, 17 inverterek és az S88 karcsoló láncba kap^ csolódnak, tartalmaz ezenkívül egy második hurkot is, amelyben az 16, 17 inverterek, az S89 kapcsoló, az 18 inverter, valamint az S86 és S87 kapcsolók láncba kapcsolt elrendezése található. A kapcsolásnak 1’ és 2’ kiválasztási bemenetel 3’ és 4’ adatbemenetei, 5’ és 6’ olvasási bemenetel vannak, van továbbá 7’ kimenete is, és ezeket a csatlakozásokat az S86, S87, S88, S89 kapcsolók kapu elektródjai, valamint az 16 inverter kimenete képezi. Az S86 kapcsoló Γ és 2’ kiválasztás bemenetelt a SÍN1 és SIN1 bemeneti jelek vezérlik; az S87 kapcsoló 3’ és 4’ adatbemeneteit az 1. ábrán vázolt 13 inverter, illetve a NOR2 NEM VAGY kapu kimeneti jele vezérli. Az 5’ és 6’ olvasás bemeneteket az R és P olvasás jelek vezérlik, amelyek közül az R olvasás jelet a 9. ábrán feltüntettük,

A kapuzott flip-flopok mindegyike a 16 és 17 inverterek parazita bemeneti kapacitása által egy előző állapotot tárol. Árukor a 3’ és 4’ adatbemenetéhez új adatot nem vezetünk, tehát ha a NOR2 NEM VAGY kapu és az 13 inverter adatjeleinek értéke 0, illetve 1, akkor az S87 kapcsoló nyitott és így attól függetlenül, hogy ezt a flip-flopot kiválasztották vagy nem (tehát az S86 kapcsoló zárt vagy nem zárt), ezt az előző állapotot az R és R olvasási jel impulzusok minden bekövetkezésekor az első hurokban cirkuláltatjuk. Ekkor a tárolt korábbi állapotot semmi sem módosítja. Ezzel szemben, amikor a 3’ és 4’ adatbemenetekre új adatokat vezetünk, amelyek már nem 0, illetve 1 értékűek, és amikor a TFF0 flip-flopot az SIN1, SIN1 jelek kiválasztják, akkor mindkét S87 és S86 kapcsoló zárt állapotba kerül. Ezt követően az első hurok kimenetén, azaz az 17 inverter és az S88 kapcsoló csatlakozási pontján megjelenő korábbi állapotot ugyanennek a huroknak az 16 inverter és az S87 kapcsoló közös pontja által meghatározott bemenetére vezetjük az S87 kapcsolón, az 18 inverteren, továbbá az S86 és S87 kapcsolókon keresztül, amikor az R és R jelek az S89 kapcsolót zárják. Ilyen módon a korábbi állapotot az 18 inverter invertálja, ez az állapot az első burokhoz jut, ebben tárolódik majd ismét körforgásba kerül. Ezzel a TFF0 flip-flop átbillen.

A mester-szolga MSFF flip-flopot részletesen a 4. ábrán szemléltettük és ennek áramköre egymással láncba kapcsolt S90 kapcsolót, 19 és 110 invertereket, az S91 kapcsolót és az 111 és 112 invertereket tartalmazza, és az 19 és 110 inverterek, valamint az S92 kap6 csoló egy a szolga funkcióval társított hurokba vannak kapcsolva, az 111 és 112 inverterek, valamint az S93 kapcsoló pedig mester funkciónak megfelelő hurokba vannak kapcsolva. Αζ_ MSFF flip-flopnak 1’ bemenete, 2’. illetve Q kimenete, továbbá 3’, 4’ és 5’, 6’ vezérlő bemenetel vannak és ezeket a csatlakozásokat az S90 kapcsoló forráselektródja, az 111 inverter kimenete, továbbá az S90, S93, valamint S91, S92 kapcsolók kapuelektródjai képezik. Az 1’ bemenet az EOG kizáró VAGY kapu kimenetéhez csatlakozik; a 2’ vagy Q kimenet az OR1 VAGY kapu (1. ábra) és a NOR3 NEM-VAGY kapu (2. ábra) bemenetéhez csatlakozik^a 3’, 4’ és_az 5’, 6’ vezérlő bemeneteket az A, A és Β, B impulzus jelalakok vezérlik. A 9. ábrán vázolt A és B impulzus jelalakokat egy olyan áramkör állítja elő, amely a NOR1 NEM VAGY kaput, az S80, S81 kapcsolókat, továbbá az

II és 12 invertereket tartalmazza (1. ábra). A kiválasztási SB0 és SB7 bitjeleket a NOR1 NEM VAGY kapu ugyanígy jelölt bemenetelhez vezetjük, és ennek kimenete az S80 kapcsoló 3 forráselektródjához csatlakozik. Áz SB7 bitjeinek megfelelő bemenet az S81 kapcsoló 3 forráselektródjával is összeg van köt; ve. Az S80 és S81 kapcsolókat az R, R és W, W olvasás és írás jelek vezérlik és kimenetükön előállítják A és B impulzus jelalakokat, az invertált A és B impulzus jelalakokat pedig az II és 12 inverterek kimenetei állítják elő, mely inverterek bemenetel az S80 és S81 kapcsolók 4 nyelő elektródjaival vannak öszszekötve. Elméletileg A=SB0+SB7.R és B= = SB7.W, de a gyakorlatban a 9. ábrán is bemutatott módon az A és B impulzus jelalakok élei kismértékben késleltetve vannak az SB0+SB7 bitjei értékéhez és az SB7 bitjeihez képest, miután valamennyi időre szükség van az S80 és az S81 kapcsolók kimenetén lévő szórt kapacitások kisütéséhez és feltöltéséhez. Ennek a huzalozási szórt kapacitásnak a jelenléte miatt az S80 és S81 kapcsolók kimenete 0, illetve 1 értékű marad mindaddig ameddig az SB0+SB7, illetve az SB7 bitjei 0, illetve 1 értéket vesz fel, bár az S80 és az S81 kapcsolók helyzete ez utóbbi jel hatására megváltozik, amint ez a 9. ábrán is látható.

Minden alkalommal, amikor az A impulzus jelalak 1-es értékű, az S90 és S93 kapcsolók zártak és így ezzel egyidejűleg az MSFF flip-flop Γ bemenetén jelenlévő jel állapota eljut a szolga hurok bemenetére és ott ezen hurok 19, 110 inverterének a bemeneti kapacitásában tárolódik, és a mester hurok

III és 112 invertereinek a bemeneti kapacitásában tárolt állapot ebben a hurokban cirkulál. Minden alkalommal amikor a B impulzus jelalak 1-es értékű, az S91 és S92 kapcsolók zártak és így a hivatkozott szolga hurokban tárolt állapot egyidejűleg ebben a hurokban cirkulálni fog és eljut a mester hurokba, ahol szintén tárolódik és cirkulál miután az A impulzus jelalak ismét 1-es álla5

-5HU 199640 Β pótban van. Ez azt jelenti, hogy a szolga hurokban tárolt jel megjelenik az MSFF flip-flop 2’, illetve Q’ kimenetén, amikor a B impulzus jelalak elülső éle 1-es értéket vesz fel, amint ez a 9. ábrán megfigyelhető.

A HA félösszeadót részletesen az 5. ábra szemlélteti és ennek Al és A2 összegző csatlakozásai vannak, van továbbá egy Jnverz § összeg csatlakozása és egy inverz C átvitel csatlakozása. A HA félösszeadó tartalmazza a NAND2 és NAND3 NEM ÉS kapukat, valamint az OR2 VAGY kaput. Az Al és A2 összegző jeleket a NAND2 NEM ÉS kapu és az OR2 VAGY kapu bemenetéihez vezetjük, és a NAND2 ÉS NEM kapu az inverz C. átvitel jelet állítja elő kimenetén, és ez a C átvitel jel, valamint az OR2 VAGY kapu A1+A2 összegző jele a NAND3 NEM ES kapu bemenetihez jut, és a NAND3 NEM ÉS kapu kimenetén előállítja aj S jelet. Az inverz összeg és átvitel S és C jeleket ezért az alábbi logikai függvények írják le:

Al + A2+C C=A1.A2 ez az alábbi állapot táblázatból is igazolható:

Al	A2	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1
Az Al	összegző csatlakozás az S60...S67
kapcsolók	közösített	4 nyelő elektródjaihoz

csatlakozik (2. ábra) és ezek a kapcsolók a RAM és ROM memóriákkal vannak társítva. Az A2 összegző csatlakozást az S83 kapcsoló kimenete képezi, és ezen S83 kapcsolót az R, R jelek vezérlik, és az S83 kapcsoló bemenetéhez az egymással sorosan kapcsolt OR1 VAGY kapun és NÁNDI NEM ÉS kapun keresztül az MSFF flip-flop 2’ kimenete csatlakozik. Pontosabban meghatározva az OR1 VAGY kapu bemenetel az MSFF flip-ílop 2’ vagy Q kimenetéhez és az SB0 bitjeinek megfelelő ponthoz csatlakozik és kimenete a NÁNDI NEM ÉS kapu egyik bemenetével van összekötve, ennek másik bemenete pedig a W, W írásjelek által vezérelt S82 kapcsolón keresztül a HA félösszeadó C átvitel csatlakozásával van összekötve. Ha az MSFF flip-flop 2’ csatlakozásánál lévő jelet Q jelnek nevezzük, akkor az A2 összegző jelként felhasznált logikai állapotot azalábbi formában írhatjuk:

A2=C+Q.SB0.

Az S82 kapcsoló 4 nyelő elektródja a NOR2 NEM VAGY kapu egyik bemenetével is össze van kötve, és ennek másik bemenetelt az SB6 bitjei és W írásjelek vezérlik, és ilyen módon a TFF0...TFF7 flip-flopok közösített 4 bemenetelhez kapcsolt jel az alábbi formában fejezhető ki:

NOR2=C.W.SB6

A 2. ábrán vázolt RAM memória az IN0... ..1N7 bemenetekkel társított és 8 sorban el6 rendezett, soronként 8 rekeszt tartalmaz, tehát a RAMC00/07...RAMC70/77 rekeszeket, amelyeket a SIN1, SIN1...S1N0, SIN0 kiválasztási bemeneti jelek tudnak kiválasztani. A sorok mindegyikében az első 7 rekesz feladata annak az időtartamnak a tárolása, amelynek még addig el kell telnie, ameddig a megfelelő bemeneti jel lebontása teljesen befejeződik, a nyolcadik rekesz feladata pedig egy úgynevezett túlcsordulási 1-es értékű bitnek a tárolása, amikor az összes többi rekesz értéke ¢. A rekeszek mindegyike azonos típusú és közülük a 6. ábrán ezért csak a RAMC00 rekeszt szemléltettük. Ez az S94 és S95' kapcsolók, az 113 és 114 inverter és az S96 kapcsoló láncba kapcsolt elrendezéséből áll, ahol az 113 és 114 inverterek és az S97 kapcsoló egy hurokáramkörbe van kapcsolva. A rekesznek Γ, 2’ kiválasztási bemenetel, 3’ adatbemenete, 4’ adatkimenete és 5’, 6’ és 7’, 8’ vezérlő bemenetel vannak és ezek csatlakozásokat az S95 és S96 kapcsolók kapuelektródjai, az S94 kapcsoló forráselektródja, az S96 kapcsoló nyelő elektródja, és az S97 és S94 kapcsolók kupuelektródjai képeznek. Az 1’ és 2’ vezérlő bemeneteket a SIN1 és álNl bemeneti jelek vezérlik;_az 5’ és 6’ vezérlő bemeneteket az R és R olvasási jelek vezérlik, és a 7’ és 8’ vezérlő bemeneteket a W és W írási jelek vezérlik.

Amikor egy rekesz nincs kiválasztva, akkor annak S95 és S96 kapcsolói nyitottak, és a 13 és 14 parazita kondenzátorokban tárolt jeleket az 113, 114 inverterből és az S97 kapcsolóból álló hurokban minden alkalommal cirkuláltatjuk, amikor az S97 kapcsolót az R=1 állapot zárja. Amikor azonban a rekesz kiválasztásra kerül, azaz amikor az S95 és S96 kapcsolók záródnak, akkor a rekeszben tárolt állapot az S96 kapcsolón keresztül megjelenik a 4’ kimeneti kapcson és ezt az állapotot akkor cirkuláltatjuk az S97 kapcsolón keresztül, amikor az R olvasási jel impulzusa aktiválódik. Azzal egyidejűleg, ami kor egy rekesz kiválasztásra kerül, a 3’ bemenetre vezetett állapot a rekeszbe az S94 és S95 kapcsolókon keresztül beiródik amikor a W írási jel impulzusa aktív állapotot vesz fel.

A RAM memória S30...S36 kapcsolói, a RAM memóriát regeneráló S40...S46 kapcsolók, a bemeneti S50.S56 kapcsolók és a RAM/ /ROM kimeneti S60....S66 kapcsolók a RAMC00/70...RAMC06/76 rekeszek egyes oszlopaival vannak társítva, a RAM memóriát regeneráló S47 kapcsoló és a RAM memória bemeneti S57 kapcsolója pedig a RAMC07/77 rekeszek oszlopával van társítva. Egy további RAM/ROM kimeneti S67 kapcsoló három bemenetéhez egy logikai 0 állapotot folyamatosan elvezetünk. Az S30/36 kapcsolók 1 és 2 bemenetelt az 15 inverter, illetve a NOR3 NEM VAGY kapu kimenetein előállított NORó és NOR3=Q.P jelek vezérlik. A NOR3 NEM VAGY kapu bemenetel az MSFF flip-flop

-6HU 199640 Β

2’ vagy 0 kimenetével van összekötve és a (RAMC07/77 oszlop rekeszeinek a 4 vagy P kimenetelhez is csatlakoznak. Az S40/47, $50/57 és S60/67 kapcsolók 1 és 2 beme· neteit az SBB/7 és SB0/7 bit jelek vezérlik^ A RAMC00/70...RAMC06/76 rexeszek közösít tett 4 nyelő elektródjaik az S30....S36, S6j0.. ..S66 és S85 kapcsolók soros elrendezésen keresztül a HA félösszeadó Al összegző csatlakozásához_csatlakoznak, és az S85 kapcsolót az R és R olvasásjelek vezérlik, és a RAMC00/70...RAMC07/T7 rekeszek oszlopainak a 4 kimenetei vissza vannak csatolva ugyanezen rekeszek 3 bemenetelre az S40.. ..S47 kapcsolókon keresztül. A HA fölösszeadó inverz $ összeg csatlakozása a RAMC00/ Z70...RAMC07/77 .rekeszek 3 bemenetelhez csatlakozik a W, W írásjel által vezérelt S84 kapcsolón, az 14 inverteren és az S50Í...S57 kapcsolókon keresztül.

A ROM memória (3. és 8. ábrák) az IN0.. ..IN7 bemenetekkel társított és 8 sorban elrendezett soronként hét rekeszt tartalmazó mátrixból áll, amely ROMC00/06...ROMC70/ /76 rekeszeket tartalmaz. A rekeszek mindegyike ugyanolyan felépítésű és ezért közü10 lük a 7. ábrán csak a ROMC00 rekesz felépítését szemléltettük. Ezt a rekeszt egy olyan S kapcsoló képezi, amelynek a kiválasztási SIN1 és SIN1 bemeneti jelek által vezérelt

1, 2 vezérlő csatlakozása, továbbá 3 bemenete és 4 kimenete van. A 8 sor kiválasztása a S1N1, SIN1...SIN0, SIN# bemeneti jelek segítségével történik és feladata annak az időftek a tárolása, amely alatt a megfelelő bemeneti jel lebontása meg kell, hogy történjék. Minden sor 7 bitből áll és ebben egy 0 és 127 között tetszőleges x értéket felvevő szám tárolható, és annak következtében, hogy a RAM memória megfelelő sorát minden 2 millisecundumban letapogatjuk, ez az érték 2x millisecundumnak felel meg. Abból a célból, hogy a kivonás helyett összeadást használhassunk, a lebontási érték 127-re vonatkoztatott komplemensét tároljuk. Pontosab20 bán kifejezve, ha az egyes sorokban tárolt bitek értékét B0...B6 bitekként jelöljük, ahol B0 bit jelöli a legalacsonyabb, B6 bit pedig a legmagasabb helyértékű bitet, akkor a ROM memória tartalma a következő: egy rekesz25 ben 0 vagy 1 értéket tárolunk amikor annak 3 bemenete 0, illetve 1 értéket vesz fel.

sor	B6	B5	B4	B3	B2	Bl	B9	érték	idő (ms)
P	1	9	1	9	1	9	9	84	88
	1	1	1	1	9	9	9	120	16
	1	1	1	1	1	9	9	124	8
	1	1	1	9	1	9	9	116	24
1	1	1	9	1	1	9	9	108	7(?
2	1	1	1	1	1	9	9	124	8
3	9	1	1	9	1	9	1	53	15J2T
4	1	1	1	1	1	9	9	124	8
5	1	1	1	1	1	9	9	124	8
6	1	1	1	1	1	9	9	124	8
7	1	1	1	1	1	9	9	124	8

Az utolsó oszlopban lévő millisecundumben kifejezett időértekeket úgy kapjuk, hogy az utolsó előtti oszlopban lévő számnak vesszük a 127-es komplemensét, ehhez 1-et hozzáadunk és az összeget kettővel megszorozzuk.

A fenti táblázattal kapcsolatban megjegyezzük, hogy az 1-től 7-ig terjedő sorok tartalma rögzített, a 0-dik sor tartalma azonθθ bán a 8. ábrán vázolt HTC vezérlő áramkörrel változtatható. A HTC vezérlő áramkört egy külső vezérlő áramkörtől érkező HT0 és

HT1 bitek vezérlik. A HTC vezérlő áramkör tartalmazza az AND ÉS kaput, a NOR4 és

NOR5 VAGY kapukat és a NAND4 NEM ÉS 7

-7HU 199640 Β kaput, továbbá az 115 és 116 invertereket, amelyek a 8. ábrán vázolt módon kapcsolódnak, és ezen HTC vezérlő áramkör működése során a NAND4 NEM ÉS kapu, a NOR5 NEM VAGY kapu és az 115 inverter kimenetein rendre a következő jelek jelennek meg: NAND4=HT0+HT1

NOR5=HT0.HT1 +W.HT1

115=HT0-)-HTl

Ezeket a jeleket a ROMC02, ROMC03, és ROMC05 rekeszek 3 csatlakozásaira vezetjük, és a ROMC00 és a ROMC01 rekeszek termináljait a logikai 0 szinthez, a ROMC04 és a ROMC06 rekeszek kimeneteit pedig a logikai 1-es szinthez kapcsoljuk.

A ROM memória kimeneti S70...S76 kapcsolói és a RAM/ROM memóriák kimeneti

560.. .566 kapcsolói rendre a ROMC0/70.. ..ROMC06/76 rekeszek oszlopaival vannak társítva. Az S70...S76 kapcsolók közösítetten 1 és 2 bemenetel az S30...S36 kapcsolók 2 és 1 bemenetelhez csatlakoznak, és a ROMC00/ /07...ROMC06/76 rekeszek oszlopainak közös kimenetei az egymással láncba kapcsolt

570.. .577, S60...S67 és S85 kapcsolókon keresztül a HA félösszeadó Al összegző bemenetéhez csatlakoznak.

A vázolt rendszer részletes működése a következő:

A fenti ismertetésből és a 9. ábrából következik, hogy a kiválasztási SIN0...SIN7 bemeneti időintervallumok mindegyike 8 kiválasztási SB0...SB7 bitjelet, azaz bitperiódusí tartalmaz, továbbá ezen SB0/7 bitjelek mindegyike az R olvasási jel impulzusa kezdeti élének bekövetkezése előtt indul és az R olvasási jel impulzusát közvetlenül követő W írási jel impulzusa hátsó éle bekövetkezése előtt végződik.

Miután a 8 bemeneti jel feldolgozása ugyanolyan módon történik, csak a 2 ms ismétlődési idejű és a SIN0 bemeneti jeleknek megfelelőidőintervallumok során az IN0 bemenethez vezetett és ugyanígy jelölt bemeneti IN0 jel feldolgozását vizsgáljuk. Az IN0 jellel társított és a ROMC06...ROMC00 rekeszekben tárolt bináris lebontási értékről feltételezzük, hogy 1111100 és az IN0 jellel társított és a RAMC07...RAMC00 rekeszben tárolt bináris értékről feltételezzük, hogy tetszőleges szám lehet. Az előbb hivatkozott bináris lebontási értéknek a decimális értéke 124 és ez 8 ms-os lebontási időnek felel meg.

Először feltételezzük, hogy a RAMC07 rekeszben tárolt túlcsordulási bit értéke 0, és így a RAM07/77 rekeszek közösített 4 kimenetein megjelenő P kimeneti jel az IN0 jel feldolgozásához tartozó minden időintervallum során 0 állapotban van. Ennek következtében a NOR3 NEM VAGY kapu (2. ábra) Q.P kimeneti jele a Q jellel egyenlő, és attól függően, hogy a Q jel értéke 1, illetve 0, a

530.. .536 kimeneti kapcsolók vagy pedig a kimeneti S70...S76 kapcsolók vannak zárt állapotban.

A 10. ábrán ezt és csakis ezt a bemeneti IN0 jelet vizsgáljuk azokban az időintervallumokban, amelyeket a SIN0(0), SIN1(0), S1N0(1), S1N1 (1), S1N1(2), SIN1(3), SIN0 (4), SIN1(4) és S1N0(5) jelekkel azonosítunk, ezen jelek egymással szomszédosak, jóllehet a SIN0 valamint a SIN1 jelek ismétlődési periódusideje 2 ms. A 10. ábrán a bejelölt „x jelölés a „nincs jelentősége” fogalmat helyettesíti.

SIN0(0) tehát egy első SIN0 jel esetében

SB0...SB6: az IN0¹ jelnek a pillanatnyi és korábbi állapotait az EOG kizáró VAGY kapu segítségével összehasonlítjuk és feltételezzük, hogy ezek az állapotok egyenlőek, és ezért az EOG kizáró VAGY kapu kimeneti Aie 0 értékű;

SB7: ennek a periódusnak a végén, amikor a B impulzus jelalak jele 1-es értéket vesz fel, az EOG kizáró VAGY kapu 0 értékű kimeneti jelét beírjuk az MSFF flip-flopba és így annak a 2’ vagy Q kimenete 1-es értékűvé válik, vagy korábbi 1-es értékét megtartja. Ennek következtében az S30...S36 és az S70. S76 kapcsolók csuknak, illetve zárnak;

S1N1(0) tehát egy első SINÍ jel

SB0:

— amikor az R olvasási jelimpulzus a 9. ábrán vázolt röviddel az SB0 bitjeihez tartozó időszak kezdetét követően 1-es értékűvé válik, az aiábbi események következnek be:

— a RAMC00 rekeszben táróit (és a'SíN'l jellel kiválasztott) bitet kiolvassuk ebből a rekeszből, majd ismét betároljuk, és ehhez az SB0 bitjei állapotával kiválasztott regenerációs S40 kapcsolói használjuk.

A felújított tárolásra szükség van, mivel az az időszak, amely rendelkezésre áll a RAM memória adott rekeszében való a dat tárolására körülbelül meg egyezik a rekesz 2 ms-os letapogatási periódusával;

— a ROMC00 rekeszben táron (SIN1 jellel kiválasztott) 0-ás bitértéket a HA félösszeadó Ál összegző csatlakozására vezetjük az alábbi útvonalon keresztül: a NOR3 NEM VAGY kapu által kiválasztott S70 kapcsolón keresztül, az SB0 bitjellel kiválasztott RAM/ROM memóriák kimeneti S60 kapcsolóján, továbbá az R=1 állapot révén zárt S85 kapcsolón keresztül;

— a C+Q.SB0 bitet az A2 összegző csatlakozásához az OR1 VAGY kapun keresztül vezetjük; a NÁNDI NEM ÉS kapu, továbbá az S83 kapcsoló 0-val azonos értékű, mert a korábbi C—0, Q—0 és SB0=1 állapotok igazak (amint az később világossá fog válni), annak követ-8HU 199640 Β kéziében, hogy A1=A2=0 azt kapjuk, hogy S=1 és C=l.

— amikor a W beírási jel impulzusa 1-es értékűvé válik, amely a 9. ábrán is vázolt módon az SB0 bitjéhez tartozó időszak vége közelében van, az alábbi események történnek:_ — az új C=1 értéket a W=1 állapottal zárt S82 kapcsolón keresztül a NÁNDI NEM ÉS kapuhoz vezetjük abból a célból, hogy a következő Összegzési műveletnél felhasználhatóvá váljon és elvezetjük a NOR2 NEM VAGY kapuhoz is. Ennek a NOR NEM VAGY kapunak a C.W.SB6 értékű kimeneti 0 állapotban van, miután SB6=0;

— az 5 jelet (a W=1 állapottal lezárt) S84 kapcsolón (az SB0 periódus által kiválasztott) 14 interveren és bemeneti S50 kapcsolón keresztül a RAMC00 rekeszhez vezetjük úgy, hogy S=0 érték íródik be ebbe a rekeszbe.

A fentiekből következik, hogy a SIN1{0) jel SB0 bitjeiének időtartama alatt egy 0 értéket adunk hozzá a ROMC00 rekeszben tárolt 0 értékű bithez, majd az így kapott 0 értékű összeget a RAMC00 rekeszben tároljuk. Más szavakkal kifejezve a ROMC00 rekeszben tárolt bit értékét a RAMC0J0 rekeszben átmásoltuk.

SB1...SB6

Ezen bitperiódusok alatt ugyanezek történnek és ennek következtében az SB6 bitjei végére a RAMC06...RAMC00 rekeszekből alkotott sor tartalma:

111110 0 vagy 124 (lásd a 10. ábrán a RAM memória első sorát)

SB7

Ezen bitperiódus alatt a működés ismét hasonló az egyéb periódus működéséhez, de most a ROM memória rekeszében tárolt bit helyett egy állandóan 0 értékű bitet vezetünk az S67 kapcsolón keresztül a HA félösszeadó Al összegző csatlakozására és a korábbi C=0 átvitel bit és ezen bit S=0 összegét túlcsordulási bitként tároljuk a RAMC07 rekeszbe. A RAM memória 0. sorában lévő RAMC07...RAMC00 rekeszek tartalma ezért:

01111100

Miután az utolsó összegző művelet során az Al bemenet értéke mindig 0, az SB7 bitjei során kapott új utolsó átvitel bit mindig 0 értékű. Ez az oka annak, hogy a C átvitel jel bitértéke a fent vizsgált SB0 bitjei során 0 értékű volt.

SIN0(1) azaz egy második SIN0 jelhez tartozó időszak

SB0...SB7: az IN0 bemeneti csatlakozás jelenlegi és korábbi állapotait vizsgálja az EOG KIZÁRÓ VAGY kapu és feltételezzük, hogy ennek kimeneti jele most j._es értékű’

SB7-. az EOG KIZÁRÓ VAGY kapu 1 kimenetét beírjuk az MSFF ¹⁴ flip-flopba és így annak Q kimenete 0 értékű lesz. Ennek következtében az S30...S36, illetve az S70...S76 kapcsolók zártak, illetve nyitottak lesznek.

SIN1(1) azaz egy második SIN1 jelhez tartozó időszak

SB0 — amikor az R olvasási jelnek az impulzusértéke 1-gyé változik = a RAMC00 rekeszben tárolt 0 értékű bitet kiolvassuk, majd a regenerációs S40 kapcsolón keresztül újra betároljuk ebbe a rekeszbe, másrészt azonban az S30, S60 és S85 kapcsolókon keresztül a HA félösszeadó Al összegző csatlakozásához vezetjük;

= a C+Q.SB0 bitet az OR1 VAGY kapun, a NÁNDI NEM ÉS kapun és az S83 kapcsolón keresztül az A2 összegző csatlakozáshoz vezetjük. Miután C=0, Q=1 és SB0=1, az A2 összegző csatlakozás értéke 1 lesz és miután A1=0 azt kapjuk, hogy S=1 és C==0 vagy S=0 és C=l;

— amikor W írási jel impulzusértéke 1-gyé válik:

= C= 1 átviteli jelet vezetünk az S82 kapcsolón keresztül a NÁNDI NEM ÉS kapuhoz és ezt a soronkövetkező összegzési művelet során fogjuk felhasználni = S=1 értéket írunk a RAMC00 rekeszbe az S84 kapcsolón, az 14 inverteren és az S50 kapcsolón keresztül.

A fenti működésből következik, hogy az

SB0 bitperiódus alatt egy 1-es értéket adunk a RAMC0Q* rekeszben tárolt 0 értékű bithez és az így kapott összeget a RAMC0</ rekeszben tároljuk.

SB1...SB7

Ezen bitperiódusok alatt a működés hasonló a már ismertetetthez, amikor Q=0 értékű, miután az összes soronkövetkező átvitel bit értéke 0. A SIN0 (2) jelhez tartozó bemeneti időperiódus végére a RAMC07...RAMC00 rekeszek tartalma a következő:

01111101 vagy 125 (lásd a RAM memória sorát a 10. ábrán).

Ez azt jelenti, hogy a HA félösszeadó felhasználása révén 1-es értéket sorosan hozzáadtunk az ezen rekeszekben tárolt lebontási érték komplemenséhez.

S1N1(2) azaz egy harmadik S1N1 jelhez rendelt időszak

A RAM memória 0. sorában tárolt értéket most:

01111110 vagy 126 értékre változtatjuk.

SIN1(3) azaz negyedik SIN1 jelhez rendelt időszak

Ezt az értéket

01111111 vagy 127 értékre változtatjuk.

SIN0(4) azaz ötödik SIN0 jelhez rendelt időszak

-9HU 199640 Β

Itt csak azt kívánjuk megmutatni, hogy az EOG KIZÁRÓ VAGY kimenete még mindig 1-es értékű

SIN1 (4) azaz ötödik S1N1 jelhez rendelt időszak

SB0...SB5

A RAMC00, RAMC05 rekeszekben tárolt biteket mind nullára változtatjuk.

SB6 — A RAMC06 rekeszben tárolt bit értékét szintén nullára változtatjuk. Valóban az ebben a rekeszben tárolt 1-es értékű bitet a HA félösszeadó Al összegző csatlakozáshoz vezetjük és annak a másik A2 összegző csatlakozása az, ahova a C-pQ.SB0=l jelet vezettünk. Ez utóbbi jel értéke 1, miután C=1 annak következtében, hogy az SB5 bitperiódus alatt egy 1-es értéket adtunk hozzá _és mivej. SB0=0. Ennek következtében S=1 és C=0 és így S=0 értéket rögzítünk a RAMC06 rekeszben és C=0 értéket továbbítunk az S82 kapcsolón keresztül a NÁNDI NEM ÉS kapuhoz és a NOR2 NEM VAGY kapuhoz. A RAMC06.. ..RAMC00 rekeszek tartalma ezután:

0 0 0 0 0 0 amelyek azt jelzik, hogy a 8 ms-os lebontási időszakkal azonos idő telt el azóta, hogy az INfi bemenet új állapotát rögzítettük az MSFF flip-flopban a SIN0( 1) jelhez tartozó időszak végénél;

— A NOR2 NEM VAGY kapu C.W.SB6 kimeneti jele 1-es értékű lesz, amikor W=l, és így a TFFJ0 f lip-f lop átbillen. így az IN0 bemeneti csatlakozás új állapotát fogadjuk és rögzítjük.

SB7 Ezen bitperiódus alatt az S67 kapcsolóhoz folyamatosan hozzávezetett 0 hitet a HA félösszeadó Al összegző csatlakozására vezetjük és ennek másik A2 összegző csatlakozására rákapcsoljuk a C+Q.SB0 jelet. Ennek következtében S=0 és C=1 és így az S=1 értéket a RAMC07 rekeszben ^túlcsordulás bitként regisztráljuk, és a C=1 értéket az S82 kapcsolón keresztül a NÁNDI NEM ÉS kapuhoz vezetjük. Ennek eredményeként a RAMC07...RAMC00 rekeszek értéke: 1 0000000 vagy 128.

Ilyen módon azt a tényt, hogy a lebontási műveletet befejeztük, a RAMC07 rekeszben eltároltuk. Ennek következtében a NOR3 NEM VAGY kapu Q.P kimeneti jele 0 értékűvé válik és így a kimeneti S30...S36, illetve az S70...S76 kapcsolók most nyitnak, illetve zárnak.

S1N0(5) azaz a hatodik SIN0 jelhez rendelt időperiódus

Mivel a TFF0 flip-flop átbillent, az EOG

KIZÁRÓ VAGY kapu kimenete 0 értékű lesz és az SB7 bitjei alatt az MSFF flip-flop Q kimenetének értéke 1 lesz, éppúgy, mint a SIN0\0)jeI időperíódus alatt.

SíNI(5) azaz a hatodik SIN1 jelhez rendelt időperiódus 10

A ROM memória 124-es értékét a RAM memóriába írjuk éppúgy, mint a SINl (JÖ) jelhez tartozó időperiódus alatt.

A fentiekben feltételeztük, hogy az IN0 bemenet állapota, miután annak változását az EOG KIZÁRÓ VAGY kapu észlelte és a SIN0(1) jel időperiódusában beírta az MSFF flip-flopba, változatlan értékű maradt, és így amikor a TFF0 flip-flop átbillent, akkor Q ér téke 1-re változott [SIN0(5)j, és a ROM me mória 0. sorának a tartalmát ugyanezen időperiódus alatt beírtuk a RAM memória 0. sorába.

Most azt tételezzük fel, hogy azt követően hogy az EOG KIZÁRÓ VAGY kapu kiment ti jelét a SIN0(4) jel időperiódusában, a 1·. ábrán vázolt módon az MSFF flip-flopba b<írtuk, akkor a bemeneti IN0 jel állapota mee változik. Ebben az esetben a következő események történnek:

SINl (4)

A bekövetkező műveletek hasonlóak a !(·. ábra kapcsán leírtakhoz, azaz — TFF0 flip-flop átbillen;

a RAM memória 0. sorába 128-as értéke* rögzítünk, és így a RAMC07 rekeszben túlcsordulás rögzítődik.

SIN0(5)

Az IN0 bemenet és a TFF0 flip-flop vá! tozása következtében az EOG KIZÁRÓ VAGY kapu kimenete 1-es értékűvé válik és ezt az 1-es értéket ezen időperiódus végén beírjuk az MSFF flip-flopba, aminek eredménye Q=-0 SINl(5)

Ezen időperiódus alatt a ROM memória 0. sorának az 1 1 1 1 1 0 0 tartalmához 1-. ’ adunk hozzá és az eredményül kap i ·. 111110 1 értéket vagy 125-öt a RAM Memória 0. sorába tároljuk. A 125-ös értéké? azért rögzítjük, hogy ugyanolyan feltételes álljanak elő, mint ami a 10. ábrán iáthaio

Akkor, ha az eltelt lebontási időt nem tarolnánk az 1. értékű túlcsordulási bit révén, akkor a Q=1 esetre a fentiekben leírt művelet folytatódna és a soronkövetkező időperiódusokban 1-es értékek adódnának hozzá a 128as értékhez, mindaddig, ameddig ugyanezt a végösszeget érnénk el. Más szavakkal a lebontási idő 8 ms-jainak számlálása helyett egy 128X2X2=512 ms-onként megnövelt lebontási időt számlálnánk.

Bár a találmány szerinti megoldás alapelveit egy konkrét berendezés kapcsán írtuk le, szakember számára belátható, hogy ezt csak a példa kedvéért és nem korlátozó szándékkal tettük.

Claims (13)

1. Jelfelismerő rendszer egy bemeneti jelnek egy kimeneti jel állapotaként való reprodukálására, ha ezen bemeneti jel állapota legalább egy meghatározott időtartamig fenn-10HU 199640 Β áll, amely tartalmaz a bemeneti jel állapotát periodikusan vizsgáló szervet; az említett időtartamra jellemző kezdeti értéket tároló első memóriát; a bemeneti és a kimeneti jelállapotok között fennálló különbség észlelése óta eltelt időre jellemző értéket tároló második memóriát; a kimeneti jel állapotát tároló harmadik memóriát; egy a kiindulási értéket az első memóriából a második memóriába minden különbség észlelésekor átvivő és abba beíró, a második memóriában tárolt értéket módosító, továbbá az említett időtartam megszámlálását egy adott érték eléréséig jelző jelfeldolgozó szervet, azzal jellemezve, hogy a bemeneti jel összes állapotára csak egyetlen kezdeti értéket tároló első memóriától (ROM) függetlenítetten vezérlő áramkörök vannak, amelyek tartalmaznak ősz szeadó áramkört, előnyösen félösszeadó áramkörök vannak, amelyek tartalmaznak összeadó áramkört, előnyösen félösszeadó áramkört (HA), amelynek összeg kimenete (S) a második memória (RAM) egyik bemenetéhez csatlakozik, továbbá egy a bemeneti és kimeneti jelek állapotát összehasonlító és különbség esetén a második memória (RAM) kimenetét az összegző áramkörhöz (HA) csatlakoztató KIZÁRÓ VAGY kaput (EOG) és az összegző áramkör (HA) a vezérlő áramkörnek a második memóriában (RAM) tárolt értékhez az említett különbség észlelésekor egy 1 -est hozzáadó és az összeget a második memóriába (RAM) beíró kapcsolóin át van a második memóriával (RAM) összekötve.

2. Az 1. igénypont szerinti jelfelismerő rendszer, azzal jellemezve, hogy a jelfeldolgozó szerv egy negyedik memóriát (RAMC07/ /77) tartalmaz.

3. A 2. igénypont szerinti jelfelismerő rendszer, azzal jellemezve, hogy az összeadó áramkör (HA) tartalmaz egy első összeadó bemenetét (Al), egy második összegző bemenetét (A2) és egy átvitel kimenetet (C), és az első memória (ROM) és a második memória__(RAM) kimenetei egy első vezérlő jellel Q.P komplemens módon vezérelt első kapcsolón (S70/76) és második kapcsolókon (S30 /36) keresztül az első összeadó bemenethez (Al) csatlakozik, ahol P jelöli a hivatkozott vezérlő bitet és Q jelöli a KIZÁRÓ VAGY kapu (EOG) késleltetett kimeneti jelét.

4. A 3. igénypont szerinti jel felismerő rendszer, azzal jellemezve, hogy a KIZÁRÓ VAGY kapu (EOG) kimenete és az átvitel kimenet (C) egy harmadik kapuáramkörön (OR1, NÁNDI) keresztül a második összegző bemenethez (A2) csatlakozik.

5. Az 4. igénypont szerinti jelfelismerő rendszer, azzal jellemezve, hogy a harmadik memóriát kapuzott flip-flop (TFF0/7) képezi.

6. A 4. igénypont szerinti jelfelismerő rendszer, azzal jellemezve, hogy a KIZÁRÓ VAGYkapu (EOG) kimenete egy a Q jelet előál18 lító kétállapotú eszköz (MSFF) egyik bemenetéhez csatlakozik.

7. Az 1. igénypont szerinti jelfelismerő rendszer, azzal jellemezve, hogy tartalmaz egy első multiplexert (MUX1), amelynek bemenetelhez (IN0/7) az említett bemeneti jelállapotok vannak csatlakoztatva, és egy második multiplexer (MUX2), amelynek kimenetei több hozzárendelt harmadik'memória (TFF0/7) kimeneteihez vannak kapcsolva, és az első és második multiplexerek (MUX1, MUX2) kimenetei a KIZÁRÓ VAGY kapu (EOG) megfelelő bemenetelhez csatlakoznak.

8. A 7. igénypont szerinti jelfelismerő rendszer, azzal jellemezve, hogy több egymást követő időszak vagy időperiódus jelet (SIN0/ /7) előállító időzítő áramkört (PS, CR, DECI /2) tartalmaz, amely az említett multiplexerek (MUX1.MUX2) vezérlő bemenetéhez csatlakozik.

9. Az 1. igénypont szerinti jelfelismerő rendszer, azzal jellemezve, hogy az első memóriához (ROM) az abban tárolt kezdeti értéket módosító áramkör (HTC) csatlakozik.

10. Az 5. igénypont szerinti jelfelismerő rendszer, azzal jellemezve, hogy a kapuzott flip-flop (TFF0/7) egy első és egy második hurkot tartalmaz, az első hurokban egymással láncba kapcsolt első kapcsoló (S86), második kapcsoló (S87), első inverter (10), második inverter (17), harmadik kapcsoló (S89) és harmadik inverter (18) helyezkedik el, a második hurokban pedig láncbakapcsolásban elhelyezkedik az első és második inverter (16, 17), egy negyedik kapcsoló (S88), és a flip-flopnak a kimenetét az első és a második inverterek (16, 17) csatlakozási pontja képezi.

11. A 6. igénypont szerinti jelfelismerő rendszer, azzal jellemezve, hogy a hivatkozott kétállapotú eszközt (MSFF) mester-szolga flip-flop képezi, amelyben a szolga és a mester funkciókhoz egy-egy hurok van hozzárendelve, és a szolga hurokban egymással láncba kapcsolt negyedik és ötödik inverter (19, 110) és egy ötödik kapcsoló (S92) helyezkedik el, a mester hurok pedig egymással láncba kapcsolt hatodik és hetedik invertert (111,.112) és egy hatodik kapcsolót (S93) tartalmaz, és a flip-flop adatbemenete (1’) egymással sorosan kapcsolt hetedik kapcsolón (S90), a negyedik és az ötödik inverteren (19, 110), egy nyolcadik kapcsolón (S91) és a hatodik és hetedik invertereken (111, 112) keresztül saját kimenetéhez (2’) csatlakozik.

12. A 8. igénypont szerinti jelfelismerő rendszer, azzal jellemezve, hogy a második memória (RAM) minden memóriarekesze olyan hurkot tartalmaz, amelyben egymással sorosan kapcsolva egy nyolcadik és egy kilencedik inverter (113, 114) és egy kilencedik kapcsoló (S97) van elrendezve, a rekesznek van egy adatbemenete (3’) és egy adatkimenete (4’), amelyek egymásután kapcsolt

-11HU 199640 Β tizedik és tizenegyedik kapcsolókon (S94, S95) keresztül össze vannak kötve, továbbá a nyolcadik és a kilencedik inverter (113, (114), egy tizenkettedik kapcsoló (S97) valamint a tizenegyedik és a tizenkettedik kapcsoló (S95, S96) vezérlő bemenete egy hozzárendelt időperiódus jellel (SIN0/7) érvényesített vezérlő vonallal kapcsolódik, a kilencedik kapcsoló (S97) vezérlő bemenete az egyes bitperiódus jelek (SB0/7) olvasási jele (R) által érvényesített vonallal kapcsolódik és a tizenkettedik kapcsoló (S94) vezérlő bemenete az egyes bitperiódus jelek végének

5 közelében bekövetkező írási jellel érvényesített vonallal van összekötve.

13. Az 1. igénypont szerinti jelfelismerő rendszer, azzal jellemezve, hogy egyetlen chip-en van integrálva.