FR3141797A1 - Boitier de type qfn comprenant deux puces electroniques de substrat different - Google Patents

Boitier de type qfn comprenant deux puces electroniques de substrat different Download PDF

Info

Publication number
FR3141797A1
FR3141797A1 FR2211602A FR2211602A FR3141797A1 FR 3141797 A1 FR3141797 A1 FR 3141797A1 FR 2211602 A FR2211602 A FR 2211602A FR 2211602 A FR2211602 A FR 2211602A FR 3141797 A1 FR3141797 A1 FR 3141797A1
Authority
FR
France
Prior art keywords
chip
housing
heat
matrix
tpad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2211602A
Other languages
English (en)
Inventor
Romain Coffy
Younes BOUTALEB
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR2211602A priority Critical patent/FR3141797A1/fr
Priority to US18/387,196 priority patent/US20240153880A1/en
Priority to CN202311478798.6A priority patent/CN118016637A/zh
Publication of FR3141797A1 publication Critical patent/FR3141797A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

Selon un aspect, il est proposé un boîtier (BT) comprenant : - une plaque de montage (SUB1) présentant une première partie (TPAD) apte à dissiper de la chaleur et une deuxième partie (SPAD1, SPAD2) apte à transmettre ou recevoir des signaux électriques, - un enrobage (RES) logeant une première puce électronique (P1) ayant un premier substrat semiconducteur (SUBST1) et configurée pour dégager en fonctionnement une première quantité de chaleur ainsi qu’une deuxième puce électronique (P2) ayant un deuxième substrat semiconducteur (SUBST2) et configurée pour dégager en fonctionnement une deuxième quantité de chaleur, la première puce (P1) étant thermiquement couplée à la première partie (TPAD) et électriquement couplée à la deuxième puce (P2) ainsi qu’à la deuxième partie (SPAD2) au moins par l’intermédiaire de fils de liaison (WB1, WB2), la deuxième puce (P2) étant thermiquement couplée à la première partie (TPAD) et électriquement couplée à la deuxième partie (SPAD1) par l’intermédiaire d’au moins une matrice de billes de connexion (BP1, BP2). Figure pour l’abrégé : Fig 1

Description

BOITIER DE TYPE QFN COMPRENANT DEUX PUCES ELECTRONIQUES DE SUBSTRAT DIFFERENT
Des modes de réalisation et de mise en œuvre concernent le domaine de la microélectronique, notamment le domaine du conditionnement (« packaging » en anglais) des circuits intégrés, et plus particulièrement la gestion de contraintes de puces électroniques (en anglais « die »).
Une puce électronique est un dispositif semiconducteur permettant de réaliser des fonctions électriques au sein d’un boîtier. En particulier, la puce électronique est typiquement fabriquée à partir d’un substrat. Le matériau du substrat peut être différent d’une puce à l’autre et peut être choisi de manière à permettre à la puce électronique de réaliser des fonctions électriques spécifiques.
Plusieurs puces électroniques ayant un substrat de matériau différent peuvent parfois être utilisées ensemble afin de réaliser en même temps les fonctions électriques spécifiques de chacune des puces électroniques, comme par exemple dans les applications liées à la norme de télécommunication 5G (cinquième génération).
Cependant, chacune de ces puces électroniques peut présenter des contraintes différentes selon le matériau du substrat des puces électroniques.
A titre d’exemple, une puce électronique fabriquée à partir d’un substrat en nitrure de gallium (GaN) peut être utilisée pour des fonctions impliquant des puissances relativement élevées. Une telle puce électronique possède typiquement des composants électroniques pouvant supporter des hautes tensions. Ces composants électroniques ont pour principal inconvénient de générer une quantité de chaleur relativement importante lors du fonctionnement de la puce électronique. En particulier, la chaleur générée par ces composants peut impacter négativement le fonctionnement de la puce électronique si cette chaleur n’est pas suffisamment dissipée au sein du boîtier.
En conséquence, il est d’usage de concevoir un boîtier dont la structure est spécifiquement adaptée aux contraintes de la puce électronique, telle que la dissipation de chaleur.
A cet égard, la chaleur générée par la puce électronique de substrat en nitrure de gallium peut être dissipée par un boîtier de type plat et sans broches (plus connu sous l’acronyme « QFN » pour « Quad Flat No-leads package »). En effet, le boîtier de type plat et sans broches est un type de boîtier classique permettant de dissiper efficacement la chaleur issue de la puce électronique par l’intermédiaire d’une plaque métallique plane disposée au centre d’une grille de connexion (désignée par le terme « lead frame » en anglais).
En revanche, la structure du boîtier de type plat et sans broches ne convient pas à d’autres puces électroniques, comme par exemple une puce électronique fabriquée à partir d’un substrat en silicium (Si) ayant d’autres fonctions électriques et nécessitant un routage électrique dense et complexe. En effet, lorsque la puce électronique de substrat en silicium présente une connectique beaucoup trop complexe pour être connectée à la grille de connexion d’un tel boîtier, il est plutôt utilisé des boîtiers de type matrice de pastilles (plus connus sous l’acronyme « LGA » pour « Land Grid Array ») ou de type matrice de billes (plus connus sous l’acronyme « BGA » pour « Ball Grid Array »).
Il convient alors de concevoir plusieurs boîtiers pour chaque puce électronique selon ses contraintes. En effet, chaque type de boîtiers susmentionné possède une structure qui peut être compatible avec une puce électronique sans l’être pour autant pour l’autre puce électronique.
Ainsi, le boîtier de type plat et sans broches ne dispose pas d’une structure capable de gérer la connexion de la puce électronique de substrat en silicium qui est souvent trop complexe pour ce type de boîtier.
De même, les boîtiers de type matrice de pastilles ou de type matrice de billes ne disposent pas d’une structure permettant de dissiper suffisamment la chaleur produite par une puce électronique de substrat en nitrure de gallium.
Ceci pose donc un problème de conception conduisant notamment à un encombrement plus important d’un système devant incorporer ces boîtiers distincts ainsi qu’une augmentation des coûts de fabrication.
Il existe par conséquent un besoin de proposer une solution à ce problème.
Selon un mode réalisation et de mise en œuvre il est proposé un un boîtier dont la structure est compatible avec les contraintes de chacune des puces électroniques susmentionnées et permettant de loger ensemble au sein de ce seul boîtier des puces ayant des contraintes différentes notamment en termes de dissipation de chaleur et de routage de la connectique.
Selon un aspect, il est proposé un boîtier, typiquement un boîtier de type plat et sans broches (boîtier dit « QFN »), comprenant :
- une plaque de montage présentant une première partie, par exemple centrale, apte à dissiper de la chaleur et une deuxième partie, par exemple périphérique, apte à transmettre et/ou recevoir des signaux électriques,
- un enrobage logeant une première puce électronique ayant un premier substrat semiconducteur et configurée pour dégager en fonctionnement une première quantité de chaleur ainsi qu’une deuxième puce électronique ayant un deuxième substrat semiconducteur et configurée pour dégager en fonctionnement une deuxième quantité de chaleur, les deux substrats semiconducteurs étant différents et la deuxième quantité de chaleur étant inférieure à la première quantité de chaleur,
la première puce étant thermiquement couplée à la première partie et électriquement couplée à la deuxième puce ainsi qu’à la deuxième partie au moins par l’intermédiaire de fils de liaison, la deuxième puce étant thermiquement couplée à la première partie et électriquement couplée à la deuxième partie par l’intermédiaire d’au moins une première matrice de billes de connexion.
Le boîtier, typiquement de type plat et sans broches, permet de loger une première puce électronique, qui peut être par exemple une puce électronique ayant un substrat comportant du nitrure de gallium, capable de produire une quantité de chaleur relativement importante.
Ce boîtier présente l’avantage de pouvoir loger également une deuxième puce électronique qui n’est normalement pas conçue pour être assemblée dans un boîtier classique de type plat et sans broches, typiquement une puce présentant une connectique complexe.
En particulier, le boîtier est adapté à la fois aux contraintes thermiques de la première puce et aux contraintes de connexion électrique de la deuxième puce.
Par conséquent, la première puce et la deuxième puce peuvent cohabiter dans un seul et unique boîtier et peuvent être couplées électriquement entre elles à l’intérieur de celui-ci. Le couplage électrique entre la première puce et la deuxième puce par au moins des fils de liaison permet notamment d’améliorer le rapport d’impédance entre les deux puces et donc d’optimiser la transmission de signaux entre ces deux puces.
Selon un mode de réalisation, le premier substrat comporte du nitrure de gallium et le deuxième substrat comporte du silicium.
Le nitrure de gallium est utilisé pour la fabrication de composants électroniques fonctionnant à de hautes puissances et/ou de hautes fréquences qui peuvent émettre une quantité de chaleur relativement importante. Le silicium est utilisé pour la fabrication d’autres types de composants électroniques, tels que des composants utilisant la technologie CMOS, pouvant parfois nécessiter une interface de connexion complexe qui est typiquement prévue dans des boîtiers classiques de type matrice de billes ou matrice de pastilles.
Selon un mode de réalisation, la première quantité de chaleur correspond à une puissance dissipée de plusieurs Watt, par exemple 5 Watt.
Selon un mode de réalisation, la deuxième quantité de chaleur correspond à une puissance dissipée inférieure à 1 Watt, par exemple 0,6 W.
Selon un mode de réalisation, le boîtier comprend un support, par exemple un interposeur (« interposer » en langue anglaise) selon une dénomination connue de l’homme du métier ayant une face de montage et une face de fixation opposée à la face de montage, la face de fixation étant connectée à la première partie et à la deuxième partie de la plaque de montage par l’intermédiaire de la première matrice de billes de connexion, la face de montage étant connectée à la deuxième puce par l’intermédiaire d’une deuxième matrice de billes de connexion.
Le support comprend un réseau d’interconnexion configuré pour coupler électriquement la première matrice de billes, la deuxième matrice de billes et la première puce.
Le support permet de connecter la deuxième puce électronique aux contacts électriques situés dans la deuxième partie de la plaque de montage. En effet, le réseau d’interconnexion du support peut prévoir plusieurs pistes conductrices, intégrées dans une ou plusieurs couches diélectriques, permettant de relier électriquement les billes de connexion de la première matrice aux billes de connexion de la deuxième matrice. En particulier, la distance séparant les billes de connexion de la deuxième matrice (« pitch » en anglais) permet d’aligner les billes de connexion aux contacts électriques présents sur la deuxième partie de la plaque de montage.
Par ailleurs, le réseau d’interconnexion prévoit également des pistes conductrices permettant la transmission de signaux entre la première puce et la deuxième puce.
Selon un mode de réalisation, les fils de liaison électriquement conducteurs comportent des premiers fils de liaison et des deuxièmes fils de liaison.
La première puce électronique possède une face arrière fixée à la première partie de la plaque de montage par une couche de colle thermiquement conductrice et une face avant connectée électriquement à la deuxième partie de la plaque de montage par les premiers fils de liaison et connectée électriquement au réseau d’interconnexion par les deuxièmes fils de liaison.
Selon un mode de réalisation, l’enrobage peut loger au moins un composant monté en surface et le réseau d’interconnexion du support est également configuré pour coupler électriquement ledit au moins un composant monté en surface à la première puce électronique et à la deuxième puce électronique.
La surface du support peut permettre de fixer plusieurs composants montés en surface qui peuvent alors être couplés électriquement à la première puce électronique et/ou à la deuxième puce électronique. En particulier, le support peut permettre de connecter plus de composants montés en surface qu’une plaque de montage d’un boîtier classique.
Selon un mode de réalisation, la première partie est une partie centrale et la deuxième partie est une partie périphérique.
Selon un autre aspect, il est proposé un procédé de fabrication d’un boîtier comprenant :
- une formation d’une plaque de montage présentant une première partie apte à dissiper de la chaleur et une deuxième partie apte à transmettre et/ou recevoir des signaux électriques,
- une formation d’une première puce électronique ayant un premier substrat semiconducteur et configurée pour dégager en fonctionnement une première quantité de chaleur,
-- une formation d’une deuxième puce électronique ayant un deuxième substrat semiconducteur et configurée pour dégager en fonctionnement une deuxième quantité de chaleur, les deux substrats semiconducteurs étant différents et la deuxième quantité de chaleur étant inférieure à la première quantité de chaleur,
-un couplage thermique de la première puce à la première partie et un couplage électrique de la première puce à la deuxième puce et à la deuxième partie au moins par l’intermédiaire de fils de liaison,
- un couplage thermique de la deuxième puce à la première partie et un couplage électrique de la deuxième puce à la deuxième partie par l’intermédiaire d’au moins une première matrice de billes de connexion, et
- une formation d’un enrobage logeant au moins la première puce et la deuxième puce.
Selon un mode de mise en œuvre, le procédé comprend :
- une formation d’un support ayant une face de montage et une face de fixation opposée à la face de montage,
- une connexion de la face de fixation du support à la première partie et à la deuxième partie de la plaque de montage par l’intermédiaire de la première matrice de billes de connexion,
- une connexion de la face de montage du support à la deuxième puce par l’intermédiaire d’une deuxième matrice de billes de connexion,
- une formation d’un réseau d’interconnexion sur et dans le support de façon à coupler électriquement la première matrice de billes, la deuxième matrice de billes et la première puce.
Selon un mode de mise en œuvre, le procédé comprend une connexion d’au moins un composant monté en surface à la première puce électronique et à la deuxième puce électronique et un logement dudit au moins un composant monté en surface au sein de l’enrobage.
Selon un mode de mise en œuvre, la formation de la plaque de montage comprend la formation d’une première partie centrale et la formation d’une deuxième partie périphérique.
Le boîtier est avantageusement du type plat et sans broches (boîtier dit « QFN »).
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés sur lesquels :
 ;
 ; et
illustrent schématiquement des modes de réalisation et de mise en œuvre de l’invention.
La illustre schématiquement une vue en coupe d’un boîtier BT, ici un boîtier dit « QFN », de type plat et sans broches, selon un mode de réalisation de l’invention.
Le boîtier BT comprend une plaque de montage SUB1 et un enrobage RES logeant une première puce électronique P1. La première puce électronique P1 peut être par exemple une puce électronique fabriquée à partir d’un substrat SUBSTR1 dont le matériau comprend du nitrure de gallium (GaN) ou du carbure de silicium (SiC).
La première puce électronique P1 possède une face arrière FL1 et une face avant FH1. La première puce électronique P1 est configurée pour dégager en fonctionnement une première quantité de chaleur. En effet, la face avant FH1 de la première puce électronique P1 comprend typiquement des composants électroniques, tels que des transistors haute-tension, pouvant générer une quantité de chaleur relativement importante. La première quantité de chaleur correspond à une puissance dissipée de plusieurs Watt, typiquement entre 1 et 10 Watt, par exemple 5 Watts. La première quantité de chaleur peut nécessiter une dissipation thermique appropriée pour éviter tout dysfonctionnement des composants électroniques à l’intérieur du boîtier.
A cet effet, la plaque de montage SUB1 (du type connu par l’homme du métier sous le terme anglosaxon « lead frame ») présente une partie centrale TPAD apte à dissiper de la chaleur, en particulier la chaleur générée par la première puce électronique P1 lors de son fonctionnement. La partie centrale TPAD de la plaque de montage SUB1 peut être une plaque métallique qui présente le plus souvent une surface plane et dont le matériau est thermiquement conducteur. Le matériau de la partie centrale TPAD peut être par exemple du cuivre (Cu) et peut avoir une conductivité thermique de l’ordre de 385W/mK.
La face arrière FL1 de la première puce électronique P1 est fixée sur une face de montage FM1 de la partie centrale TPAD de la plaque de montage SUB1 par une couche de colle thermiquement conductrice GL connue en elle-même.
Par ailleurs, la plaque de montage SUB1 présente également une partie périphérique SPAD1, SPAD2 apte à transmettre et/ou recevoir des signaux électriques. La partie périphérique SPAD1, SPAD2 de la plaque de montage SUB1 dispose typiquement de contacts électriques situés autour de la partie centrale TPAD. De tels contacts électriques permettent de connecter une puce électronique du boîtier, par exemple la première puce électronique P1, à un circuit imprimé.
Plus particulièrement, la face avant FH1 de la première puce électronique P1 est connectée électriquement à un contact électrique SPAD2 situé dans la partie périphérique de la plaque de montage SUB1 par des premiers fils de liaison WB1.
L’enrobage RES du boîtier BT loge, en outre, une deuxième puce électronique P2. La deuxième puce électronique P2 est par exemple une puce électronique fabriquée à partir d’un substrat SUBSTR2 dont le matériau peut comprendre du silicium (Si). La deuxième puce électronique P2 possède une face arrière FL2 et une face avant FH2 comportant des composants électroniques, tels que des transistors. La deuxième puce électronique P2 est configurée pour dégager en fonctionnement une deuxième quantité de chaleur. La deuxième quantité de chaleur correspond à une puissance dissipée inférieure à 1 Watt, par exemple 0,6 Watt.
Le boîtier BT comprend également un support SUB2. Le support SUB2 possède une face de montage FM2 et une face de fixation FF opposée à la face de montage FM2.
La face de fixation FF du support SUB2 est fixée à la partie centrale TPAD et à la partie périphérique SPAD1 de la plaque de montage SUB1 par une première matrice de billes de connexion BP1 (« bumps » en anglais). Les billes de connexion de la première matrice BP1 sont des billes métalliques électriquement et thermiquement conductrices.
La deuxième puce électronique P2 est fixée à la face de montage FM2 de la plaque de support SUB2 par une deuxième matrice de billes de connexion BP2. Les billes de connexion de la deuxième matrice BP2 sont également des billes métalliques électriquement et thermiquement conductrices.
La deuxième matrice de billes BP2 permet typiquement de connecter la deuxième puce électronique P2 à une plaque de montage d’un boîtier classique de type matrice de billes par exemple. La deuxième puce P2, utilisant par exemple la technologie CMOS, peut prévoir une matrice BP2 avec des billes de connexion très proches les unes des autres afin de connecter les composants électroniques de la deuxième puce P2 avec ce type de boîtier.
A titre indicatif, les billes de la matrice BP2 peuvent être espacées entre elles d’une distance comprise entre 70 µmet 200 µm.
A l’inverse, les billes de connexion de la première matrice BP1 sont plus espacées et permettent d’aligner les billes de connexion aux contacts électriques de la partie périphérique SPAD1. La première matrice de billes de connexion BP1 permet de maintenir le support SUB2 fixé à la plaque de montage SUB1, en particulier à sa partie centrale TPAD, et également de maintenir une connexion électrique entre la deuxième puce électronique P2 et les contacts électriques SPAD1 situés dans la partie périphérique SPAD1 de la plaque de montage SUB1.
A titre indicatif, les billes de la matrice BP1 peuvent être espacées entre elles d’une distance comprise entre 0,4 mm et 0,8 mm.
Dans une variante (non-représentée sur les figures), la deuxième puce électronique P2 peut être fixée à la face de montage FM2 du support SUB2 selon un montage de connexion par fils de liaison (« wirebonding » en anglais). Selon cette variante, la face arrière FL2 de la deuxième puce électronique P2 est fixée à la face de montage FM2 du support SUB2 par une couche de colle. La face avant FH2 de la deuxième puce électronique P2 est connectée électriquement au support SUB2 par des fils de liaison.
Le support SUB2 est par exemple un substrat laminé comprenant avantageusement un réseau d’interconnexion INT entre la face de montage FM2 et la face de fixation FF. Le réseau d’interconnexion INT comprend typiquement des pistes conductrices, par exemple en cuivre, intégrées dans une ou plusieurs couches de diélectriques, qui peuvent être par exemple des matrices de résine epoxy avec éventuellement des fibres de verre.
Les pistes conductrices du réseau d’interconnexion INT permettent la transmission de signaux entre la deuxième puce électronique et les contacts électriques situés dans la partie périphérique SPAD1. Plus particulièrement, plusieurs pistes conductrices peuvent relier électriquement et thermiquement les billes de connexion de la première matrice BP1 aux billes de connexion de la deuxième matrice BP2.
La première matrice de billes BP1 et la deuxième matrice de billes BP2 telles que décrites précédemment permettent, notamment par l’intermédiaire des pistes conductrices, des transferts thermiques entre la deuxième puce électronique P2 et la partie centrale TPAD de la plaque de montage SUB1. La chaleur générée par la première puce électronique P1 et par la deuxième puce électronique P2 lors de leur fonctionnement peut ainsi être évacuée à l’extérieur du boîtier BT par la partie centrale TPAD de la plaque de montage SUB1.
Par ailleurs la face avant FH1 de la première puce électronique P1 est reliée électriquement au réseau d’interconnexion INT du support SUB2 par des deuxièmes fils de liaison WB2. Des pistes conductrices peuvent également être prévues pour relier électriquement les billes de connexion de la première matrice BP1 et de la deuxième matrice BP2 aux deuxièmes fils de liaison WB2. Ainsi, le réseau d’interconnexion INT permet de coupler électriquement la première puce électronique P1, la deuxième puce électronique P2 et la partie périphérique SPAD1 de la plaque de montage SUB1.
Le support SUB2 a donc un rôle d’interface de connexion entre la deuxième puce électronique P2 et la plaque de montage SUB1 du boîtier BT puisqu’il permet de faire transiter les signaux entre les contacts électriques situés dans la partie périphérique SPAD1 et la deuxième puce P2 qui n’est normalement pas conçue pour être assemblée dans un boîtier classique de type plat et sans broches.
Par conséquent, les puces électroniques P1 et P2 peuvent cohabiter dans un seul boîtier BT et peuvent, en outre, être couplées électriquement ensemble à l’intérieur de celui-ci. Le couplage électrique entre la première puce P1 et la deuxième puce P2 permet notamment d’améliorer le rapport d’impédance entre les deux puces et donc d’optimiser la transmission de signaux entre ces deux puces.
La illustre schématiquement une vue du dessus du boîtier BT décrit précédemment en relation avec la .
La première puce électronique P1 est, de préférence, connectée aux contacts électriques les plus proches dans la partie périphérique SPAD2 de la plaque de montage SUB1 par les premiers fils de liaison WB1.
Le support SUB2 possède sur sa face de montage FM2 des contacts pouvant être connectés électriquement à la face avant FH1 de la première puce électronique P1 par des fils de liaison WB21. La face de montage FM2 peut comprendre également d’autres contacts pouvant être connectés électriquement aux contacts électriques les plus proches dans la partie périphérique SPAD2 de la plaque de montage SUB1, par d’autres fils de liaison WB22.
Le réseau d’interconnexion INT permet de coupler électriquement la première puce électronique P1 et la deuxième puce électronique P2, notamment par l’intermédiaire des fils de liaison WB21. Le réseau d’interconnexions INT permet également de coupler électriquement la deuxième puce électronique P2 et la partie périphérique SPAD1 de la plaque de montage SUB1, notamment par l’intermédiaire des fils de liaison WB22.
Par ailleurs, le boîtier BT comprend ici, en outre, quatre composants montés en surface, désignés par les références SMD1 à SMD4, fixés sur la face de montage FM2 du support SUB2. Les composants montés en surface SMD sont par exemple des composants électroniques passifs tels que des éléments capacitifs, des éléments résistifs ou des éléments inductifs.
Les composants montés en surface SMD peuvent être soudés à des contacts électriques présents en surface du support SUB2 et sont connectés électriquement au réseau d’interconnexions INT. Le réseau d’interconnexions INT est en outre configuré pour coupler électriquement les composants montés en surface SMD à la première puce électronique P1 et/ou à la deuxième puce électronique P2.
Par conséquent, la surface du support SUB2 permet de fixer plusieurs composants montés en surface SMD qui peuvent alors être couplés électriquement à la première puce électronique P1 et/ou à la deuxième puce électronique P2 par le réseau d’interconnexion INT. En particulier, le support SUB2 permet de connecter plus de composants montés en surface SMD qu’une plaque de montage d’un boîtier classique de type plat et sans broches.
La illustre un exemple de procédé de fabrication d’un boîtier de circuit intégré BT tel que décrit précédemment en relation avec les figures 1 et 2.
Le procédé comprend une étape de formation 100 de la plaque de montage SUB1. L’étape de formation 100 comprend notamment la formation de la partie centrale TPAD de la plaque de montage SUB1 et la formation des contacts électriques SPAD1 et SPAD2 de la partie périphérique de la plaque de montage SUB1.
Le procédé comprend également une étape de formation 101 de la première puce électronique P1. La face arrière FL1 est fixée à la partie centrale TPAD de la plaque de montage SUB1 par une couche de colle thermiquement conductrice GL. Dans cette étape de formation 101, la face avant FH1 de la première puce électronique P1 est connectée électriquement aux contacts électriques SPAD2 par les premiers fils conducteurs WB1.
Le procédé comprend également une étape de formation 102 du support SUB2 ayant une face de montage FM2 et une face de fixation FF opposée à la face de montage FM2. La formation 102 de la plaque de support SUB2 comprend en particulier la formation du réseau d’interconnexions INT entre la face de montage FM2 et la face de fixation FF du support SUB2. Dans cette étape 102, la face de fixation FF du support SUB2 est fixée à la partie centrale TPAD et à la partie périphérique SPAD1 par la première matrice de billes de connexion BP1.
Le procédé comprend également une étape de formation 103 de la deuxième puce électronique P2 possédant une face arrière FL2 et une face avant FH2. La face avant FH2 de la deuxième puce électronique P2 comporte typiquement des composants électroniques.
Dans cette étape 103, la face avant FH2 est fixée, par soudure, à la face de montage FM2 du support SUB2 par la deuxième matrice de billes de connexion BP2. De la sorte, la deuxième puce P2 est couplée thermiquement à la partie centrale TPAD et couplée électriquement à la partie périphérique SPAD1 de la plaque de montage SUB1 par l’intermédiaire de la première matrice de billes BP1, la deuxième matrice de billes BP2 et le réseau d’interconnexion INT.
En alternative, la face arrière FL2 de la deuxième puce P2 pourrait être fixée à la face de montage FM2 du support SUB2 par une couche de colle et la face avant FH2 est connectée à la face de montage FM2 par soudure de fils de liaison.
Le procédé comprend une étape de soudure 104 des fils de liaison WB21 entre la face de montage FM2 du support SUB2 et de la face avant FH1 de la première puce électronique P1. A l’issue de la soudure décrite dans l’étape 103, la première matrice de billes BP1, la deuxième matrice de billes BP2 et la première puce P1 sont couplées électriquement par le réseau d’interconnexion INT.
L’étape de formation 103 de la deuxième puce P2 peut être réalisée avant l’étape de formation 102 du support SUB2, c’est-à-dire en fixant d’abord la deuxième puce P2 à la face de montage FM2 du support SUB2 et en fixant ensuite la face de fixation FF du support SUB2 à la partie centrale TPAD et à la partie périphérique SPAD1 de la plaque de montage SUB1.
En outre, le procédé peut comprendre une connexion 104 d’au moins un composant monté en surface SMD à la première puce P1 et à la deuxième puce P2. En particulier, la connexion 104 comprend une soudure dudit au moins un composant monté en surface SMD à la face de montage FM2 du support SUB2 de sorte que ledit au moins un composant monté en surface SMD est couplé électriquement au réseau d’interconnexion INT.
Le procédé comprend une formation 105 d’un enrobage RES. L’enrobage RES, qui peut être par exemple de la résine, est formée autour de la première puce P1 et de la deuxième puce P2 par des techniques de moulage bien connus de l’homme du métier.

Claims (15)

  1. Boîtier (BT) comprenant :
    - une plaque de montage (SUB1) présentant une première partie (TPAD) apte à dissiper de la chaleur et une deuxième partie (SPAD1, SPAD2) apte à transmettre et/ou recevoir des signaux électriques,
    - un enrobage (RES) logeant au moins une première puce électronique (P1) ayant un premier substrat semiconducteur (SUBST1) et configurée pour dégager en fonctionnement une première quantité de chaleur ainsi qu’une deuxième puce électronique (P2) ayant un deuxième substrat semiconducteur (SUBST2) et configurée pour dégager en fonctionnement une deuxième quantité de chaleur, les deux substrats semiconducteurs (SUBST1, SUBST2) étant différents et la deuxième quantité de chaleur étant inférieure à la première quantité de chaleur,
    la première puce (P1) étant thermiquement couplée à la première partie (TPAD) et électriquement couplée à la deuxième puce (P2) ainsi qu’à la deuxième partie (SPAD2) au moins par l’intermédiaire de fils de liaison (WB1, WB2), la deuxième puce (P2) étant thermiquement couplée à la première partie (TPAD) et électriquement couplée à la deuxième partie (SPAD1) par l’intermédiaire d’au moins une première matrice de billes de connexion (BP1).
  2. Boîtier (BT) selon la revendication 1, étant du type plat et sans broches.
  3. Boîtier (BT) selon l’une quelconque des revendications 1 ou 2, dans lequel le premier substrat (SUBST1) comporte du nitrure de gallium.
  4. Boîtier selon l’une des revendications précédentes, dans lequel le deuxième substrat (SUBST2) comporte du silicium.
  5. Boîtier (BT) selon l’une quelconque des revendications précédentes, dans lequel la première quantité de chaleur correspond à une puissance dissipée de plusieurs Watt.
  6. Boîtier (BT) selon l’une quelconque des revendications précédentes, dans lequel la deuxième quantité de chaleur correspond à une puissance dissipée inférieure à 1 Watt.
  7. Boîtier (BT) selon l’une quelconque des revendications précédentes, comprenant un support (SUB2) ayant une face de montage (FM2) et une face de fixation (FF) opposée à la face de montage (FM2), la face de fixation (FF) étant connectée à la première partie (TPAD) et à la deuxième partie (SPAD1) de la plaque de montage (SUB1) par l’intermédiaire de la première matrice de billes de connexion (BP1), la face de montage (FM2) étant connectée à la deuxième puce (P2) par l’intermédiaire d’une deuxième matrice de billes de connexion (BP2) et le support (SUB2) comprend un réseau d’interconnexion (INT) configuré pour coupler électriquement la première matrice de billes (BP1), la deuxième matrice de billes (BP2) et la première puce (P1).
  8. Boîtier (BT) selon la revendication 7, dans lequel les fils de liaison comportent des premiers fils de liaison (WB1) et des deuxièmes fils de liaison (WB2), la première puce électronique (P1) possède une face arrière (FL1) fixée à la première partie (TPAD) de la plaque de montage (SUB1) par une couche de colle thermiquement conductrice (GL) et une face avant (FH1) connectée électriquement à la deuxième partie (SPAD2) de la plaque de montage (SUB1) par les premiers fils de liaison (WB1) et connectée électriquement au réseau d’interconnexion (INT) par les deuxièmes fils de liaison (WB2).
  9. Boîtier selon l’une quelconque des revendications 7 ou 8, dans lequel l’enrobage loge également au moins un composant monté en surface (SMD) et le réseau d’interconnexion (INT) du support (SUB2) est également configuré pour coupler électriquement ledit au moins un composant monté en surface (SMD) à la première puce électronique (P1) et à la deuxième puce électronique (P2).
  10. Boîtier selon l’une des revendications précédentes, dans lequel la première partie (TPAD) est une partie centrale et la deuxième partie (SPAD1, SPAD2) est une partie périphérique.
  11. Procédé de fabrication d’un boîtier (BT) comprenant :
    - une formation d’une plaque de montage (SUB1) présentant une première partie (TPAD) apte à dissiper de la chaleur et une deuxième partie (SPAD1, SPAD2) apte à transmettre et/ou recevoir des signaux électriques,
    - une formation d’une première puce électronique (P1) ayant un premier substrat semiconducteur (SUBST1) et configurée pour dégager en fonctionnement une première quantité de chaleur,
    - une formation d’une deuxième puce électronique (P2) ayant un deuxième substrat semiconducteur (SUBST2) et configurée pour dégager en fonctionnement une deuxième quantité de chaleur, les deux substrats semiconducteurs (SUBST1, SUBST2) étant différents et la deuxième quantité de chaleur étant inférieure à la première quantité de chaleur,
    -un couplage thermique de la première puce (P1) à la première partie (TPAD) et un couplage électrique de la première puce à la deuxième puce et à la deuxième partie (SPAD2) au moins par l’intermédiaire de fils de liaison (WB1, WB2),
    - un couplage thermique de la deuxième puce (P2) à la première partie (TPAD) et un couplage électrique de la deuxième puce à la deuxième partie (SPAD1) par l’intermédiaire d’au moins une première matrice de billes de connexion (BP1), et
    - une formation d’un enrobage (RES) logeant au moins la première puce (P1) et la deuxième puce (P2).
  12. Procédé selon la revendication 11, comprenant :
    - une formation d’un support (SUB2) ayant une face de montage (FM2) et une face de fixation (FF) opposée à la face de montage (FM2),
    - une connexion de la face de fixation (FF) du support (SUB2) à la première partie (TPAD) et à la deuxième partie (SPAD1) de la plaque de montage (SUB1) par l’intermédiaire de la première matrice de billes de connexion (BP1),
    - une connexion de la face de montage (FM2) du support (SUB2) à la deuxième puce (P2) par l’intermédiaire d’une deuxième matrice de billes de connexion (BP2),
    - une formation d’un réseau d’interconnexion (INT) sur et dans le support (SB2) de façon à coupler la première matrice de billes (BP1), la deuxième matrice de billes (BP2) et la première puce (P1).
  13. Procédé selon la revendication 12, comprenant une connexion d’au moins un composant monté en surface (SMD) à la première puce électronique (P1) et à la deuxième puce électronique (P2) et un logement dudit au moins un composant monté en surface au sein de l’enrobage (RES).
  14. Procédé selon l’une des revendications 11 à 13, dans lequel la formation de la plaque de montage comprend la formation d’une première partie (TPAD) centrale et la formation d’une deuxième partie (SPAD1, SPAD2) périphérique.
  15. Procédé selon l’une des revendications 11 à 14, dans lequel le boîtier (BT) du type plat et sans broches.
FR2211602A 2022-11-08 2022-11-08 Boitier de type qfn comprenant deux puces electroniques de substrat different Pending FR3141797A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR2211602A FR3141797A1 (fr) 2022-11-08 2022-11-08 Boitier de type qfn comprenant deux puces electroniques de substrat different
US18/387,196 US20240153880A1 (en) 2022-11-08 2023-11-06 Qfn package comprising two electronic chips with different substrates
CN202311478798.6A CN118016637A (zh) 2022-11-08 2023-11-08 包括具有不同基板的两种电子芯片的qfn封装

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2211602 2022-11-08
FR2211602A FR3141797A1 (fr) 2022-11-08 2022-11-08 Boitier de type qfn comprenant deux puces electroniques de substrat different

Publications (1)

Publication Number Publication Date
FR3141797A1 true FR3141797A1 (fr) 2024-05-10

Family

ID=85685545

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2211602A Pending FR3141797A1 (fr) 2022-11-08 2022-11-08 Boitier de type qfn comprenant deux puces electroniques de substrat different

Country Status (3)

Country Link
US (1) US20240153880A1 (fr)
CN (1) CN118016637A (fr)
FR (1) FR3141797A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140306332A1 (en) * 2013-04-11 2014-10-16 Texas Instruments Incorporated Integrating Multi-Output Power Converters Having Vertically Stacked Semiconductor Chips
US9214416B1 (en) * 2013-06-22 2015-12-15 Courtney Furnival High speed, low loss and high density power semiconductor packages (μMaxPak) with molded surface mount high speed device(s) and multi-chip architectures
US11145579B1 (en) * 2020-09-11 2021-10-12 Navitas Semiconductor Limited Thermally enhanced electronic packages for GaN power integrated circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140306332A1 (en) * 2013-04-11 2014-10-16 Texas Instruments Incorporated Integrating Multi-Output Power Converters Having Vertically Stacked Semiconductor Chips
US9214416B1 (en) * 2013-06-22 2015-12-15 Courtney Furnival High speed, low loss and high density power semiconductor packages (μMaxPak) with molded surface mount high speed device(s) and multi-chip architectures
US11145579B1 (en) * 2020-09-11 2021-10-12 Navitas Semiconductor Limited Thermally enhanced electronic packages for GaN power integrated circuits

Also Published As

Publication number Publication date
US20240153880A1 (en) 2024-05-09
CN118016637A (zh) 2024-05-10

Similar Documents

Publication Publication Date Title
CN100541783C (zh) 具有接口模块的lsi封装及用在该封装中的传输线端子
TWI241621B (en) LSI package and method of assembling the same
US5273940A (en) Multiple chip package with thinned semiconductor chips
US4672421A (en) Semiconductor packaging and method
US5485039A (en) Semiconductor substrate having wiring conductors at a first main surface electrically connected to plural pins at a second main surface
US6562653B1 (en) Silicon interposer and multi-chip-module (MCM) with through substrate vias
US8482026B2 (en) Optoelectronic component
US6630735B1 (en) Insulator/metal bonding island for active-area silver epoxy bonding
JP5223677B2 (ja) 半導体装置
EP2960937B1 (fr) Circuit integre comportant un dissipateur de chaleur
EP0749160A1 (fr) Procédé de refroidissement d'un circuit intégré monté dans un boîtier
US5130768A (en) Compact, high-density packaging apparatus for high performance semiconductor devices
US6890789B2 (en) Photo-semiconductor module and method for manufacturing the same
US20170287872A1 (en) Bumpless wafer level fan-out package
US7943430B2 (en) Semiconductor device with heat sink and method for manufacturing the same
FR2549641A1 (fr) Ensemble a integration a grande echelle comportant un substrat en ceramique multicouche
FR3141797A1 (fr) Boitier de type qfn comprenant deux puces electroniques de substrat different
FR3116383A1 (fr) Boîtier de circuit intégré avec dissipateur thermique et procédé de fabrication
CN116014552A (zh) 一种光芯片封装结构及激光雷达封装结构
FR3126811A1 (fr) Boîtier pour plusieurs circuits integres
US11699715B1 (en) Flip-chip mounting of optoelectronic chips
FR3123733A1 (fr) Boîtier optique de circuit integre
FR3142285A1 (fr) Circuit integre comprenant un assemblage d’une puce electronique, d’un element optique et d’un substrat et procede de fabrication correspondant
FR2868877A1 (fr) Composants lasers a comportement thermique ameliore et procede de fabrication
Wen Optoelectronic Packaging

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20240510