FR3126543A1 - Boîtier de circuit integre - Google Patents
Boîtier de circuit integre Download PDFInfo
- Publication number
- FR3126543A1 FR3126543A1 FR2108970A FR2108970A FR3126543A1 FR 3126543 A1 FR3126543 A1 FR 3126543A1 FR 2108970 A FR2108970 A FR 2108970A FR 2108970 A FR2108970 A FR 2108970A FR 3126543 A1 FR3126543 A1 FR 3126543A1
- Authority
- FR
- France
- Prior art keywords
- coating
- face
- upper face
- support substrate
- profile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Boîtier de circuit intégré (BT), comprenant un substrat support (1), au moins une puce électronique (2) fixée sur une face (FS) du substrat support (1) et configurée pour présenter des points chauds en fonctionnement dégageant de la chaleur dans un espace volumique de chaleur (ESPV1, ESPV2), un enrobage (4) enrobant au moins ladite au moins une puce électronique (2), possédant une face inférieure (40) fixée sur ladite face (FS) du substrat support (1) et une face supérieure profilée (41) ayant une portion de son profil configurée pour réduire localement le volume d’une région de l’enrobage (4), ladite portion du profil étant située au moins en partie dans l’espace volumique de chaleur (ESPV1, ESPV2), et un dissipateur thermique (5) fixé sur la face supérieure profilée (41) de l’enrobage (4) par l’intermédiaire d’une couche de fixation (6).
Figure pour l’abrégé : Fig 1
Description
Des modes de mise en œuvre et de réalisation concernent le domaine de la microélectronique, notamment le domaine du conditionnement (« packaging » en anglais) des circuits intégrés, et plus particulièrement la dissipation thermique des boîtiers de circuits intégrés.
Classiquement, un type de boîtier de circuit intégré comporte au moins une puce électronique disposée sur une face d’un substrat support et protégée par un enrobage, typiquement une résine, moulée autour de la puce et solidaire du substrat support. L’autre face du substrat support peut comporter des moyens de connexion électrique, par exemple des billes, destinées à être fixées sur une carte de circuit imprimé (PCB : Printed Circuit Board).
Cette résine d’enrobage permet non seulement de protéger la puce mais également de contribuer à la robustesse du boîtier.
Il existe un besoin d’améliorer la dissipation thermique de ce type de boîtier.
Les inventeurs ont observé que la résine était un point faible dans la capacité de dissipation thermique du boîtier, tout particulièrement lorsque la chaleur dégagée par la puce en fonctionnement s’évacue vers le haut du boîtier, c’est-à-dire à l’opposé du substrat support.
Il est donc proposé de réduire localement à des endroits appropriés, l’épaisseur de la résine d’enrobage pour réduire la chaine thermique du boîtier de façon à maintenir, lorsque la puce électronique est en fonctionnement, une température de jonction maximale qui ne dégrade pas le circuit intégré, tout en préservant une robustesse souhaitée pour le boîtier.
Selon un aspect, il est proposé un boîtier de circuit intégré, comprenant un substrat support, au moins une puce électronique fixée sur une face du substrat support et configurée pour présenter des points chauds en fonctionnement dégageant de la chaleur dans un espace volumique de chaleur, par exemple un espace volumique délimitée par une surface du type tronconique.
Le boîtier comporte également un enrobage enrobant au moins ladite au moins une puce électronique, et éventuellement des fils de connexion électriques soudés entre la puce et le substrat support (« Wire bonding »).
L’enrobage possède une face inférieure fixée sur ladite face du substrat support et une face supérieure profilée ayant une portion de son profil configurée pour réduire le volume d’une région de l’enrobage.
Ladite portion du profil est située au moins en partie dans l’espace volumique de chaleur.
Le boîtier comporte également un dissipateur thermique, généralement métallique, fixé sur la face supérieure profilée de l’enrobage par l’intermédiaire d’une couche de fixation, par exemple une couche de colle ou une couche d’un matériau d’interface, préférentiellement thermiquement conducteur, bien connu de l’homme du métier.
Ainsi le fait de réduire l’épaisseur de la résine d’enrobage à l’intérieur de l’espace volumique de chaleur permet d’améliorer la dissipation thermique du boîtier en réduisant la quantité de résine qui est le point faible de la chaîne thermique, tout en préservant la robustesse du boîtier car l’épaisseur de la résine est conservée là où la dissipation thermique est moindre, voire négligeable.
Selon une variante possible, la couche de fixation possède un profil épousant la face supérieure profilée de l’enrobage et le dissipateur thermique comporte une face inférieure profilée épousant le profil de la couche de fixation et une face supérieure plane.
Selon une autre variante possible, la couche de fixation possède une face inférieure profilée épousant la face supérieure profilée de l’enrobage et une face supérieure plane, et le dissipateur thermique possède une face inférieure plane fixée sur la face supérieure plane de la couche de fixation et une face supérieure plane.
L’espace volumique de chaleur est plus ou moins important en fonction de la taille de la puce.
L’homme du métier saura adapter le profil de la face supérieure de l’enrobage en fonction de la taille de la puce, de ses points chauds de fonctionnement et de l’amélioration de la dissipation thermique souhaitée.
Ainsi selon un mode de réalisation, la portion du profil de la face supérieure profilée de l’enrobage comporte au moins une première zone en creux s’étendant en direction du substrat support et délimitant au moins une première portion de la région réduite de l’enrobage recouvrant au moins partiellement ladite au moins une puce.
Il est également possible que la portion du profil de la face supérieure profilée de l’enrobage comporte au moins une deuxième zone en creux s’étendant en direction du substrat support et délimitant au moins une deuxième portion de la région réduite de l’enrobage située latéralement par rapport à la première portion de la région réduite de l’enrobage.
Le boîtier peut être du type utilisant la technologie de « soudage de fils » (« wire bonding »). Dans ce cas ladite au moins une puce comporte une face inférieure fixée sur ladite face substrat support par une couche de colle et une face supérieure comportant des plages de contact électriquement reliées à des plages de contact de la face du substrat support par des fils de connexion.
L’enrobage enrobe alors également les plages de contacts et les fils de connexion.
En variante le boîtier peut être du type utilisant la technologie dite de « puce retournée » (« Flip chip »). Dans ce cas la puce comporte une face inférieure munie de billes de connexion électriquement conductrices fixées sur ladite face du substrat et noyée dans une couche de sous-remplissage (« underfill »).
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés sur lesquels :
La illustre schématiquement une vue en coupe d’un boîtier de circuit intégré BT selon un mode de réalisation de l’invention. Le boîtier BT comprend un substrat support 1 et au moins une puce électronique 2 fixée sur une face supérieure de montage FS du substrat support 1. Le boîtier BT peut également comprendre plusieurs autres puces électroniques.
Cela étant, à des fins de simplification, dans les modes de réalisation décrits ici, une seule puce 2 est représentée.
En fonctionnement, la puce électronique 2 présente des points chauds. Ces points chauds dégagent de la chaleur dans un espace volumique de chaleur.
En fonction notamment de la taille de la puce, les points chauds peuvent être plus ou moins importants et ou espacés et par conséquent l’espace volumique de chaleur peut être plus ou moins grand.
A titre d’exemple deux espaces volumiques de chaleur ESPV1 et ESPV2. L’espace volumique ESPV1 représente plus particulièrement un espace plus important que l’espace ESPV2, correspondant à un dégagement de chaleur plus important. A titre d’exemple, les espaces volumiques de chaleur ESPV1 et ESPV2 peuvent être respectivement délimités par des surfaces du type tronconiques TRC1 et TRC2 s’élargissant à partir de la puce dans le sens de l’évacuation de la chaleur. Dans le cas d’espèce, la chaleur s’évacue vers le haut du boîtier, à l’opposé du substrat support 1.
Dans tout ce qui suit l’espace volumique de chaleur sera l’espace ESPV1.
Le boîtier est dans ce mode de réalisation du type utilisant la technologie de « soudage de fils » (« wire bonding »). Dans ce cas, la puce électronique 2 comporte une face inférieure fixée sur la face FS du substrat support 1 par une couche de colle 3 et une face supérieure.
La face supérieure de la puce électronique 2 comporte des plages de contact PD1 électriquement reliées à des plages de contact PD2 de la face FS du substrat support 1 par des fils de connexion WB soudés sur ces plages.
Le boîtier de circuit intégré BT comprend, en outre, un enrobage 4. L’enrobage 4 enrobe au moins la puce électronique 2 et ici également les fils de connexion électriquement conducteurs WB ainsi que les différentes plages de contacts PD1, PD2.
L’enrobage 4 peut également enrober les autres puces électroniques éventuelles du boîtier BT.
L’enrobage 4 peut être de la résine par exemple. La résine présente des propriétés mécaniques avantageuses permettant au boîtier BT de résister aux contraintes mécaniques pouvant s’exercer sur ce dernier. L’utilisation d’un tel enrobage 4 contribue notamment à la robustesse du boîtier BT.
Par ailleurs, cet enrobage 4 possède une face inférieure 40 et une face supérieure profilée 41. La face inférieure 40 et la face supérieure profilée 41 définissent ainsi l’épaisseur de l’enrobage 4.
La face inférieure 40 de l’enrobage 4 est solidaire de la face FS du substrat support 1.
Le boîtier BT comprend également un dissipateur thermique 5 et une couche de fixation 6, par exemple mais non limitativement une couche de colle thermiquement conductrice 6.
Le dissipateur 5 est généralement formé par un matériau conducteur de chaleur comme le métal. On peut prévoir par exemple un dissipateur thermique 5 en cuivre ayant une conductivité thermique de 385W/mK. Le dissipateur thermique 5 est fixé sur la face supérieure profilée 41 de l’enrobage 4 par l’intermédiaire de la couche de colle thermiquement conductrice 6.
La couche de colle 6 permet ainsi en particulier d’assurer un transfert thermique de l’enrobage 4 vers le dissipateur 5.
Comme illustré plus précisément sur la qui représente spécifiquement l’enrobage 4 de la , la face supérieure profilée 41 a une portion de son profil 410 configurée pour réduire localement le volume d’une région de l’enrobage 4. Autrement dit, le volume d’une région de l’enrobage 4 peut être réduit à intervalle discret selon le profil de la face supérieur 41 de l’enrobage 4. En particulier, la portion de profil 410 est configurée pour réduire l’épaisseur d’une région d’enrobage 4.
La portion du profil 410 est ici située au moins en partie dans l’espace volumique de chaleur ESPV1 et ESPV2. En diminuant localement l’épaisseur d’une région de l’enrobage 4, on réduit la chaine thermique du boîtier BT, tout en gardant une épaisseur globale de l’enrobage 4 nécessaire à l’obtention d’une robustesse souhaitée pour le boîtier BT. Cela permet donc de maintenir une température de jonction maximale qui ne dégrade pas le circuit intégré lorsque la puce électronique 2 est en fonctionnement.
Comme illustré sur la vue en coupe de la , la portion du profil 410 de la face supérieure profilée 41 de l’enrobage 4 comporte une première zone en creux 4101. La première zone en creux 4101 s’étend en direction du substrat support 1 et délimite une première portion 42 de la région réduite de l’enrobage 4.
La première zone en creux 4101 peut être une tranchée. La première portion 42 de la région réduite de l’enrobage 4 recouvre au moins partiellement la puce électronique 2. En particulier, la partie de la puce électronique 2 recouverte par la première portion 42 comporte certains au moins des points chauds dégageant de la chaleur dans l’espace volumique de chaleur ESPV1 lorsque la puce électronique 2 est en fonctionnement. Dans ce cas, la première portion 42 et la première zone en creux 4101 peuvent se situer dans l’espace volumique de chaleur ESPV1.
La portion du profil 410 de la face supérieure profilée 41 de l’enrobage 4 comporte, en outre ici, une deuxième zone en creux 4102. La deuxième zone en creux 4102 s’étend en direction du substrat support 1 et délimite au moins une deuxième portion 43 de la région réduite de l’enrobage 4. La deuxième zone en creux 4102 peut former une tranchée autour de la première portion 42 par exemple. La deuxième portion 43 est située latéralement par rapport à la première portion 42 de la région réduite de l’enrobage 4. En particulier, au moins une partie de la deuxième portion 43 et de la deuxième zone en creux peuvent se situer dans l’espace volumique de chaleur ESPV1.
La deuxième portion 43 de la région réduite de l’enrobage 4 contribue également à réduire la chaine thermique du boîtier BT dans l’espace volumique de chaleur ESPV1.
La portion du profil 410 de la face supérieure profilée 41 de l’enrobage 4 comporte, en outre ici, une troisième zone en creux 4103. La troisième zone en creux 4103 s’étend en direction du substrat support 1 et délimite au moins une troisième portion 44 de la région réduite de l’enrobage 4. La troisième zone en creux 4103 peut former une tranchée autour de la deuxième portion 43 par exemple. La troisième portion 44 est située latéralement par rapport à la deuxième portion 43 de la région réduite de l’enrobage 4. En particulier, au moins une partie de la troisième zone en creux peut se situer dans l’espace volumique de chaleur ESPV1.
La troisième portion 44 de la région réduite de l’enrobage 4 contribue également à réduire la chaine thermique du boîtier BT dans l’espace volumique de chaleur ESPV1.
Dans le cas où le boîtier contient une puce électronique 2 plus petite dégageant de la chaleur dans l’espace volumique de chaleur ESPV2 moins large, on peut alors s’affranchir de la zone en creux 4103.
L’homme du métier saura définir le profil de l’enrobage en fonction des points chauds de la puce en fonctionnement et de la robustesse souhaitée pour le boîtier.
A titre indicatif, la illustre schématiquement le boîtier de la avec des cotes. Une première cote C correspond à l’épaisseur de l’enrobage 4. Une deuxième cote D et troisième cote E correspondent respectivement à la largeur et à la profondeur de la première zone en creux 4101 de la portion de profil 410. Une quatrième cote F et cinquième cote G correspondent respectivement à la largeur et à la profondeur de la troisième zone en creux 4103 de la portion de profil 410.
L’homme du métier saura définir les dimensions de C, D, E, F et G afin d’obtenir un boîtier BT pouvant dissiper de la chaleur et maintenir une température de jonction maximale qui ne dégrade pas le circuit intégré lorsque la puce électronique 2 est en fonctionnement tout en préservant une robustesse souhaitée pour le boîtier BT.
A titre d’exemple, l’homme du métier peut définir une cote C de 800µm, une cote D de valeur équivalente à 90% de la surface de la puce électronique 2, une cote E de 400µm, une cote F de valeur comprise entre 2 et 3 mm et une cote G de 400µm.
En fonction des réductions locales faites sur la résine et en fonction des points chauds sur la puce électronique, une amélioration de la dissipation thermique de l’ordre de 20% peut être observée, voire plus. Dans le mode de réalisation de la , la couche de colle 6 possède un profil épousant la face supérieure profilée 41 de l’enrobage 4. Le dissipateur thermique 5 comporte alors une face inférieure profilée 50 et une face supérieure plane 51. La face inférieure profilée du dissipateur 5 épouse le profil de la couche de colle 6. En particulier, la face inférieure profilée 50 du dissipateur thermique 5 forme des ailettes adaptées pour s’insérer dans les zones en creux 4101, 4102 et 4103 de la portion de profil 410 de l’enrobage 4.
Les ailettes formées par la face inférieure profilée 50 permettent d’augmenter la surface du dissipateur 5 aux endroits où se situent les portions 42, 43 et 44 de la région réduite de l’enrobage 4 et permettent donc au dissipateur 5 d’évacuer plus de chaleur vers l’extérieur du boîtier BT.
En variante comme illustré sur la , la couche de colle 6 possède une face inférieure profilée 60 et une face supérieure plane 61. La face inférieure profilée 60 de la couche de colle 6 épouse alors la face supérieure profilée 41 de l’enrobage 4. En particulier, la couche de colle 6 remplit les zones en creux 4101, 4102 et 4103 de façon que la face supérieure 61 de la couche de colle 6 reste plane. Dans cette même variante, le dissipateur thermique 5 possède une face inférieure plane 50 et une face supérieure plane 51. La face inférieure plane 50 du dissipateur 5 est fixée sur la face supérieure plane 61 de la couche de colle 6.
On peut donc concevoir un dissipateur thermique 5 de forme géométrique simple, ce qui permet notamment de simplifier la fabrication du boîtier BT.
Comme illustré aux figures précédentes, le boîtier BT utilise la technologie de « soudage de fils » (« wire bonding »).
En variante cependant comme illustré à la , le boîtier peut être du type utilisant la technologie dite de « puce retournée » (« Flip chip »). Dans ce cas, comme il est bien connu, la puce comporte une face inférieure munie de billes de connexion 10 électriquement conductrices. Ces billes de connexions 10 sont fixées sur la face FS du substrat support 1.
Par ailleurs, les billes de connexions 10 sont généralement noyées dans une couche de sous-remplissage 8 (« underfill »). La couche de sous-remplissage 8 peut être formée par une résine analogue à celle utilisée pour l’enrobage 4.
Les caractéristiques de l’enrobage 4, de la couche de fixation 6 et du dissipateur thermique, décrites en référence aux figures précédentes s’appliquent au mode de réalisation du boîtier de la .
Claims (7)
- Boîtier de circuit intégré (BT), comprenant un substrat support (1), au moins une puce électronique (2) fixée sur une face (FS) du substrat support (1) et configurée pour présenter des points chauds en fonctionnement dégageant de la chaleur dans un espace volumique de chaleur (ESPV1, ESPV2), un enrobage (4) enrobant au moins ladite au moins une puce électronique (2), possédant une face inférieure (40) fixée sur ladite face (FS) du substrat support (1) et une face supérieure profilée (41) ayant une portion de son profil (410) configurée pour réduire localement le volume d’une région de l’enrobage (4), ladite portion du profil (410) étant située au moins en partie dans l’espace volumique de chaleur (ESPV1, ESPV2), et un dissipateur thermique (5) fixé sur la face supérieure profilée (41) de l’enrobage (4) par l’intermédiaire d’une couche de fixation (6).
- Boîtier selon la revendication 1, dans lequel la couche de fixation (6) possède un profil épousant la face supérieure profilée (41) de l’enrobage (4) et le dissipateur thermique (5) comporte une face inférieure profilée (50) épousant le profil de la couche de fixation (6) et une face supérieure plane (51).
- Boîtier selon la revendication 1, dans lequel la couche de fixation (6) possède une face inférieure profilée (60) épousant la face supérieure profilée (41) de l’enrobage (4) et une face supérieure plane (61), et le dissipateur thermique (5) possède une face inférieure plane (50) fixée sur la face supérieure plane (61) de la couche de fixation (6) et une face supérieure plane (51).
- Boîtier selon l’une des revendications précédentes, dans lequel la portion du profil (410) de la face supérieure profilée (41) de l’enrobage (4) comporte au moins une première zone en creux (4101) s’étendant en direction du substrat support (1) et délimitant au moins une première portion (42) de la région réduite de l’enrobage (4) recouvrant au moins partiellement ladite au moins une puce (2).
- Boîtier selon la revendication 4, dans lequel la portion du profil (410) de la face supérieure profilée (41) de l’enrobage (4) comporte au moins une deuxième zone en creux (4102) s’étendant en direction du substrat support (1) et délimitant au moins une deuxième portion (43) de la région réduite de l’enrobage (4) située latéralement par rapport à la première portion (42) de la région réduite de l’enrobage (4).
- Boîtier selon l’une des revendications précédentes, dans lequel ladite au moins une puce (2) comporte une face inférieure fixée sur ladite face (FS) substrat support (1) par une couche de colle (3) et une face supérieure comportant des plages de contact (PD1) électriquement reliées à des plages de contact (PD2) de la face (FS) du substrat support (1) par des fils de connexion (WB), et l’enrobage (4) enrobe également les plages de contacts (PD1 et PD2) et les fils de connexion (WB).
- Boîtier selon l’une des revendications 1 à 5, dans lequel la puce (2) comporte une face inférieure munie de billes de connexion (10) électriquement conductrices fixées sur ladite face (FS) du substrat (1).
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2108970A FR3126543A1 (fr) | 2021-08-27 | 2021-08-27 | Boîtier de circuit integre |
| US17/884,980 US20230060870A1 (en) | 2021-08-27 | 2022-08-10 | Integrated circuit package |
| CN202211035799.9A CN115910948A (zh) | 2021-08-27 | 2022-08-26 | 集成电路封装 |
| CN202222261598.2U CN218498056U (zh) | 2021-08-27 | 2022-08-26 | 集成电路封装 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2108970 | 2021-08-27 | ||
| FR2108970A FR3126543A1 (fr) | 2021-08-27 | 2021-08-27 | Boîtier de circuit integre |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR3126543A1 true FR3126543A1 (fr) | 2023-03-03 |
Family
ID=77913294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR2108970A Pending FR3126543A1 (fr) | 2021-08-27 | 2021-08-27 | Boîtier de circuit integre |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20230060870A1 (fr) |
| FR (1) | FR3126543A1 (fr) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5108955A (en) * | 1988-10-27 | 1992-04-28 | Citizen Watch Co., Ltd. | Method of making a resin encapsulated pin grid array with integral heatsink |
| US7898093B1 (en) * | 2006-11-02 | 2011-03-01 | Amkor Technology, Inc. | Exposed die overmolded flip chip package and fabrication method |
-
2021
- 2021-08-27 FR FR2108970A patent/FR3126543A1/fr active Pending
-
2022
- 2022-08-10 US US17/884,980 patent/US20230060870A1/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5108955A (en) * | 1988-10-27 | 1992-04-28 | Citizen Watch Co., Ltd. | Method of making a resin encapsulated pin grid array with integral heatsink |
| US7898093B1 (en) * | 2006-11-02 | 2011-03-01 | Amkor Technology, Inc. | Exposed die overmolded flip chip package and fabrication method |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230060870A1 (en) | 2023-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7518219B2 (en) | Integrated heat spreader lid | |
| JP2006313896A (ja) | 発光素子パッケージ | |
| US7608915B2 (en) | Heat dissipation semiconductor package | |
| US20050179125A1 (en) | Thermally enhanced metal capped BGA package | |
| US20050083652A1 (en) | Liquid cooled semiconductor device | |
| JP5446006B2 (ja) | 膜上にｌｅｄチップを有するｌｅｄプラットフォーム | |
| US20090194777A1 (en) | Optoelectronic device submount | |
| FR2837022A1 (fr) | Dispositif a semiconducteur de puissance | |
| FR2779867A1 (fr) | Structure de montage et procede de montage d'un dispositif a semi-conducteur | |
| FR2725833A1 (fr) | Structure d'etancheite pour un emballage porteur de bande et son procede de fabrication | |
| FR2479564A1 (fr) | Boitier d'encapsulation pour module de puissance en circuit hybride | |
| FR2937795A1 (fr) | Dispositif electronique a matrice de diodes electroluminescentes de forte puissance comprenant des moyens de refroidissement ameliores | |
| JPH06196598A (ja) | 半導体チップの実装構造 | |
| FR3116383A1 (fr) | Boîtier de circuit intégré avec dissipateur thermique et procédé de fabrication | |
| TWI449138B (zh) | 封裝載板 | |
| FR3126543A1 (fr) | Boîtier de circuit integre | |
| JP2003347488A (ja) | 半導体装置およびその製造方法 | |
| KR100862515B1 (ko) | 발광소자 패키지 | |
| FR2758908A1 (fr) | Boitier d'encapsulation hyperfrequences bas cout | |
| FR3126811A1 (fr) | Boîtier pour plusieurs circuits integres | |
| CN218498056U (zh) | 集成电路封装 | |
| FR3124888A1 (fr) | Boîtier de circuit integre | |
| JP2796931B2 (ja) | 半導体素子収納用セラミックパッケージとパッケージ基体 | |
| EP1130641B1 (fr) | Boîtier de circuit intégré surmoulé | |
| FR3132978A1 (fr) | Dispositif électronique à dissipateur de chaleur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20230303 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |