FR3125665B1 - Circuit de lecture rapide pour un réseau matriciel de pixels événementiels - Google Patents

Circuit de lecture rapide pour un réseau matriciel de pixels événementiels Download PDF

Info

Publication number
FR3125665B1
FR3125665B1 FR2108085A FR2108085A FR3125665B1 FR 3125665 B1 FR3125665 B1 FR 3125665B1 FR 2108085 A FR2108085 A FR 2108085A FR 2108085 A FR2108085 A FR 2108085A FR 3125665 B1 FR3125665 B1 FR 3125665B1
Authority
FR
France
Prior art keywords
pixel array
line
event
read
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
FR2108085A
Other languages
English (en)
Other versions
FR3125665A1 (fr
Inventor
Puchades Josep Segura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR2108085A priority Critical patent/FR3125665B1/fr
Priority to EP22185813.7A priority patent/EP4125266B1/fr
Priority to US17/869,525 priority patent/US11792547B2/en
Publication of FR3125665A1 publication Critical patent/FR3125665A1/fr
Application granted granted Critical
Publication of FR3125665B1 publication Critical patent/FR3125665B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Abstract

Circuit de lecture rapide pour un réseau matriciel de pixels événementiels La présente description concerne un capteur événementiel comprenant : un réseau de pixels (102) ; un circuit de lecture de colonne (104) relié à des lignes de sortie de colonne du réseau de pixels, le circuit de lecture de colonne comprenant une pluralité de groupes de cellules de registre de colonne (108) ; et un circuit de lecture de ligne (106) comprenant une mémoire de lecture (1302) ayant un emplacement de stockage correspondant à chaque pixel du réseau de pixels, la mémoire de lecture (1302) ayant des ensembles d'une ou de plusieurs lignes de ligne pour écrire dans des lignes d'emplacements mémoire de la mémoire de lecture (1302), dans lequel chaque ligne de sortie de ligne du réseau de pixels est reliée, par l'intermédiaire d'un circuit de commande de ligne de ligne correspondant (1306), à un ensemble correspondant parmi les ensembles d'une ou de plusieurs lignes de ligne de la mémoire de lecture (1302). Figure pour l'abrégé : Fig. 13
FR2108085A 2021-07-26 2021-07-26 Circuit de lecture rapide pour un réseau matriciel de pixels événementiels Active FR3125665B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR2108085A FR3125665B1 (fr) 2021-07-26 2021-07-26 Circuit de lecture rapide pour un réseau matriciel de pixels événementiels
EP22185813.7A EP4125266B1 (fr) 2021-07-26 2022-07-19 Circuit de lecture rapide pour réseaux à matrice de pixels commandés par des événements
US17/869,525 US11792547B2 (en) 2021-07-26 2022-07-20 Fast readout circuit for event-driven pixel matrix array

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2108085 2021-07-26
FR2108085A FR3125665B1 (fr) 2021-07-26 2021-07-26 Circuit de lecture rapide pour un réseau matriciel de pixels événementiels

Publications (2)

Publication Number Publication Date
FR3125665A1 FR3125665A1 (fr) 2023-01-27
FR3125665B1 true FR3125665B1 (fr) 2023-11-10

Family

ID=78536312

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2108085A Active FR3125665B1 (fr) 2021-07-26 2021-07-26 Circuit de lecture rapide pour un réseau matriciel de pixels événementiels

Country Status (3)

Country Link
US (1) US11792547B2 (fr)
EP (1) EP4125266B1 (fr)
FR (1) FR3125665B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3125666A1 (fr) * 2021-07-26 2023-01-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Architecture de lecture à base de drapeau pour un réseau matriciel de pixels événementiels

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602005015327D1 (de) 2005-10-04 2009-08-20 Suisse Electronique Microtech Vorrichtung und Verfahren zum Lesen von Daten in einer Ansammlung von elektronischen Bauteilen, die mit einem Kommunikationsbus verbunden sind, angewendet auf das Lesen einer Matrix von Pixeln
US9591238B2 (en) * 2014-08-22 2017-03-07 Voxtel, Inc. Asynchronous readout array
KR102512828B1 (ko) * 2016-01-22 2023-03-22 삼성전자주식회사 이벤트 신호 처리 방법 및 장치
KR102612194B1 (ko) * 2016-12-14 2023-12-11 삼성전자주식회사 이벤트 기반 센서 및 이벤트 기반 센싱 방법
KR20230087615A (ko) * 2016-12-30 2023-06-16 소니 어드밴스드 비주얼 센싱 아게 동적 비전 센서 아키텍쳐
US10257456B2 (en) * 2017-09-07 2019-04-09 Samsung Electronics Co., Ltd. Hardware friendly virtual frame buffer
KR20220079972A (ko) * 2019-11-12 2022-06-14 애플 인크. 저전력 동기식 판독을 이용하는 센서
KR20210076238A (ko) * 2019-12-13 2021-06-24 삼성전자주식회사 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법
EP4104431A1 (fr) * 2020-02-14 2022-12-21 Prophesee Affichage de lecture d'événements à partir d'un réseau d'un circuit de capteurs et de pixels d'images basés sur des événements
FR3109667B1 (fr) * 2020-04-28 2024-04-05 Commissariat Energie Atomique Capteur d’image piloté par évènements et son procédé de lecture
FR3125666A1 (fr) * 2021-07-26 2023-01-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Architecture de lecture à base de drapeau pour un réseau matriciel de pixels événementiels

Also Published As

Publication number Publication date
EP4125266A1 (fr) 2023-02-01
US20230025549A1 (en) 2023-01-26
EP4125266B1 (fr) 2024-03-27
US11792547B2 (en) 2023-10-17
FR3125665A1 (fr) 2023-01-27

Similar Documents

Publication Publication Date Title
US5214601A (en) Bit line structure for semiconductor memory device including cross-points and multiple interconnect layers
FR3125665B1 (fr) Circuit de lecture rapide pour un réseau matriciel de pixels événementiels
US4586171A (en) Semiconductor memory
US4987559A (en) Semiconductor memory device having a plurality of access ports
US5010519A (en) Dynamic semiconductor memory device formed by 2-transistor cells
KR960001972A (ko) 단일 칩 프레임 버퍼 및 그래픽 가속기
EP0246277A1 (fr) Architecture de memoire de trame rapide utilisant des ram dynamiques
CN1232273A (zh) 用于动态随机存取存储器的被减少的信号测试
USRE36180E (en) Simultaneous read and refresh of different rows in a DRAM
FR3109667B1 (fr) Capteur d’image piloté par évènements et son procédé de lecture
US20020100862A1 (en) Multiplexed and pipelined column buffer for use with an array of photo sensors
JPS60167578A (ja) 低温槽用の赤外線検出装置
CN1434456A (zh) 通过多次读取减小在非易失性存储器中的噪声影响
US5625234A (en) Semiconductor memory device with bit line and select line arrangement maintaining parasitic capacitance in equilibrium
US20060056221A1 (en) Readout circuit, solid state image pickup device using the same circuit, and camera system using the same
US20210090646A1 (en) Multiplier and operation method based on 1t1r memory
CN114203230B (zh) 一种列选择信号单元电路、位线感测电路及存储器
JP6550590B2 (ja) 固体撮像装置
FR2654865A1 (fr) Procede d'ecriture rapide pour tester une memoire a acces aleatoire.
CN114203247B (zh) 一种位线感测电路及存储器
US20070247954A1 (en) Memory device with shared reference and method
FR3125666A1 (fr) Architecture de lecture à base de drapeau pour un réseau matriciel de pixels événementiels
US6339550B1 (en) Soft error immune dynamic random access memory
JPH0821239B2 (ja) ダイナミック型半導体記憶装置およびそのテスト方法
US5982395A (en) Method and apparatus for parallel addressing of an image processing memory

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLFP Fee payment

Year of fee payment: 3