FR3109849A1 - Dispositif pour charger et décharger une capacité - Google Patents

Dispositif pour charger et décharger une capacité Download PDF

Info

Publication number
FR3109849A1
FR3109849A1 FR2004327A FR2004327A FR3109849A1 FR 3109849 A1 FR3109849 A1 FR 3109849A1 FR 2004327 A FR2004327 A FR 2004327A FR 2004327 A FR2004327 A FR 2004327A FR 3109849 A1 FR3109849 A1 FR 3109849A1
Authority
FR
France
Prior art keywords
transistor
terminal
phase
circuit
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2004327A
Other languages
English (en)
Other versions
FR3109849B1 (fr
Inventor
Renald Boulestin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR2004327A priority Critical patent/FR3109849B1/fr
Priority to US17/226,535 priority patent/US11283441B2/en
Publication of FR3109849A1 publication Critical patent/FR3109849A1/fr
Application granted granted Critical
Publication of FR3109849B1 publication Critical patent/FR3109849B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

Dispositif pour charger et décharger une capacité La présente description concerne un dispositif (1) adapté à fonctionner en alternant des premières et deuxièmes phases de fonctionnement, le dispositif (1) comprenant un premier transistor (T1) et un premier circuit (C1) configuré pour :- relier une première borne de conduction (B11) du premier transistor (T1) à un noeud de sortie (101) du dispositif et une deuxième borne de conduction (B12) du premier transistor (T1) à un premier noeud (103) d'application d'un potentiel (GND) lors de chaque première phase ; et- relier la première borne (B11) du premier transistor (T1) à un deuxième noeud (105) d'application d'un potentiel (VDD) et la deuxième borne de conduction (B12) du premier transistor (T1) au noeud de sortie (101) lors de chaque deuxième phase de fonctionnement. Figure pour l'abrégé : Fig. 1

Description

Dispositif pour charger et décharger une capacité
La présente description concerne de façon générale les circuits électroniques, et plus particulièrement les dispositifs électroniques pour alternativement fournir un courant à un noeud et tirer un courant du noeud, par exemple pour charger et décharger une capacité connectée au noeud.
On connaît des dispositifs électroniques pour charger et décharger une capacité. Ces dispositifs sont adaptés à alternativement fournir ou tirer un courant de la capacité à laquelle ils sont connectés. Pour cela, ces dispositifs comprennent un premier transistor configuré pour fournir du courant à la capacité, et un deuxième transistor configuré pour tirer du courant depuis la capacité.
De tels dispositifs sont par exemple utilisés comme circuit de pilotage ("driver" en anglais) d'un transistor MOS de puissance, c'est-à-dire un transistor MOS configuré pour faire circuler entre son drain et sa source des courants de puissance dont les valeurs vont de 1A, de préférence 2A, jusqu'à 300A ou plus. Pour rendre alternativement passant ou bloqué le transistor MOS de puissance, les capacités intrinsèques (drain-grille et source-grille) sont alternativement chargées et déchargées par un dispositif de pilotage connecté à sa grille.
Ces dispositifs connus souffrent de divers inconvénients. En particulier, lorsque les courants fournis et tirés par ces dispositifs sont de l'ordre d'une ou plusieurs centaines de milliampères, leurs premier et deuxième transistors sont encombrants, d'où ils résultent que ces dispositifs sont encombrants.
Un mode de réalisation pallie tout ou partie des inconvénients des dispositifs connus décrits précédemment.
En particulier, un mode de réalisation prévoit un dispositif configuré pour fournir un courant à un noeud et tirer un courant de ce noeud, notamment pour alternativement charger et décharger des capacités par exemple d'un transistor MOS de puissance, qui soit moins encombrant que les dispositifs connus décrits ci-dessus.
Un mode de réalisation prévoit un dispositif configuré pour fournir un courant à un noeud et tirer un courant de ce noeud, notamment pour alternativement charger et décharger des capacités par exemple d'un transistor MOS de puissance, qui soit compatible avec des circuits de commande des dispositifs connus décrits précédemment.
Un mode de réalisation prévoit un dispositif adapté à fonctionner en alternant des premières et deuxièmes phases de fonctionnement, le dispositif comprenant :
un premier transistor ; et
un premier circuit configuré pour :
- relier une première borne de conduction du premier transistor à un noeud de sortie du dispositif et une deuxième borne de conduction du premier transistor à un premier noeud d'application d'un potentiel lors de chaque première phase ; et
- relier la première borne du premier transistor à un deuxième noeud d'application d'un potentiel et la deuxième borne de conduction du premier transistor au noeud de sortie lors de chaque deuxième phase de fonctionnement.
Selon un mode de réalisation, le premier circuit comprend :
un premier interrupteur de première phase connecté entre la première borne du premier transistor et le noeud de sortie ;
un deuxième interrupteur de première phase connecté entre la deuxième borne du premier transistor et le premier noeud ;
un premier interrupteur de deuxième phase connecté entre la première borne du premier transistor et le deuxième noeud ; et
un deuxième interrupteur de deuxième phase connecté entre la deuxième borne du premier transistor et le noeud de sortie.
Selon un mode de réalisation, le premier transistor et les interrupteurs du premier circuit sont des transistors MOS, et, pour une filière technologique donnée, la longueur de canal du premier transistor est supérieure, de préférence au moins 4 fois supérieure, à une longueur minimale de canal de ladite filière technologique, la longueur de canal des interrupteurs du premier circuit étant de préférence égale à ladite longueur minimale.
Selon un mode de réalisation, le dispositif comprend en outre :
un deuxième transistor dont une première borne de conduction et une borne de commande sont connectées entre elles ;
un troisième transistor dont une première borne de conduction et une borne de commande sont connectées entre elles ;
un deuxième circuit configuré pour relier, lors de chaque première phase de fonctionnement, une borne de commande du premier transistor à une première borne d'une source d'un premier courant, via la première borne du deuxième transistor, une deuxième borne de la source du premier courant étant reliée, de préférence connectée, au deuxième noeud ; et
un troisième circuit configuré pour relier, lors de chaque deuxième phase de fonctionnement, la borne de commande du premier transistor à la première borne de la source du premier courant via la première borne du troisième transistor.
Selon un mode de réalisation, le dispositif comprend en outre :
un deuxième transistor dont une première borne de conduction et une borne de commande sont connectées entre elles ;
un troisième transistor dont une première borne de conduction et une borne de commande sont connectées entre elles ;
un deuxième circuit configuré pour relier, lors de chaque première phase de fonctionnement, une borne de commande du premier transistor à une première borne d'une source d'un premier courant, via la première borne du deuxième transistor, une deuxième borne de la source du premier courant étant reliée, de préférence connectée, au deuxième noeud ; et
un troisième circuit configuré pour relier, lors de chaque deuxième phase de fonctionnement, la borne de commande du premier transistor à une première borne d'une source d'un deuxième courant, via la première borne du troisième transistor, une deuxième borne de la source du deuxième courant étant reliée, de préférence connectée, au deuxième noeud, le deuxième courant étant de préférence égal au premier courant.
Selon un mode de réalisation :
le deuxième circuit comprend un premier interrupteur de première phase configuré pour relier, lors de chaque première phase de fonctionnement, la borne de commande du premier transistor à la première borne de la source du premier courant, via la première borne du deuxième transistor, une borne dudit premier interrupteur de première phase étant reliée, de préférence connectée, à la borne de commande du deuxième transistor ; et
le troisième circuit comprend un premier interrupteur de deuxième phase configuré pour relier, lors de chaque deuxième phase de fonctionnement, la borne de commande du premier transistor à la première borne de la source du deuxième courant, via la première borne du troisième transistor, une borne dudit premier interrupteur de première phase étant reliée, de préférence connectée, à la borne de commande du troisième transistor.
Selon un mode de réalisation :
le deuxième circuit est en outre configuré pour relier une deuxième borne de conduction du deuxième transistor au premier noeud lors de chaque première phase de fonctionnement ; et/ou
le troisième circuit est en outre configuré pour relier une deuxième borne de conduction du troisième transistor au noeud de sortie lors de chaque deuxième phase de fonctionnement.
Selon un mode de réalisation :
le deuxième circuit comprend en outre un deuxième interrupteur de première phase connecté entre la deuxième borne de conduction du deuxième transistor et le premier noeud ; et/ou
le troisième circuit comprend en outre un deuxième interrupteur de deuxième phase connecté entre la deuxième borne du troisième transistor et le noeud de sortie.
Selon un mode de réalisation, le rapport de la largeur de canal sur la longueur de canal du premier transistor est égal à N fois le rapport de la largeur de canal sur la longueur de canal du deuxième transistor et à M fois le rapport de la largeur de canal sur la longueur de canal du troisième transistor, avec N et M supérieurs ou égaux à 10, M étant de préférence égal à N.
Selon un mode de réalisation, le dispositif comprend un miroir de courant, une branche de sortie du miroir de courant comprenant le premier transistor et le premier circuit.
Selon un mode de réalisation, une branche d'entrée du miroir de courant comprend le deuxième transistor et le deuxième circuit lors de chaque première phase de fonctionnement, ladite branche d'entrée comprenant le troisième transistor et le troisième circuit lors de chaque deuxième phase de fonctionnement.
Selon un mode de réalisation, le dispositif est configuré pour tirer un premier courant de sortie du noeud de sortie lors de chaque première phase, et fournir un deuxième courant de sortie au noeud de sortie lors de la chaque deuxième phase.
Selon un mode de réalisation, le dispositif comprend en outre un circuit de commande configuré pour :
-commander la fermeture des interrupteurs de première phase et l'ouverture des interrupteurs de deuxième phase lors de chaque première phase ; et
-commander la fermeture des interrupteurs de deuxième phase et l'ouverture des interrupteurs de première phase lors de chaque deuxième phase.
Selon un mode de réalisation, le dispositif est configuré pour charger et décharger des capacités de grille-source et de grille-drain d'un transistor MOS de puissance dont la grille est destinée à être connectée au noeud de sortie.
Un autre mode de réalisation prévoit un circuit intégré comprenant un dispositif tel que décrit.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 représente, de façon schématique et sous la forme d'un circuit, un mode de réalisation d'un dispositif ;
la figure 2 représente, de façon schématique et sous la forme d'un circuit, une première phase de fonctionnement du dispositif de la figure 1 ;
la figure 3 représente, de façon schématique et sous la forme d'un circuit, une deuxième phase de fonctionnement du dispositif de la figure 1 ;
la figure 4 représente, de façon schématique et sous la forme d'un circuit, une variante de réalisation du dispositif de la figure 1 ;
la figure 5 représente, de façon schématique et sous la forme d'un circuit, une autre variante de réalisation du dispositif de la figure 1 ; et
la figure 6 représente, de façon schématique et sous la forme d'un circuit, un exemple d'un mode de réalisation plus détaillé du dispositif de la figure 1.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les diverses applications dans lesquelles peut être prévu un dispositif configuré pour alternativement tirer un courant d'un noeud, par exemple connecté à une grille de transistor MOS de puissance, et fournir un courant à ce noeud n'ont pas été décrites, les modes de réalisation et variantes décrits étant compatibles avec de telles applications connues.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
L'inventeur propose ici de tirer parti du fait que, dans les dispositifs connus décrits précédemment qui sont configurés pour alternativement fournir un courant à un noeud et tirer un courant de ce noeud, par exemple un noeud connecté à une grille de transistor MOS de puissance, les premier et deuxième transistors configurés pour respectivement fournir et tirer le courant ne sont pas utilisés en même temps.
Plus particulièrement, l'inventeur propose ici de ne conserver qu'un seul de ces premier et deuxième transistors. L'inventeur propose en outre de prévoir un circuit configuré pour que ce transistor soit connecté entre le noeud de sortie du dispositif et un noeud d'application d'un premier potentiel, par exemple bas, lorsque du courant est tiré du noeud de sortie, et entre le noeud de sortie et un noeud d'application d'un deuxième potentiel, par exemple haut, lorsque du courant est fourni au noeud de sortie, le transistor et ce circuit formant, au moins en partie, une branche de sortie d'un miroir de courant.
La figure 1 représente, de façon schématique et sous la forme d'un circuit, un mode de réalisation d'un dispositif 1 tel que proposé par l'inventeur.
Dans l'exemple de la figure 1, le dispositif 1 (délimité par un cadre en pointillé en figure 1) est utilisé comme circuit de pilotage d'un transistor MOS de puissance 2, par exemple à canal N. Bien que cela ne soit pas représenté en figure 1, les bornes de conduction du transistor 2, c'est-à-dire son drain et sa source, sont respectivement indirectement reliée à un premier potentiel, par exemple un potentiel d'alimentation VDD, et reliée à un deuxième potentiel, par exemple un potentiel de référence, typiquement la masse GND. La borne de commande du transistor 2, c'est-à-dire son électrode de grille plus généralement appelée grille, est reliée, de préférence connectée à un noeud de sortie 101 du dispositif 1.
Toutefois, les modes de réalisation et variantes de dispositifs qui vont être décrits ne se limitent pas à cet exemple d'utilisation, ces dispositifs pouvant être utilisés dans d'autres applications dans lesquelles un courant est alternativement tiré d'un noeud ou fourni à ce noeud, en particulier quand ce courant est de l'ordre de la centaine de milliampères, voire de plusieurs centaines de milliampères.
Le dispositif 1 est configuré pour fonctionner en alternant des premières phases de fonctionnement, par exemple des phases où un premier courant de sortie est tiré à partir du noeud 101 par le dispositif 1, par exemple pour décharger les capacités intrinsèques du transistor 2, et des deuxièmes phases de fonctionnement, par exemple des phases où un deuxième courant de sortie est fourni au noeud 101 par le dispositif 1, par exemple pour charger les capacités intrinsèques du transistor 2.
Le dispositif 1 comprend un premier transistor T1, dans cet exemple un transistor MOS, par exemple à canal N.
Le dispositif 1 comprend en outre un premier circuit C1 (délimité par des pointillés en figure 1). Le premier circuit C1 est associé au transistor T1.
Le circuit C1 est configuré de sorte que, lors de chaque première phase de fonctionnement du dispositif 1 :
- une première borne de conduction B11, par exemple le drain, du transistor T1 soit reliée au noeud 101 ; et
- une deuxième borne de conduction B12, par exemple la source, du transistor T1 soit reliée à un noeud 103 d'application du deuxième potentiel GND.
Le circuit C1 est en outre configuré de sorte que, lors de chaque deuxième phase de fonctionnement du dispositif 1 :
- la première borne de conduction B11 du transistor T1 soit reliée à un noeud 105 d'application du premier potentiel VDD ; et
- la deuxième borne de conduction B12 du transistor T1 soit reliée au noeud 101.
Le circuit C1 est en outre configuré pour que, lors de chaque première phase et de chaque deuxième phase, le circuit C1 soit dépourvu de chemin conducteur sans le transistor T1 entre le noeud 103 et le noeud 105, entre le noeud 103 et le noeud 101, et entre le noeud 105 et le noeud 101. Dit autrement, le circuit C1 est configuré pour :
- déconnecter la borne B11 du noeud 105 et la borne B12 du noeud 101 lors de chaque première phase ; et
- déconnecter la borne B11 du noeud 101 et la borne B12 du noeud 103 lors de chaque deuxième phase.
Dans la suite de la description, on appelle interrupteur de première phase, respectivement de deuxième phase, un interrupteur destiné à être fermé pendant chaque première phase, respectivement pendant chaque deuxième phase. En outre, un interrupteur de première phase, respectivement de deuxième phase, est destiné à être ouvert pendant chaque deuxième phase, respectivement pendant chaque première phase.
Selon un mode de réalisation tel qu'illustré par la figure 1, le circuit C1 comprend :
- un premier interrupteur de première phase SW1 connecté respectivement à la borne B11 du transistor T1 et au noeud 101 ;
- un deuxième interrupteur de première phase SW2 connecté respectivement à la borne B12 du transistor T1 et au noeud 103 ;
- un premier interrupteur de deuxième phase SW3 connecté entre la borne B11 du transistor T1 et le noeud 105 ; et
- un deuxième interrupteur de deuxième phase SW4 connecté entre la borne B12 du transistor T1 et le noeud 101.
Le dispositif 1 comprend un miroir de courant. La branche de sortie du miroir de courant comprend, de préférence est constituée par, le transistor T1 et le circuit C1.
De préférence, on prévoit que le miroir de courant soit configuré pour que le courant dans sa branche de sortie corresponde au courant dans sa branche d'entrée multiplier par un facteur supérieur à 1, de préférence supérieur à 10, par exemple égal à 50, voire à 100.Cela permet notamment que le courant dans la branche de sortie du miroir de courant, donc au niveau du noeud 101, ait une valeur suffisamment élevée pour l'application visée, par exemple de l'ordre d'une ou plusieurs centaines de milliampères.
On considère à titre d'exemple une application dans laquelle il est souhaitable que les courants respectivement fourni au noeud 101 et tiré du noeud 101 par le dispositif 1 aient des valeurs aussi précises que possible. La longueur de canal du transistor MOS T1, mesurée entre ses régions de drain et de source, est de préférence supérieure à la longueur minimale de canal de la filière technologique considérée, par exemple au moins 4 fois supérieure à cette longueur minimale de canal, pour limiter les dispersions de fabrication qui sont maximales lorsque la longueur de canal est égale à la longueur minimale de canal de la technologie considérée.
On considère toujours à titre d'exemple le cas d'une application dans laquelle il est souhaitable que les courants respectivement fourni au noeud 101 et tiré du noeud 101 par le dispositif 1 aient des valeurs aussi précises que possible. Lorsque les interrupteurs SW1, SW2, SW3, SW4 du circuit C1 sont mis en oeuvre par des transistors de la même filière technologique que le transistor T1, les dispersions de fabrication sur ces transistors SW1, SW2, SW3, SW4 ont une influence négligeable sur la valeur du courant dans la branche de sortie du miroir de courant. Ces transistors SW1, SW2, SW3, SW4 peuvent alors avoir au moins une de leurs dimensions déterminant le courant maximal qui y circule qui soit égale à la dimension minimale correspondante de la filière technologique considérée. De préférence, la longueur de canal des transistors SW1, SW2, SW3, SW4 est sensiblement égale, voire égale, à la longueur minimale de canal dans la filière technologique considérée.
On comprend des deux paragraphes ci-dessus, que les transistors SW1, SW2, SW3 et SW4 peuvent occuper une surface beaucoup plus faible que celle occupée par le transistor T1, par exemple au moins 16 fois plus faible que celle d'un transistor T1 ayant une longueur de canal est égale à 4 fois la longueur minimale de canal de la technologie considérée, tout en permettant de faire circuler un courant important, par exemple d'une ou plusieurs centaines de milliampères, dans la branche de sortie du miroir de courant et au niveau du noeud 101. Ainsi, par rapport à un dispositif connu comprenant deux transistors de mêmes dimensions que le transistor T1 mais dépourvu du circuit C1, le dispositif 1 occupe une surface réduite, en particulier lorsque le courant tiré du noeud 101 et le courant fourni au noeud 101 sont importants.
Selon un mode de réalisation illustré par la figure 1, le dispositif est configuré pour que la branche d'entrée du miroir de courant comprenne un deuxième transistor T2 du dispositif 1 lors de chaque première phase de fonctionnement, et un troisième transistor T3 du dispositif 1 lors de chaque deuxième phase de fonctionnement. Plus particulièrement, lors de chaque première phase de fonctionnement, le transistor T1 est monté en miroir du transistor T2, et, lors de chaque deuxième phase de fonctionnement, le transistor T1 est monté en miroir du transistor T3.
Le transistor T2 est par exemple un transistor MOS, par exemple à canal N. Le transistor T2 a une première borne de conduction B21, par exemple son drain, connectée à sa borne de commande B23. De manière similaire, le transistor T3 est par exemple un transistor MOS, par exemple à canal N. Le transistor T3 a une première borne de conduction B31, par exemple son drain, connectée à sa borne de commande B33.
Selon le mode de réalisation illustré par la figure 1, le dispositif 1 comprend un deuxième circuit C2 et un troisième circuit C3. Le circuit C2 est associé au transistor T2 et le circuit C3 est associé au transistor T3.
Le circuit C2 est configuré, lors de chaque première phase, pour relier les transistors T1 et T2 en miroir de courant. Pour cela, le circuit C2 est configuré pour que, lors de chaque première phase :
- la première borne de conduction B21 et une deuxième borne de conduction B22, par exemple la source, du transistor T2 soient reliées respectivement à une première borne 109 d'une source 107 d'un premier courant et au noeud 103, une deuxième borne 111 de la source 107 étant reliée, de préférence connectée, au noeud 105 ; et
- la borne de commande B23 du transistor T2 soit reliée à une borne de commande B13 du transistor T1.
En particulier, le circuit C2 est configuré pour relier, lors de chaque première phase, la borne de commande B13 du transistor T1 à la borne 109 de la source 107, via la borne B21 du transistor T2. Dit autrement, le circuit C2 est configuré, lors de chaque première phase, pour créer un chemin conducteur entre la borne 109 et la borne B13, qui comprenne la borne B21 (donc la borne B23).
En outre, le circuit C2 est configuré pour empêcher, lors de chaque deuxième phase, le transistor T2 d'agir sur la borne de commande B13 du transistor 1.
Dans le mode de réalisation illustré par la figure 1, la borne B21 est connectée à la borne 109. Le circuit C2 est alors configuré, lors de chaque première phase, pour relier la borne B23 à la borne B13. Le circuit C2 est en outre configuré, lors de chaque deuxième phase, pour déconnecter, ou isoler, la borne B23 de la borne B13. Selon un mode particulier de mise en oeuvre, le circuit C2 comprend un premier interrupteur de première phase SW5 connecté entre les bornes B23 et B13.
Dans le mode de réalisation illustrée par la figure 1, de manière optionnelle, le circuit C2 est configuré pour relier, lors de chaque première phase, la deuxième borne B22 du transistor T2 au noeud 103. De manière complémentaire, le circuit C2 est alors également configuré pour déconnecter, lors de chaque deuxième phase, la borne B22 du noeud 103. La prévision d'un tel fonctionnement permet de réduire voire supprimer la circulation d'un courant de fuite entre les noeuds 103 et 105 lors de chaque deuxième phase, par rapport à une variante de réalisation où la borne B22 du transistor T2 est connectée au noeud 103 et où la borne B12 du transistor T2 est connectée à la borne 109. Selon un mode de réalisation particulier de mise en oeuvre, le circuit comprend un deuxième interrupteur de première phase SW6 optionnel connecté entre la borne B22 et le noeud 103.
Le circuit C3 est configuré, lors de chaque deuxième phase, pour relier les transistors T1 et T3 en miroir de courant. Pour cela, le circuit C3 est configuré pour que, lors de chaque deuxième phase :
- la première borne de conduction B31 et une deuxième borne de conduction B32, par exemple la source, du transistor T3 soient reliées respectivement à une première borne 115 d'une source 113 d'un deuxième courant, de préférence sensiblement égal, voire égal, au premier courant, et au noeud 103, la deuxième borne 117 de la source 113 étant reliée, de préférence connectée, au noeud 105 ; et
- la borne B33 du transistor T3 soit reliée à la borne B13 du transistor T1.
En particulier, le circuit C3 est configuré pour relier, lors de chaque deuxième phase, la borne de commande B13 du transistor T1 à la borne 115 de la source 113, via la borne B31 du transistor T3. Dit autrement, le circuit C3 est configuré, lors de chaque deuxième phase, pour créer un chemin conducteur entre la borne 115 et la borne B13, qui comprenne la borne B31 (donc la borne B33).
En outre, le circuit C3 est configuré pour empêcher, lors de chaque première phase, le transistor T3 d'agir sur la borne de commande B13 du transistor T1 et sur le noeud de sortie 101.
Dans le mode de réalisation illustré par la figure 1 où la borne B31 est connectée à la borne 115, le circuit C3 est alors configuré, lors de chaque deuxième phase, pour relier la borne B33 à la borne B13. Le circuit C3 est en outre configuré, lors de chaque première phase, pour déconnecter, ou isoler, la borne B33 de la borne B13. Selon un mode de réalisation particulier de mise en oeuvre, le circuit C3 comprend un premier interrupteur de deuxième phase SW7 connecté entre les bornes B33 et B13.
Dans le mode de réalisation illustré par la figure 1 où la borne B31 est connectée à la borne 115, le circuit C3 est également configuré pour relier, lors de chaque deuxième phase, la borne B32 du transistor T3 au noeud 101. De manière complémentaire, le circuit C3 est configuré pour isoler, lors de chaque première phase, la borne B32 du noeud 101. Selon un mode de réalisation particulier de mise en oeuvre, le circuit C3 comprend un deuxième interrupteur de deuxième phase SW8 connecté entre la borne B32 et le noeud 101.
Dans le mode de réalisation illustré par la figure 1, les sources de courant 107 et 113 font partie du dispositif 1. Dans une variante de réalisation non illustrée, l'une et/ou l'autre de ces sources de courant 107 et 113 peuvent être externes au dispositif 1.
Dans le mode de réalisation illustré par la figure 1, un circuit de commande 3 (CMD) est prévu. Selon ce mode de réalisation, le circuit 3 est externe au dispositif bien que, en variante, ce circuit 3 puisse faire partie du dispositif 1.
Le circuit de commande 3 est configuré pour fournir un signal indiquant au dispositif 1 les commutations entre les première et deuxième phases de fonctionnement de manière similaire aux circuits de commande des dispositifs connus décrits précédemment. Le dispositif 1 est donc compatible avec ces circuits de commande connus. Par exemple, le circuit 3 fourni un signal binaire de commande dont des commutations d'un premier état binaire à un deuxième état binaire, respectivement du deuxième état binaire au premier état binaire, commande des commutations d'une première phase de fonctionnement à une deuxième phase de fonctionnement, respectivement d'une deuxième phase de fonctionnement à une première phase de fonctionnement.
Le circuit 3 commande le circuit C1 et les circuits C2 et C3. Selon les modes particuliers de mise en oeuvre décrits ci-dessus, le circuit 3 commande la fermeture des interrupteurs de première phase lors de chaque première phase, et la fermeture des interrupteurs de deuxième phase lors de chaque deuxième phase. De manière complémentaire, le circuit 3 commande l'ouverture des interrupteurs de deuxième phase lors de chaque première phase, et l'ouverture des interrupteurs de première phase lors de chaque deuxième phase. A titre d'exemple, lorsque les interrupteurs de première phase et les interrupteurs de deuxième phase sont mis en oeuvre par des transistors de la même filière que le transistor T1, ces interrupteurs reçoivent sur leurs bornes de commande le signal binaire fourni par le circuit 3, éventuellement complémenté au moyen d'un ou plusieurs inverseurs.
La figure 2 représente le dispositif 1 de la figure 1 lors d'une première phase de fonctionnement.
Le transistor T1 a ses bornes B11 et B12 reliées respectivement aux noeuds 101 et 103 par le circuit C1, dans ce mode de mise en oeuvre par les interrupteurs de première phase respectifs SW1 et SW2. Le transistor T1 a également ses bornes B11 et B12 isolées respectivement des noeuds 105 et 101 par le circuit C1, dans ce mode de mise en oeuvre par les interrupteurs de deuxième phase respectifs SW3 et SW4.
En outre, le transistor T2 a sa borne B22 reliée au noeud 103 par le circuit C2, dans ce mode de mise en oeuvre par l'interrupteur de première phase SW6, et sa borne B23 reliée à la borne B13 du transistor T1 par le circuit C2, dans ce mode de mise en oeuvre par l'interrupteur de première phase SW5, sa borne B21 étant connectée à la borne 109 de la source 107.
Par ailleurs, la borne B13 du transistor T1 est isolée de la borne B33 du transistor T3 par le circuit C3, dans ce mode de mise en oeuvre par l'interrupteur de deuxième phase SW7, et la borne B32 du transistor T3 est isolée du noeud 101 par le circuit C3, dans ce mode de mise en oeuvre par l'interrupteur de deuxième phase SW8.
La source 107 délivre un courant I1 dans la branche d'entrée du miroir de courant comprenant le transistor T2 et le circuit C2, d'où il résulte qu'un courant I1' circule dans la branche de sortie du miroir de courant, depuis le noeud 101 vers le noeud 103. Dit autrement, le courant I1' est tiré du noeud de sortie 101. Le courant I1' est égal à N fois le courant I1, N étant le facteur multiplicatif du miroir de courant et étant déterminé par les rapports de dimensions des transistors T2 et T1. Le facteur N est supérieur à 1, de préférence supérieur à 10, par exemple égal à 50, voire à 100.
La figure 3 illustre le dispositif 1 de la figure 1 lors d'une deuxième phase de fonctionnement.
Le transistor T1 a ses bornes B11 et B12 reliées respectivement aux noeuds 105 et 101 par le circuit C1, dans ce mode de mise en oeuvre par les interrupteurs de deuxième phase respectifs SW3 et SW4. Le transistor T1 a en outre ses bornes B11 et B12 isolées respectivement des noeuds 101 et 103 par le circuit C1, dans ce mode de mise en oeuvre par les interrupteurs de première phase respectifs SW1 et SW2.
En outre, le transistor T3 a sa borne B32 reliée au noeud 101 par le circuit C3, dans ce mode de mise en oeuvre par l'interrupteur de deuxième phase SW8, et sa borne B33 reliée à la borne B13 du transistor T1 par le circuit C3, dans ce mode de mise en oeuvre par l'interrupteur de deuxième phase SW7, sa borne B31 étant connectée à la borne 115 de la source 113.
Par ailleurs, la borne B13 du transistor T1 est isolée de la borne B23 du transistor T2 par le circuit C2, dans ce mode de mise en oeuvre par l'interrupteur de première phase SW5, et la borne B22 du transistor T2 est isolée du noeud 103 par le circuit C2, dans ce mode de mise en oeuvre par l'interrupteur de première phase SW6.
La source 113 délivre un courant I2 dans la branche d'entrée du miroir de courant comprenant le transistor T3 et le circuit C3, d'où il résulte qu'un courant I2' circule dans la branche de sortie du miroir de courant, depuis le noeud 105 vers le noeud 101. Dit autrement, le courant I2' est fourni au noeud de sortie 101. Le courant I2' est égal à M fois le courant I2, M étant le facteur multiplicatif du miroir de courant et étant déterminé par les rapports de dimensions des transistors T3 et T1. Le facteur M est supérieur à 1, de préférence supérieur à 10, par exemple égal à 50, voire à 100. De préférence le courant I2 est égal au courant I1, et les facteurs M et N sont égaux.
La figure 4 représente, de façon schématique et sous la forme d'un circuit, une variante de réalisation du dispositif 1 de la figure 1. Seules les différences entre le dispositif 1 de la figure 4 et celui de la figure 1 sont ici mises en exergue.
Le dispositif 1 de la figure 4 diffère de celui de la figure 1 en ce que la source 113 est confondue avec la source 107, la source 107 pouvant faire partie du dispositif 1 comme cela est représentée en figure 4, ou bien être externe à ce dernier.
Par rapport au dispositif 1 de la figure 1 dans lequel, par exemple, la source de courant 107 correspond à un premier transistor MOS en miroir d'un deuxième transistor MOS et la source de courant 113 correspond à un troisième transistor MOS en miroir du deuxième transistor, le dispositif 1 de la figure 4 permet de supprimer la recopie de courant faite par le troisième transistor, et donc de supprimer ce troisième transistor.
En outre, le dispositif 1 de la figure 4 permet qu'un même courant soit I1 soit délivré, lors de chaque première phase, dans la branche d'entrée du miroir comprenant le transistor T2 et le circuit C1, et, lors de chaque deuxième phase, dans la branche d'entrée du miroir de courant comprenant le transistor T3 et le circuit C3. Dit autrement, lorsque les transistors T2 et T3 sont identiques, le dispositif 1 de la figure 4 permet qu'un même courant I1' soit tiré du noeud 101 lors de chaque première phase, et fourni au noeud 101 lors de chaque deuxième phase.
Dans la variante de réalisation de la figure 4, la borne B31 du transistor T3 est reliée, de préférence connectée, à la borne 109 de la source 107, pendant chacune des premières et deuxièmes phases.
Le fonctionnement du dispositif 1 de la figure 4 est similaire ou identique à celui du dispositif de la figure 1 et ne sera pas détaillé à nouveau.
La figure 5 représente, de façon schématique et sous la forme d'un circuit, une autre variante de réalisation du dispositif 1 de la figure 1. Seules les différences entre le dispositif 1 de la figure 5 et celui de la figure 1 sont ici mises en exergue.
Dans le dispositif 1 de la figure 5, comme dans celui de la figure 1, le circuit C3 est configuré, lors de chaque deuxième phase, pour relier les transistors T1 et T3 en miroir de courant. Notamment, le circuit C3 est configuré pour relier, lors de chaque deuxième phase, la borne de commande B13 du transistor T1 à la borne 115 de la source 113, via la borne B31 du transistor T3, et pour empêcher, lors de chaque première phase, le transistor T3 d'agir sur la borne de commande B13 du transistor 1 et sur le noeud de sortie 101.
Toutefois, dans la variante de réalisation de la figure 5, la borne B31 du transistor T3 n'est pas reliée ou connectée à la borne 115 de la source 113 pendant chacune des premières et deuxièmes phases. Le circuit C3 est ici configuré pour relier, lors de chaque deuxième phase, la borne B31 à la borne 115 de la source 113.
De manière complémentaire, le circuit C3 est en outre configuré pour isoler, lors de chaque première phase, la borne B31 de la borne 115.
Ainsi, lors de chaque première phase, aucun courant n'est fourni au transistor T3. Il en résulte que, même si la borne B32 du transistor T3 est reliée, de préférence connectée, au noeud 101 pendant chacune des premières et deuxièmes phases comme cela est illustré en figure 5, le transistor T3 n'agit pas sur le noeud 101 lors des premières phases. Il en résulte également que, même si la borne B33 du transistor T3 est reliée, de préférence connectée, à la borne B13 pendant chacune des premières et deuxièmes phases comme cela est illustré en figure 5, le transistor T3 n'agit pas sur cette borne lors des premières phases.
Selon un mode de mise en oeuvre particulier, le circuit C3 comprend un premier interrupteur de deuxième phase SW7' connecté entre la borne 115 de la source 113 et la borne B31 du transistor T3. On notera que, comme l'interrupteur de deuxième phase SW7 décrit en relation avec la figure 1, l'interrupteur de deuxième phase SW7' permet, lors de chaque deuxième phase, de connecter la borne B13 du transistor T1 à la borne 115 de la source 113, via la borne B33 (donc la borne B31) du transistor T3.
Le fonctionnement du dispositif 1 de la figure 5 est similaire à celui du dispositif 1 de la figure 1 et ne sera pas détaillé à nouveau.
On notera que la variante de réalisation de la figure 5 peut être combinée avec celle de la figure 4. La mise en oeuvre de cette combinaison est à la portée de l'homme du métier à partir de la description faite ci-dessus de ces deux variantes.
La variante de réalisation décrite ci-dessus pour le circuit C3 en se référant aux bornes B31, B32, B33 et 115, au noeud 101 et à la borne B13 peut s'appliquer au circuit C2 en se référant aux bornes B21, B22, B23 et 109, au noeud 103 et à la borne B13, respectivement.
La figure 6 représente, de façon schématique et sous la forme d'un circuit, un exemple d'un mode de réalisation plus détaillé du dispositif 1 de la figure 1. Seuls les détails non décrits en relation avec la figure 1 sont ici mis en exergue.
En figure 6, la source de courant 107 est mise en oeuvre par un transistor T107, dans cet exemple un transistor MOS, par exemple à canal N. Les bornes de conduction du transistor T107 correspondent aux bornes 109 et 111 de la source de courant 107. Plus particulièrement, dans cet exemple, la borne 111 correspond à la source du transistor T107, et la borne 109 correspond au drain du transistor T107.
Le transistor 107 est monté en miroir d'un transistor T, dans cet exemple un transistor MOS, par exemple à canal N. Le transistor T a ses bornes de conduction, dans cet exemple sa source et son drain, reliées, de préférence connectées, respectivement au noeud 105 et à un noeud 120 du dispositif 1. Le noeud 120 est destiné à recevoir un courant I. En outre, le transistor T a une de ses bornes de conduction, dans cet exemple son drain, connectée à sa borne de commande.
De manière similaire, la source de courant 113 est mise en oeuvre par un transistor T113, dans cet exemple un transistor MOS, par exemple à canal N. Les bornes de conduction du transistor T113 correspondent aux bornes 115 et 117 de la source de courant 113. Plus particulièrement, dans cet exemple, la borne 117 correspond à la source du transistor T113, et la borne 115 correspond au drain du transistor T113.
Dans cet exemple, le transistor T113 est, comme le transistor T107, monté en miroir du transistor T. Dans un autre exemple non illustré, le transistor T113 est monté en miroir d'un transistor autre que le transistor T, cet autre transistor pouvant avoir une de ses bornes de conduction reliée, de préférence connectée, à un autre noeud destiné à recevoir un courant.
En fonctionnement, le courant I est fourni au noeud 120 et les transistors T107 et T113 fournissent alors, selon la phase de fonctionnement considérée, le courant I1 et le courant I2. Les courants I1 et I2 sont proportionnels au courant I, par exemple sensiblement égaux, de préférence égaux au courant I.
Bien que cela ne soit pas représenté ici, le noeud 120 peut correspondre à une borne de conduction d'un transistor, par exemple un transistor MOS, par exemple à canal P, ce dernier pouvant être monté en miroir d'un autre transistor.
L'homme du métier est en mesure d'adapté l'exemple détaillé du dispositif 1 décrit en relation avec la figure 6 aux diverses variantes décrites précédemment.
L'inventeur a constaté qu'un dispositif 1, par exemple du type de celui de la figure 6, peut avoir une surface 30 % plus faible qu'un dispositif similaire dans lequel :
les circuits C1, C2 et C3 seraient omis,
les bornes B21 et B22 seraient connectées respectivement à la borne 109 et au noeud 103,
un premier transistor T1 aurait ses bornes de conduction connectées aux noeuds respectifs 101 et 103, et serait monté en miroir du transistor T2,
les bornes B21 et B22 seraient connectées respectivement à la borne 115 et au noeud 101, et
un deuxième transistor T1 aurait ses bornes de conduction connectées aux noeuds respectifs 105 et 101, et serait monté en miroir du transistor T3.
Bien que l'on ait décrits ci-dessus, en relation avec les figures 1 à 6, des modes de réalisation et variantes dans lesquels le transistor T1 de la branche de sortie du miroir de courant est monté en miroir du transistor T2 pendant chaque première phase, et en miroir du transistor T3 pendant chaque deuxième, au moyen du circuit C1 et des circuits C2 et C3 associés aux transistors respectifs T2 et T3, ces modes de réalisation et variantes peuvent être adapté au cas où le transistor T1 est monté en miroir de courant du transistor T2 pendant chaque première phase et en miroir de courant du même transistor T2 pendant chaque deuxième phase, notamment en modifiant le circuit C2, ce qui permet de supprimer le transistor T3 et le circuit C3. Par exemple, le circuit C2 est alors configuré de la façon suivante :
- pour connecter la borne B22 du transistor T2 au noeud 103 pendant chaque première phase, par exemple au moyen d'un interrupteur de première phase,
- pour connecter cette borne B22 au noeud 101 pendant chaque deuxième phase, par exemple au moyen d'un interrupteur de deuxième phase, et
- pour connecter la borne B21 à la borne 109 pendant chaque première phase, par exemple au moyen d'un autre interrupteur de première phase, et à la borne 115 pendant chaque deuxième phase, par exemple au moyen d'un autre interrupteur de deuxième phase, la borne B23 étant connectée à la borne B13 quelle que soit la phase considérée. A noter que si les sources 107 et 113 sont confondues, la borne B21 est alors reliée, de préférence connectée, à la borne 109 quelle que soit la phase de fonctionnement considérée.
Divers modes de réalisation et variantes ont été décrits. L’homme de l’art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaitront à l’homme de l’art. En particulier, l'homme du métier est en mesure d'adaptés les exemples de modes de réalisation et variantes décrits au cas où les transistors T1, T2 et T3 sont des transistors à canal P, notamment en modifiant le type N ou P des autres transistors du dispositif 1 tels que les transistors permettant de mettre en oeuvre les interrupteurs de première et deuxième phases.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de l’homme du métier à partir des indications fonctionnelles données ci-dessus. En particulier, l'homme du métier est en mesure, à partir de la description faite ci-dessus, de dimensionner les transistors T1, T2 et T3, et les interrupteurs de première et deuxième phases du circuit C1, en particulier quand ces derniers sont mis en oeuvre par des transistors de la même filière technologique que le transistor T1, pour obtenir un dispositif qui soit plus compact que les dispositifs connus et qui permette d'obtenir, en fonction de l'application visée, des valeurs souhaitées de courants respectivement fourni au noeud 101 et tiré du noeud 101, avec les précisions requises sur ces valeurs de courants.

Claims (15)

  1. Dispositif adapté à fonctionner en alternant des premières et deuxièmes phases de fonctionnement, le dispositif comprenant :
    un premier transistor (T1) ; et
    un premier circuit (C1) configuré pour :
    - relier une première borne de conduction (B11) du premier transistor (T1) à un noeud de sortie (101) du dispositif et une deuxième borne de conduction (B12) du premier transistor (T1) à un premier noeud (103) d'application d'un potentiel (GND) lors de chaque première phase ; et
    - relier la première borne (B11) du premier transistor (T1) à un deuxième noeud (105) d'application d'un potentiel (VDD) et la deuxième borne de conduction (B12) du premier transistor (T1) au noeud de sortie (101) lors de chaque deuxième phase de fonctionnement.
  2. Dispositif selon la revendication 1, dans lequel le premier circuit comprend :
    un premier interrupteur (SW1) de première phase connecté entre la première borne (B11) du premier transistor (T1) et le noeud de sortie (101) ;
    un deuxième interrupteur (SW2) de première phase connecté entre la deuxième borne (B12) du premier transistor (T1) et le premier noeud (103) ;
    un premier interrupteur (SW3) de deuxième phase connecté entre la première borne (B11) du premier transistor (T1) et le deuxième noeud (105) ; et
    un deuxième interrupteur (SW4) de deuxième phase connecté entre la deuxième borne (B12) du premier transistor (T1) et le noeud de sortie (101).
  3. Dispositif selon la revendication 2, dans lequel le premier transistor (T1) et les interrupteurs (SW1, SW2, SW3, SW4) du premier circuit (C1) sont des transistors MOS, et, pour une filière technologique donnée, la longueur de canal du premier transistor (T1) est supérieure, de préférence au moins 4 fois supérieure, à une longueur minimale de canal de ladite filière technologique, la longueur de canal des interrupteurs (SW1, SW2, SW3, SW4) du premier circuit (C1) étant de préférence égale à ladite longueur minimale.
  4. Dispositif selon l'une quelconque des revendications 1 à 3, comprenant en outre :
    un deuxième transistor (T2) dont une première borne de conduction (B21) et une borne de commande (B23) sont connectées entre elles ;
    un troisième transistor (T3) dont une première borne de conduction (B31) et une borne de commande (B33) sont connectées entre elles ;
    un deuxième circuit (C2) configuré pour relier, lors de chaque première phase de fonctionnement, une borne de commande (B13) du premier transistor (T1) à une première borne (109) d'une source (107) d'un premier courant, via la première borne (B21) du deuxième transistor (T2), une deuxième borne (111) de la source (107) du premier courant étant reliée, de préférence connectée, au deuxième noeud (105) ; et
    un troisième circuit (C3) configuré pour relier, lors de chaque deuxième phase de fonctionnement, la borne de commande (B13) du premier transistor (T1) à la première borne (109) de la source (107) du premier courant via la première borne (B31) du troisième transistor.
  5. Dispositif selon l'une quelconque des revendications 1 à 3, comprenant en outre :
    un deuxième transistor (T2) dont une première borne de conduction (B21) et une borne de commande (B23) sont connectées entre elles ;
    un troisième transistor (T3) dont une première borne de conduction (B31) et une borne de commande (B33) sont connectées entre elles ;
    un deuxième circuit (C2) configuré pour relier, lors de chaque première phase de fonctionnement, une borne de commande (B13) du premier transistor (T1) à une première borne (109) d'une source (107) d'un premier courant, via la première borne (B21) du deuxième transistor (T2), une deuxième borne (111) de la source (107) du premier courant étant reliée, de préférence connectée, au deuxième noeud (105) ; et
    un troisième circuit (C3) configuré pour relier, lors de chaque deuxième phase de fonctionnement, la borne de commande (B13) du premier transistor (T1) à une première borne (115) d'une source (113) d'un deuxième courant, via la première borne (B31) du troisième transistor (T3), une deuxième borne (117) de la source (113) du deuxième courant étant reliée, de préférence connectée, au deuxième noeud (105), le deuxième courant étant de préférence égal au premier courant.
  6. Dispositif selon la revendication 4 ou 5, dans lequel :
    le deuxième circuit (C2) comprend un premier interrupteur (SW5) de première phase configuré pour relier, lors de chaque première phase de fonctionnement, la borne de commande (B13) du premier transistor (T1) à la première borne (109) de la source (107) du premier courant, via la première borne (B21) du deuxième transistor (T2), une borne dudit premier interrupteur de première phase étant reliée, de préférence connectée, à la borne de commande (B23) du deuxième transistor (T2) ; et
    le troisième circuit (C3) comprend un premier interrupteur (SW7 ; SW7') de deuxième phase configuré pour relier, lors de chaque deuxième phase de fonctionnement, la borne de commande (B13) du premier transistor (T1) à la première borne (115) de la source (113) du deuxième courant, via la première borne (B31) du troisième transistor (T3), une borne dudit premier interrupteur de première phase étant reliée, de préférence connectée, à la borne de commande (B33) du troisième transistor (T3).
  7. Dispositif selon l'une quelconque des revendications 4 à 6, dans lequel :
    le deuxième circuit est en outre configuré pour relier une deuxième borne de conduction (B22) du deuxième transistor (T2) au premier noeud (103) lors de chaque première phase de fonctionnement ; et/ou
    le troisième circuit est en outre configuré pour relier une deuxième borne de conduction (B32) du troisième transistor (T3) au noeud de sortie (101) lors de chaque deuxième phase de fonctionnement.
  8. Dispositif selon la revendication 7 prise dans sa dépendance à la revendication 6, dans lequel :
    le deuxième circuit (C2) comprend en outre un deuxième interrupteur de première phase (SW6) connecté entre la deuxième borne de conduction (B22) du deuxième transistor (T2) et le premier noeud (103) ; et/ou
    le troisième circuit (C3) comprend en outre un deuxième interrupteur de deuxième phase (SW8) connecté entre la deuxième borne (B32) du troisième transistor (T3) et le noeud de sortie (101).
  9. Dispositif selon l'une quelconque des revendications 4 à 8, dans lequel le rapport de la largeur de canal sur la longueur de canal du premier transistor (T1) est égal à N fois le rapport de la largeur de canal sur la longueur de canal du deuxième transistor (T2) et à M fois le rapport de la largeur de canal sur la longueur de canal du troisième transistor (T3), avec N et M supérieurs ou égaux à 10, M étant de préférence égal à N.
  10. Dispositif selon l'une quelconque des revendications 1 à 9, comprenant un miroir de courant, une branche de sortie du miroir de courant comprenant le premier transistor (T1) et le premier circuit (C1).
  11. Dispositif selon la revendication 10 dans sa dépendance à l'une quelconque des revendications 4 et 9, dans lequel une branche d'entrée du miroir de courant comprend le deuxième transistor (T2) et le deuxième circuit (C2) lors de chaque première phase de fonctionnement, ladite branche d'entrée comprenant le troisième transistor (T3) et le troisième circuit (C3) lors de chaque deuxième phase de fonctionnement.
  12. Dispositif selon l'une quelconques des revendications 1 à 11, configuré pour tirer un premier courant de sortie (I1') du noeud de sortie (101) lors de chaque première phase, et fournir un deuxième courant de sortie (I2') au noeud de sortie lors de la chaque deuxième phase.
  13. Dispositif selon l'une quelconque des revendications 2, 6 et 8, comprenant en outre un circuit de commande (3) configuré pour :
    -commander la fermeture des interrupteurs de première phase (SW1, SW2, SW5, SW6) et l'ouverture des interrupteurs de deuxième phase (SW3, SW4, SW7, SW8 ; SW7') lors de chaque première phase ; et
    -commander la fermeture des interrupteurs de deuxième phase (SW3, SW4, SW7, SW8 ; SW7') et l'ouverture des interrupteurs de première phase (SW1, SW2, SW5, SW6) lors de chaque deuxième phase.
  14. Dispositif selon l'une quelconque des revendications 1 à 13, configuré pour charger et décharger des capacités de grille-source et de grille-drain d'un transistor MOS de puissance (2) dont la grille est destinée à être connectée au noeud de sortie (101).
  15. Circuit intégré comprenant un dispositif selon l'une quelconque des revendications 1 à 14.
FR2004327A 2020-04-30 2020-04-30 Dispositif pour charger et décharger une capacité Active FR3109849B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2004327A FR3109849B1 (fr) 2020-04-30 2020-04-30 Dispositif pour charger et décharger une capacité
US17/226,535 US11283441B2 (en) 2020-04-30 2021-04-09 Device for charging and discharging a capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2004327A FR3109849B1 (fr) 2020-04-30 2020-04-30 Dispositif pour charger et décharger une capacité
FR2004327 2020-04-30

Publications (2)

Publication Number Publication Date
FR3109849A1 true FR3109849A1 (fr) 2021-11-05
FR3109849B1 FR3109849B1 (fr) 2024-01-05

Family

ID=71784228

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2004327A Active FR3109849B1 (fr) 2020-04-30 2020-04-30 Dispositif pour charger et décharger une capacité

Country Status (2)

Country Link
US (1) US11283441B2 (fr)
FR (1) FR3109849B1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367210A (en) * 1992-02-12 1994-11-22 Lipp Robert J Output buffer with reduced noise
GB2356304A (en) * 1999-11-10 2001-05-16 Fujitsu Ltd A switch driver for a current-switching DAC
EP3627703A1 (fr) * 2018-09-18 2020-03-25 Infineon Technologies Austria AG Circuit d'attaque de grille à courant variable en continu

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559113B (zh) * 2015-10-19 2016-11-21 Macroblock Inc Voltage control device
WO2018150737A1 (fr) * 2017-02-17 2018-08-23 富士電機株式会社 Circuit d'attaque de dispositif à semi-conducteur à grille isolée

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367210A (en) * 1992-02-12 1994-11-22 Lipp Robert J Output buffer with reduced noise
GB2356304A (en) * 1999-11-10 2001-05-16 Fujitsu Ltd A switch driver for a current-switching DAC
EP3627703A1 (fr) * 2018-09-18 2020-03-25 Infineon Technologies Austria AG Circuit d'attaque de grille à courant variable en continu

Also Published As

Publication number Publication date
US11283441B2 (en) 2022-03-22
FR3109849B1 (fr) 2024-01-05
US20210344339A1 (en) 2021-11-04

Similar Documents

Publication Publication Date Title
EP1093044B1 (fr) Régulateur linéaire à faible chute de tension série
EP1081572A1 (fr) Circuit d'alimentation à sélecteur de tension
EP0388329A1 (fr) Circuit de commande de transistor MOS de puissance sur charge inductive
FR2702317A1 (fr) Circuit pompe de charge à faible consommation, faible bruit et synthétiseur de fréquence équipé d'un tel circuit.
EP0328465A1 (fr) Circuit de commande de grille d'un transistor MOS de puissance fonctionnant en commutation
FR2655196A1 (fr) Circuit d'isolation dynamique de circuits integres.
EP1380913B1 (fr) Régulateur de tension linéaire
FR2742933A1 (fr) Composant statique et monolithique limiteur de courant et disjoncteur
FR3109849A1 (fr) Dispositif pour charger et décharger une capacité
EP3576268A1 (fr) Circuit électronique d'alimentation
CH651160A5 (fr) Amplificateur differentiel a transistors bipolaires realises en technologie cmos.
FR2760151A1 (fr) Amplificateur-tampon de commande de bus
EP0148086A2 (fr) Procédé de suppression de charge de fond d'un dispositif photosensible à l'état solide
WO2002045261A2 (fr) Ensemble commandable de sources de courant
FR3134487A1 (fr) Dispositif de copie d'un courant
EP0305301B1 (fr) Circuit compresseur de signal, en particulier pour appareil téléphonique
FR2755804A1 (fr) Mise en veille d'un regulateur lineaire
FR2558670A1 (fr) Perfectionnement aux dispositifs photosensibles a l'etat solide
FR3103333A1 (fr) Dispositif pour générer un courant
EP1022855B1 (fr) Procédé et dispositif de commande d'un circuit de déviation verticale d'un spot balayant un écran, en particulier pour télé viseur ou moniteur informatique
FR2758021A1 (fr) Circuit elevateur de tension
EP0608938A1 (fr) Amplificateur à étage différentiel d'entrée et capacité de stabilisation intégrée
FR3088507A1 (fr) Cellule logique adiabatique
FR2466910A1 (fr) Commutateur electronique commande par voie magnetique
FR2754119A1 (fr) Dispositif et procede de conversion de tension en rampe continue pour reseau neuronal

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20211105

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5