FR3107621A1 - Interface d'alimentation USB-PD - Google Patents

Interface d'alimentation USB-PD Download PDF

Info

Publication number
FR3107621A1
FR3107621A1 FR2001838A FR2001838A FR3107621A1 FR 3107621 A1 FR3107621 A1 FR 3107621A1 FR 2001838 A FR2001838 A FR 2001838A FR 2001838 A FR2001838 A FR 2001838A FR 3107621 A1 FR3107621 A1 FR 3107621A1
Authority
FR
France
Prior art keywords
value
voltage
vbus
uvlo
values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2001838A
Other languages
English (en)
Other versions
FR3107621B1 (fr
Inventor
Jean Camiolo
Cedric Force
Christophe COCHARD
Alexandre Pons
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR2001838A priority Critical patent/FR3107621B1/fr
Priority to US17/184,027 priority patent/US11557897B2/en
Priority to CN202110214078.3A priority patent/CN113381603A/zh
Publication of FR3107621A1 publication Critical patent/FR3107621A1/fr
Application granted granted Critical
Publication of FR3107621B1 publication Critical patent/FR3107621B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/02—Arrangements for reducing harmonics or ripples
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/08—Three-wire systems; Systems having more than three wires
    • H02J1/082—Plural DC voltage, e.g. DC supply voltage with at least two different DC voltage levels
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/06—Two-wire systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

Interface d'alimentation USB-PD La présente description concerne une interface d'alimentation (214') comprenant : une borne (312) fournissant une tension continue (Vbus) ; un comparateur (Cp2) fournissant un premier signal (comp2) représentatif d'une comparaison de la tension (Vbus) avec un seuil haut ; un comparateur (Cp1) fournissant un deuxième signal (comp1) représentatif d'une comparaison de la tension (Vbus) avec un seuil bas ; et un premier circuit (CTRL) configuré pour : fournir des couples successifs de valeurs desdits seuils haut et bas pendant une durée après que la première tension (Vbus) devienne inférieure à une première valeur du seuil bas ; modifier les valeurs desdits seuils entre deux couples successifs sur la base des premier et deuxième signaux (comp1, comp2) pour déterminer un couple de valeurs encadrant la tension ; et déterminer une valeur courante de la tension sur la base du couple de valeurs encadrant la première tension. Figure pour l'abrégé : Fig. 2

Description

Interface d'alimentation USB-PD
La présente demande concerne de manière générale les interfaces d'alimentation d'une charge à partir d'une source d'alimentation. La demande concerne plus particulièrement une interface d'alimentation connectée entre une source d'alimentation et un connecteur de type USB-C, le connecteur étant destiné à être relié électriquement à une charge à alimenter, notamment par un câble de type USB-C.
Bien qu'aujourd'hui le sans-fil soit un des axes majeurs de la recherche dans le domaine de l'échange d'énergie et de données, les câbles semblent toujours être le moyen le plus fiable pour connecter plusieurs appareils électroniques, que ce soit pour échanger des données ou pour alimenter ou recharger un ou plusieurs appareils électroniques.
Parmi les différents types de câbles et connecteurs de la norme USB (bus série universel – "Universal Serial Bus"), le type USB-C est l'un des types qui permet l'échange de données et d'énergie. La technologie USB-PD (fourniture de puissance USB – "USB Power Delivery") est une technologie qui s'adapte sur les câbles et connecteurs de type USB-C. Cette technologie permet la gestion de l'alimentation d'appareils électroniques.
Il serait souhaitable de pouvoir améliorer au moins en partie certains aspects des interfaces connues d'alimentation d'une charge à partir d'une source d'alimentation, en particulier des interfaces d'alimentation connues adaptées à la technologie USB-PD.
Un mode de réalisation pallie tout ou partie des inconvénients des interfaces connues d'alimentation d'une charge à partir d'une source d'alimentation, en particulier des interfaces d'alimentation connues adaptées à la technologie USB-PD.
Un mode de réalisation prévoit une interface d'alimentation comprenant : une première borne configurée pour fournir une première tension continue ; un comparateur configuré pour fournir un premier signal représentatif d'une comparaison de la première tension avec un seuil haut ; un comparateur configuré pour fournir un deuxième signal représentatif d'une comparaison de la première tension avec un seuil bas ; et un premier circuit configuré pour : fournir des couples successifs de valeurs desdits seuils haut et bas pendant une première durée après que la première tension devienne inférieure à une première valeur du seuil bas ; modifier les valeurs desdits seuils haut et bas entre deux couples successifs sur la base des premier et deuxième signaux pour déterminer un couple de valeurs desdits seuils haut et bas encadrant la première tension ; et déterminer une valeur courante de la première tension sur la base du couple de valeurs desdits seuils haut et bas encadrant la première tension.
Selon un mode de réalisation, l'interface comprend en outre : un convertisseur de tension comprenant une deuxième borne configurée pour fournir une deuxième tension continue ; une résistance et un interrupteur en série entre la deuxième borne et la première borne ; et un deuxième circuit configuré pour fournir un signal de commande au convertisseur de sorte que la première tension soit égale à une première valeur de consigne.
Selon un mode de réalisation, le premier circuit est configuré pour déterminer une valeur courante de la première valeur de consigne à partir de ladite valeur courante de la première tension.
Selon un mode de réalisation, le deuxième circuit est configuré pour déterminer le signal de commande de manière que, quand l'interrupteur est passant : la première valeur de consigne soit égale à une deuxième valeur de consigne quand un courant dans la résistance est inférieur à un seuil de courant ; et la première valeur de consigne soit inférieure à la deuxième valeur de consigne quand ledit courant est supérieur au seuil de courant, une différence entre les première et deuxième valeurs de consigne étant déterminée sur la base d'un écart entre ledit courant et le seuil de courant.
Selon un mode de réalisation, quand la première tension est inférieure à la première valeur du seuil bas à la fin de la première durée, le premier circuit est configuré pour commander une ouverture de l'interrupteur puis fournir des valeurs successives de la deuxième valeur de consigne, lesdites valeurs successives étant décroissantes et allant de la valeur courante de la première valeur de consigne à une valeur par défaut de la deuxième valeur de consigne.
Selon un mode de réalisation, l'interface est configurée pour négocier une puissance d'alimentation à fournir à une charge, de préférence en mettant en œuvre une technologie USB-PD, quand ladite charge est connectée à l'interface.
Selon un mode de réalisation, lorsque la puissance d'alimentation à fournir est renégociée, le premier circuit est configuré pour fournir des valeurs successives de la deuxième valeur de consigne variant de manière monotone entre une valeur de la deuxième valeur de consigne déterminée par la puissance négociée et une valeur de la deuxième valeur de consigne déterminée par la puissance renégociée.
Selon un mode de réalisation, quand l'interrupteur est passant et que la puissance d'alimentation à fournir a été négociée, la deuxième valeur de consigne est déterminée par la puissance négociée.
Selon un mode de réalisation, le premier circuit comprend au moins un convertisseur numérique analogique et une unité de commande numérique configurée pour commander ledit au moins un convertisseur numérique analogique de sorte que ledit au moins un convertisseur numérique analogique fournisse les valeurs desdits seuils haut et bas.
Selon un mode de réalisation, l'unité de commande est en outre configurée pour commander ledit au moins un convertisseur numérique analogique de sorte que ledit au moins un convertisseur numérique analogique fournisse les valeurs de la deuxième valeur de consigne.
Un autre mode de réalisation prévoit un procédé mis en œuvre dans une interface d'alimentation, le procédé comprenant : une fourniture d'une première tension continue sur une première borne de l'interface ; une fourniture, par un comparateur de l'interface, d'un premier signal représentatif d'une comparaison de la première tension avec un seuil haut ; une fourniture, par un comparateur de l'interface, d'un deuxième signal représentatif d'une comparaison de la première tension avec un seuil bas ; une détection, par un premier circuit de l'interface, que la première tension devient inférieure à une première valeur du seuil bas sur la base du deuxième signal ; une fourniture, par le premier circuit, de couples successifs de valeurs desdits seuils haut et bas pendant une première durée après ladite détection ; une modification, par le premier circuit, des valeurs desdits seuils haut et bas entre deux couples successifs sur la base des premier et deuxième signaux pour déterminer un couple de valeurs desdits seuils haut et bas encadrant la première tension ; et une détermination, par le premier circuit, d'une valeur courante de la première tension sur la base du couple de valeurs desdits seuils haut et bas encadrant la première tension.
Selon un mode de réalisation, le procédé comprend en outre : une fourniture, par un convertisseur de tension de l'interface, d'une deuxième tension continue sur une deuxième borne du convertisseur reliée à la première borne par une résistance et un interrupteur en série ; et une fourniture, par un deuxième circuit de l'interface, d'un signal de commande au convertisseur tel que la première tension soit égale à une première valeur de consigne.
Selon un mode de réalisation, le premier circuit détermine une valeur courante de la première valeur de consigne à partir de ladite valeur courante de la première tension.
Selon un mode de réalisation, quand l'interrupteur est passant, le deuxième circuit détermine le signal de commande de sorte que : la première valeur de consigne est égale à une deuxième valeur de consigne quand un courant dans la résistance est inférieur à un seuil de courant ; et la première valeur de consigne est inférieure à la deuxième valeur de consigne quand ledit courant est supérieur au seuil de courant, une différence entre les première et deuxième valeurs de consigne étant déterminée par un écart entre ledit courant et le seuil de courant.
Selon un mode de réalisation, quand la première tension est inférieure à la première valeur du seuil bas à la fin de la première durée, le premier circuit commande une ouverture de l'interrupteur puis fournit des valeurs successives de la deuxième valeur de consigne, lesdites valeurs successives étant décroissantes et allant de ladite valeur courante de la première valeur de consigne à une valeur par défaut de la deuxième valeur de consigne.
Selon un mode de réalisation, l'interface décrite est configurée pour mettre en œuvre le procédé décrit.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles:
la figure 1 est une vue schématique illustrant un exemple d'une fourniture d'une puissance d'alimentation à une charge par l'intermédiaire d'une interface d'alimentation reliant la charge et une source d'alimentation;
la figure 2 représente, de manière schématique et sous forme de blocs, un mode de réalisation d'une interface d'alimentation du type de celle de la figure 1 ;
la figure 3 représente, sous forme de blocs, un mode de réalisation d'un procédé, par exemple mis en œuvre dans l'interface de la figure 2 ;
la figure 4 représente, sous forme de blocs, une variante de réalisation du procédé de la figure 3, par exemple mis en œuvre dans l'interface de la figure 2;
la figure 5 représente, sous forme de blocs, une autre variante de réalisation du procédé de la figure 3, par exemple mis en œuvre dans l'interface de la figure 2 ; et
la figure 6 représente, sous forme de blocs, encore une autre variante de réalisation du procédé de la figure 3, par exemple mis en œuvre dans l'interface de la figure 2.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les divers dispositifs et applications dans lesquels peut être prévue une interface d'alimentation, notamment une interface d'alimentation configurée pour mettre en œuvre la technologie USB-PD, n'ont pas été décrits, les modes de réalisation décrits étant compatibles avec ces dispositifs et applications usuels. En outre, la gestion d'une phase de négociation concernant la puissance d'alimentation qu'une interface est supposée fournir à une charge à partir d'une source d'alimentation n'est pas détaillée. De plus, seuls les aspects pertinents des technologies USB-C et USB-PD sont décrits, les autres aspects s'adaptant sans modifications. Par exemple, la fonction d'échange de données via des connecteurs de type USB-C adaptés à la technologie USB-PD, et le cas échéant un câble de type USB-C adapté à la technologie USB-PD, n'est pas décrite, les modes de réalisation décrits étant compatibles avec la fonction d'échange de données usuelle des technologies USB-C et USB-PD.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10% près, de préférence à 5% près.
La figure 1 est une vue schématique illustrant un exemple d'une fourniture d'une puissance d'alimentation à une charge 400 (SINK) par l'intermédiaire d'une interface d'alimentation 214 reliant la charge 400 et une source d'alimentation 201.
L'interface 214 appartient à un dispositif 200 ayant le rôle d'une source de puissance (SOURCE). Le dispositif 200 comprend la source d'alimentation 201. Dans l'exemple de la figure 1, les dispositifs 200 et 400 sont connectés par l'intermédiaire d'un câble C de type USB-C, dans cet exemple adapté à la technologie USB-PD.
La source d'alimentation 201 du dispositif 200 est par exemple le secteur ou une alimentation continue (DC). Dans la suite de la description, on considère à titre d'exemple que la source 201 d'alimentation délivre une tension continue, le dispositif 200 étant par exemple un ordinateur, une batterie portable, etc. ou tout autre dispositif électronique adapté à alimenter un dispositif et/ou à recharger une batterie.
Le câble C comprend, à chacune de ses extrémités, un connecteur C1, C2 de type USB-C, dans cet exemple adapté à la technologie USB-PD. Les connecteurs C1, C2 peuvent être identiques.
Un élément de raccordement 210, respectivement 410, comprenant l'interface d'alimentation 214, respectivement une interface d'alimentation 414, et un connecteur 212, respectivement 412, est disposé du côté du dispositif 200, respectivement du dispositif 400. L'interface 214, respectivement 414, relie la source d'alimentation 201, respectivement la charge 400, au connecteur 212, respectivement 412. De préférence, on considère que les éléments de raccordement 210, respectivement 410, font partie du dispositif d'alimentation 200, respectivement de la charge 400. Chaque connecteur 212, 412 est configuré pour coopérer avec un connecteur C1, C2 du câble C. Chaque connecteur 212, 414 peut également être configuré pour coopérer avec le connecteur 412, respectivement 212. Les interfaces 214, 414 peuvent être identiques. Les interfaces 214, 414 permettent d'adapter la puissance d'alimentation fournit par la source d'alimentation 201 en fonction de la puissance d'alimentation demandée par la charge 400. Plus particulièrement, dans la suite de la description, les interfaces 214, 414 permettent d'adapter la puissance d'alimentation fournie par la source d'alimentation 201 en fonction d'une puissance d'alimentation de consigne demandée par la charge 400, notamment dans le cas où la technologie USB-PD est mise en oeuvre. Pour cela, l'interface 214 comprend un convertisseur de puissance (non représenté en figure 1), par exemple un convertisseur de tension continu-continu (DC/DC) quand la source d'alimentation 201 fournie une tension DC. Le convertisseur est commandé pour adapter, à partir de la source d'alimentation 201, la puissance fournie à la charge 400.
Lors d'une connexion gérée par la technologie USB-PD, l'interface 214 est configurée pour fournir une tension d'alimentation Vbus (non représentée en figure 1) à la charge 400, cette tension Vbus ayant d'abord une valeur par défaut, généralement basse, par exemple 5V. Puis, une communication s'établit entre les dispositifs 200 et 400 pour décider de la puissance d'alimentation nécessaire au dispositif 400 pour pouvoir être alimenté et/ou rechargé. Plus particulièrement, le dispositif 400 indique, par exemple via son interface 414, la puissance minimale requise pour son fonctionnement et le dispositif 200 indique, par exemple via son interface 214, les puissances d'alimentation qu'il est capable de fournir. Une négociation gérée, dans cet exemple, par la technologie USB-PD, s'entame alors pour définir quelle puissance le dispositif 200 fournira au dispositif 400.
La puissance d'alimentation négociée est sélectionnée dans une liste prédéfinie de puissances d'alimentation. Cette liste est par exemple enregistrée dans l'interface 214. De préférence, cette liste est définie par une norme. Chaque puissance d'alimentation de la liste est caractérisée par plusieurs valeurs, notamment par une valeur cible ou de consigne Vtarget de la tension Vbus que le dispositif 200 est censé fournir à la charge 400, et par un seuil de courant Ith, ou courant maximal, que la charge 400 est autorisée à tirer du dispositif 200. Dans la technologie USB-PD, chaque ensemble de valeurs caractérisant une puissance d'alimentation de la liste prédéfinie correspond à un ensemble d'informations désigné par le sigle PDO ("Power Data Object" – objet de données de puissance), ces ensembles d'informations PDO pouvant être transmis entre des dispositifs 200 et 400 adaptés à la technologie USB-PD pour définir, lors d'une négociation, laquelle des puissances prédéfinies le dispositif 200 est supposé délivrer à la charge 400.
Une fois cette négociation terminée, l'interface de connexion 214 adapte la puissance d'alimentation de la source d'alimentation 201 conformément au résultat de la négociation, puis l'alimentation du dispositif 400 débute. Le convertisseur de tension de l'interface 214 est alors commandé par l'interface 214 conformément au résultat de la négociation, pour adapter la puissance de la source d'alimentation 201 à la puissance négociée.
En particulier, tant qu'un courant I (non représenté en figure 1) tiré par la charge 400 est inférieur au seuil de courant Ith correspondant à la puissance négociée, l'interface 214 commande son convertisseur, via un signal de commande cmd (non représenté en figure 1), de sorte que la tension Vbus fournie à la charge 400 soit égale à une valeur cible Vtarget' alors égale à la valeur cible Vtarget définie par la puissance négociée. Ce fonctionnement est généralement appelé fonctionnement en tension constante. Pour cela, l'interface 214 comprend une boucle de contre réaction en tension configurée pour fournir le signal de commande cmd au convertisseur. Plus précisément, la boucle de contre réaction en tension est configurée pour adapter ou modifier le signal cmd sur la base d'un écart entre la valeur cible Vtarget' et la tension Vbus, ou, dit autrement, sur la base d'un écart entre un signal représentatif de la valeur Vtarget' et un signal représentatif de la tension Vbus.
De plus, lorsque la charge 400 tire un courant I supérieur au seuil de courant Ith définie par la puissance négociée, l'interface 214 est configurée pour diminuer la valeur cible Vtarget'. L'interface 214 est en outre configurée pour adapter ou modifier le signal cmd en conséquence, de sorte que la tension Vbus soit égale à la valeur cible Vtarget'. Dit autrement, lorsque le courant I est supérieur au seuil Ith, l'interface est configurée pour diminuer la tension Vbus fournie. Cette diminution de la tension Vbus est mise en œuvre de manière à éviter que le dispositif 200 délivre une puissance supérieure à la puissance négociée. Ce fonctionnement est généralement appelé fonctionnement en courant constant. Pour cela, l'interface 214 comprend une boucle de contre réaction en courant configurée pour modifier, de préférence pour diminuer, la valeur Vtarget' par rapport à la valeur Vtarget lorsque le courant I est supérieur au seuil Ith. La diminution de la valeur Vtarget' est alors déterminée sur la base d'un écart entre le courant I et le seuil Ith, ou, dit autrement, sur la base d'un écart entre un signal représentatif du courant I et un signal représentatif du seuil Ith. Dit encore autrement, la boucle de contre réaction en courant est configurée pour fournir, à la boucle de contre réaction en tension, une valeur cible de tension Vtarget' correspondant à la valeur cible Vtarget modifiée sur la base de l'écart entre le courant I et le seuil Ith.
Par ailleurs, l'interface 214 comprend un premier comparateur (non représenté en figure 1) configuré pour comparer la tension Vbus à un seuil haut OVLO, ou, dit autrement, pour comparer un signal représentatif de la tension Vbus à un signal représentatif du seuil OVLO. L'interface comprend également un deuxième comparateur (non représenté en figure 1) configuré pour comparer la tension Vbus et un seuil bas UVLO, ou, dit autrement, pour comparer un signal représentatif de la tension Vbus à un signal représentatif du seuil UVLO. Les seuils UVLO ("Under Voltage Lock Out" – verrouillage en sous tension) et OVLO ("Over Voltage Lock Out" – verrouillage en surtension) sont respectivement inférieur à la valeur Vtarget et supérieur à la valeur Vtarget, et sont déterminés par la puissance négociée. A titre d'exemple, le seuil UVLO est égal à 90% de la valeur Vtarget et le seuil OVLO est égal à 110% de la valeur Vtarget.
On considère le cas où le courant I augmente par rapport au seuil Ith jusqu'à ce que la tension Vbus devienne inférieure au seuil UVLO. Si après l'écoulement d'une durée de temporisation depuis le moment où la tension Vbus devient inférieure au seuil UVLO, la tension Vbus est toujours inférieure à ce seuil UVLO, l'interface 214 est configurée pour ouvrir un interrupteur SW (non représenté en figure 1) connecté entre le convertisseur de tension de l'interface 214 et une borne de sortie de l'interface 214 fournissant la tension Vbus. Suite à cela, l'interface 214 met à jour la valeur cible Vtarget de sorte qu'elle soit égale à une valeur par défaut, par exemple 5V. Dit autrement, la valeur Vtarget est commutée d'une première valeur Vtarget1 déterminée par la puissance négociée à une deuxième valeur Vtarget2, ici égale à la valeur par défaut. En outre, comme l'interrupteur SW est ouvert, le courant I est inférieur au seuil Ith et la valeur Vtarget' est égale à la valeur Vtarget.
Une telle commutation de la valeur Vtarget, donc de la valeur Vtarget', peut entraîner des variations non désirées et/ou mal maîtrisées du signal cmd. Ces variations du signal cmd peuvent entraîner un disfonctionnement du convertisseur de tension de l'interface 214, par exemple entraîner le passage du convertisseur dans un mode de configuration, ce qui pose problème.
Pour éviter les variations indésirables du signal cmd, les inventeurs proposent ici, lorsque la tension Vbus est inférieure au seuil UVLO à la fin de la durée de temporisation, de faire varier progressivement et de manière monotone la valeur cible Vtarget de la valeur Vtarget' à la fin de la durée de temporisation, à la valeur par défaut de la valeur Vtarget. La valeur cible Vtarget prend alors plusieurs valeurs intermédiaires, successives et décroissantes entre la valeur Vtarget' à la fin de la durée de temporisation et la valeur par défaut de la valeur cible Vtarget. Comme l'interrupteur SW est ouvert, la valeur Vtarget' varie alors progressivement de sa valeur à la fin de la durée de temporisation, à la valeur par défaut de la valeur Vtarget. Il en résulte que le signal cmd varie également progressivement et de manière maîtrisée, ce qui évite les disfonctionnements du convertisseur de l'interface 214.
Pour cela, il est souhaitable qu'un circuit de l'interface 214 fournissant la valeur Vtarget, c’est-à-dire les valeurs prises par la valeur de consigne Vtarget, connaisse la valeur Vtarget' à la fin de la durée de temporisation.
Les inventeurs proposent ici de tirer profit de la durée de temporisation et des premier et deuxième comparateurs de l'interface 214 configurés pour comparer la tension Vbus aux seuils respectifs UVLO et OVLO, de manière à déterminer une valeur courante de la tension Vbus à la fin de la durée de temporisation. La connaissance de la valeur courante de la tension Vbus à la fin de la durée de temporisation permet ensuite de déterminer la valeur Vtarget' à la fin de cette durée de temporisation.
Plus particulièrement, les inventeurs proposent ici de modifier les valeurs des seuils UVLO et OVLO pendant la durée de temporisation de manière à déterminer un couple d'une valeur de seuil UVLO et d'une valeur de seuil OVLO encadrant la tension Vbus, c’est-à-dire un couple d'une valeur du seuil UVLO inférieure à la tension Vbus et d'une valeur du seuil OVLO supérieure à la tension Vbus. En effet, il est ensuite possible d'en déduire une valeur courante de la tension Vbus à partir de la valeur du seuil UVLO inférieure à la tension Vbus et de la valeur du seuil OVLO supérieure à la tension Vbus.
Selon un mode de réalisation, les inventeurs prévoient une interface du type de l'interface 214, comprenant un circuit configuré pour fournir des couples successifs de valeurs des seuils UVLO et OVLO pendant la durée de temporisation. Ce circuit est configuré pour modifier les valeurs desdits seuils haut et bas entre deux couples successifs de valeurs, sur la base des signaux de sortie des premier et deuxième comparateurs de l'interface, de façon à déterminer un couple de valeurs des seuils OVLO et UVLO encadrant la tension Vbus. Ce circuit est en outre configuré pour déterminer la valeur courante de la tension Vbus sur la base du couple de valeurs des seuils OVLO et UVLO encadrant la tension Vbus.
La figure 2 représente, de manière schématique, un mode de réalisation d'une telle interface, cette interface étant référencée 214' et remplaçant par exemple l'interface 214 dans la figure 1.
L'interface 214' comprend deux bornes d'entrée 301 et 302 destinées à recevoir une tension d'alimentation Vsupply de la source d'alimentation 201 (figure 1). La tension Vsupply est par exemple une tension DC, par exemple référencée à la borne 302.
L'interface 214' comprend un convertisseur CONV de tension, ou convertisseur de puissance, délimité par des traits en pointillé en figure 2. Le convertisseur CONV comprend deux bornes d'entrée 304 et 305 reliées, de préférence connectées, aux bornes respectives 301 et 302, pour recevoir la tension Vsupply.
Le convertisseur CONV comprend une borne de sortie 307 configurée pour fournir une tension DC Vsrc, la tension Vsrc étant par exemple référencée par rapport à une autre borne de sortie 308 du convertisseur CONV mise à un potentiel de référence GND, typiquement la masse.
Le convertisseur CONV est commandé par le signal de commande cmd, le signal cmd étant reçu par une borne 310 du convertisseur CONV. Plus particulièrement, le signal cmd détermine une valeur de la tension Vsrc que le convertisseur CONV doit fournir.
L'interface 214' comprend une résistance R et l'interrupteur SW connectés en série, entre la borne 307 et une borne 312 de sortie de l'interface 214'. La borne 312 est configurée pour fournir la tension Vbus lorsque l'interrupteur SW est fermé. La tension Vbus est par exemple référencée par rapport à une borne 313 de sortie de l'interface 214' mise au potentiel de référence GND. La borne 313 est reliée, de préférence connectée à la borne 308 du convertisseur CONV. La valeur de la tension Vbus est déterminée par celle de la tension Vsrc, donc par le signal cmd. Dit autrement, le signal cmd est représentatif de la valeur de consigne Vtarget' de la tension Vbus.
La résistance R est reliée, de préférence connectée, à la borne 307, l'interrupteur SW étant relié, de préférence connecté, à la borne 312. Lorsqu'il est ouvert, l'interrupteur SW est configuré pour isoler électriquement la borne 312 de la borne 307, ou, dit autrement, pour interrompre l'alimentation d'une charge reliée à l'interface 214'. Lorsque l'interrupteur SW est ouvert, la tension Vbus est par exemple disponible sur un noeud 314 de connexion de la résistance R à l'interrupteur SW.
L'interface 214' comprend un circuit CTRL, délimité par des traits en pointillé en figure 2. Le circuit CTRL est un circuit de commande de l'interface 214'.
Le circuit CTRL comprend au moins une borne reliée, de préférence connectée, à au moins une borne de communication de l'interface 214'. Les bornes de sortie 312, 313 et les bornes de communication de l'interface 214' sont toutes destinées à être reliées au connecteur correspondant 212 (figure 1), ce qui permet ensuite la liaison avec la charge 400 (figure 1), par exemple via le connecteur C1, le câble C et le connecteur C2 comme cela a été représenté en figure 1. Lors d'une phase de négociation d'une puissance d'alimentation, la communication entre l'interface 214' et la charge 400 à alimenter est mise en œuvre au moins en partie par le circuit CTRL, via les bornes de communication de l'interface 214'.
De préférence, l'interface 214' comprend deux bornes de communication CC1, CC2, reliées, de préférence connectées, chacune à une borne correspondante du circuit CTRL. Un avantage d'avoir deux bornes de communication CC1 et CC2 est que, dans le cas où ces bornes CC1 et, CC2 sont positionnées de façon symétrique sur le connecteur 212, cela permet de fabriquer un connecteur C1 réversible, c'est-à-dire un connecteur C1, par exemple de forme rectangulaire, que l'on peut coupler au connecteur 212 dans un premier sens et dans un deuxième sens inverse au premier.
Le circuit CTRL est configuré pour commander l'interrupteur SW. En particulier, le circuit CTRL est configuré pour ouvrir l'interrupteur SW lorsque la tension Vbus passe en dessous du seuil UVLO et est toujours sous le seuil UVLO à la fin de la durée de temporisation. De préférence, le circuit CTRL est en outre configuré pour ouvrir l'interrupteur SW quand la tension Vbus dépasse le seuil OVLO.
Le circuit CTRL est en outre configuré pour fournir les seuils UVLO et OVLO, ou, dit autrement, pour fournir des valeurs des seuils UVLO et OVLO. Plus particulièrement, dans cet exemple, le circuit CTRL est configuré pour fournir un signal VUVLOreprésentatif du seuil UVLO, ou, dit autrement, de la valeur du seuil UVLO, et pour fournir un signal VOVLOreprésentatif du seuil OVLO, ou, dit autrement, de la valeur du seuil OVLO. Dans un autre exemple non illustré, le circuit CTRL est configuré pour fournir un même signal qui est représentatif des deux seuils UVLO et OVLO, ce signal étant par exemple plus généralement représentatif de la valeur de consigne Vtarget de la tension Vbus.
L'interface 214' comprend un comparateur Cp1 configuré pour comparer la tension Vbus au seuil UVLO. Dit autrement, le comparateur Cp1 est configuré pour comparer un signal représentatif du seuil UVLO, dans cet exemple le signal VUVLO, à un signal représentatif de la tension Vbus, dans cet exemple un signal V2. Un signal comp1 de sortie du comparateur Cp1 indique le résultat de cette comparaison. Le signal comp1 est fourni au circuit CTRL.
De manière symétrique, l'interface 214' comprend un comparateur Cp2 configuré pour comparer la tension Vbus au seuil OVLO. Dit autrement, le comparateur Cp2 est configuré pour comparer un signal représentatif du seuil OVLO, dans cet exemple le signal VOVLO, à un signal représentatif de la tension Vbus, dans cet exemple un signal V3. Un signal comp2 de sortie du comparateur Cp2 indique le résultat de cette comparaison. Le signal comp2 est fourni au circuit CTRL.
Le circuit CTRL est en outre configuré pour fournir un signal VIthreprésentatif du seuil de courant Ith déterminé par la puissance négociée, et un signal VRefreprésentatif de la valeur cible Vtarget.
L'interface 214' comprend en outre un circuit CIRC, délimité par des traits en pointillé en figure 2. Le circuit CIRC est configuré pour fournir le signal cmd au convertisseur CONV.
Le circuit CIRC est configuré pour déterminer le signal cmd de sorte que, quand l'interrupteur SW est fermé et le courant I est inférieur au seuil Ith, la valeur de consigne Vtarget' soit égale à la valeur de consigne Vtarget. Le circuit CIRC est en outre configuré pour déterminer le signal cmd de sorte que, quand l'interrupteur SW est fermé et le courant I est supérieur au seuil Ith, la valeur de consigne Vtarget' soit inférieure à la valeur de consigne Vtarget. Dans ce dernier cas, une différence entre les valeurs de consigne Vtarget' et Vtarget est déterminée sur la base d'un écart entre le courant I et le seuil Ith.
Dit autrement, le circuit CIRC est configuré pour fournir, à partir du signal VR efreprésentatif de la valeur Vtarget et d'un signal ∆I représentatif d'un écart entre le courant I et le seuil Ith, un signal VR ef' représentatif de la valeur Vtarget', et pour fournir le signal cmd à partir d'un écart entre le signal VRef' et un signal représentatif de la tension Vbus, dans cet exemple un signal V1. Le signal V1 est par exemple fourni par un pont diviseur de tension connecté entre la borne 307 et la borne 308, entre le noeud 314 et la borne 308, ou entre la borne 312 et la borne 313.
Selon un mode de réalisation, le circuit CIRC comprend un circuit SENSOR configuré pour fournir une valeur du courant I. Dit autrement, le circuit SENSOR est configuré pour fournir un signal VIsensreprésentatif de la valeur du courant I. Le circuit SENSOR, par exemple un amplificateur trans-impédance, comprend une borne 317 reliée, de préférence connectée, au noeud 314, et une borne 318 reliée, de préférence connectée, à une borne 315 de la résistance R reliée, par exemple connectée, à la borne 307 du convertisseur CONV. Dit autrement, les bornes 317 et 318 du circuit SENSOR sont configurées pour recevoir la tension aux bornes de la résistance R. Le circuit SENSOR comprend en outre une borne 319 configurée pour fournir le signal VIsens. De préférence, le signal VIsensest une tension dont la valeur évolue en fonction de la valeur du courant I, par exemple une tension dont la valeur augmente quand la valeur du courant I augmente.
Selon un mode de réalisation, le circuit CIRC comprend un circuit AMP1, par exemple un amplificateur d'erreur, configuré pour fournir une valeur représentative de l'écart entre le courant I et le seuil Ith. Dit autrement, le circuit AMP1 comprend une borne 320 configurée pour fournir le signal ∆I représentatif de cet écart. De préférence, le signal ∆I est une tension dont la valeur évolue en fonction de la valeur de l'écart entre le courant I et le seuil Ith, par exemple une tension dont la valeur augmente quand la valeur du courant I augmente et est supérieur au seuil Ith. Pour déterminer l'écart entre le courant I et le seuil Ith, le circuit AMP1 comprend une borne 321 configurée pour recevoir une valeur du courant I, et une borne 322 configurée pour recevoir une valeur du seuil Ith. Dit autrement, la borne 321 est configurée pour recevoir un signal représentatif de la valeur du courant I, dans cet exemple le signal VIsens, la borne 322 étant configurée pour recevoir un signal représentatif de la valeur du seuil Ith, dans cet exemple le signal VIth.
Selon un mode de réalisation, le circuit CIRC comprend un circuit MOD configuré pour fournir la valeur Vtarget' à partir de la valeur Vtarget et de l'écart entre le courant I et le seuil Ith. Dit autrement, le circuit MOD est configuré pour fournir un signal représentatif de la valeur Vtarget', dans cet exemple le signal VRef', à partir d'un signal représentatif de l'écart entre le courant I et le seuil Ith, dans cet exemple le signal ∆I, et à partir d'un signal représentatif de la valeur Vtarget, dans cet exemple le signal VRef. Le circuit MOD comprend une borne 325 configurée pour recevoir la valeur de l'écart entre le courant I et le seuil Ith, c’est-à-dire le signal ∆I dans cet exemple, une borne 326 configurée pour recevoir la valeur Vtarget, c’est-à-dire le signal VRefdans cet exemple, et une borne 327 configurée pour fournir la valeur Vtarget', c’est-à-dire le signal VRef' dans cet exemple. De préférence, le signal VRef' est une tension dont la valeur évolue en fonction des signaux VRefet ∆I, par exemple une tension dont la valeur diminue quand la valeur de la tension ∆I augmente.
Selon un mode de réalisation, le circuit CIRC comprend un circuit AMP2, par exemple un amplificateur d'erreur, configuré pour fournir le signal cmd à partir de la valeur Vtarget' et de la valeur courante de la tension Vbus. Dit autrement, le circuit AMP2 est configuré pour fournir le signal cmd à partir d'un signal représentatif de la valeur Vtarget', dans cet exemple le signal VRef', et à partir d'un signal représentatif de la valeur de la tension Vbus, dans cet exemple un signal V1. Le circuit AMP2 comprend une borne 330 configurée pour recevoir la valeur Vtarget', c’est-à-dire le signal VR ef' dans cet exemple, une borne 331 configurée pour recevoir la valeur de la tension Vbus, c’est-à-dire le signal V1 dans cet exemple, et une borne 332 configurée pour fournir le signal cmd. De préférence, le signal cmd est une tension dont la valeur évolue en fonction des signaux VRef' et V1, par exemple une tension dont la valeur augmente quand la valeur de la tension VR ef' diminue alors que la tension V1 reste sensiblement constante.
La mise en œuvre des circuits SENSOR, AMP1, MOD et AMP2, et plus généralement du circuit CIRC, est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.
Dans l'interface 214', le circuit CRTL est en outre configuré, lors de la période de temporisation suivant le passage de la tension Vbus sous le seuil UVLO, pour fournir des couples successifs d'une valeur du seuil haut OVLO et d'une valeur du seuil bas UVLO. Plus particulièrement, le circuit CTRL est configuré, pendant cette période de temporisation, pour modifier les valeurs des seuils OVLO et UVLO entre deux couples de valeurs fournis successivement. Cette modification des valeurs des seuils OVLO et UVLO est basée sur les signaux comp1 et comp2 et est mise en œuvre de manière à déterminer un couple de valeurs des seuils OVLO et UVLO en encadrant la tension Vbus. Le circuit CTRL est alors configuré déterminer une valeur courante de la tension Vbus à partir du couple de valeurs des seuils OVLO et UVLO encadrant la tension Vbus.
Selon un mode de réalisation, lorsqu'un premier couple de valeurs des seuils OVLO et UVLO est fourni par le circuit CTRL les valeurs des seuils OVLO et UVLO d'un deuxième couple fourni après le premier couple sont modifiées de la manière suivante :
les valeurs des seuils UVLO et OVLO du deuxième couple sont augmentées par rapport à celles du premier couple si la tension Vbus est supérieure au seuil OVLO du premier couple ; et
les valeurs des seuils UVLO et OVLO du deuxième couple sont diminuées par rapport à celles du premier couple si la tension Vbus est inférieure au seuil UVLO du premier couple.
Selon un mode de réalisation, lorsque les valeurs des seuils OVLO et UVLO du premier couple encadrent la tension Vbus, les valeurs des seuils OVLO et UVLO sont respectivement diminuées et augmentées. Cela permet d'obtenir une valeur courante plus précise de la tension Vbus.
Selon un mode de réalisation, à la fin de la période de temporisation, le circuit CTRL est configuré pour déterminer une valeur courante de la valeur de consigne Vtarget' à partir de la valeur courante de la tension Vbus précédemment déterminée. A titre d'exemple, l'interface 214' est configurée pour que la tension Vbus soit égale à A*VRef', avec A le gain de la boucle comprenant le convertisseur CONV et le circuit AMP2. Dans cet exemple, la détermination de la valeur courante de la tension Vbus et la connaissance du gain A permet de déduire une valeur courante correspondante du signal VR ef', et donc de déduire une valeur courante correspondante de la valeur Vtarget'.
Selon un mode de réalisation, à la fin de la durée de temporisation, si la tension Vbus est inférieure au seuil UVLO déterminé, ou défini, par la puissance négociée, le circuit CTRL est configuré pour commander une ouverture de l'interrupteur SW. Le circuit est également configuré pour fournir ensuite des valeurs Vtarget successives, décroissantes, ces valeurs successives allant de la valeur courante de la valeur Vtarget' déterminée précédemment, à la valeur par défaut de la valeur Vtarget. Ainsi, la valeur Vtarget prend plusieurs valeurs intermédiaires, successives et décroissantes entre la valeur courante Vtarget' déterminée précédemment et la valeur Vtarget par défaut.
Par seuil UVLO déterminé ou défini par la puissance négociée, on entend ici le seuil UVLO fourni par le circuit CTRL au moment où débute la période de temporisation du fait que la tension Vbus est passée sous ce seuil UVLO, ou, dit autrement le seuil UVLO fourni par le circuit CTRL et auquel est comparé la tension Vbus pour déterminer si une période de temporisation doit ou non débuter.
Selon un mode de réalisation, comme cela est représenté en figure 2, le circuit CTRL comprend au moins une unité de commande numérique, ou circuit de commande numérique, FSM, par exemple un circuit FSM mettant en œuvre une machine à états finis, et au moins un convertisseur numérique analogique DAC, un seul circuit DAC étant représenté en figure 2. Dans ce mode de réalisation, le circuit FSM reçoit les signaux comp1 et comp2 et fournit le signal de commande de l'interrupteur SW. En outre, dans ce mode de réalisation, le circuit FSM est configuré pour mettre en œuvre le fonctionnement décrit ci-dessus. Plus particulièrement, le circuit FSM est configuré pour commander le ou les circuits DAC de sorte que ce ou ces circuits DAC fournissent les différentes valeurs des seuils UVLO et OVLO, c’est-à-dire les signaux VUVLOet VOVLOdans l'exemple de la figure 2. De préférence, le circuit FSM est en outre configuré pour commander ce ou ces circuits DAC de sorte que ce ou ces circuits DAC fournissent également les valeurs Vtarget, c’est-à-dire le signal VRefdans l'exemple de la figure 2, ainsi que le seuil Ith, c’est-à-dire la tension VIth. A titre d'exemple, un premier circuit DAC fournit le seuil Ith, c’est-à-dire la tension VIth, et un deuxième circuit DAC fournit la valeur Vtarget et les seuils UVLO et OVLO. Plus particulièrement, dans cet exemple, le deuxième circuit DAC fournit la tension VRefreprésentative de la valeur Vtarget, et les tensions VUVLOet VOLVOsont égales à la tension VRef. Les tensions V2 et V3 sont obtenues au moyen d'un pont diviseur de tension à partir de la tension Vbus, de sorte que la comparaison de la tension VRefà la tension V2 revienne à comparer la tension Vbus au seuil UVLO, et que la comparaison de la tension VRefà la tension V3 revienne à comparer la tension Vbus au seuil OVLO. Dans ce cas, on comprend que quand les seuils UVLO et OVLO, donc la tension VRef, sont modifiés de manière récursive pour déterminer la valeur de la tension Vbus, la valeur courante de la tension Vbus est forcée par la boucle de contre réaction en courant qui tend à imposer un courant I égal au seuil Ith. Ainsi, pendant cette phase de recherche de la valeur de la tension Vbus, les modifications de la tension VRefpour modifier les seuils OVLO et UVLO n'ont pas d'influence sur la valeur courante de la tension Vbus.
De préférence, lorsque le circuit CTRL fournit des valeurs Vtarget successives, décroissantes, et allant d'une première valeur Vtarget1, par exemple la valeur courante de la valeur Vtarget' déterminée précédemment, à une deuxième valeur Vtarget2, par exemple la valeur par défaut de la valeur Vtarget, le circuit CTRL est configuré pour ouvrir l'interrupteur SW et fermer un autre interrupteur (non représenté). La fermeture de cet autre interrupteur permet de décharger la tension Vsrc, donc la tension Vbus, vers la masse GND, à travers une résistance de décharge (non représentée). En pratique, la tension Vsrc correspond à la tension aux bornes d'une capacité de sortie (non représentée) du convertisseur CONV. Ainsi, la tension Vsrc se décharge à une vitesse conditionnée par la valeur Res de la résistance de décharge et par la valeur C de la capacité de sortie du convertisseur CONV. La personne du métier est en mesure, à partir des indications fonctionnelles ci-dessus et notamment d'une constante de temps égale au produit des valeurs Res et C, de déterminer la pente maximale de la tension VR efcorrespondante de manière à assurer que l'amplificateur d'erreur AMP2 fonctionne en régulation pendant toute la durée où la valeur Vtarget passe progressivement de la valeur Vtarget1 à la valeur Vtarget2. De préférence, la pente de la tension VR efest alors déterminée à partir de la constante de temps R.C pour ne pas dépasser, en valeur absolue, la pente de la tension Vbus lors de la décharge.
Selon un mode de réalisation, lorsque la tension VRefpasse d'une valeur VRef 1représentative de la valeur Vtarget1 à une valeur VRef2représentative de la valeur Vtarget2, le circuit FSM, par exemple cadencé par un signal d'horloge de période T, est configuré pour fournir successivement au circuit DAC fournissant la tension VRefun code binaire B1 correspondant à la valeur VR ef1de la tension VR ef, plusieurs codes binaires B, et un code binaire B2 correspondant à la valeur VR ef2de la tension VR ef. Plus particulièrement, les codes binaires B sont fournis de sorte que les valeurs correspondantes de la tension VR efsoient décroissantes. Ainsi, le signal VR efcorrespond à une rampe de tension, et plus particulièrement ici une rampe de tension en escalier, qui décroit entre les valeurs VR ef1et VR ef2. De préférence, le circuit CTRL met à jour le code binaire fourni à chaque période T de son signal d'horloge. De préférence, le circuit CTRL fournit successivement tous les codes binaires B compris entre les codes B1 et B2.
A titre d'exemple, comme cela est illustré par la figure 2, le convertisseur CONV comprend deux résistances R1 et R2 en série entre ses bornes 307 et 308, la résistance R1 étant connectée à la borne 307 et la résistance R2 étant connectée à la borne 308. Toujours dans cet exemple, le convertisseur CONV comprend un transistor T, par exemple un transistor MOS ("Metal Oxide Semiconductor" – métal oxyde semiconducteur), par exemple un transistor MOS à canal N ou NMOS, connecté en parallèle de la résistance R2 et dont la borne de commande (grille) est reliée, de préférence connectée, à la borne 310. Une tension Vfb aux bornes de la résistance R2 est alors utilisé comme tension de commande de circuits (non représentés) du convertisseur CONV.
Dans cet exemple, lorsque la tension Vtarget passe progressivement, sous la forme d'une rampe, de la valeur VR ef1à la valeur VR ef2, cela permet d'éviter que l'amplificateur d'erreur AMP2 sature. Si la tension VRefavait été commutée, en tout ou rien, entre la valeur VR ef1et la valeur VR ef2, l'amplificateur d'erreur AMP2 aurait saturé ce qui aurait conduit à un blocage du transistor T et à une surtension sur la tension Vfb. Cette surtension sur la tension Vfb n'est pas souhaitable, par exemple, car la tension Vfb pourrait alors dépasser un seuil au-delà duquel le convertisseur CONV entre dans une phase de configuration.
La figure 3 représente, sous forme de blocs, un mode de réalisation d'un procédé, par exemple mis en œuvre dans l'interface 214' de la figure 2, par exemple par le circuit CTRL, par exemple par le circuit FSM du circuit CTRL. Plus particulièrement, la figure 3 illustre de manière plus détaillée un exemple de mode de réalisation du procédé mis en œuvre pendant la durée de temporisation, pour déterminer une valeur courante de la tension Vbus.
A une étape initiale 500 (bloc j=0), une variable de boucle j est initialisée, dans cet exemple à 0, avec j entier allant de 0 à M-1 dans cet exemple.
Une étape suivante 502 (bloc Vbus<UVLO) consiste à déterminer si la tension Vbus est ou non inférieure au seuil UVLO déterminé par la puissance négociée. Si la tension Vbus est supérieure au seuil UVLO (branche N du bloc 502), le procédé se poursuit à l'étape 500, ou, en variante, l'étape 502 est répétée. Si la tension Vbus est inférieure au seuil UVLO (branche Y du bloc 502), le procédé se poursuit à une étape 504 (bloc var=UVLO).
A l'étape 504, une variable var, par exemple stockée dans un registre non représenté du circuit CTRL (figure 2), reçoit la valeur courante du seuil UVLO en dessous duquel la tension Vbus vient de passer.
A une étape 506 suivante (bloc UVLO=var-X% OVLO=var+X%), les valeurs des seuils OVLO et UVLO sont modifiées. Plus particulièrement, la valeur du seuil OVLO est mise à la valeur de la variable var plus une quantité déterminée, par exemple égale à X% de la valeur de la variable var, avec X par exemple égal à 10. De manière symétrique, la valeur du seuil UVLO est mise à la valeur de la variable var moins une quantité déterminée, par exemple égale à X% de la valeur de la variable var.
Une étape suivante 508 (bloc Temp/M) consiste à attendre qu'une durée correspondant à une fraction de la durée de temporisation Temp se soit écoulée, cette fraction de la durée Temp étant par exemple égale à Temp/M. Une fois cette fraction de la durée Temp écoulée, le procédé se poursuit à une étape 510 (bloc Vbus<UVLO).
L'étape 510 consiste à déterminer si la tension Vbus est ou non inférieure au seuil UVLO, dont la valeur est désormais différente de celle déterminée par la puissance négociée. Si la tension Vbus est inférieure au seuil UVLO (branche Y du bloc 510), le procédé se poursuit à une étape 514 (bloc var=UVLO).
A l'étape 514, la variable var est mise à jour avec la valeur courante du seuil UVLO, puis le procédé se poursuit à une étape 516 (bloc j=M-1?).
L'étape 516 consiste à vérifier si la variable de boucle j est égal à M-1, c’est-à-dire à vérifier si la durée de temporisation Temp est écoulée. Si c'est le cas (branche Y du bloc 516), le procédé se termine à une étape 518 (bloc END). Sinon (branche N du bloc 516), le procédé se poursuit à une étape 520 (bloc j++) où la variable j est incrémentée d'une unité, avant de poursuivre la mise en œuvre du procédé à l'étape 506 où les valeurs du couple de valeurs des seuils UVLO et OVLO sont mises à jour.
En se référant de nouveau à l'étape 510, si la tension Vbus est supérieure au seuil UVLO (branche N du bloc 510), le procédé se poursuit à une étape 512 (bloc Vbus>OVLO).
L'étape 512 consiste à déterminer si la tension Vbus est ou non supérieure au seuil OVLO, dont la valeur est désormais différente de celle déterminée par la puissance négociée.
Si la tension Vbus est supérieure au seuil OVLO (branche Y du bloc 512), le procédé se poursuit à une étape 522 (bloc var=OVLO). A l'étape 522, la variable var est mise à jour avec la valeur courante du seuil OVLO, puis le procédé se poursuit à l'étape 516.
En revanche, si la tension Vbus est inférieure au seuil OVLO (branche N du bloc 512), cela signifie que le couple de valeurs courantes des seuils UVLO et OVLO encadrent la tension Vbus.
Le procédé se poursuit alors à une étape 524 (bloc var=var) où la valeur de la variable var est laissée inchangée, ou, dit autrement, la valeur de la variable var est mise à jour avec sa valeur courante. La mise en œuvre du procédé se poursuit alors à l'étape 516. En variante, l'étape 524 est omise et le procédé se poursuit directement à l'étape 516.
Ainsi, tant que la variable de boucle j n'est pas égale à M-1 et tant que les seuils UVLO et OVLO n'encadrent pas la tension Vbus, les valeurs des seuils UVLO et OVLO sont modifiées à chaque itération de la boucle du procédé, ou, dit autrement, deux couples successifs de valeurs des seuils OVLO et UVLO ont des valeurs de seuils UVLO et OVLO différentes.
La personne du métier est en mesure de sélectionner la valeur de l'entier M de sorte que la mise en œuvre du procédé ci-dessus conduise à l'obtention d'un couple de valeurs des seuils OVLO et UVLO encadrant la tension Vbus. A titre d'exemple, pour une durée Temp de 5ms, et dans le cas où le temps de réponse de l'interface 214' est de 100µs, l'entier M est par exemple à 50.
La figure 4 représente, sous forme de blocs, une variante de réalisation du procédé de la figure 3. Seules les différences entre le mode de réalisation décrit en relation avec la figure 3 et la variante de réalisation décrite en relation avec la figure 4 sont ici mises en exergue.
En particulier, dans cette variante de réalisation, lorsque la tension Vbus est inférieure au seuil OVLO à l'étape 512 (branche N du bloc 512), avant l'étape 516, par exemple après l'éventuelle étape 524, une étape 600 (bloc X=X-Z) est mise en œuvre. Cette étape 600 consiste à modifiée la quantité déterminée soustraite à la variable var lors de la mise à jour du seuil UVLO à l'étape 506 et la quantité déterminée ajoutée à la variable var lors de la mise à jour du seuil OVLO à l'étape 506. Par exemple, l'étape 600 consiste à réduire la valeur X d'une quantité Z, cette quantité Z étant par exemple égale à 1.
Ainsi, une fois qu'un premier couple de valeurs des seuils UVLO et OVLO encadrant la tension Vbus a été déterminé, cela permet d'augmenter la valeur du seuil UVLO et de diminuer la valeur du seuil OVLO du prochain couple de valeurs des seuils UVLO et OVLO. Cela entraîne que l'écart entre les seuils UVLO et OVLO encadrant la tension Vbus est plus faible, ce qui permet de déterminer une valeur courante de la tension Vbus avec plus de précision.
La figure 5 représente, sous forme de blocs, une autre variante de réalisation du procédé de la figure 3. Seules les différences entre le mode de réalisation décrit en relation avec la figure 3 et la variante de réalisation décrite en relation avec la figure 5 sont ici mises en exergue.
En particulier, dans cette variante, comme dans la variante décrite en relation avec la figure 4, la valeur de la quantité déterminée ajoutée, respectivement soustraite, à la variable var lors de l'étape 506 est modifiée, de préférence diminuée, pendant l'exécution du procédé. Toutefois, dans cette variante, chaque modification de cette quantité déterminée est mise en œuvre à une itération donnée de la boucle du procédé.
Dans l'exemple de la figure 5, une première modification est mise en œuvre entre les première et deuxième itérations de la boucle du procédé, et une deuxième modification est mise en œuvre entre les deuxième et troisième itérations de la boucle du procédé.
Ainsi, dans cet exemple, lorsque la variable de boucle j n'est pas égale à M-1 à l'étape 516 (branche N du bloc 516), le procédé se poursuit à une étape 700 (bloc j=0?) lors de laquelle on vérifie si la variable j a une valeur, dans cet exemple une valeur nulle, indiquant que la première itération a eu lieu et que la deuxième itération va suivre.
Si c'est le cas (branche Y du bloc 700) le procédé se poursuit à une étape 702 (bloc X=X1) où la quantité déterminée ajoutée, respectivement soustraite, à la variable var lors de l'étape 506 est diminuée, par exemple en mettant à jour la valeur courante X avec une valeur X1plus faible. Après l'étape 702, le procédé se poursuit à une étape 704 (bloc j=1?) similaire à l'étape 700.
En revanche, si ce n'est pas le cas (branche N du bloc 700), le procédé se poursuit directement à l'étape 704.
A l'étape 704, on vérifie si la variable j a une valeur, dans cet exemple égale à 1, indiquant que la deuxième itération a eu lieu et que la troisième itération va suivre.
Si c'est le cas (branche Y du bloc 704) le procédé se poursuit à une étape 706 (bloc X=X2) où la quantité déterminée ajoutée, respectivement soustraite, à la variable var lors de l'étape 506 est diminuée, par exemple en mettant à jour la valeur courante X, alors égale à X1, avec une valeur X2plus faible. Après l'étape 702, dans cet exemple, le procédé se poursuit à l'étape 520.
En revanche, si ce n'est pas le cas (branche N du bloc 704), dans cet exemple, le procédé se poursuit directement à l'étape 520.
Cette variante de mise en œuvre permet de réduire l'écart entre les valeurs des seuils UVLO et OVLO pendant l'exécution du procédé, par exemple pour réduire l'écart entre ces valeurs lors de chacune des premières itérations du procédé de manière à converger plus rapidement vers un couple de valeurs des seuils UVLO et OVLO encadrant la tension Vbus.
La figure 6 représente, sous forme de blocs, une autre variante de réalisation du procédé de la figure 3. Seules les différences entre le mode de réalisation décrit en relation avec la figure 3 et la variante de réalisation décrite en relation avec la figure 6 sont ici mises en exergue.
Dans cette variante, lorsque la tension Vbus est supérieure au seuil OVLO à l'étape 512 (branche Y du bloc 512), le procédé se poursuit à une étape 800 (bloc UVLO≥Vtarget). L'étape 800 consiste à vérifier si le seuil UVLO utilisé lors de l'itération courante est supérieur ou non à la valeur Vtarget définie par la puissance négociée.
Si c'est le cas (branche Y du bloc 800), le procédé se termine à une étape 802 (bloc EXIT). En effet, si la tension Vbus est supérieure à la valeur courante du seuil OVLO, et donc à la valeur courante du seuil UVLO, et qu'en plus la valeur courante du seuil UVLO est supérieure à la valeur de consigne Vtarget définie par la puissance négociée, cela signifie que la tension Vbus est supérieure à la valeur Vtarget. Cela indique que le courant I est devenu inférieur au seuil Ith et que, en conséquence, la tension Vbus est devenue supérieure à sa valeur de consigne Vbus. Or, si la tension Vbus est supérieure au seuil UVLO défini par la puissance négociée, l'interrupteur SW ne sera pas ouvert à la fin de la durée de temporisation Temp, et la valeur Vtarget ne sera pas non plus modifiée à la fin de cette durée de temporisation. Il n'est donc plus utile de rechercher la valeur courante de la tension Vbus.
En revanche, si à l'étape 800 la valeur courante du seuil UVLO est supérieure à la valeur Vtarget définie, le procédé se poursuit à l'étape 522.
On a décrit ci-dessus en relation avec les figures 3 à 6 un mode de réalisation et des variantes de ce mode de réalisation. La personne du métier est en mesure de modifier ce mode de réalisation et ces variantes, par exemple en inversant l'ordre de certaines étapes. En outre, la personne du métier est en mesure de combiner deux à deux les variantes des figures 4 à 6, ou de combiner entre elles ces trois variantes.
On a décrit ci-dessus l'intérêt de faire varier progressivement la valeur Vtarget entre une première valeur Vtarget1 égale à une valeur courante de la valeur Vtarget' et une deuxième valeur Vtarget2 égale à une valeur par défaut de la valeur Vtarget lorsque le changement de la valeur Vtarget est provoqué par le passage de la tension Vbus en dessous du seuil UVLO.
Toutefois, il y a d'autres situations lors desquelles la valeur Vtarget doit être modifiée pour passer d'une première valeur Vtarget1 à une deuxième valeur Vtarget2. Dans ces situations, il est également souhaitable que l'interface 214' (figure 2), par exemple son circuit CTRL, fournisse des valeurs successives de la valeur Vtarget qui soient comprises entre la valeur Vtarget1 incluse, et la valeur Vtarget2 incluse, et qui varient de manière monotone (soit de manière strictement décroissante, soit de manière strictement croissante) de la valeur Vtarget1 à la valeur Vtarget2.
Ainsi, selon un mode de réalisation, l'interface 214', par exemple son circuit CTRL, est configuré pour fournir ces valeurs successives de la valeur Vtarget. Cela permet, comme illustré précédemment, d'éviter des variations non désirées et non maîtrisées du signal cmd. La personne du métier est en mesure de mettre en œuvre cette fonction supplémentaire de l'interface 214'.
Un exemple d'une telle situation se produit suite à une phase de renégociation de la puissance que le dispositif 200 (figure 1) est censé fournir à la charge 400 (figure 1). Dans ce cas, la valeur Vtarget passe d'une première valeur Vtarget1 déterminée par la puissance négociée, c’est-à-dire la puissance que le dispositif 200 était censé fournir à la charge 400 jusqu'à la renégociation, à une deuxième valeur Vtarget2 déterminée par la puissance renégociée, c’est-à-dire la puissance que le dispositif 200 est censé fournir à la charge après la renégociation. Selon un mode de réalisation, l'interface 214', par exemple son circuit CTRL, fournit des valeurs successives de la valeur Vtarget qui varient de manière monotone de la valeur Vtarget1 à la valeur Vtarget2. Dans cette situation, le circuit CTRL a directement connaissance de la valeur Vtarget1 déterminée par la puissance négociée, et de la valeur Vtarget2 déterminée par la puissance renégociée. Il peut alors ne pas être utile de déterminer une valeur courante de la valeur Vtarget'.
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaitront à la personne du métier.
En particulier, on a décrit un exemple dans lequel le circuit CTRL fournit un signal VUVLOreprésentatif du seuil UVLO et un signal VOVLOreprésentatif du seuil OVLO. Dans cet exemple, les signaux V2 et V3 peuvent être identiques et par exemple fournis par un même pont diviseur de tension connecté entre les bornes 307 et 308, ou entre les bornes 314 et 308 ou encore entre les bornes 312 et 313. Dans un autre exemple non illustré, le circuit CTRL est configuré pour fournir un seul signal VVLOreprésentatif des deux seuils UVLO et OVLO. Dans cet autre exemple, le signal VVLOest par exemple fourni à chacun des comparateurs Cp1 et Cp2 et est par exemple représentatif de la valeur Vtarget définie par la puissance négociée. En outre, les signaux V2 et V3 sont par exemple obtenus chacun avec un pont diviseur de tension différent, connecté entre les bornes 307 et 308, ou entre les bornes 314 et 308 ou encore entre les bornes 312 et 313.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.

Claims (16)

  1. Interface d'alimentation (214') comprenant :
    une première borne (312) configurée pour fournir une première tension continue (Vbus) ;
    un comparateur (Cp2) configuré pour fournir un premier signal (comp2) représentatif d'une comparaison de la première tension (Vbus) avec un seuil haut (OVLO) ;
    un comparateur (Cp1) configuré pour fournir un deuxième signal (comp1) représentatif d'une comparaison de la première tension (Vbus) avec un seuil bas (UVLO) ; et
    un premier circuit (CTRL) configuré pour :
    -fournir des couples successifs de valeurs desdits seuils haut et bas (OVLO, UVLO) pendant une première durée (Temp) après que la première tension (Vbus) devienne inférieure à une première valeur du seuil bas (UVLO) ;
    -modifier les valeurs desdits seuils haut et bas (OVLO, UVLO) entre deux couples successifs sur la base des premier et deuxième signaux (comp1, comp2) pour déterminer un couple de valeurs desdits seuils haut et bas (OVLO, UVLO) encadrant la première tension (Vbus) ; et
    -déterminer une valeur courante de la première tension (Vbus) sur la base du couple de valeurs desdits seuils haut et bas (OVLO, UVLO) encadrant la première tension (Vbus).
  2. Interface selon la revendication 1, comprenant en outre :
    un convertisseur de tension (CONV) comprenant une deuxième borne (307) configurée pour fournir une deuxième tension continue (Vsrc) ;
    une résistance (R) et un interrupteur (SW) en série entre la deuxième borne (307) et la première borne (312) ; et
    un deuxième circuit (CIRC) configuré pour fournir un signal de commande (cmd) au convertisseur (CONV) de sorte que la première tension (Vbus) soit égale à une première valeur de consigne.
  3. Interface selon la revendication 2, dans laquelle le premier circuit (CTRL) est configuré pour déterminer une valeur courante de la première valeur de consigne à partir de ladite valeur courante de la première tension (Vbus).
  4. Interface selon la revendication 2 ou 3, dans laquelle le deuxième circuit (CIRC) est configuré pour déterminer le signal de commande (cmd) de manière que, quand l'interrupteur (SW) est passant :
    la première valeur de consigne soit égale à une deuxième valeur de consigne (Vtarget) quand un courant (I) dans la résistance (R) est inférieur à un seuil de courant ; et
    la première valeur de consigne soit inférieure à la deuxième valeur de consigne (Vtarget) quand ledit courant (I) est supérieur au seuil de courant, une différence entre les première et deuxième valeurs de consigne étant déterminée sur la base d'un écart entre ledit courant (I) et le seuil de courant.
  5. Interface selon les revendications 3 et 4, dans laquelle, quand la première tension (Vbus) est inférieure à la première valeur du seuil bas (UVLO) à la fin de la première durée (Temp), le premier circuit (CTRL) est configuré pour commander une ouverture de l'interrupteur (SW) puis fournir des valeurs successives de la deuxième valeur de consigne (Vtarget), lesdites valeurs successives étant décroissantes et allant de la valeur courante de la première valeur de consigne à une valeur par défaut de la deuxième valeur de consigne (Vtarget).
  6. Interface selon l'une quelconque des revendications 1 à 5, configurée pour négocier une puissance d'alimentation à fournir à une charge (400), de préférence en mettant en œuvre une technologie USB-PD, quand ladite charge (400) est connectée à l'interface (214').
  7. Interface selon les revendications 4 et 6, dans laquelle, lorsque la puissance d'alimentation à fournir est renégociée, le premier circuit (CTRL) est configuré pour fournir des valeurs successives de la deuxième valeur de consigne (Vtarget) variant de manière monotone entre une valeur de la deuxième valeur de consigne (Vtarget) déterminée par la puissance négociée et une valeur de la deuxième valeur de consigne (Vtarget) déterminée par la puissance renégociée.
  8. Interface selon les revendications 4 et 6, dans laquelle, quand l'interrupteur (SW) est passant et que la puissance d'alimentation à fournir a été négociée, la deuxième valeur de consigne (Vtarget) est déterminée par la puissance négociée.
  9. Interface selon l'une quelconque des revendications 1 à 8, dans laquelle le premier circuit (CTRL) comprend au moins un convertisseur numérique analogique (DAC) et une unité de commande numérique (FSM) configurée pour commander ledit au moins un convertisseur numérique analogique (DAC) de sorte que ledit au moins un convertisseur numérique analogique (DAC) fournisse les valeurs desdits seuils haut et bas (OVLO, UVLO).
  10. Interface selon les revendications 4 et 9, dans laquelle l'unité de commande (FSM) est en outre configurée pour commander ledit au moins un convertisseur numérique analogique (DAC) de sorte que ledit au moins un convertisseur numérique analogique (DAC) fournisse les valeurs de la deuxième valeur de consigne (Vtarget).
  11. Procédé mis en œuvre dans une interface d'alimentation (214'), le procédé comprenant :
    une fourniture d'une première tension continue (Vbus) sur une première borne (312) de l'interface ;
    une fourniture, par un comparateur (Cp2) de l'interface, d'un premier signal (comp2) représentatif d'une comparaison de la première tension (Vbus) avec un seuil haut (OVLO) ;
    une fourniture, par un comparateur (Cp1) de l'interface, d'un deuxième signal (comp1) représentatif d'une comparaison de la première tension (Vbus) avec un seuil bas (UVLO) ;
    une détection, par un premier circuit (CTRL) de l'interface, que la première tension (Vbus) devient inférieure à une première valeur du seuil bas (UVLO) sur la base du deuxième signal (comp1) ;
    une fourniture, par le premier circuit (CTRL), de couples successifs de valeurs desdits seuils haut et bas (UVLO, OVLO) pendant une première durée (Temp) après ladite détection ;
    une modification, par le premier circuit (CTRL), des valeurs desdits seuils haut et bas (OVLO, UVLO) entre deux couples successifs sur la base des premier et deuxième signaux (comp1, comp2) pour déterminer un couple de valeurs desdits seuils haut et bas (OVLO, UVLO) encadrant la première tension (Vbus) ; et
    une détermination, par le premier circuit (CTRL), d'une valeur courante de la première tension (Vbus) sur la base du couple de valeurs desdits seuils haut et bas (UVLO, OVLO) encadrant la première tension (Vbus).
  12. Procédé selon la revendication 11, comprenant en outre :
    une fourniture, par un convertisseur de tension (CONV) de l'interface, d'une deuxième tension continue (Vsrc) sur une deuxième borne du convertisseur (CONV) reliée à la première borne (312) par une résistance (R) et un interrupteur (SW) en série ; et
    une fourniture, par un deuxième circuit de l'interface (CIRC), d'un signal de commande (cmd) au convertisseur (CONV) tel que la première tension (Vbus) soit égale à une première valeur de consigne.
  13. Procédé selon la revendication 12, dans lequel le premier circuit (CTRL) détermine une valeur courante de la première valeur de consigne à partir de ladite valeur courante de la première tension (Vbus).
  14. Procédé selon la revendication 11 ou 12, dans lequel, quand l'interrupteur (SW) est passant, le deuxième circuit (CIRC) détermine le signal de commande (cmd) de sorte que :
    la première valeur de consigne est égale à une deuxième valeur de consigne (Vtarget) quand un courant (I) dans la résistance (R) est inférieur à un seuil de courant ; et
    la première valeur de consigne est inférieure à la deuxième valeur de consigne (Vtarget) quand ledit courant (I) est supérieur au seuil de courant, une différence entre les première et deuxième valeurs de consigne étant déterminée par un écart entre ledit courant (I) et le seuil de courant.
  15. Procédé selon les revendications 12 et 13, dans lequel, quand la première tension (Vbus) est inférieure à la première valeur du seuil bas (UVLO) à la fin de la première durée (Temp), le premier circuit (CTRL) commande une ouverture de l'interrupteur (SW) puis fournit des valeurs successives de la deuxième valeur de consigne (Vtarget), lesdites valeurs successives étant décroissantes et allant de ladite valeur courante de la première valeur de consigne à une valeur par défaut de la deuxième valeur de consigne (Vtarget).
  16. Interface (214') selon l'une quelconque des revendications 1 à 10, configurée pour mettre en œuvre le procédé selon l'une quelconque des revendications 11 à 15.
FR2001838A 2020-02-25 2020-02-25 Interface d'alimentation USB-PD Active FR3107621B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR2001838A FR3107621B1 (fr) 2020-02-25 2020-02-25 Interface d'alimentation USB-PD
US17/184,027 US11557897B2 (en) 2020-02-25 2021-02-24 USB-PD interface and associated method
CN202110214078.3A CN113381603A (zh) 2020-02-25 2021-02-25 Usb-pd接口及相关方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2001838 2020-02-25
FR2001838A FR3107621B1 (fr) 2020-02-25 2020-02-25 Interface d'alimentation USB-PD

Publications (2)

Publication Number Publication Date
FR3107621A1 true FR3107621A1 (fr) 2021-08-27
FR3107621B1 FR3107621B1 (fr) 2022-03-04

Family

ID=70154806

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2001838A Active FR3107621B1 (fr) 2020-02-25 2020-02-25 Interface d'alimentation USB-PD

Country Status (3)

Country Link
US (1) US11557897B2 (fr)
CN (1) CN113381603A (fr)
FR (1) FR3107621B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3104841B1 (fr) * 2019-12-13 2021-12-24 St Microelectronics Inc Protection contre des surtensions

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012958A (ja) * 2014-06-27 2016-01-21 ローム株式会社 電源選択回路およびそれを用いた信号処理回路、電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62165415A (ja) * 1986-01-17 1987-07-22 Matsushita Electric Ind Co Ltd 自動ゲインコントロ−ル回路
FR2731125B1 (fr) * 1995-02-28 1997-05-16 Sgs Thomson Microelectronics Circuit de traitement d'un signal asynchrone presentant periodiquement des salves de synchronisation
EP1087508A1 (fr) * 1999-09-21 2001-03-28 STMicroelectronics S.r.l. Procédé de régulation d'un convertisseur de tension continue
FR2874138A1 (fr) * 2004-08-06 2006-02-10 St Microelectronics Sa Regulation d'une alimentation a decoupage
GB2448741A (en) * 2007-04-26 2008-10-29 Cambridge Semiconductor Ltd Current sensing and overload protection of a switch mode power converter
US20100289474A1 (en) * 2009-05-13 2010-11-18 Ching-Chuan Kuo Controllers for controlling power converters
JP4977239B2 (ja) * 2010-06-30 2012-07-18 株式会社東芝 無線通信装置
CN104393763B (zh) * 2014-12-04 2017-05-03 昂宝电子（上海）有限公司 用于调节电源变换系统的系统和方法
US9287702B2 (en) * 2012-12-27 2016-03-15 Intel Corporation Universal power interface
JP6382065B2 (ja) * 2014-10-24 2018-08-29 ローム株式会社 Ｕｓｂ給電装置、それを用いた電子機器、ｕｓｂ給電装置の制御方法
US9778319B2 (en) * 2014-11-07 2017-10-03 Nxp Usa, Inc. Systems and methods for switch health determination
CN106059336B (zh) * 2016-08-01 2019-03-22 成都芯源系统有限公司 用于开关变换电路的集成电路及为其提供供电电压的方法
FR3072841A1 (fr) * 2017-10-20 2019-04-26 Stmicroelectronics (Rousset) Sas Circuit electronique avec dispositif de surveillance de l'alimentation utilisant un seuil de declenchement choisi dans une plage de tensions autour d'une tension de bande interdite
US10713200B2 (en) * 2018-01-31 2020-07-14 Ncr Corporation USB adapter and cable
US11309799B2 (en) 2019-05-24 2022-04-19 Stmicroelectronics (Grenoble 2) Sas Power supply device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012958A (ja) * 2014-06-27 2016-01-21 ローム株式会社 電源選択回路およびそれを用いた信号処理回路、電子機器

Also Published As

Publication number Publication date
US20210263579A1 (en) 2021-08-26
CN113381603A (zh) 2021-09-10
FR3107621B1 (fr) 2022-03-04
US11557897B2 (en) 2023-01-17

Similar Documents

Publication Publication Date Title
EP3249491B1 (fr) Dispositif de régulation à faible chute de tension, en particulier capable de supporter des tensions d&#39;alimentation compatibles avec la norme usb type c
EP1936541B1 (fr) Chargeur de batterie fonctionnant par &#34;tout ou rien&#34; avec circuit de protection d&#39;alimentation pour circuits intégrés monolithiques utilisant l&#39;énergie de l&#39;antenne
FR2807847A1 (fr) Regulateur lineaire a faible surtension en regime transitoire
FR2896051A1 (fr) Regulateur de tension serie a faible tension d&#39;insertion
FR3070774A1 (fr) Procede de compensation de chute de tension sur un cable usb type c, et circuit correspondant
FR3032309A1 (fr) Circuit de regulation de tension adapte aux fortes et faibles puissances
EP0905908B1 (fr) Etage de sortie pour pompe de charge faible courant et démodulateur intégrant une telle pompe de charge
EP0594517B1 (fr) Dispositif avec circuit de détection de charge ouverte et transistor MOS de puissance
FR3107621A1 (fr) Interface d&#39;alimentation USB-PD
FR2756984A1 (fr) Alimentation de secours destinee a suppleer provisoirement a une carence d&#39;une source d&#39;alimentation principale
EP0700151A1 (fr) Etage amplificateur de puissance, de type suiveur
EP1977514A1 (fr) Commande d&#39;un transistor mos
EP3696645B1 (fr) Dispositif de fourniture d&#39;une puissance d&#39;alimentation
EP3836329B1 (fr) Protection contre des surtensions
EP0271938B1 (fr) Circuit d&#39;amplification à contrôle automatique de gain
EP0022015A1 (fr) Dispositif amplificateur et procédé d&#39;amplification pour audio-fréquences
FR3080195A1 (fr) Procede et controleur de gestion de la tension d&#39;alimentation de sortie d&#39;un dispositif source usb supportant le mode de delivrance de puissance usb
FR3119469A1 (fr) Interface USB PD
EP3633487A1 (fr) Convertisseur à découpage
EP0415503A1 (fr) Circuit intégré présentant une détection d&#39;état de saturation
FR3107793A1 (fr) Interface d&#39;alimentation USB-PD
EP0379454A1 (fr) Circuit à transistor MOS de puissance commandé par un dispositif à deux pompes de charge symétriques
EP3185650B1 (fr) Dispositif de commande d&#39;une diode
FR2879321A1 (fr) Circuit de pilotage de bus
EP1249707A1 (fr) Dispositif de détection d&#39;alimentation

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20210827

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5