FR3101215A1

FR3101215A1 - Flux de données complémentaire pour réduction du bruit

Info

Publication number: FR3101215A1
Application number: FR1910458A
Authority: FR
Inventors: Nicolas Alain Paul Nodenot
Original assignee: MACOM Technology Solutions Holdings Inc
Current assignee: MACOM Technology Solutions Holdings Inc
Priority date: 2019-09-23
Filing date: 2019-09-23
Publication date: 2021-03-26
Anticipated expiration: 2039-09-23
Also published as: US11146340B2; FR3101215B1; EP4035321A4; CN114731167A; WO2021061348A1; EP4035321A1; US20210091861A1

Abstract

L’invention concerne un procédé et un système pour la réduction du bruit d’alimentation électrique, comprenant la réception d’un flux de données primaire à un certain débit de données, le flux de données primaire comprenant un flux de bits ayant des valeurs logiques égales à zéro ou à un ; puis la division du flux de données primaire pour créer un premier groupe de flux de données à plus bas débit et un deuxième groupe de flux de données à plus bas débit ; le traitement du deuxième groupe de flux de données à plus bas débit pour inverser les valeurs logiques des bits des flux de données à plus bas débit afin de créer des flux de données à plus bas débit traités ; la combinaison du premier groupe de flux de données à plus bas débit avec les flux de données à plus bas débit traités pour créer un flux de données complémentaire ; puis le traitement du flux de données primaire et du flux de données complémentaire simultanément par un système de traitement de données, le traitement simultané réduisant le bruit sur l’alimentation électrique.

Description

FLUX DE DONNÉES COMPLÉMENTAIRE POUR RÉDUCTION DU BRUIT

Domaine de l’invention

L’invention porte sur la réduction du bruit dans un système de traitement de données, et en particulier sur un système et un procédé destinés à créer et à utiliser un flux de données complémentaire pour réduire le bruit.

État de la technique

Pour permettre des communications à haut débit, il est essentiel de réaliser une communication et un traitement de données d’une manière efficace et précise. De nombreux systèmes utilisent des communications de données, y compris Internet, des centres de données, et des systèmes de télécommunications et de communication point à point.

Les données sont typiquement une série de valeurs logiques zéro et un, qui forment un flux de données à haut débit. Lorsque le flux de données passe par le canal, il est altéré par le canal. L’un des défis dans l’état de la technique est de recevoir et de traiter le flux de données avec précision. Il est primordial, dans le cas de données qui sont traitées en vue d’une transmission sur un canal ou d’un traitement ultérieur, de maintenir les données, et l’environnement de traitement, exempts de bruit pour ne pas dégrader les données qui sont traitées ou l’environnement de traitement.

Lors du traitement d’un signal de données ou d’un flux de données, chaque transition entre niveau logique du signal de données absorbe du courant sur un nœud d’alimentation électrique. En conséquence, chaque transition fait baisser la tension sur le nœud d’alimentation, ce qui introduit du bruit ou de la gigue dans le nœud d’alimentation. Ce bruit sur le nœud d’alimentation peut corrompre les données qui sont traitées et, dans un système multicanal, se couplera également dans les autres canaux, perturbant ainsi le fonctionnement des autres canaux.

Une solution proposée est d’utiliser un certain nombre de condensateurs pour lisser les transitoires du nœud d’alimentation. Toutefois, les condensateurs ajoutent un coût supplémentaire, consomment de l’espace précieux, et ne résolvent pas entièrement le problème. Le système décrit surmonte les inconvénients de l’état de la technique et offre des avantages supplémentaires.

RÉSUMÉ

L’invention porte sur un procédé pour la réduction du bruit dans un signal, comprenant la réception d’un flux de données primaire à un haut débit de données, le flux de données primaire comprenant un flux de bits ayant des valeurs logiques ; puis la division du flux de données primaire pour créer un premier groupe d’un ou de plusieurs flux de données à plus bas débit et un deuxième groupe d’un ou de plusieurs flux de données à plus bas débit ; puis le traitement du deuxième groupe de flux de données à plus bas débit pour inverser les valeurs logiques des bits qui forment les flux de données à plus bas débit du deuxième groupe afin de créer un ou plusieurs flux de données à plus bas débit traités. Ce procédé combine le premier groupe d’un ou de plusieurs flux de données à plus bas débit avec ces un ou plusieurs flux de données à plus bas débit traités pour créer un flux de données complémentaire. Le flux de données primaire est traité simultanément avec le flux de données complémentaire par un système de traitement de données pour réduire le bruit sur une alimentation électrique qui fournit du courant au système de traitement de données.

L’étape de combinaison peut comprendre un entrelacement. Dans un mode de réalisation, la division comprend la conversion du flux de données primaire en un premier flux de données à plus bas débit du premier groupe et un deuxième flux de données à plus bas débit du deuxième groupe. Le flux de données complémentaire a une transition de niveau logique à chaque cycle d’horloge auquel le flux de données primaire n’a pas de transition de niveau logique. Dans un mode de réalisation, l’étape de combinaison est effectuée par un sérialiseur. Le traitement du flux de données primaire et du flux de données complémentaire se déroule simultanément par un système de traitement de données afin d’établir un courant moyen absorbé sur l’alimentation électrique constant au cours du temps. Il est envisagé que ce procédé puisse se dérouler dans un commutateur à points de connexion.

L’invention porte également sur un procédé pour la réduction du bruit sur une alimentation électrique dû à un traitement de signal, comprenant la réception d’un flux de données primaire, le flux de données primaire comprenant un flux de bits ayant des valeurs logiques ; puis la création d’un flux de données complémentaire, le flux de données complémentaire ayant un motif de transitions opposé à celui du flux de données primaire de sorte qu’à des cycles d’horloge lorsque le flux de données primaire a une transition de niveau logique, le flux de données complémentaire n’effectue pas de transition, et qu’à des cycles d’horloge lorsque le flux de données primaire n’a pas de transition de niveau logique, le flux de données complémentaire a une transition ; puis le traitement du flux de données primaire et du flux de données complémentaire simultanément par un système de traitement de données pour réduire le bruit sur une alimentation électrique de manière que l’alimentation électrique fournisse du courant au système de traitement de données.

Les multiples systèmes de traitement de données peuvent partager l’alimentation électrique. Dans une configuration, le traitement du flux de données primaire et du flux de données complémentaire simultanément comprend un traitement en même temps et sur des chemins adjacents se trouvant à proximité immédiate. Dans un mode de réalisation, le procédé inclut en outre l’émission ou la mise en tampon du flux de données primaire, après traitement, et la terminaison du flux de données complémentaire sur un circuit ouvert. La réduction du bruit sur une alimentation électrique se produit en raison du fait que le traitement du flux de données primaire et du flux de données complémentaire simultanément crée une puissance moyenne absorbée sur l’alimentation électrique généralement constante. Ce procédé de fonctionnement peut se dérouler dans un commutateur à points de connexion multicanal, et la réduction du bruit se produit dans d’autres canaux du commutateur à points de connexion multicanal.

La présente invention porte également sur un système pour la resynchronisation et la récupération d’un flux de données avec introduction de bruit réduite. Ce mode de réalisation inclut un module de récupération d’horloge et de données configuré pour recevoir un flux de données primaire afin de récupérer une horloge et un rythme pour le flux de données primaire. Une unité de génération de flux de données complémentaire est configurée pour générer un flux de données complémentaire. Le flux de données complémentaire a une transition de niveau logique à chaque cycle d’horloge au cours duquel le flux de données primaire n’a pas de transition de niveau logique. Une unité de traitement de signal est configurée pour traiter simultanément le flux de données primaire et le flux de données complémentaire afin de créer un flux de données primaire traité et un flux de données complémentaire traité. Un émetteur est prévu pour émettre le flux de données primaire traité. Une alimentation électrique est configurée pour fournir du courant à l’unité de traitement de signal. L’alimentation électrique a un courant moyen absorbé stable en raison du fait que le flux de données primaire et le flux de données complémentaire, lorsqu’on les considère ensemble, ont une transition de niveau logique à chaque cycle d’horloge.

Dans un mode de réalisation, l’unité de traitement de signal comprend un ou plusieurs inverseurs et un ou plusieurs multiplexeurs. L’unité de génération de flux de données complémentaire peut comprendre des éléments logiques configurés pour traiter le flux de données primaire et un signal d’horloge afin de générer le flux de données complémentaire. L’unité de traitement de signal peut être un commutateur à points de connexion multicanal. Dans une configuration, le flux de données complémentaire traité est terminé sur un circuit ouvert.

D’autres systèmes, procédés, caractéristiques et avantages de l’invention seront évidents pour l’homme du métier ou le deviendront à l’étude des figures suivantes et de la description détaillée. Tous ces systèmes, procédés, caractéristiques et avantages supplémentaires sont destinés à être inclus dans cette description, à être englobés dans la portée de l’invention et à être protégés par les revendications annexées.

Les composants sur les figures ne sont pas nécessairement à l’échelle, l’accent étant mis plutôt sur l’illustration des principes de l’invention. Sur les figures, les mêmes numéros de référence désignent des parties correspondantes sur l’ensemble des différentes vues.

Fig. 1A est un schéma fonctionnel d’un premier exemple d’environnement d’utilisation.

Fig. 1B est un schéma fonctionnel d’un deuxième exemple d’environnement d’utilisation.

Fig. 1C est un schéma fonctionnel d’un troisième exemple d’environnement d’utilisation.

Fig. 2A illustre un exemple de flux de données dans l’état de la technique.

Fig. 2B illustre un tracé du courant absorbé et de la moyenne mobile du courant dans l’état de la technique, temporellement alignés, associés au flux de données de la Fig. 2A.

Fig. 3A illustre un exemple de flux de données.

Fig. 3B illustre un flux de données complémentaire de celui de la Fig. 3A.

Fig. 3C illustre un tracé correspondant du courant absorbé et de la moyenne mobile du courant, temporellement alignés, associés aux flux de données des Fig. 3A et 3B.

Fig. 4A illustre un procédé classique de mappage de flux de données.

Fig. 4B illustre un procédé pour la création d’un flux de données complémentaire.

Fig. 5 est un schéma fonctionnel d’un exemple de système multicanal pourvu d’un chemin de données complémentaire.

Fig. 6 est un schéma fonctionnel d’éléments logiques configurés pour créer un flux de données complémentaire.

Fig. 7 est un schéma fonctionnel d’un autre exemple de mode de réalisation d’un système pour la création d’un flux de données complémentaire.

Fig. 8 est un organigramme de fonctionnement d’un exemple de procédé de fonctionnement.

Fig. 9 est un organigramme de fonctionnement d’un autre exemple de procédé de fonctionnement.

DESCRIPTION DÉTAILLÉE

Pour surmonter les inconvénients de l’état de la technique et offrir des avantages supplémentaires, il est décrit de créer, en réponse à un flux de données primaire, un flux de données complémentaire ayant un motif de transitions qui établit une transition de niveau logique à chaque cycle d’horloge au cours duquel le flux de données primaire n’a pas de transition de niveau logique. Pour des cycles d’horloge du flux de données primaire au cours desquels il y a une transition, le flux de données complémentaire n’a pas de transition, mais pour des cycles d’horloge au cours desquels le flux de données primaire n’a pas de transition, le flux de données complémentaire a une transition. On peut donc considérer que le flux de données complémentaire est un flux de données à transitions opposées.

La Figure 1A illustre un exemple d’environnement d’utilisation de la présente invention. Dans un exemple de mode de réalisation, le procédé et l’appareil décrits dans la présente description sont utilisés pour communiquer des données entre une première station 104 et une deuxième station 108. Les données peuvent être véhiculées sur n’importe quel chemin, conducteur ou canal 112. Le conducteur ou canal 112 peut comprendre, sans caractère restrictif, un ou plusieurs conducteurs métalliques, un canal optique, ou une communication en espace libre telle qu’une communication à fréquence radioélectrique ou à autre fréquence, ou un canal de n’importe quel autre type. Si la distance entre la première station 104 et la deuxième station 108 est importante, un ou plusieurs répéteurs 116A, 116B peuvent être requis pour traiter les données de manière que les données puissent atteindre la station souhaitée et être récupérées.

Il est entendu qu’un répéteur 116 peut comprendre un dispositif qui reçoit un signal et restaure ou amplifie le signal à un format souhaité avant de réémettre le signal en avant. Il est également envisagé qu’il puisse exister des répéteurs 116 ou des stations en plus de ceux représentés, ou que certains systèmes puissent être configurés sans répéteurs.

La Figure 1B est un schéma fonctionnel d’un exemple de mode de réalisation d’un système de communication à multiples stations configuré selon le procédé et l’appareil décrits dans la présente description. Comme représenté, une première station 120 est configurée pour communiquer sur un ou plusieurs canaux 154 avec une deuxième station 128. La première station 120 et la deuxième station 128 peuvent comprendre chacune un récepteur 172A, 172B et un émetteur 166A, 166B. Au moins un des récepteurs 172A, 427 et des émetteurs 166A, 166B est connecté à un dispositif de traitement 150A, 150B, 150C, 150D comme représenté. Les dispositifs de traitement 150 peuvent comprendre un ou plusieurs processeurs, circuits ASIC, logiques de commande, matrices de commutation, modulateurs, démodulateurs, inverseurs, multiplexeurs, tampons, ou n’importe quel autre dispositif. L’application d’une entrée aux dispositifs de traitement 150 peut se dérouler de n’importe quelle manière connue dans l’état de la technique. De façon similaire, bien que certains chemins ou interfaces soient représentés comme étant série ou parallèle, il est entièrement envisagé que n’importe lesquels de ces chemins puissent être configurés sous la forme de chemins série ou parallèle ou les deux.

La Figure 1C illustre un exemple de mode de réalisation d’un exemple d’environnement d’utilisation. Dans ce mode de réalisation, l’innovation décrite dans la présente description peut être configurée sous la forme d’une partie d’un commutateur à points de connexion 180 ayant une pluralité d’entrées 184 et une pluralité de sorties 188. Un commutateur à points de connexion 180 est une réunion d’interrupteurs agencés en une configuration de matrice. Un nombre quelconque d’entrées 184 et de sorties 188 peut être utilisé. Dans un mode de réalisation, le commutateur à points de connexion a 288 entrées différentes et 288 sorties différentes (canaux), et n’importe quelle entrée peut être acheminée vers n’importe quelle sortie. Les éléments de traitement pour chaque canal peuvent recevoir de l’énergie d’un nœud d’alimentation électrique partagé (non représenté). Dans un commutateur à points de connexion 180, les multiples lignes d’entrée et de sortie forment un quadrillage d’éléments d’interconnexion entre lesquels une connexion peut être établie par fermeture d’un interrupteur ou établissement d’une connexion par multiplexeur, ou autre connexion située à chaque intersection.

Malgré ce qui est représenté dans ces exemples d’environnements d’utilisation, il est envisagé que n’importe quel système puisse bénéficier du procédé et de l’appareil décrits dans la présente description. Tout système pourvu d’un module ou fonction de récupération d’horloge et de données bénéficiera de cette innovation. De façon similaire, tout système qui reçoit et resynchronise des données peut bénéficier de l’innovation décrite dans la présente description.

La Figure 2A illustre un exemple de flux de données primaire. Comme représenté, les données effectuent des transitions entre un niveau logique 0 212 et un niveau logique 1 208. Les données peuvent effectuer des transitions entre niveaux logiques à chaque cycle d’horloge 216 ou peuvent rester au même niveau logique sur plusieurs cycles d’horloge consécutifs 220. Le flux de données primaire 216 peut être appelé flux de données ou signal reçu. En technologie CMOS, un courant est absorbé sur l’alimentation électrique seulement lors de transitions entre niveaux logiques différents, par exemple lors d’une commutation d’un niveau logique zéro à un niveau logique un, ou d’un niveau un à un niveau zéro. En conséquence, la consommation d’énergie, tirée de l’alimentation électrique ou d’un nœud d’alimentation électrique, varie en fonction des motifs de données sur le flux de données primaire 216. Dans un système comportant des centaines de canaux, le courant absorbé, et l’excursion de tension associée, sont encore accrus lorsqu’un grand nombre de canaux effectuent une transition en même temps, sur la base d’un signal d’horloge partagé. Par exemple, si 75 canaux effectuent tous une transition ou n’effectuent pas de transition pendant le même cycle d’horloge, l’ondulation de l’alimentation électrique sera amplifiée.

La Figure 2B illustre un tracé correspondant du courant absorbé et de la moyenne mobile du courant, temporellement alignés, associés au flux de données primaire de la Figure 2A. Le tracé du courant absorbé 240 présente des crêtes 244 lors d’une transition et décroît ensuite jusqu’à un niveau nul 248 jusqu’à la transition suivante. Les crêtes de courant correspondent temporellement aux transitions, comme représenté. La moyenne mobile 250 du courant varie également, bien que moins radicalement que le tracé du courant de crête 240. La moyenne mobile 250 du courant varie entre une absorption maximale 254 et une absorption minimale 258. La moyenne mobile 250 du courant baisse quand le signal de données de la Figure 2A n’effectue pas de transition pendant un cycle d’horloge, parce qu’un courant est absorbé seulement lorsqu’une transition survient.

L’inconvénient de l’approche classique ou de l’état de la technique, se traduisant par les tracés des Figures 2A, 2B, est que la variation des transitions de données introduit une variation de la moyenne mobile 250 du courant qui entraîne des variations de la tension d’alimentation, également appelées bruit ou ondulation résiduelle d’alimentation électrique. Cette variation au cours du temps, en synchronisme avec les données à haut débit, crée des ondulations, qui à leur tour dégradent le signal et l’alimentation électrique, sur laquelle d’autres composants du système absorbent de l’énergie. Les ondulations se propagent ainsi jusqu’au nœud d’alimentation électrique, et altèrent non seulement le présent canal mais également d’autres canaux qui absorbent de la tension et du courant sur le nœud d’alimentation électrique. De plus, les transitions basées sur les données introduiront un couplage dans les canaux adjacents ou proches, et l’effet global est une corruption des données et du bruit sur le présent canal et d’autres canaux. Une solution proposée est d’utiliser de nombreux condensateurs pour lisser la sortie de l’alimentation électrique et réduire l’ondulation, mais cette solution est coûteuse, consomme de l’espace précieux et ajoute des composants supplémentaires sujets aux défaillances.

La Figure 3A illustre un exemple de flux de données primaire. Le flux de données primaire de la Figure 3A est généralement identique au flux de données primaire de la Figure 2A et, de ce fait, ne sera pas de nouveau décrit en détail. Il est fourni pour la discussion des Figures 3B et 3C.

La Figure 3B illustre un flux de données complémentaire pour celui de la Figure 3A. Le flux de données complémentaire a une transition à chaque cycle d’horloge au cours duquel il n’y a pas de transition dans le flux de données primaire. Par exemple, à un cycle d’horloge 308 le flux de données primaire 204 n’a pas de transition. En conséquence, le flux de données complémentaire 304 inclut bien une transition 312. Toutefois, pendant des cycles d’horloge 320, 324, 328 le flux de données primaire 204 effectue des transitions entre niveaux logiques. En conséquence, aux cycles d’horloge 320, 324, 328 le signal complémentaire 304 n’a pas de transition et est maintenu au même niveau logique 340, comme représenté.

Ensuite, à un cycle d’horloge 330, le flux de données primaire 204 n’effectue pas de transition, de sorte que le flux de données complémentaire 304 introduit une transition 344 vers un niveau logique 0. Le flux de données complémentaire 304 continue de cette manière, introduisant une transition à chaque cycle d’horloge lorsqu’il n’y a pas de transition dans le flux de données primaire. N’importe quel circuit logique, système de commande ou autre élément peut être utilisé pour former le flux de données complémentaire 304.

La Figure 3C illustre un tracé correspondant du courant absorbé et de la moyenne mobile du courant, temporellement alignés, associés aux flux de données des Figures 3A et 3B combinés. Sur ce tracé, pour le signal de courant de crête 360 il existe une crête de courant 366 à chaque cycle d’horloge due à la transition à chaque cycle d’horloge lorsqu’on considère ensemble le flux de données primaire 204 et le flux de données complémentaire 304. En conséquence, la moyenne mobile 370 du courant est généralement stable et uniforme et n’inclut pas de baisses, de crêtes ou de creux comme sur la Figure 2B. Cela réduit les oscillations de courant et les chutes de tension au niveau de l’alimentation électrique qui non seulement peuvent perturber le canal représenté (canal primaire), mais en outre introduisent de la gigue et des perturbations dans d’autres canaux d’un système multicanal qui dépendent aussi de l’alimentation électrique partagée.

La Figure 4A illustre un procédé classique de mappage de flux de données lors de la création du flux de données complémentaire. Comme représenté sur la Figure 4A, un flux de données (primaire) entrant 408 est reçu. Le flux de données entrant 408 inclut un certain nombre de bits, tels qu’un bit 1 412A, un bit 2 420A et d’autres, comme représenté. Ce flux est représenté au cours du temps. Ce flux de bits 408 est dégradé par le canal ou en raison d’autres facteurs, et dans ce mode de réalisation, on préfère resynchroniser ou « nettoyer » les données en vue d’un traitement subséquent ou d’une réémission. Selon la nature de la transmission de données, différents paramètres peuvent être utilisés pour déterminer la qualité du signal. Le flux de données décrit se rencontre typiquement dans un système de traitement, tel que sur un fond de panier ou un bus, ou dans une matrice de points de connexion, ce qui rend l’innovation décrite compatible avec tout format de signalisation ou de modulation.

Dans un exemple de procédé de fonctionnement, le flux de données entrant 408 est divisé en deux flux de bits à plus bas débit 440, 444 en vue d’un traitement et d’une resynchronisation. Ainsi, le bit 1 412A devient un bit 1 412B et le bit 2 420A devient un bit 2 420B, chacun dans un flux de données à plus bas débit. Après traitement et resynchronisation, les deux flux de bits à plus bas débit 440, 444 sont sérialisés en un seul flux de bits à haut débit 430 qui est au même débit binaire que le flux de données entrant 408. Dans d’autres modes de réalisation, le flux de données entrant 408 peut être divisé en un nombre quelconque de flux de bits à plus bas débit en vue d’un traitement et ensuite, une fois recombiné, le flux de bits à plus haut débit peut être au même débit binaire que le flux de données entrant 408 ou à un débit binaire différent.

La Figure 4B illustre un exemple de procédé pour la création d’un flux de données complémentaire. Il ne s’agit que d’un procédé possible pour créer le flux de données complémentaire, et l’homme du métier pourra arriver à des procédés de fonctionnement différents ou des techniques différentes pour créer un flux de données complémentaire ayant un motif de transitions de données opposé à celui du flux de données (primaire) entrant. Par comparaison à la Figure 4A, des éléments identiques sont repérés par des numéros de référence identiques.

Comme représenté, le flux de données entrant 408 est traité comme dans l’état de la technique pour créer les deux flux de données à plus bas débit 440, 444. Ensuite, à titre de partie de la création du flux de données complémentaire, l’un des flux de données à plus bas débit 440, 444 a ses niveaux logiques inversés, créant ainsi des flux de données à bas débit traités 460, 464 dont l’un a des niveaux logiques inversés. Dans ce mode de réalisation, le flux de données à bas débit 444 a sa valeur logique inversée par comparaison au flux de données à bas débit 444 pour créer un flux de bits à niveaux logiques inversés 464. Ainsi, un bit 2 420B devient un bit 2 inversé 450A qui a un niveau logique inversé.

Ensuite, les flux de données à bas débit traités 460, 464 sont sérialisés à nouveau en un flux de données à haut débit d’une manière entrelacée en alternance, combinant ainsi le flux de bits à bas débit 460 avec le flux de bits à niveaux logiques inversés 464 pour créer le flux de données complémentaire 468.

Collectivement, le flux de données complémentaire 468 et le flux de données entrant 408 ont une transition à chaque cycle d’horloge. Cela crée une moyenne mobile du courant, telle que représentée sur la Figure 3C, qui n’inclut ni crêtes ni creux.

La Figure 5 est un schéma fonctionnel d’un exemple de système multicanal à chemin de données complémentaire. Il ne s’agit que d’un exemple de mode de réalisation possible, et l’homme du métier pourra arriver à d’autres configurations pour la création d’un flux de données complémentaire, et d’un chemin de données complémentaire configuré à proximité du chemin de données primaire sur lequel le flux de données primaire est traité. Dans le système multicanal à chemin de données complémentaire 504, il existe de multiples canaux y compris un canal 0 508A, un canal 1 508B, jusqu’à un canal N 508N, N étant n’importe quelle valeur entière positive. En raison de limitations spatiales, chaque canal peut être à proximité immédiate d’autres canaux. Dans d’autres modes de réalisation, il peut y avoir un seul canal.

Le canal 0 508A va être décrit en détail et les autres canaux du système 504 peuvent être généralement identiques ou peuvent avoir une configuration différente. Le canal 0 508A inclut une entrée 512 configurée pour recevoir un flux de données primaire, qui peut être reçu en provenance d’un canal, d’un bus, d’un fond de panier, d’un autre élément de traitement, ou de n’importe quel autre dispositif, chemin ou emplacement. Le flux de données primaire est introduit dans un module CDR (récupération d’horloge et de données) 516 qui traite le signal pour extraire un signal d’horloge et pour utiliser le signal d’horloge extrait pour échantillonner le flux de données entrant à un rythme optimal. Le module CDR 516 fournit deux sorties. Une sortie de CDR est le flux de données primaire resynchronisé et nettoyé, qui est fourni sur une sortie 520, tandis que le signal d’horloge extrait est fourni sur une sortie 522. Le flux de données primaire est introduit dans un réseau d’éléments de traitement 532 qui, dans cet exemple de mode de réalisation d’un commutateur à matrice de points de connexion, peuvent inclure des inverseurs 528, 544, un ou plusieurs multiplexeurs, une logique de commande et d’autres éléments associés (formant collectivement une matrice de commutation). Dans d’autres modes de réalisation, d’autres composants matériels, logiciels ou les deux peuvent former les éléments de traitement 532.

Ces un ou plusieurs inverseurs 528, 544 sont connectés à un nœud d’alimentation électrique 530, comme représenté. Les autres canaux 508B, 508N tirent également leur énergie du même nœud d’alimentation électrique 530. Du bruit sur le nœud d’alimentation électrique 530 altère donc tous les éléments de traitement qui lui sont connectés, tels que les autres canaux 508B, 508N. Ces un ou plusieurs inverseurs 528, 544 et les autres éléments de traitement associés (tels que le multiplexeur ou les autres éléments d’un commutateur à points de connexion) sont définis comme étant le système de traitement 532. Le système de traitement consomme la plus grande partie de l’énergie dans le système représenté sur la Figure 5 et, de ce fait, la présence d’un chemin de données complémentaire (incluant les éléments 540, 548) offrira la plus grande quantité de réduction du bruit. Un tampon de sortie 552, qui n’est pas reflété dans le chemin de données complémentaire, n’est pas un élément fortement consommateur d’énergie.

Le flux de données primaire est également introduit dans une unité de génération de données complémentaires 524. L’unité de génération de données complémentaires 524 reçoit également le signal d’horloge sur la sortie 522 du module CDR 516. L’unité de génération de données complémentaires 524 est n’importe quelle combinaison de composants matériels, logiciels ou les deux, configurée pour traiter un flux de données et générer un flux de données complémentaire. L’unité de génération de données complémentaires 524 peut comprendre des éléments logiques, un automate, un ou plusieurs inverseurs, des registres, un processeur exécutant des instructions exécutables par machine stockées dans un format non transitoire dans une mémoire, ou n’importe quelle combinaison de ces éléments ou de n’importe quels autres éléments.

La sortie 534 de l’unité de génération de données complémentaires 524 est un flux de données complémentaire qui est introduit dans un chemin de données complémentaire comprenant un réseau d’inverseurs incluant des inverseurs 540, 548 et un multiplexeur (non représenté). Le chemin de données primaire et le chemin de données complémentaire doivent être rendus identiques ou aussi similaires que possible pour offrir l’annulation du bruit la plus efficace. Ce réseau d’inverseurs 540, 548 absorbe aussi de l’énergie sur le nœud d’alimentation électrique 530.

La sortie de l’inverseur 544 est le flux de données primaire traité qui est introduit dans le tampon de sortie 552. Le tampon de sortie 552 fait office de tampon pour le flux de données avant de présenter les données nettoyées et resynchronisées sur une sortie 556. La sortie de l’inverseur 548 est le flux de données complémentaire, qui est présenté sur une sortie 560. Toutefois, le flux de données complémentaire n’est pas utilisé, et est à la place terminé sur un circuit ouvert comme représenté. Dans un autre mode de réalisation, d’autres options de terminaison sont envisagées. L’utilisation du chemin de flux de données complémentaire, tel que les exemples d’éléments 524, 540, 548, procure une charge plus stable et uniforme sur le nœud d’alimentation électrique 530, qui réduit le bruit dans le flux de données primaire et le chemin associé, ainsi que réduit le bruit qui sera couplé à des canaux adjacents et réduit le bruit d’alimentation électrique sur les autres canaux 508B, 508N.

La Figure 6 est un schéma fonctionnel d’un système d’éléments logiques configuré pour créer un flux de données complémentaire. Il ne s’agit que d’une configuration possible d’éléments logiques configurés pour créer le flux de données complémentaire. D’autres modes de réalisation sont possibles qui ne s’écartent pas de la portée des revendications qui suivent. Dans cet exemple de mode de réalisation d’un module de création de flux de données complémentaire 604 (dans ce qui suit, module), un flux de données primaire est reçu sur une entrée de données 608 et un signal d’horloge est reçu sur une entrée d’horloge 612. Ceux-ci peuvent être fournis par un module CDR.

Le flux de données primaire est introduit dans un élément logique OU exclusif (XOR) et une première bascule (flip-flop, FF) 616. La première bascule 616 reçoit également le signal d’horloge. La bascule rythme sélectivement l’entrée et la sortie du flux de données primaire en réponse au signal d’horloge sur l’entrée d’horloge de la bascule. La sortie de la première bascule 616 fournit les données appliquées en entrée à l’élément logique OU exclusif 620. Le fonctionnement de l’élément logique OU exclusif 620 est généralement connu dans l’état de la technique et, de ce fait, ne sera pas décrit en détail dans la présente description. La table suivante définit la fonction OU exclusif.

ENTRÉE	SORTIE
A	B	A OU exclusif B
0	0	0
0	1	1
1	0	1
1	1	0

La sortie de l’élément logique OU exclusif 620 est connectée à un multiplexeur 628 pour faire fonction de signal de commande pour le multiplexeur. Le multiplexeur 628 reçoit deux entrées, dont l’une est inversée comme décrit plus bas, qui sont renvoyées par une deuxième bascule 624. La sortie du multiplexeur 628 a une sortie qui est une entrée du deuxième multiplexeur 624. La deuxième bascule 624 reçoit également le signal d’horloge, comme représenté. La deuxième bascule 624 traite la sortie du multiplexeur, en relation avec une commande de rythme par le signal d’horloge pour créer le flux de données complémentaire sur une sortie 632. La sortie 632 de la deuxième bascule est renvoyée à titre d’entrées au multiplexeur 628 et l’une des deux entrées provenant de la bascule est inversée. La sortie du OU exclusif commande quelle entrée du multiplexeur 628 est présentée en sortie du multiplexeur.

En fonctionnement, le flux de données primaire et le signal d’horloge sont fournis à la première bascule 616 qui fait fonction de retard. Le flux de données primaire est également présenté à l’élément logique OU exclusif 620. En conséquence de la fonction de retard de la première bascule 616, l’élément logique OU exclusif 620 compare deux bits consécutifs dans le flux de données primaire. L’élément logique OU exclusif 620 délivre en sortie une valeur logique 1 s’il y a une transition, ce qui signifie que le niveau logique des données entrantes passe de 1 à 0 ou de 0 à 1. Inversement, l’élément logique OU exclusif 620 délivre en sortie une valeur logique 0 s’il n’y a pas de transition. En d’autres termes, l’élément logique OU exclusif 620 indique si une transition est survenue entre des bits séquentiels dans le flux de données primaire.

L’élément logique OU exclusif 620 est le signal de commande du multiplexeur 628. Quand la sortie de l’élément logique OU exclusif 620 indique une transition (niveau logique 1), alors l’entrée inférieure du multiplexeur 628 est délivrée en sortie par le multiplexeur. Quand la sortie de l’élément logique OU exclusif 620 n’indique pas de transition (niveau logique 0), alors l’entrée supérieure du multiplexeur 628 est délivrée en sortie par le multiplexeur. Les deux entrées du multiplexeur 628 sont le même signal, mais l’entrée supérieure est inversée. La deuxième bascule 624 fait fonction de mémoire ou de registre pour conserver des informations concernant l’état actuel, qui sont ensuite renvoyées au multiplexeur 628.

Pour un cycle d’horloge particulier, l’état logique actuel de la sortie 632 (le flux de données complémentaire) est maintenu (pas de transition) si le flux de données primaire avait une transition. Cela se produit parce que l’absence de transition entre bits dans le flux de données primaire amène l’élément logique OU exclusif 620 à délivrer en sortie une valeur logique 1, ce qui force alors le multiplexeur à délivrer en sortie le même état logique qui a été introduit dans l’entrée 1 du multiplexeur par la deuxième bascule 624. En raison de la présence d’une transition dans les données sur l’entrée 608, le niveau logique sur la sortie 632 ne change pas, c’est-à-dire n’a pas de transition. Au contraire, l’état logique actuel de la sortie 632 est changé (une transition est introduite) si le signal d’entrée de données (sur l’entrée 608) n’avait pas de transition, amenant l’élément logique OU exclusif 620 à délivrer en sortie une valeur logique 0, ce qui force alors le multiplexeur à délivrer en sortie un état logique inversé qui a été introduit dans l’entrée inverseuse 0 du multiplexeur par la deuxième bascule 624. En raison de l’absence de transition dans les données sur l’entrée 608, le niveau logique de sortie sur la sortie 632 change, c’est-à-dire qu’une transition est introduite dans le flux de données complémentaire.

La Figure 7 est un schéma fonctionnel d’un exemple de mode de réalisation d’un système pour la création d’un flux de données complémentaire. Il ne s’agit que d’une configuration possible d’éléments logiques configurés pour créer le flux de données complémentaire. D’autres modes de réalisation sont possibles qui ne s’écartent pas de la portée des revendications qui suivent. Le système 704 représenté sur la Figure 7 inclut une entrée 708 configurée pour recevoir des données distordues provenant d’un canal ou d’une autre source. Un flux de données constitué de bits 1, 2, 3, 4, 5, 6, 7 est reçu dans ce mode de réalisation, de manière très similaire au flux de bits 408 de la Figure 4. Le flux de données entrant est présenté à un module CDR demi-débit 712 qui divise le flux de données entrant en deux flux de données à plus bas débit. Les modules CDR demi-débit sont connus de l’homme du métier et, de ce fait, seront décrits en détail dans la présente description. Comme représenté, la sortie 720 transporte les bits 1, 3, 5, 7 tandis que la sortie 722 transporte les bits 2, 4, 6, 8.

Une ligne d’horloge 716 s’étend à partir du module CDR demi-débit 712 et est connectée à une paire de sérialiseurs 2 vers 1 732, 736. Les deux flux de bits à plus bas débit sur les sorties 720, 722 sont également fournis à chacun des sérialiseurs 2 vers 1 732, 736. Toutefois, les bits 2, 4, 6, 8 sur la sortie 722 sont fournis à un inverseur 728 avant d’être introduits dans le sérialiseur 2 vers 1 736. Les bits 2, 4, 6, 8 fournis au sérialiseur 2 vers 1 736 sont donc au niveau logique inverse des niveaux des bits délivrés en sortie par le module CDR demi-débit 712.

Les sérialiseurs 2 vers 1 732, 736 sont connus et compris par l’homme du métier et, de ce fait, ne seront pas décrits en détail dans la présente description. Les sérialiseurs 2 vers 1 732, 736 combinent chaque entrée en un seul flux de données à haut débit. N’importe quel changement de débit de données est possible, mais dans ce mode de réalisation, le débit de données sortant du module CDR demi-débit 712 est la moitié du débit du signal d’entrée, tandis que les sérialiseurs 2 vers 1 732, 736 doublent le débit binaire des signaux d’entrée lorsqu’ils forment le signal de sortie.

La sortie 740 du sérialiseur 732 transporte le flux de données primaire qui a été resynchronisé et duquel la gigue ou tout autre effet indésirable du canal ont été retirés, ou qui a été commuté vers une sortie souhaitée. La sortie 744 du sérialiseur 736 transporte le flux de données complémentaire qui a été resynchronisé et duquel la gigue ou tout autre effet du canal ont été retirés, et dans lequel un bit sur deux est à un niveau logique inverse de celui du flux de données primaire. Ainsi, dans cet exemple de mode de réalisation, les bits 2, 4, 6 et ainsi de suite sont à un niveau logique inverse par comparaison au flux de données primaire. Lorsqu’on les considère ensemble, le flux de données complémentaire et le flux de données primaire ont une transition à chaque cycle d’horloge, ce qui permet d’établir une moyenne mobile uniforme de la puissance absorbée sur le nœud d’alimentation électrique.

La Figure 8 est un organigramme de fonctionnement d’un exemple de procédé de fonctionnement. Il ne s’agit que d’un procédé de fonctionnement possible pour l’innovation décrite dans la présente description. D’autres procédés sont possibles et envisagés qui ne s’écartent pas des revendications qui suivent. Ce procédé commence à une étape 808 par la réception d’un flux de données primaire. Le flux de données primaire peut être reçu en provenance d’un canal, d’un frontal analogique, d’un autre élément de traitement de données, ou de n’importe quel autre emplacement ou dispositif. Ensuite, à une étape 812, ce procédé de fonctionnement traite le flux de données primaire pour créer un flux de données complémentaire ayant un motif de transitions qui est opposé à celui du flux de données primaire de sorte que pendant chaque cycle d’horloge auquel le flux de données primaire a une transition de niveau logique (d’un niveau logique à un autre), le flux de données complémentaire n’a pas de transition de niveau logique. Et pendant chaque cycle d’horloge auquel le flux de données primaire n’a pas de transition de niveau logique (d’un niveau logique à un autre), le flux de données complémentaire a une transition de niveau logique.

À une étape 816, le flux de données complémentaire est traité et acheminé à proximité du flux de données primaire et simultanément avec lui pendant le traitement du flux de données primaire. Grâce au fait que le flux de données primaire et le flux de données complémentaire à transitions opposées sont créés et traités en même temps, la moyenne mobile du courant est maintenue généralement uniforme en raison de la survenue d’une transition de niveau logique à chaque cycle d’horloge. Cela réduit le bruit dans le canal primaire et d’autres canaux dans un système multicanal. À une étape 820, le procédé émet le flux de données primaire (resynchronisé) traité tandis que le flux de données complémentaire est terminé sur un circuit ouvert ou une autre terminaison.

La Figure 9 est un organigramme de fonctionnement d’un autre exemple de procédé de fonctionnement. Il ne s’agit que d’un procédé de fonctionnement possible pour l’innovation décrite dans la présente description. D’autres procédés sont possibles et envisagés qui ne s’écartent pas des revendications qui suivent. Ce procédé commence à une étape 904 à laquelle le système reçoit le flux de données primaire. Puis à une étape 908 le système traite le flux de données primaire pour créer deux ou plus de deux flux de données à plus bas débit. Cela peut se dérouler à l’aide d’un module CDR demi-débit, d’éléments logiques, ou de n’importe quel autre dispositif configuré pour diviser un flux de données en deux ou plus de deux flux de données à plus bas débit.

À une étape 912 le système traite un ou plusieurs de ces deux ou plus de deux flux de données à plus bas débit pour inverser le niveau logique de chaque bit afin de créer un ou plusieurs flux de données à bas débit ayant des niveaux logiques inversés. Cela est illustré dans le flux de bits inversés à bas débit 464 sur la Figure 4B.

À une étape 916, un sérialiseur 2 vers 1 ou un autre dispositif sérialise, avec entrelacement, des bits provenant des deux flux de données à bas débit (les flux de données à bas débit non inversé et inversé) pour créer le flux de données complémentaire. Comme décrit dans la présente description, on comprendra que d’autres procédés et systèmes peuvent être utilisés pour créer le flux de données complémentaire.

À une étape 920, le système est configuré pour acheminer et traiter le flux de données complémentaire à proximité du flux de données primaire et de manière temporellement simultanée avec lui. Cela établit un courant absorbé uniforme, à chaque cycle d’horloge, sur le nœud d’alimentation électrique, ce qui réduit alors le bruit introduit dans le nœud d’alimentation électrique, et dans d’autres canaux par l’intermédiaire du nœud d’alimentation électrique. Ainsi, non seulement les performances sur le canal en question (canal primaire) sont améliorées, mais en outre, d’autres canaux dans un système multicanal en tirent également profit.

À une étape 924, le flux de données primaire est traité. Le flux de données complémentaire n’est pas émis et peut à la place être terminé sur un circuit ouvert ou une autre configuration de terminaison.

Bien que ce procédé de fonctionnement inclue l’étape de recréation d’un flux de données au débit d’origine, il est également envisagé de pouvoir dupliquer le flux de données primaire et d’inverser ensuite le niveau logique d’un bit sur deux dans le flux de données dupliqué. Cet autre procédé évite l’étape de création de deux ou plus de deux flux de données à bas débit.

Bien que divers modes de réalisation de l’invention aient été décrits, il sera évident pour l’homme du métier que de nombreux autres modes de réalisation et mises en œuvre sont possibles dans la portée de cette invention. De plus, les diverses caractéristiques, les divers éléments et les divers modes de réalisation décrits dans la présente description peuvent être revendiqués ou combinés dans n’importe quel agencement ou combinaison.

Claims

Un procédé pour la réduction du bruit dans un signal comprenant
la réception d’un flux de données primaire à un premier débit de données, le flux de données primaire comprenant un flux de bits ayant des valeurs logiques ;
la division du flux de données primaire pour créer un premier groupe d’un ou de plusieurs flux de données à un deuxième débit de données et un deuxième groupe d’un ou de plusieurs flux de données au deuxième débit de données ;
le traitement du deuxième groupe de flux de données pour inverser les valeurs logiques des bits qui forment les flux de données du deuxième groupe afin de créer un ou plusieurs flux de données traités ;
la combinaison du premier groupe d’un ou de plusieurs flux de données avec ces un ou plusieurs flux de données traités pour créer un flux de données complémentaire ; et
le traitement du flux de données primaire et du flux de données complémentaire simultanément par un système de traitement de données pour réduire le bruit sur une alimentation électrique qui fournit du courant au système de traitement de données.
Le procédé de la revendication 1 dans lequel la combinaison comprend un entrelacement.
Le procédé de la revendication 1 dans lequel la division comprend la conversion du flux de données primaire en un premier flux de données du premier groupe et un deuxième flux de données du deuxième groupe.
Le procédé de la revendication 1 dans lequel le flux de données complémentaire a une transition de niveau logique à chaque cycle d’horloge auquel le flux de données primaire n’a pas de transition de niveau logique.
Le procédé de la revendication 1 dans lequel la combinaison est effectuée par un sérialiseur.
Le procédé de la revendication 1 dans lequel le traitement du flux de données primaire et du flux de données complémentaire simultanément par un système de traitement de données établit un courant moyen absorbé sur l’alimentation électrique constant.
Le procédé de la revendication 1, le procédé se déroulant dans un commutateur à points de connexion.
Un procédé pour la réduction du bruit sur une alimentation électrique dû à un traitement de signal comprenant :
la réception d’un flux de données primaire, le flux de données primaire comprenant un flux de bits ayant des valeurs logiques ;
la création d’un flux de données complémentaire, le flux de données complémentaire ayant un motif de transitions opposé à celui du flux de données primaire de sorte qu’à des cycles d’horloge lorsque le flux de données primaire a une transition de niveau logique, le flux de données complémentaire n’effectue pas de transition, et qu’à des cycles d’horloge lorsque le flux de données primaire n’a pas de transition de niveau logique, le flux de données complémentaire a une transition ;
le traitement du flux de données primaire et du flux de données complémentaire simultanément par un système de traitement de données pour réduire le bruit sur une alimentation électrique de manière que l’alimentation électrique fournisse du courant au système de traitement de données.
Le procédé de la revendication 8 dans lequel de multiples systèmes de traitement de données sont connectés à l’alimentation électrique et absorbent de la puissance sur elle.
Le procédé de la revendication 8 dans lequel le traitement du flux de données primaire et du flux de données complémentaire simultanément comprend un traitement en même temps et sur des chemins adjacents se trouvant à proximité immédiate.
Le procédé de la revendication 8 comprenant en outre l’émission ou la mise en tampon du flux de données primaire, après traitement, et la terminaison du flux de données complémentaire sur un circuit ouvert.
Le procédé de la revendication 8 dans lequel la réduction du bruit sur une alimentation électrique se produit en raison du fait que le traitement du flux de données primaire et du flux de données complémentaire simultanément crée une puissance moyenne absorbée sur l’alimentation électrique généralement constante.
Le procédé de la revendication 8, le procédé se déroulant dans un commutateur à points de connexion multicanal et la réduction du bruit se produisant dans d’autres canaux du commutateur à points de connexion multicanal.
Un système pour la resynchronisation et la récupération d’un flux de données avec introduction de bruit réduite comprenant :
un module de récupération d’horloge et de données configuré pour recevoir un flux de données primaire afin de récupérer une horloge et un rythme pour le flux de données primaire ;
une unité de génération de flux de données complémentaire configurée pour générer un flux de données complémentaire, le flux de données complémentaire ayant une transition de niveau logique à chaque cycle d’horloge au cours duquel le flux de données primaire n’a pas de transition de niveau logique ;
une unité de traitement de signal configurée pour traiter simultanément le flux de données primaire et le flux de données complémentaire afin de créer un flux de données primaire traité et un flux de données complémentaire traité ;
un émetteur configuré pour émettre le flux de données primaire traité ; et
une alimentation électrique configurée pour fournir du courant à l’unité de traitement de signal, l’alimentation électrique ayant un courant moyen absorbé stable en raison du fait que le flux de données primaire et le flux de données complémentaire, lorsqu’on les considère ensemble, ont une transition de niveau logique à chaque cycle d’horloge.
Le système de la revendication 14 dans lequel l’unité de traitement de signal comprend un ou plusieurs inverseurs et un ou plusieurs multiplexeurs.
Le système de la revendication 14 dans lequel l’unité de génération de flux de données complémentaire comprend des éléments logiques configurés pour traiter le flux de données primaire et un signal d’horloge afin de générer le flux de données complémentaire.
Le système de la revendication 14 dans lequel l’unité de traitement de signal est un commutateur à points de connexion multicanal.
Le système de la revendication 14 dans lequel le flux de données complémentaire traité est terminé sur un circuit ouvert.