FR3098017A1 - Dispositif électronique comprenant des étages électroniques empilés. - Google Patents

Dispositif électronique comprenant des étages électroniques empilés. Download PDF

Info

Publication number
FR3098017A1
FR3098017A1 FR1907165A FR1907165A FR3098017A1 FR 3098017 A1 FR3098017 A1 FR 3098017A1 FR 1907165 A FR1907165 A FR 1907165A FR 1907165 A FR1907165 A FR 1907165A FR 3098017 A1 FR3098017 A1 FR 3098017A1
Authority
FR
France
Prior art keywords
electronic
stage
contact pads
temperature threshold
electronic components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1907165A
Other languages
English (en)
Inventor
Jean-Philippe REYNARD
Laurent Favennec
Sandrine Lhostis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1907165A priority Critical patent/FR3098017A1/fr
Publication of FR3098017A1 publication Critical patent/FR3098017A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Procédé de réalisation d’un dispositif électronique et dispositif électronique, dans lesquels un premier étage électronique (2) et un deuxième étage électronique (3) sont réalisés séparément et sont montés et empilés l’un au-dessus de l’autre et comprennent des plots de contact (5, 6) situés les uns au-dessus des autres et reliés entre eux, le premier étage électronique (2) incluant des composants électroniques intégrés (7) qui sont spécifiquement choisis de sorte à supporter des traitements thermiques à des températures supérieures à un seuil haut de température (Sh), et le deuxième étage électronique (3) incluant des composants électroniques intégrés (8) qui sont spécifiquement choisis de sorte à supporter des traitements thermiques à des températures inférieures à un seuil bas de température (Sb), inférieur au seuil haut de température (Sh) précité, et qui ne supportent pas des traitements thermiques à des températures supérieures au seuil haut de température (Sh) précité. Figure pour l’abrégé : Fig 1

Description

Dispositif électronique comprenant des étages électroniques empilés.
La présente invention concerne le domaine de la microélectronique et plus particulièrement des dispositifs électroniques comprenant des composants électroniques intégrés.
La fabrication des dispositifs électroniques intégrés nécessite généralement de mettre en œuvre des étapes de traitements thermiques, notamment de recuits de sorte à stabiliser les structures électroniques et à guérir d’éventuels défauts dans les composants électroniques.
Néanmoins, il est souhaitable que les étapes de traitements thermiques soient réalisées à des températures qui n’atténuent pas les performances et n’endommagent pas les composants électroniques intégrés.
Selon un mode de réalisation, il est proposé un procédé de réalisation d’un dispositif électronique qui comprend les étapes suivantes :
réaliser au moins un premier étage électronique incluant des premiers composants électroniques intégrés et comprenant des premiers plots de contact, et
réaliser, séparément du premier étage électronique, au moins un deuxième étage électronique, ce dernier incluant des deuxièmes composants électroniques intégrés et comprenant des deuxièmes plots de contact.
La réalisation du premier étage électronique comprend au moins une étape de traitement thermique réalisée à une température supérieure à un seuil haut de température.
La réalisation du deuxième étage électronique comprend au moins une étape de traitement thermique, chaque étape de traitement thermique étant réalisée à une température inférieure à un seuil bas de température.
La valeur du seuil bas de température est inférieure à la valeur du seuil haut de température.
Le procédé comprend en outre les étapes ultérieures de montage suivantes :
placer le premier étage électronique et le deuxième étage électronique au-dessus l’un de l’autre dans des positions telles que les plots de contact du premier étage électronique et les plots de contact du deuxième étage électronique soient les uns au-dessus des autres,
puis réaliser une étape de traitement thermique de liaison à une température inférieure à la valeur du seuil bas de température, de sorte à obtenir des liaisons entre les plots de contact précités.
Ainsi, en fabriquant séparément le premier étage électronique et le deuxième étage électronique et en les assemblant ultérieurement, le procédé rend possible de soumettre séparément le premier dispositif électronique et le deuxième dispositif électronique à des traitements thermiques à des températures supportables par les composants électroniques intégrés sélectivement inclus dans chacun d’entre eux, de sorte à produire les meilleurs effets, sans nuire à l’intégrité des composants électroniques intégrés.
Les premier et deuxième étages électroniques peuvent comprendre chacun un substrat de base pourvu du côté d’une face avant de composants électroniques intégrés et une couche diélectrique au-dessus de cette face avant, présentant une face frontale pourvue desdits plots de contact.
Alors, les étapes ultérieures de montage peuvent comprendre : accoler les faces frontales des couches diélectriques en plaçant les plots de contacts les uns au-dessus de autres, puis réaliser l’étape de traitement thermique de liaison précitée.
Des réseaux de connexions électriques peuvent être inclus dans les couches diélectriques des premier et deuxième étages électroniques, ces réseaux de connexions électriques étant sélectivement reliés aux composants électroniques et reliés entre eux par l’intermédiaire d’au moins certains desdits plots de contact.
Avant les étapes de montage, le procédé peut comprendre : réaliser des vias traversant de connexion électrique au travers d’au moins l’un desdits substrat de base, ces vias de connexion électrique étant sélectivement reliés au réseau de connexions électriques de l’étage électronique correspondant.
Lesdits premiers composants électroniques intégrés peuvent comprendre des transistors électroniques et lesdits deuxièmes composants électroniques intégrés peuvent comprendre des mémoires.
Après les étapes de montage, le procédé peut comprendre des étapes de fabrication et/ou des de traitement thermique, à des températures inférieures audit seuil bas de température.
Il est également proposé un dispositif électronique qui comprend un premier étage électronique et un deuxième étage électronique montés et empilés l’un au-dessus de l’autre et comprenant respectivement des plots de contact situés les uns au-dessus des autres et reliés entre eux.
Le premier étage électronique inclut des composants électroniques intégrés qui sont spécifiquement choisis de sorte à supporter des traitements thermiques à des températures supérieures à un seuil haut de température, et le deuxième étage électronique inclut des composants électroniques intégrés qui sont spécifiquement choisis de sorte à supporter des traitements thermiques à des températures inférieures à un seuil bas de température, inférieur au seuil haut de température précité, et qui ne supportent pas des traitements thermiques à des températures supérieures au seuil haut de température précité.
Dans le dispositif électronique, lesdits premier et deuxième étages électroniques peuvent comprendre chacun un substrat de base pourvu, du côté d’une face avant, de composants électroniques intégrés et une couche diélectrique au-dessus de cette face avant, présentant une face frontale pourvue desdits plots de contact, les faces frontales des couches diélectriques étant accolées et les plots de contacts étant les uns au-dessus de autres et liés entre eux.
En outre, des réseaux de connexions électriques peuvent être inclus dans les couches diélectriques des premier et deuxième étages électroniques, ces réseaux de connexions électriques étant sélectivement reliés aux composants électroniques et reliés entre eux par l’intermédiaire d’au moins certains desdits plots de contact.
Au moins l’un desdits substrat de base peut être pourvu de vias traversants de connexion électrique sélectivement reliés au réseau de connexions électriques de l’étage électronique correspondant.
Dans le dispositif électronique lesdits premiers composants électroniques intégrés peuvent comprendre des transistors électroniques et lesdits deuxièmes composants électroniques intégrés peuvent comprendre des mémoires.
Un dispositif électronique et un mode de fabrication vont maintenant être décrits à titre d’exemples de réalisation non limitatifs, illustrés par le dessin annexé dans lequel :
représente une coupe d’un dispositif électronique ;
représente une coupe d’un premier étage électronique du dispositif électronique de la figure 1 ;
représente une coupe d’un deuxième étage électronique du dispositif électronique de la figure 1, selon une configuration ;
représente une coupe d’un deuxième étage électronique, selon une configuration ultérieure ; et
représente une étape de montage du premier étage électronique et du deuxième étage électronique, l’un au-dessus de l’autre.
Un dispositif électronique 1, illustré sur la figure 1 comprend un premier étage électronique 2 et un deuxième étage électronique 3, montés et empilés l’un au-dessus de l’autre, selon une interface 4, et comprenant respectivement une pluralité de plots de contact 5 et 6 liés entre eux dans cette interface 4.
Le premier étage électronique 2 inclut des premiers composants électroniques intégrés 7 qui sont spécifiquement choisis de sorte à supporter des traitements thermiques à des températures supérieures à un seuil haut de température Sh.
Le deuxième étage électronique 3 inclut des deuxièmes composants électroniques intégrés 8 qui sont spécifiquement choisis de sorte à supporter des traitements thermiques à des températures inférieures à un seuil bas de température Sb, inférieur au seuil haut de température Sh, et qui ne supportent pas des traitements thermiques à des températures supérieures au seuil haut de température Sh sans subir de dommages. Avantageusement, il existe un écart de température entre le seuil haut de température Sh et le seuil bas de température Sb.
Selon un mode de réalisation, le dispositif électronique 1 est fabriqué de la manière suivante.
Tout d’abord, le premier étage électronique 2 et le deuxième étage électronique 3 sont fabriqués séparément.
Comme illustré sur la figure 2, le premier étage électronique 2 comprend un substrat de base 9, par exemple en silicium, dont une face avant 10 est pourvue des composants électroniques 7 et comprend, au-dessus de cette face 10, une couche diélectrique 11 incluant un réseau de connexions électriques 12 qui est sélectivement connecté aux composants électroniques 7 et qui comprend plusieurs niveaux métalliques reliés entre eux. La couche diélectrique 11 présente une face frontale 13 incluant les plots de contact 5 précités, qui sont situés dans un dernier niveau métallique adapté et dont au moins certains sont reliés au réseau de connexions électriques 12.
Le premier étage électronique 2 est fabriqué en mettant en œuvre des procédés utilisés couramment dans le domaine de la microélectronique.
Ces procédés incluent un ou plusieurs traitements thermiques qui sont réalisés à des températures supérieures au seuil haut de température Sh précité, aptes à améliorer la structure et le fonctionnement électrique ou électronique du premier étage électronique 2.
Par exemple, les composants électriques 7 comprennent des transistors de traitement de signaux électriques, dont les caractéristiques de vitesses de traitement sont améliorées après avoir subi par exemple un traitement thermique de recuit final à haute température, par exemple située entre 400°C et 440°C. Par exemple, le seuil haut de température Sh précité peut être fixé à 400°C.
Comme illustré sur la figure 3, le deuxième étage électronique 3 comprend un substrat de base 14, par exemple en silicium, dont une face avant 15 est pourvue des composants électroniques 8 et comprend, au-dessus de cette face avant 15, une couche diélectrique 16 incluant un réseau de connexions électriques 17 qui est sélectivement connecté aux composants électroniques 8 et qui comprend plusieurs niveaux métalliques reliés entre eux. La couche diélectrique 16 présente une face frontale 18 incluant les plots de contact 6 précités, qui sont situés dans un dernier niveau métallique adapté et dont au moins certains sont reliés au réseau de connexions électriques 17.
Le deuxième étage électronique 3 est fabriqué en mettant en œuvre des procédés utilisés couramment dans le domaine de la microélectronique.
Ces procédés incluent un ou plusieurs traitements thermiques qui sont réalisés à des températures inférieures au seuil bas de température Sb précité, aptes à améliorer la structure et le fonctionnement électrique ou électronique du second étage électronique 3.
Par exemple, les composants électriques 8 comprennent des cellules intégrées telles que des mémoires, par exemple des PCRAM (mémoires non volatiles réinscriptibles), des résines et/ou des capteurs photosensibles, aptes à subir des traitements thermiques à des températures inférieures au seuil bas de température Sb précité, par exemple situées entre 300°C et 350°C, sans qu’aucun traitement thermique à des températures supérieures au seuil haut de température Sh précité ne soit appliqué car des tels traitements thermiques à des températures trop élevées endommageraient la structure et le fonctionnement électrique ou électronique du second étage électronique 3. Par exemple, le seuil bas de température Sb précité peut être fixé 350°C.
Afin de réaliser des connexions électriques vers l’extérieur du dispositif électronique 1, la réalisation du deuxième étage électronique 3 comprend les étapes complémentaires suivantes.
Comme illustré sur la figure 4, le deuxième étage électronique 3, illustré sur la figure 3, est monté au-dessus d’un support temporaire de transfert 3A, dans une position telle que la face frontale 17 est fixée sur une face 19 du support temporaire de transfert 3A.
Il est alors procédé à un amincissement du substrat de base 14, qui présente alors une face frontale 20, puis à la réalisation de trous traversants 21 au travers du substrat de base 14 aminci et au remplissage de ces trous 21 de sorte à réaliser des vias traversant de connexion électrique 22 reliés intérieurement au réseau de connexions électriques 17 et présentant, du côté de la face frontale 20, des extrémités de connexion électrique 23. Toutes les étapes de fabrication permettent ultérieurement la reprise de contact en arrière du substrat 14, qui sont susceptibles de générer des charges mobiles dans les empilements ou bien qui nécessitent des budgets de fabrication supérieurs à Sb sont ainsi réalisées
Avantageusement, des plots de connexion électrique extérieure (non représentés) sont aménagés au-dessus des extrémités de connexion électrique 23, au-dessus de la face frontale 20 et au travers d’une couche de passivation (non représentée) qui s’étend au-dessus de cette face frontale 20.
Si nécessaire une étape de recuit thermique dit ‘de passivation’ est faite afin de guérir tous les défauts de la partie électronique 3 jusqu’à, si besoin, des budgets thermiques dépassant la limite Sh.
Après quoi, comme illustré sur la figure 5, le deuxième étage électronique 3 est monté au-dessus d’un autre support temporaire de transfert 3B, dans une position telle que la face frontale 20 du substrat de base aminci 14 est montée au-dessus d’une face 25 du support temporaire de transfert 24. Puis le support temporaire de transfert 3A est enlevé.
Ensuite, comme illustré sur la figure 5, le premier étage électronique 2 et le deuxième étage électronique 3 sont montés et empilés l’un au-dessus de l’autre, dans une position telle que leurs faces frontales 13 et 18 soient accolées, en formant l’interface 4, et que les plots de contacts 5 et 6 soient respectivement les uns au-dessus des autres, avec un décalage latéral possible entre les étages électroniques 2 et 3 au moins inférieur de la largeur des plots de contact.
Puis, il est procédé à un traitement thermique, à une température inférieure au seuil bas de température Sb, de sorte à induire des liaisons respectivement entre les plots de contacts 5 et 6, sans endommager les composants électroniques 8 du premier étage électronique 3. Par exemple, les plots de contact 5 et 6 sont en cuivre.
Puis, le support temporaire de transfert 3B est enlevé.
Les dernières étapes de fabrication coté, aminci du substrat de base 14, sont achevées avec des procédés de fabrication ne générant pas de charges dans l’empilement (par exemple, pas d’étape de gravure), ou bien qui sont réalisées à des températures inférieures à Sb. Par exemple, ces étapes peuvent être la réalisation de couches de passivation ou l’étalement de résines.
On obtient alors le dispositif électronique tel qu’illustré sur la figure 1
Il résulte du montage ci-dessus que les composants électroniques 7 et 8 sont sélectivement reliés entre eux et à l’extérieur par l’intermédiaire des réseaux de connexions électriques 12 et 17, reliés entre eux par au moins certains des plots de contact accouplés 5 et 6 et des vias de connexion électrique 22.
Selon une variante de réalisation, les vias de connexion électrique 22 pourraient être aménagés au travers du substrat de base 9 du premier étage électronique 2, de façon équivalente à ce qui a été décrit plus haut.
Avantageusement, la pluralité de plots de contact 5 et la pluralité de plots de contact 6 peuvent comprendre d’une part un premier groupe de plots correspondants servant à la liaison mécanique entre le premier étage électronique 2 et le deuxième étage électronique 3 et à la liaison électrique entre les réseaux de connexions électriques 12 et 17 et d’autre part un deuxième groupe de plots correspondants servant uniquement à la liaison mécanique entre le premier étage électronique 2 et le deuxième étage électronique 3.

Claims (11)

  1. Procédé de réalisation d’un dispositif électronique comprenant les étapes suivantes :
    réaliser au moins un premier étage électronique (2) incluant des premiers composants électroniques intégrés (7) et comprenant des premiers plots de contact (5),
    réaliser, séparément du premier étage électronique (2), au moins un deuxième étage électronique (3), ce dernier incluant des deuxièmes composants électroniques intégrés (8) et comprenant des deuxièmes plots de contact (6),
    procédé dans lequel la réalisation du premier étage électronique comprend au moins une étape de traitement thermique réalisée à une température supérieure à un seuil haut de température (Sh)
    et la réalisation du deuxième étage électronique comprend au moins une étape de traitement thermique, chaque étape de traitement thermique étant réalisée à une température inférieure à un seuil bas de température (Sb),
    et dans lequel la valeur du seuil bas de température (Sb) est inférieure à la valeur du seuil haut de température (Sh),
    procédé comprenant les étapes ultérieures de montage suivantes :
    placer le premier étage électronique (2) et le deuxième étage électronique (3) au-dessus l’un de l’autre dans des positions telles que les plots de contact (5) du premier étage électronique et les plots de contact (6) du deuxième étage électronique soient les uns au-dessus des autres,
    puis réaliser une étape de traitement thermique de liaison à une température inférieure à la valeur du seuil bas de température (Sb), de sorte à obtenir des liaisons entre les plots de contact (5, 6) précités.
  2. Procédé selon la revendication 1, dans lequel lesdits premier et deuxième étages électroniques (2, 3) comprennent chacun un substrat de base (9, 14) pourvu du côté d’une face avant de composants électroniques intégrés (7, 8) et une couche diélectrique (11, 16) au-dessus de cette face avant, présentant une face frontale (13, 17) pourvue desdits plots de contact (5, 6),
    et dans lequel les étapes ultérieures de montage comprennent : accoler les faces frontales (13, 17) des couches diélectriques (11, 16) en plaçant les plots de contacts (5, 6) les uns au-dessus de autres, puis réaliser l’étape de traitement thermique de liaison précitée.
  3. Procédé selon la revendication 2, dans lequel des réseaux de connexions électriques (12, 17) sont inclus dans les couches diélectriques (11, 16) des premier et deuxième étages électroniques (2, 3), ces réseaux de connexions électriques (12, 17) étant sélectivement reliés aux composants électroniques et reliés entre eux par l’intermédiaire d’au moins certains desdits plots de contact (5, 6).
  4. Procédé selon l'une des revendications 2 et 3, dans lequel, avant les étapes de montage, réaliser des vias traversant de connexion électrique (22) au travers d’au moins l’un desdits substrat de base (9, 14), ces vias de connexion électrique étant sélectivement reliés au réseau de connexions électriques (17) de l’étage électronique correspondant (3).
  5. Procédé selon l'une quelconque des revendications précédentes, dans lequel lesdits premiers composants électroniques intégrés (7) comprennent des transistors électroniques et lesdits deuxièmes composants électroniques intégrés (8) comprennent des mémoires.
  6. Procédé selon l'une quelconque des revendications précédentes, comprenant, après les étapes de montage, des étapes de fabrication et/ou des de traitement thermique, à des températures inférieures audit seuil bas de température (Sb).
  7. Dispositif électronique comprenant un premier étage électronique (2) et un deuxième étage électronique (3) montés et empilés l’un au-dessus de l’autre et comprenant respectivement des plots de contact (5, 6) situés les uns au-dessus des autres et reliés entre eux,
    dans lequel le premier étage électronique (2) inclut des composants électroniques intégrés (7) qui sont spécifiquement choisis de sorte à supporter des traitements thermiques à des températures supérieures à un seuil haut de température (Sh),
    et le deuxième étage électronique (3) inclut des composants électroniques intégrés (8) qui sont spécifiquement choisis de sorte à supporter des traitements thermiques à des températures inférieures à un seuil bas de température (Sb), inférieur au seuil haut de température (Sh) précité, et qui ne supportent pas des traitements thermiques à des températures supérieures au seuil haut de température (Sh) précité.
  8. Dispositif selon la revendication 7, dans lequel lesdits premier et deuxième étages électroniques (2, 3) comprennent chacun un substrat de base (9, 14) pourvu, du côté d’une face avant (10, 15), de composants électroniques intégrés (7, 8) et une couche diélectrique (11, 16) au-dessus de cette face avant, présentant une face frontale (13, 17) pourvue desdits plots de contact (5, 6), les faces frontales (13, 17) des couches diélectriques (11, 16) étant accolées et les plots de contacts (5, 6) étant les uns au-dessus des autres et liés entre eux.
  9. Dispositif selon la revendication 8, dans lequel des réseaux de connexions électriques (12, 17) sont inclus dans les couches diélectriques (11, 16) des premier et deuxième étages électroniques (2, 3), ces réseaux de connexions électriques (12, 17) étant sélectivement reliés aux composants électroniques et reliés entre eux par l’intermédiaire d’au moins certains desdits plots de contact (5, 6).
  10. Dispositif selon l'une des revendications 8 et 9, dans lequel au moins l’un desdits substrat de base (9, 14) est pourvu de vias traversants de connexion électrique (22) sélectivement reliés au réseau de connexions électriques (17) de l’étage électronique correspondant (3).
  11. Dispositif selon l'une quelconque des revendications 7 à 10, dans lequel lesdits premiers composants électroniques intégrés (7) comprennent des transistors électroniques et lesdits deuxièmes composants électroniques intégrés (8) comprennent des mémoires.
FR1907165A 2019-06-28 2019-06-28 Dispositif électronique comprenant des étages électroniques empilés. Pending FR3098017A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1907165A FR3098017A1 (fr) 2019-06-28 2019-06-28 Dispositif électronique comprenant des étages électroniques empilés.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1907165 2019-06-28
FR1907165A FR3098017A1 (fr) 2019-06-28 2019-06-28 Dispositif électronique comprenant des étages électroniques empilés.

Publications (1)

Publication Number Publication Date
FR3098017A1 true FR3098017A1 (fr) 2021-01-01

Family

ID=68138481

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1907165A Pending FR3098017A1 (fr) 2019-06-28 2019-06-28 Dispositif électronique comprenant des étages électroniques empilés.

Country Status (1)

Country Link
FR (1) FR3098017A1 (fr)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190081069A1 (en) * 2017-08-21 2019-03-14 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190081069A1 (en) * 2017-08-21 2019-03-14 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same

Similar Documents

Publication Publication Date Title
EP2577730A2 (fr) Circuit integre a dispositif de type fet sans jonction et a depletion
FR2933234A1 (fr) Substrat bon marche a structure double et procede de fabrication associe
EP3127142B1 (fr) Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue
FR2858112A1 (fr) Dispositif a semi conducteur, procede de fabrication du dispositif a semiconducteur et circuit integre incluant le dispositif a semiconducteur
EP3531444B1 (fr) Circuit intégré comprenant un substrat équipé d'une région riche en pièges, et procédé de fabrication
FR2757312A1 (fr) Transistor mis a grille metallique auto-alignee et son procede de fabrication
WO2001095383A1 (fr) Procede de realisation d'un composant electronique a source, drain et grille auto-alignes, en architecture damascene.
WO2021099713A1 (fr) Procede de fabrication d'une puce fonctionnelle adaptee pour etre assemblee a des elements filaires
EP0372644B1 (fr) Procédé de réalisation d'un circuit intégré incluant des étapes pour réaliser des interconnexions entre des motifs réalisés à des niveaux différents
FR3098017A1 (fr) Dispositif électronique comprenant des étages électroniques empilés.
WO2003077321A2 (fr) Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode
EP3046143B1 (fr) Procede de realisation d'un circuit electronique integre tridimensionnel
FR3042064B1 (fr) Dispositif pour connecter au moins un nano-objet associe a une puce permettant une connexion a au moins un systeme electrique externe et son procede de realisation
EP0990266A1 (fr) Transistor hyperfrequence a structure quasi-autoalignee et son procede de fabrication
EP0949667A1 (fr) Cellule mémoire électriquement programmable
EP2259304B1 (fr) Procédé de formation d'un niveau d'un circuit intégré par intégration tridimensionnelle séquentielle
WO2018007711A1 (fr) Dispositif cascode integre monolithiquement
EP3506375A1 (fr) Dispositif thermoelectrique et procede de fabrication du dispositif thermoelectrique
FR3027451A1 (fr) Substrat et procede de fabrication d'un substrat
FR2958076A1 (fr) Procede de formation de vias electriques
WO2022053755A1 (fr) Procede de fabrication d'un dispositif thermoelectrique
FR3057104A1 (fr) Transistors a effet de champ de type fdsoi
FR2854276A1 (fr) Dispositif semiconducteur comprenant des extensions realisees en un materiau a faible temperature de fusion.
EP4318563A1 (fr) Procédé de réalisation d'une zone d'individualisation d'un circuit intégré
FR3109017A1 (fr) PROCÉDÉ DE FABRICATION D’UNE PUCE À CIRCUIT INTÉGRÉ sur SeOI

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20210101

RX Complete rejection

Effective date: 20210416