FR3089652B1 - Contrôleur de données et procédé de réception et de traitement de trames au moyen d'un tel contrôleur de données. - Google Patents

Contrôleur de données et procédé de réception et de traitement de trames au moyen d'un tel contrôleur de données. Download PDF

Info

Publication number
FR3089652B1
FR3089652B1 FR1872361A FR1872361A FR3089652B1 FR 3089652 B1 FR3089652 B1 FR 3089652B1 FR 1872361 A FR1872361 A FR 1872361A FR 1872361 A FR1872361 A FR 1872361A FR 3089652 B1 FR3089652 B1 FR 3089652B1
Authority
FR
France
Prior art keywords
data controller
frame
data
receiving
buffer memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
FR1872361A
Other languages
English (en)
Other versions
FR3089652A1 (fr
Inventor
Mathieu Soulard
Ivan Le-Hin
Patrick Benavoli
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renault SAS
Nissan Motor Co Ltd
Original Assignee
Renault SAS
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renault SAS, Nissan Motor Co Ltd filed Critical Renault SAS
Priority to FR1872361A priority Critical patent/FR3089652B1/fr
Publication of FR3089652A1 publication Critical patent/FR3089652A1/fr
Application granted granted Critical
Publication of FR3089652B1 publication Critical patent/FR3089652B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Ce contrôleur de données comprend une mémoire tampon d'assemblage de message (9) apte à désérialiser et sauvegarder une trame de données et une mémoire tampon de réception (10) dans laquelle est transférée une trame après réception intégrale dans la mémoire tampon d’assemblage. Il comporte des moyens de filtrage aptes à inhiber le transfert de la trame vers la mémoire tampon de réception (10) si les données de la trame sont au moins en partie identiques à celles d'une trame précédemment reçue avec un même identifiant de trame. Figure pour l’abrégé : Fig 2
FR1872361A 2018-12-05 2018-12-05 Contrôleur de données et procédé de réception et de traitement de trames au moyen d'un tel contrôleur de données. Active FR3089652B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1872361A FR3089652B1 (fr) 2018-12-05 2018-12-05 Contrôleur de données et procédé de réception et de traitement de trames au moyen d'un tel contrôleur de données.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1872361A FR3089652B1 (fr) 2018-12-05 2018-12-05 Contrôleur de données et procédé de réception et de traitement de trames au moyen d'un tel contrôleur de données.

Publications (2)

Publication Number Publication Date
FR3089652A1 FR3089652A1 (fr) 2020-06-12
FR3089652B1 true FR3089652B1 (fr) 2020-11-13

Family

ID=66690474

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1872361A Active FR3089652B1 (fr) 2018-12-05 2018-12-05 Contrôleur de données et procédé de réception et de traitement de trames au moyen d'un tel contrôleur de données.

Country Status (1)

Country Link
FR (1) FR3089652B1 (fr)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10119472A1 (de) * 2001-04-20 2002-10-31 Harman Becker Automotive Sys Schnittstelle für die Datenübertragung zwischen zwei Bussystemen und Betriebsverfahren dafür
US6912594B2 (en) * 2001-09-20 2005-06-28 Microchip Technology Incorporated Serial communication device with multi-mode operation of message receive buffers

Also Published As

Publication number Publication date
FR3089652A1 (fr) 2020-06-12

Similar Documents

Publication Publication Date Title
CA2113435A1 (fr) Architecture de systeme en tableau de processeurs a structure parallele
World Health Organization ACQUIRED IMMUNODEFICIENCY SYNDROME (AIDS): Interim proposal for a WHO Stag
FR3103586B1 (fr) Procédé de gestion du fonctionnement d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
ES2067691T3 (es) Sistema de transferencia de fondos.
DE69231181D1 (de) Methode zur behandlung von bakteriellen infektionen, die nicht durch streptokokken ausgelöst werden
FR3089652B1 (fr) Contrôleur de données et procédé de réception et de traitement de trames au moyen d'un tel contrôleur de données.
NO20070643L (no) Nettverksport til transaksjonsprosesseringsnettverk
BR0110784A (pt) Método de processar dados de um espectrofotÈmetro
FR2829201B1 (fr) Procede pour fixer entre eux des elements au moyen de bagues-ressorts et ensemble comprenant de tels elements
MX9307177A (es) Metodo y sistema de computadora para introduccion de datos de simbolos decodigo de barras.
DK1496738T3 (da) Anordning og fremgangsmåde til udtagning af pröver af mælk
FR2647923B1 (fr) Processeur de donnees
FR3103585B1 (fr) Procédé de gestion de la configuration d’accès à des périphériques et à leurs ressources associées d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
ATE487179T1 (de) Datentransfermechanismus
ATE438158T1 (de) Bildrandfilterung
ATE437528T1 (de) Vertikale anhebung und skalierung kombinierendes polyphasenfilter in einer pixelverarbeitungsvorrichtung
DK134668B (da) Fremgangsmåde og anlæg til fjernelse af sodpartikler fra en vandig suspension.
GB1087067A (en) Method of separating a layer of gold from a base of high melting transition metal element or non-ferrous alloy thereof
CN111858447A (zh) 一种从串口接收数据、处理数据帧的方法
Sturgill et al. Membranous glomerulopathy and nephrotic syndrome after captopril therapy
FR3100628B1 (fr) Communication par bus CAN
Goedert Recreational drugs: relationship to AIDS.
JPS56166554A (en) Information processor
Martin et al. Ephemeral regions vs. pseudo ephemeral regions.
DE69922062D1 (de) Behandlungsverfahren für verbrauchte Stabilisierungsbäder, die in der photographischen Verarbeitung verwendet werden

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20200612

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

CA Change of address

Effective date: 20221005

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6