FR3059494A1 - Circuit amplificateur de charges a gain de conversion eleve - Google Patents

Circuit amplificateur de charges a gain de conversion eleve Download PDF

Info

Publication number
FR3059494A1
FR3059494A1 FR1661613A FR1661613A FR3059494A1 FR 3059494 A1 FR3059494 A1 FR 3059494A1 FR 1661613 A FR1661613 A FR 1661613A FR 1661613 A FR1661613 A FR 1661613A FR 3059494 A1 FR3059494 A1 FR 3059494A1
Authority
FR
France
Prior art keywords
voltage
amplifier
voltage divider
capacitor
capacities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1661613A
Other languages
English (en)
Inventor
Amr HABIB
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aix Marseille Universite
Centre National de la Recherche Scientifique CNRS
Original Assignee
Aix Marseille Universite
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aix Marseille Universite, Centre National de la Recherche Scientifique CNRS filed Critical Aix Marseille Universite
Priority to FR1661613A priority Critical patent/FR3059494A1/fr
Priority to PCT/EP2017/079677 priority patent/WO2018099741A1/fr
Publication of FR3059494A1 publication Critical patent/FR3059494A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/70—Charge amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0052—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0052—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes
    • H03G1/0064—Variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/126—A diode being coupled in a feedback path of an amplifier stage, e.g. active or passive diode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/264—An operational amplifier based integrator or transistor based integrator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/50—Gain control characterized by the means of gain control
    • H03G2201/502—Gain control characterized by the means of gain control by switching impedance in feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

La présente invention concerne un dispositif amplificateur de charges à gain de conversion élevé qui comprend un amplificateur en tension et une boucle de rétroaction entre la sortie et l'entrée de l'amplificateur, tel que la boucle de rétroaction est constituée d'une capacité connectée en série avec un diviseur de tension, le diviseur de tension étant agencé pour que la tension au point intermédiaire soit inférieure à la tension de sortie de l'amplificateur.

Description

Titulaire(s) : UNIVERSITE D'AIX-MARSEILLE Etablissement public, CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE.
Demande(s) d’extension
Mandataire(s) : MARKS & CLERK FRANCE Société en nom collectif.
CIRCUIT AMPLIFICATEUR DE CHARGES A GAIN DE CONVERSION ELEVE.
tu/) La présente invention concerne un dispositif amplificateur de charges à gain de conversion élevé qui comprend un amplificateur en tension et une boucle de rétroaction entre la sortie et l'entrée de l'amplificateur, tel que la boucle de rétroaction est constituée d'une capacité connectée en série avec un diviseur de tension, le diviseur de tension étant agencé pour que la tension au point intermédiaire soit inférieure à la tension de sortie de l'amplificateur.
300
FR 3 059 494 - A1
Circuit amplificateur de charges à gain de conversion élevé
Domaine de l’invention
L’invention se situe dans le domaine des détecteurs matriciels de rayons X à comptage de photons, et s’intéresse plus particulièrement aux amplificateurs de charges pour de tels détecteurs.
Etat de la Technique ίο II est connu qu’un photon qui est absorbé dans un matériau semiconducteur crée une quantité de charges qui est proportionnelle à l'énergie du photon. Chaque pixel d’une matrice d’un détecteur de photons est doté d'un amplificateur de charges qui produit en sortie une tension proportionnelle à la charge incidente. Les signaux issus de la détection de photons doivent être suffisamment amplifiés par l’amplificateur de charge pour être traités.
II existe des dispositifs qui permettent d’amplifier des signaux issus de la détection de photons.
Le brevet U.S. 6,054,705 de Carroll présente un dispositif qui amplifie les impulsions produites par la détection de photons. Le circuit d’amplification comprend un étage pré-amplificateur de gain unitaire noninverseur, permettant d’intégrer la charge sur la capacité du détecteur. Le gain de conversion charge/tension de cette configuration étant faible quand la capacité du détecteur est importante, elle ne convient pas à la détection de petites charges.
Or il est nécessaire que l’amplificateur de charges ait un gain de conversion charge/tension très élevé pour permettre la détection de photons de faible énergie.
II est connu des solutions permettant d’augmenter le gain de conversion des amplificateurs.
La demande de brevet U.S. 2013/0256542 A1 de Soh et al.
présente des variantes d’implémentation de circuits permettant d’ajuster le gain de conversion d’un amplificateur de charge, variantes basées sur l’utilisation de une à plusieurs capacités mises en parallèle et commandées par interrupteurs.
Cependant, une amplification élevée du gain de conversion doit être maîtrisable avec une précision fine. Or, il n’existe pas de solution îo connue offrant la maîtrise d’une grande amplification de petites charges, de l'ordre de quelques centaines d'électrons. La présente invention répond à ce besoin.
Résumé de l’invention
Un objet de la présente invention est de proposer un circuit amplificateur de charges à gain charge/tension très élevé dont la valeur du gain est maîtrisable et reproductible avec une haute précision.
Une utilisation avantageuse du circuit de l’invention est celle des détecteurs matriciels de rayons X à comptage de photons. Ainsi, le circuit de l’invention trouvera des applications dans les secteurs de l’imagerie médicale, l’imagerie visible, les applications de synchrotron, le domaine de la sécurité ou encore le tri de produits industriels.
Plus généralement, la solution proposée peut être utilisée dans tout domaine nécessitant l’usage d’un amplificateur de charges à haute sensibilité, comme par exemple les capteurs de téléphones portables ou les capteurs médicaux.
Dans un mode de réalisation préférentiel, un dispositif amplificateur de charges comprend :
- un amplificateur en tension qui reçoit une tension d’entrée ‘Vin’ et délivre une tension de sortie ‘Vout’; couplé à
- une boucle de rétroaction qui est connectée entre la sortie et l’entrée de l’amplificateur. Le dispositif est caractérisé en ce que la boucle de rétroaction comprend une première capacité connectée en série avec un circuit diviseur de tension, la première capacité ayant une première borne connectée à l’entrée de l’amplificateur et une deuxième borne définissant un point intermédiaire de tension connectée à une première borne du circuit diviseur de tension. Une deuxième borne du circuit diviseur de tension est connectée à la sortie de l’amplificateur, et comprend des éléments capacitifs agencés pour que la tension au point intermédiaire soit inférieure à la tension de sortie de l’amplificateur.
Dans un mode réalisation, le circuit diviseur de tension comprend deux capacités connectées en série entre la sortie de l’amplificateur et la masse, le point milieu des deux capacités étant connecté au point intermédiaire de tension.
Dans une implémentation, le diviseur de tension comprend une troisième capacité variable connectée entre le point intermédiaire de tension et une tension de polarisation variable.
Dans une variante de réalisation, la troisième capacité du diviseur de tension est une diode en polarisation inverse.
Selon les réalisations, la première capacité est une capacité variable, dont la valeur est déterminée par la tension de polarisation appliquée à ses bornes.
Dans d’autres réalisations, la capacité du diviseur de tension connectée entre le point intermédiaire de tension et la masse est une capacité variable connectée entre le point intermédiaire de tension et une tension de polarisation.
Avantageusement, une ou plusieurs des capacités de la boucle de rétroaction sont des capacités variables. Avantageusement, les capacités variables sont des varactors de type MOS. Les capacités du dispositif sont en technologie CMOS.
Selon une implémentation, le diviseur de tension comprend de plus un interrupteur pour activer ou désactiver la capacité connectée entre le point intermédiaire de tension et la masse.
Le diviseur de tension peut comprendre un agencement de capacités combinant les différentes variantes revendiquées.
Le dispositif peut comprendre un deuxième diviseur de tension connecté en série au premier diviseur de tension.
L’invention couvre aussi un détecteur matriciel à comptage de photons comprenant au moins un dispositif tel que revendiqué.
Description des figures
Différents aspects et avantages de l’invention vont apparaître en appui de la description d’un mode préféré d’implémentation de l’invention mais non limitatif, avec référence aux figures ci-dessous :
La figure 1 est un exemple d’un circuit amplificateur de charges connu ;
La figure 2 est un exemple d’un circuit permettant d’amplifier le gain de conversion de l’amplificateur de charges connu de la figure 1 ;
La figure 3 illustre schématiquement le principe du circuit amplificateur de charges à gain de conversion élevé de l’invention;
La figure 4 illustre un premier mode de réalisation du circuit de l’invention ;
Les figures 5a à 5f illustrent des variantes du diviseur de tension de la figure 4;
La figure 6 illustre un second mode de réalisation de l’invention.
Description détaillée de l’invention ïo La figure 1 est un exemple d’un circuit 100 amplificateur de charges connu. L’exemple est pris pour un amplificateur de tension inverseur 102 à contre-réaction négative, dont le gain intrinsèque en tension ‘G’ (noté - IGI sur la figure) est donné par l’équation ‘G = Vout/Vin’ où Vout est la tension en sortie du circuit et Vin la tension appliquée en entrée.
Une capacité 104, notée ‘Cf’ est connectée entre l’entrée Vin et la sortie Vout pour produire l’effet d’une contre-réaction négative. Sous l'effet de la contre-réaction négative, l'entrée de l'amplificateur est considérée comme une masse virtuelle, et toute charge ‘Qiri créée à l'entrée de l'amplificateur, suite à la détection d'un photon par exemple, est alors intégrée sur la capacité Cf.
En prenant pour hypothèse que le gain intrinsèque en tension de l'amplificateur est infini, le gain de conversion ‘Gc’ est calculé selon l’équation (1) suivante :
i
Ainsi, le gain de conversion charge/tension d’un tel amplificateur est entièrement défini par la capacité de contre-réaction ‘Cf’. En se basant sur l'équation (1), il ressort que pour augmenter le gain de conversion, il faut réduire la capacité de contre-réaction ‘Cf’.
Les technologies CMOS actuelles offrant des capacités métalliques minimales de l'ordre de 10 fF, le gain conversion qui peut être obtenu, calculé selon l’équation (2) suivante, peut être de l’ordre de 16 mV/ke' :
Gc =
Vout(jnV)
Qin(ke — — 16 mV/ke (2) cf où ‘q’ est la charge élémentaire.
Or, pour les applications nécessitant de détecter de petites charges, de l'ordre de quelques centaines d'électrons, tel que cela se produit dans les détecteurs de rayons X, le gain de conversion doit être très élevé, au moins 10 fois supérieur à cette valeur, soit un gain requis de l’ordre de 160 m V/ke'. Ce type de circuit n’est alors pas applicable pour les applications recherchées.
Pour diminuer la valeur de la capacité de contre-réaction, il est possible de créer une capacité de contre-réaction uniquement à partir de capacités parasites. Une capacité parasite peut être celle se créant entre deux métaux, ou bien entre les terminaux d'un transistor. Un inconvénient de cette solution est qu’il n’est pas possible de maîtriser la valeur absolue de cette capacité parasite, qui peut varier considérablement d'un pixel à l'autre, d'un lot de fabrication à un autre, ou encore d'une technologie à une autre.
La figure 2 illustre un exemple d’un circuit 200 permettant d’amplifier le gain de conversion d’un amplificateur de charges 102 comme celui de la figure 1. Pour des raisons de simplification, les éléments identiques entre les figures portent les mêmes références.
Dans l’exemple de la figure 2, la capacité de contre-réaction 204 est constituée d’une pluralité de capacités (C-i, ..., Cn) connectées en série. Les capacités sont des capacités standard de valeur minimale.
Pour obtenir une capacité de contre-réaction effective de 1fF, conduisant à un gain de l’ordre de 160 m V/ke', l’homme du métier comprend qu’il faut connecter en série 10 capacités standard d’une valeur fF chacune. Ces capacités occupent une surface importante, et ce pour chaque amplificateur qui est utilisé dans un détecteur. Il ressort donc un inconvénient de cette solution qui est qu’elle est consommatrice de surface car elle requière un grand nombre de capacités à coupler en série pour obtenir un gain très élevé pour les applications visées.
De plus, les nœuds qui existent entre chaque capacité sont des îo nœuds dits flottants, il y a alors ’N-1 ’ nœuds flottants pour 'N' capacités standards connectées en série. Or les nœuds flottants sont facilement contaminés par le bruit de couplage venant de signaux voisins, amenant ainsi un inconvénient supplémentaire à ce type de solution.
La figure 3 illustre schématiquement le principe général de l’invention qui consiste à agencer plusieurs éléments dans une boucle de rétroaction qui vont produire l'effet d'une seule capacité de rétroaction équivalente de très faible valeur.
Le circuit comprend un amplificateur en tension 102, recevant une tension d’entrée Vin et délivrant une tension de sortie Vout. Une boucle de rétroaction 300 est connectée entre la sortie et l’entrée de l’amplificateur, et comprend en combinaison série, une première capacité ‘C1’ (302) couplée à un agencement capacitif 304. L’agencement capacitif opère comme diviseur ou atténuateur de tension. Les composants capacitifs sont choisis tels que la tension V-ι au nœud intermédiaire entre la première capacité 302 et le circuit atténuateur de tension 304, est inférieure à la tension de sortie Vout, selon l’équation (3) :
νουτ (3), où ‘A’ est un coefficient strictement supérieur à
1, et est déterminé par l’agencement des capacités du circuit diviseur de tension.
En reprenant l’hypothèse précédente que le gain en tension de l’amplificateur est infini, la charge ‘Qin’ reçue en entrée de l’amplificateur est alors intégrée sur la capacité C1, et la tension intermédiaire V1 au nœud intermédiaire s’exprime selon l’équation (4) suivante :
A partir des équations (3) et (4), la tension de sortie ‘Vout’ peut alors s’exprimer en fonction de la charge en entrée ‘Qin’, et le gain de conversion ‘Gc’ se définir selon l’équation (5) suivante:
où l’ensemble formé par la première capacité 302 et le diviseur de tension 304 est ramené à une capacité équivalente ‘Ceq’ :
La solution proposée permet ainsi de réaliser une capacité de contre-réaction de très faible valeur, en utilisant un nombre limité de capacités, pour obtenir avec maîtrise un gain d’amplification très élevé. Le circuit de l’invention qui permet une grande amplification de petites charges est particulièrement adapté à la détection de faibles signaux, comme les photons de faibles énergies.
Sans départir du principe de l’invention, l’amplificateur de tension 102 peut être remplacé par un amplificateur transconductance, où la sortie de l’amplificateur est un courant et non une tension. Dans une variante de réalisation, l’amplificateur peut être un amplificateur différentiel, et la contre-réaction est appliquée à l’entrée négative de l’amplificateur, l’entrée positive étant reliée à une tension fixe.
Selon les implémentations, les charges qui sont intégrées sur la capacité équivalente de contre-réaction peuvent être évacuées par 5 l’intermédiaire d’une résistance ou d’une source de courant par exemple, mise en parallèle du circuit de contre-réaction. L’homme du métier comprend que ces exemples ne sont pas limitatifs et que d’autres techniques peuvent être implémentées pour l’évacuation des charges.
îo La figure 4 illustre un premier mode de réalisation du circuit de l’invention où le circuit diviseur de tension 404 est constitué de deux capacités en série (406, 408) dont le point milieu est connecté à la première capacité 402 au nœud intermédiaire νΊ. Les autres bornes des deuxième ‘C2’ et troisième ‘C3’ capacités (406, 408) du diviseur de tension sont respectivement connectées à la sortie de l’amplificateur pour ‘C2’ et à la masse pour ‘C3’.
La tension ‘Vin’ en entrée de l’amplificateur se comportant comme une masse virtuelle, il existe un circuit diviseur de potentiel entre la tension de sortie ‘Vout’ et la tension ‘V1 ’ du point intermédiaire commun au trois capacités. La tension intermédiaire s’exprime selon l’équation (7) suivante :
out + C? + Cq (7)
A partir des équations (3) et (4), la tension de sortie ‘Vout’ peut 25 alors s’exprimer en fonction de la charge en entrée ‘Qin’, et le gain de conversion ‘Gc’ se définir selon l’équation (8) suivante:
Gc =
Pput
Qin _L χ Q + c2+c3 Ci C2
où l’ensemble des trois capacités, de par leur agencement particulier en ‘T’ est ramené à une capacité équivalente ‘Ceq’ qui se définit selon l’équation (9) suivante :
ίο
Avantageusement, la troisième capacité ‘C3’ étant représentée dans l’équation (9) seulement au dénominateur, il est possible d’augmenter sa valeur afin de diminuer la valeur totale de la capacité équivalente ‘Ceq’.
Ainsi, à titre d’exemple non limitatif, pour avoir une capacité équivalente ‘Ceq’ égale à 1 fF, les capacités ’C1 ’ et ‘C2’ peuvent être égales chacune à 10 fF et la capacité ‘C3’ être égale à 80 fF. L’homme du métier peut décliner d’autres combinaisons des trois capacités selon le gain de conversion souhaité. Avantageusement, chaque capacité a une valeur facilement reproductible, offrant ainsi une stabilité au circuit de l’invention.
Les figures 5a à 5f illustrent des variantes du diviseur de tension de la figure 4 selon des modes de réalisation du circuit de l’invention.
Dans la variante de la figure 5a, le diviseur de tension comprend de plus une capacité ‘C4’ variable connectée entre le point intermédiaire et une tension de polarisation ‘V4’ variable permettant ainsi d’ajuster la valeur du gain de conversion. La valeur de la capacité équivalente de la contre-réaction est alors :
eq C ! +C2 + C3+C4
Dans la variante de la figure 5b, la capacité ‘C4’ de la figure 5a est remplacée par une diode ‘D4’ en polarisation inverse, pour polariser le point intermédiaire qui est normalement flottant. C’est la valeur ‘Cd/ de la capacité de la diode qui entre dans le calcul de la capacité équivalente de la contre-réaction, qui est alors égale à :
ίο
La variante de la figure 5c reprend le diviseur de tension de la figure 5a ou 5b, mais la première capacité ‘C1 ’ extérieure au diviseur de tension est remplacée par une capacité variable. La valeur de la capacité variable est déterminée en fonction de la tension à ses bornes.
La variante de la figure 5d reprend le circuit de la figure 5b dans lequel la capacité ‘C2’ du diviseur de tension est une capacité variable dont la valeur est déterminée en fonction de la tension à ses bornes.
La variante de la figure 5e reprend le circuit de la figure 4, où la capacité ‘C3’ du diviseur de tension est une capacité variable. Dans cette variante d’implémentation, la boucle de rétroaction est vue comme un circuit comprenant trois capacités (C1, C2, C3) agencées en forme de ‘T’. Les première et deuxième capacités ‘C1 ’ et ‘C2’ son connectées en série entre l’entrée et la sortie de l’amplificateur, et la troisième capacité ‘C3’ formant le pied vertical du ‘T’ est une capacité variable. Elle est connectée par une borne au point intermédiaire des première et deuxième capacités (502, 506) et par l’autre borne à un générateur de tension pouvant délivrer une tension variable ‘V3’.
Dans un mode d’implémentation préférentielle, la capacité variable des différentes variantes est de type MOS, et est aussi nommée MOSCap ou ‘MOS varactor’ (pour acronyme de « variable reactor »). Un MOS varactor est un composant de la technologie CMOS, dont la capacité varie selon la tension appliquée. II présente la particularité de se comporter comme un condensateur dont la valeur de la capacité varie avec la tension appliquée à ses bornes. Alternativement, la capacité variable peut être une diode Varicap.
En fonctionnement, en faisant varier la tension ‘V3’ ou ‘V4’ selon les variantes d’implémentation, la capacité ‘C3’ ou ‘C4’ varie et la capacité équivalente ‘Ceq’ varie. II en résulte que le gain de conversion ‘Gc’ de l’amplificateur varie.
Avantageusement, les modes de réalisation avec capacité variable permettent de moduler le gain de conversion par l'intermédiaire d'une tension contrôlée. Ces modes de réalisation permettent d'optimiser le gain de l’amplificateur pour une application donnée.
Dans une variante d’implémentation, l’ajustement de la tension aux bornes du varactor peut être réalisé par pixel pour la matrice de pixels d’un même détecteur, permettant alors de corriger la dispersion de gain d'un pixel à l'autre, et aboutir à une réponse matricielle plus uniforme. Dans une autre variante, il est possible de faire varier le gain de conversion d’un pixel à l’autre. Ainsi, pour un même seuil de détection, chaque pixel détecte une gamme d’énergie de photon différente.
La figure 5f présente une variante de réalisation du diviseur de tension de la figure 4, dans laquelle un interrupteur 510 est inséré en série avec la troisième capacité ‘C3’. Cette configuration permet de définir deux gains de conversion, selon que l’interrupteur est bloqué ou passant. Dans l’état passant de l’interrupteur, la capacité équivalente de la boucle de contre-réaction correspond à celle du circuit de la figure 4 dans l’équation (9). Dans l’état bloqué de l’interrupteur, la capacité ‘C3’ est déconnectée et la capacité équivalente de la boucle de contre-réaction
La figure 6 illustre un mode de réalisation de l’invention pour lequel la capacité de contre-réaction équivalente est obtenue par un agencement total de cinq capacités. Selon le principe général de l’invention, une première capacité ‘C1 ’ (602) est connectée par une première borne à l’entrée ‘Vin’ de l’amplificateur 102 et par une seconde borne à une borne d’un circuit diviseur de tension 604, par un point intermédiaire ‘V1’. L’autre borne du circuit diviseur de tension est connectée à la sortie ‘Vout’ de l’amplificateur 102. Dans cette configuration, le diviseur de tension 604 comprend quatre capacités ‘C2 à C5’ agencées par paire (C2, C3) et (C4, C5), chaque paire créant un diviseur de tension semblable à celui de la figure 4. La première paire (606, 608) est connectée entre le point intermédiaire ‘V1 ’ et un second point intermédiaire ‘V2’, et la deuxième paire (607, 609) est connectée entre le deuxième point intermédiaire ‘V2’ et la sortie ‘Vout’ de l’amplificateur 102.
En reprenant pour hypothèse que le gain de l’amplificateur est infini, la valeur de la capacité équivalente s’obtient par le calcul suivant :
Vt =2i21etV1=V2--1 Q 1 2 C!+C2+C3 avec
Vz = Vout —
C4+C5+Cx
C2(C1+C3)
OU
Cl + C2 + c3
De ces équations, on obtient : Vout (fi+Cs+Cx _ _ C-i+G+G
Qi in
X —
Ci — d’où la valeur de la
Ceq capacité équivalente est :
Ci X C2
X C4 [Ci + C2 + C3] X
C4 + C5 + ^2(^1 + £3)
Ci + C2 + C3 _
Bien que requérant plus de capacités que la configuration de base à trois capacités, cette configuration offre l’avantage pour obtenir une capacité équivalente de faible valeur d’occuper moins de surface.
En effet, en prenant pour exemple d’obtenir une capacité équivalente de 1 fF, il est possible de choisir les valeurs suivantes :
- C1 = C2 = C3 = C4 = 10 f F, et C5 = 16,6 fF.
En utilisant l’architecture principale à 3 capacités en forme de T, la même valeur de capacité équivalente est obtenue pour les valeurs suivantes :
-C1 = C2 = 10 fF et C3 = 80 fF.
En considérant que pour une capacité métallique, la valeur de la îo capacité est proportionnelle à la surface, si une capacité de 10 fF occupe
So de surface, alors une capacité de 100 fF occupera 10 x So de surface. Dans l’exemple à double diviseur de tension, la surface totale ‘S1 ’ occupée par les cinq capacités est de :
Si = So + So + So + So + 1.6 So = 5.6 So
Dans l’exemple à un seul diviseur de tension, la surface totale ‘S2’ occupée par les trois capacités est de :
S2 = So + So + 8 So = 10 So
Ainsi, l’architecture à 5 capacités permet une économie en surface de 44% par rapport à l’architecture à 3 capacités pour l’exemple choisi.
La présente description illustre différentes implémentations non limitatives de l’invention. Les exemples ont été choisis pour permettre une bonne compréhension des principes de l’invention, mais ne sont en rien exhaustifs et doivent permettre à l’homme du métier d’apporter des modifications et des variantes d’implémentation tout en conservant les mêmes principes, par exemple sur le nombre et les valeurs des capacités, sur la combinaison des agencements de capacités fixes et variables pour la première capacité et le diviseur de tension.
De plus, le circuit de contre-réaction négative de l’invention peut être utilisé dans d’autres architectures que pour des amplificateurs de 5 charge. Ainsi, il peut être utilisé par exemple pour des amplificateurs de tension, des intégrateurs de tension ou encore des filtres.

Claims (14)

  1. Revendications
    1. Un dispositif amplificateur de charges comprenant :
    - un amplificateur en tension (102), recevant une tension d’entrée ‘Vin’ et délivrant une tension de sortie ‘Vout’; et
    - une boucle de rétroaction (300) connectée entre la sortie ‘Vout’ et l’entrée ‘Vin’ de l’amplificateur;
    le dispositif étant caractérisé en ce que la boucle de rétroaction comprend une première capacité (302) connectée en série avec un circuit diviseur de tension (304), la première capacité ayant une première borne connectée à l’entrée ‘Vin’ de l’amplificateur et une deuxième borne définissant un point intermédiaire de tension ‘V1 ’ connectée à une première borne du circuit diviseur de tension, une deuxième borne du circuit diviseur de tension étant connectée à la sortie ‘Vout’ de l’amplificateur, le circuit diviseur de tension comprenant des éléments capacitifs agencés pour que la tension ‘V1 ’ au point intermédiaire soit inférieure à la tension de sortie ‘Vout’ de l’amplificateur.
  2. 2. Le dispositif selon la revendication 1 dans lequel le circuit diviseur de tension (404) comprend deux capacités (406, 408) connectées en série entre la sortie de l’amplificateur et la masse, le point milieu des deux capacités étant connecté au point intermédiaire de tension ‘V1 ’.
  3. 3. Le dispositif selon la revendication 1 ou 2 dans lequel le diviseur de tension (504) comprend une troisième capacité variable (510) connectée entre le point intermédiaire de tension ‘V1 ’ et une tension de polarisation variable ‘V4’.
  4. 4. Le dispositif selon la revendication 3 dans lequel la troisième capacité du diviseur de tension est une diode ‘D4’ en polarisation inverse.
  5. 5 5. Le dispositif selon les revendications 3 ou 4 dans lequel la première capacité (302, 402, 502) est une capacité variable, dont la valeur est déterminée par la tension de polarisation appliquée à ses bornes.
  6. 6. Le dispositif selon la revendication 4 dans lequel la capacité (508) du diviseur de tension connectée entre le point intermédiaire de tension et la masse est une capacité variable connectée entre le point intermédiaire de tension ‘V1’ et une tension de polarisation ‘V3’.
  7. 7. Le dispositif selon l’une quelconque des revendications 1 à 6 dans lequel une ou plusieurs des capacités de la boucle de rétroaction sont des capacités variables.
    20
  8. 8. Le dispositif selon l’une quelconque des revendications 3 à 7 dans lequel les capacités variables sont des varactors de type MOS.
  9. 9. Le dispositif selon la revendication 2 dans lequel le diviseur de tension comprend de plus un interrupteur (510) pour activer ou désactiver la capacité (408, 508) connectée entre le point intermédiaire de tension et la masse.
  10. 10. Le dispositif selon l’une quelconque des revendications 1 à 9 dans lequel les capacités sont en technologie CMOS.
  11. 11. Le dispositif selon la revendication 1 dans lequel le diviseur de
    5 tension comprend un agencement de capacités selon l’une quelconque des revendications 2 à 10.
  12. 12. Le dispositif selon la revendication 1 comprenant un deuxième diviseur de tension connecté en série au premier diviseur de ïo tension.
  13. 13. Le dispositif selon la revendication 12 dans lequel les diviseurs de tension sont agencés selon l’une quelconque des revendications 1 à 11.
  14. 14. Un détecteur matriciel à comptage de photons comprenant au moins un dispositif selon l’une quelconque des revendications 1 à 13.
    3059
    1/6
FR1661613A 2016-11-29 2016-11-29 Circuit amplificateur de charges a gain de conversion eleve Pending FR3059494A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1661613A FR3059494A1 (fr) 2016-11-29 2016-11-29 Circuit amplificateur de charges a gain de conversion eleve
PCT/EP2017/079677 WO2018099741A1 (fr) 2016-11-29 2017-11-17 Circuit amplificateur de charges a gain de conversion eleve

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1661613A FR3059494A1 (fr) 2016-11-29 2016-11-29 Circuit amplificateur de charges a gain de conversion eleve
FR1661613 2016-11-29

Publications (1)

Publication Number Publication Date
FR3059494A1 true FR3059494A1 (fr) 2018-06-01

Family

ID=58455135

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1661613A Pending FR3059494A1 (fr) 2016-11-29 2016-11-29 Circuit amplificateur de charges a gain de conversion eleve

Country Status (2)

Country Link
FR (1) FR3059494A1 (fr)
WO (1) WO2018099741A1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339363B1 (en) * 2000-12-04 2002-01-15 Pixel Devices International Low FPN high gain capacitive transimpedance amplifier for use with capacitive sensors
US20020066848A1 (en) * 2000-12-04 2002-06-06 Boyd Fowler Image sensor utilizing a low FPN high gain capacitive transimpedance amplifier
US20050274873A1 (en) * 2004-06-10 2005-12-15 Xinqiao Liu CCD imaging array with improved charge sensing circuit
US20070007438A1 (en) * 2005-07-06 2007-01-11 Liu Xinqiao Chiao Imaging array having variable conversion gain
US20150124135A1 (en) * 2013-11-01 2015-05-07 Silicon Optronics, Inc. Sharp pixel with fixed conversion gain

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054705A (en) 1995-03-20 2000-04-25 Carroll; Lewis Charge-integrating preamplifier for capacitive transducer
DE19514308A1 (de) * 1995-04-18 1996-10-24 Siemens Ag Ultraschallwandlerkopf mit integrierten steuerbaren Verstärkereinrichtungen
US20130256542A1 (en) 2012-03-28 2013-10-03 Luxen Technologies, Inc. Programmable readout integrated circuit for an ionizing radiation sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339363B1 (en) * 2000-12-04 2002-01-15 Pixel Devices International Low FPN high gain capacitive transimpedance amplifier for use with capacitive sensors
US20020066848A1 (en) * 2000-12-04 2002-06-06 Boyd Fowler Image sensor utilizing a low FPN high gain capacitive transimpedance amplifier
US20050274873A1 (en) * 2004-06-10 2005-12-15 Xinqiao Liu CCD imaging array with improved charge sensing circuit
US20070007438A1 (en) * 2005-07-06 2007-01-11 Liu Xinqiao Chiao Imaging array having variable conversion gain
US20150124135A1 (en) * 2013-11-01 2015-05-07 Silicon Optronics, Inc. Sharp pixel with fixed conversion gain

Also Published As

Publication number Publication date
WO2018099741A1 (fr) 2018-06-07

Similar Documents

Publication Publication Date Title
BE1021668B1 (fr) Un pixel a grande plage dynamique et une methode pour le faire fonctionner
JP5014388B2 (ja) 単一光子画像形成素子
EP1704422B1 (fr) Systeme de detection de rayonnements a comptage d'impulsions a double remise a zero
CN108737753B (zh) 用于飞行时间系统的主动像素电路及其操作方法
EP2600125B1 (fr) Dispositif de détection de rayonnement à étendue d'illumination améliorée
JP2010063096A6 (ja) 単一光子画像形成素子
JP4310428B2 (ja) 光検出器の単光子読出し用のコンパクトな超低雑音広帯域幅ピクセル増幅器
EP2458849B1 (fr) Circuit de détection à double échantillonnage corrélé avec circuit d'anti-éblouissement amélioré
WO2015040316A1 (fr) Capteur d'image terahertz
BE1024892B1 (fr) Filtre passe-bande de détection d'impulsions avec étage de gain
US20210041289A1 (en) Detection device and detection system
US20140027640A1 (en) BDI IR Readout Circuit Using Pinned Photodiode as Integration Node
Fathipour et al. Advances on sensitive electron-injection based cameras for low-flux, short-wave infrared applications
EP3155662A1 (fr) Structure de circuit de lecture a injection de charge
Deptuch et al. Monolithic active pixel sensors with on-pixel amplification and double sampling operation
EP2189816B1 (fr) Circuit de détection de l'impulsion de charge
FR3059494A1 (fr) Circuit amplificateur de charges a gain de conversion eleve
EP3629573B1 (fr) Capteur d'images rapide a regroupement de pixels
Rothman et al. HgCdTe APDs detector developments for high speed, low photon number and large dynamic range photo-detection
EP2037241B1 (fr) Dispositif de détection d'un rayonnement électromagnétique à limitation de courant
Zlatanski et al. Sub-500-ps temporal resolution streak-mode optical sensor
KR101344027B1 (ko) 커플링 커패시터를 포함하는 광검출기
Shih et al. The design of high-performance 128/spl times/128 CMOS image sensors using new current-readout techniques
EP2178288A1 (fr) Dispositif et procédé pour réaliser la lecture de courants électriques résultant d'un détecteur de signaux électromagnétiques
FR2473745A1 (fr) Comparateur verrouille par diodes rapides a haute resolution

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20180601

PLFP Fee payment

Year of fee payment: 3

RX Complete rejection

Effective date: 20210226