FR3059114A1 - Procede de diagnostic d'une alimentation de polarisation pour un systeme d'acquisition comprenant un dispositif matriciel d'interface - Google Patents
Procede de diagnostic d'une alimentation de polarisation pour un systeme d'acquisition comprenant un dispositif matriciel d'interface Download PDFInfo
- Publication number
- FR3059114A1 FR3059114A1 FR1661388A FR1661388A FR3059114A1 FR 3059114 A1 FR3059114 A1 FR 3059114A1 FR 1661388 A FR1661388 A FR 1661388A FR 1661388 A FR1661388 A FR 1661388A FR 3059114 A1 FR3059114 A1 FR 3059114A1
- Authority
- FR
- France
- Prior art keywords
- shunt
- column
- line
- ligi
- colj
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000010287 polarization Effects 0.000 title claims description 9
- 230000002159 abnormal effect Effects 0.000 claims abstract description 6
- 238000012545 processing Methods 0.000 claims description 16
- 238000003745 diagnosis Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 238000002405 diagnostic procedure Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/40—Testing power supplies
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
- G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
- G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
- G05B23/0221—Preprocessing measurements, e.g. data collection rate adjustment; Standardization of measurements; Time series or signal analysis, e.g. frequency analysis or wavelets; Trustworthiness of measurements; Indexes therefor; Measurements using easily measured parameters to estimate parameters difficult to measure; Virtual sensor creation; De-noising; Sensor fusion; Unconventional preprocessing inherently present in specific fault detection methods like PCA-based methods
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
- Power Sources (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
La présente invention a pour objet procédé de diagnostic d'une alimentation de polarisation pour un système d'acquisition comprenant un dispositif matriciel (M) d'interface comprenant des lignes (Ligi) et des colonnes (Colj) conductrices, chaque ligne (Ligi) étant connectée à un port d'entrée (Ini) et à une alimentation (Ai) de polarisation, chaque colonne (Colj) étant sélectivement connectée à la masse (G) par la commande d'un port de sortie (Outj), et à chaque intersection, soit un circuit (Cij), soit un shunt (Sij), connectés entre la ligne (Ligi) intersectée et la colonne (Colj) intersectée, comprenant les étapes suivantes : commande d'un port de sortie (Outl) afin de relier à la masse (G) un shunt (Ski), lecture du port d'entrée (Ink) correspondant au dit shunt (Ski), un état bas indiquant une présence normale de l'alimentation (Ak), un état haut indiquant une absence anormale.
Description
Titulaire(s) : CONTINENTAL AUTOMOTIVE FRANCE Société par actions simplifiée, CONTINENTAL AUTOMOTIVE GMBH.
Demande(s) d’extension
Mandataire(s) : CONTINENTAL AUTOMOTIVE FRANCE.
PROCEDE DE DIAGNOSTIC D'UNE ALIMENTATION DE POLARISATION POUR UN SYSTEME D'ACQUISITION COMPRENANT UN DISPOSITIF MATRICIEL D'INTERFACE.
FR 3 059 114 - A1 _ La présente invention a pour objet procédé de diagnostic d'une alimentation de polarisation pour un système d'acquisition comprenant un dispositif matriciel (M) d'interface comprenant des lignes (Ligi) et des colonnes (Colj) conductrices, chaque ligne (Ligi) étant connectée à un port d'entrée (Ini) et à une alimentation (Ai) de polarisation, chaque colonne (Colj) étant sélectivement connectée à la masse (G) par la commande d'un port de sortie (Outj), et à chaque intersection, soit un circuit (Cij), soit un shunt (Sij), connectés entre la ligne (Ligi) intersectée et la colonne (Colj) intersectée, comprenant les étapes suivantes: commande d'un port de sortie (Outl) afin de relier à la masse (G) un shunt (Ski), lecture du port d'entrée (Ink) correspondant au dit shunt (Ski), un état bas indiquant une présence normale de l'alimentation (Ak), un état haut indiquant une absence anormale.
.“Y.
Lig5 .
Ra3
Ra4
La présente invention concerne un procédé de diagnostic d’une alimentation de polarisation pour un système d’acquisition comprenant un dispositif matriciel d’interface.
Dans le domaine de l’acquisition de la valeur d’état d’un circuit, il est connu d’employer un dispositif matriciel d’interface. Un tel dispositif est avantageux pour multiplexer dans le temps des circuits, typiquement logiques (tout ou rien), dont l’état varie en moyenne moins vite que la récurrence d’acquisition et qui peuvent ainsi être acquis à des instants différents.
Un dispositif matriciel comprenant n lignes et m colonnes permet d’interfacer n x m circuits. Son interfaçage avec une unité de traitement ne nécessite que n ports d’entrée et m ports de sorties. Une économie certaine en nombre de ports utiles peut être constatée en comparant ces n + m ports avec les n x m ports d’entrée que nécessiterait un montage classique avec chaque circuit interfacé au moyen d’un port d’entrée.
Un dispositif matriciel est encore avantageux en ce qu’il permet une réduction importante de la taille des faisceaux. Une disposition avantageuse, au plus près des circuits, permet de remplacer un faisceau interfaçant jusqu’à n x m circuits et comprenant 2 x n x m fils, par un faisceau d’interface entre le dispositif matriciel et l’unité de traitement comprenant n + m fils.
Aussi un tel dispositif matriciel est couramment utilisé dans l’industrie et plus particulièrement dans l’automobile.
Afin de comprendre l’invention, il semble utile au préalable de rappeler les principes d’un tel dispositif matriciel et son fonctionnement. Ceci est proposé en référence à la figure 1.
Il est souhaité interfacer une pluralité de circuits C12, CI3, C14, CI 5, C21, C23, C24, C25, C31, C32, C34, C35, C41, C42, C43, C45, C51, C52, C53, C54 avec une unité de traitement U, en vue de réaliser une acquisition de la valeur d’état de chacun de ces circuits, que l’on note génériquement Cij.
Dans la suite de la présente, les notations indicielles suivantes sont utilisées :
• n désigne le nombre de lignes • m désigne le nombre de colonnes • i est un indice courant qui parcourt les lignes et varie de 1 à n, ce qui est noté i = 1 ..n • j est un indice courant qui parcourt les colonnes et varie de 1 à m, ce qui est noté j = 1..m • k, k1,k2 sont des indices variables dans1..n qui désignent une ligne particulière.
• I est un indice variable dans 1 ..m qui désigne une colonne particulière.
Un élément E est indicé Ei ou Ej ou Eij selon qu’il s’agit d’un élément vectoriel ou matriciel. Lorsqu’il y a deux indices, le premier indice désigne la ligne, le deuxième indice désigne la colonne. Ainsi par exemple Outj désigne génériquement un port de sortie (Out) quelconque dans l’ensemble des ports de sortie, avecj = 1..m. Ici, où m = 5, Outj est une écriture succincte condensée équivalente à : Out1, Out2, Out3, Out4, Out5.
Un dispositif matriciel M comprend n, ici égal à 5, lignes Ligi, pour i = 1..n, conductrices et m, ici égal à 5, colonnes Colj, pour j = 1..m, conductrices. Ces lignes Ligi et colonnes Colj conductrices sont disposées selon une matrice et forment ainsi n x m intersections Xij, soit ici 5 x 5 = 25 intersections.
Chaque ligne Ligi est connectée à un port d’entrée Ini de même indice, pour i = 1..n, de l’unité de traitement U. De plus, chaque ligne Ligi est connectée à une alimentation Ai, de même indice, pour i = 1..n, assurant la polarisation. Il peut être constaté que l’on a autant de ports d’entrée Ini, respectivement autant d’alimentations Ai, soit n, que de lignes Ligi du dispositif matriciel M.
Chaque colonne Colj est sélectivement connectée à la masse G. Ceci signifie que ladite colonne Colj peut ou non être connectée à la masse G. Cette sélectivité est fonction de l’état de la commande d’un port de sortie Outj, de même indice, pour j = 1..m, de l’unité de traitement U. Lorsque lejème port de sortie Outj est commandé, lajème colonne Outj est connectée à la masse G. Lorsque le jème port de sortie Outj n’est pas commandé, lajème colonne Outj n’est pas connectée à la masse G. Il peut être constaté que l’on a autant de ports de sortie Outj, soitm, que de colonnes Colj du dispositif matriciel M.
Un circuit Cij dont on souhaite acquérir la valeur d’état est disposé au niveau d’une intersection Xij entre la ième ligne Ligi et lajème colonne Colj. Un circuit Cij comprend un montage dipolaire comportant en série au moins un composant apte à changer d’état. Ce composant est typiquement tout ou rien. Son état peut alors être : ouvert ou fermé, passant ou non. Ceci est figuré de manière symbolique par un interrupteur Cij. Un circuit Cij comprend deux pôles ou bornes. La première borne est connectée à la ligne intersectée, soit la ième ligne Ligi pour l’intersection Xij, et la deuxième borne est connectée à la colonne intersectée, soit lajème colonne Colj pour l’intersection Xij.
De par le câblage du dispositif matriciel M, la première borne du circuit Cij se retrouve connectée à un port d’entrée, ici le ième Ini, via la ième ligne Ligi, et la deuxième borne du circuit Cij se retrouve sélectivement connectée à la masse G, en fonction de l’état de commande du jème port de sortie Outj. La ième ligne Ligi est polarisée par la ième alimentation Ai. Aussi, lorsque le jème port de sortie Outj est commandé et connecte la jème colonne Colj à la masse G, le ième port d’entrée Ini voit une tension nulle ou état logique de valeur « 0 » ou état bas lorsque le circuit Cij est fermé, et une tension non nulle ou état logique de valeur « 1 » ou état haut lorsque le circuit Cij est ouvert. Ainsi une lecture ou acquisition réalisée par le ième port d’entrée Ini fournit une valeur qui permet de connaître l’état du circuit Cij.
En commandant le Ième port de sortie Outl, il est possible, en réalisant des acquisitions sur les n ports d’entrée Ini, de connaître respectivement l’état de chacun des circuits Cil de la Ième colonne Coll. En répétant l’opération, en commandant successivement, un à la fois, chacun des ports de sortie Outj, il est possible de connaître l’état de tous les circuits Cij connectés au dispositif matriciel M.
Tel que décrit jusqu’ici, un dispositif matriciel M de dimension n x m permet de connecter jusqu’à n x m circuit Cij.
Cependant, de manière connue, il est avantageux de substituer, au niveau de certaines intersections Xij, un circuit Cij par un shunt Sij connectant directement la ligne Ligi intersectée et la colonne Colj intersectée. Afin d’être efficace, une telle substitution doit être telle que l’on ait au plus un shunt Sij par ligne et au plus un shunt Sij par colonne. De nombreuses configurations respectant la double règle d’unicité précédente sont possibles. Par exemple, tel que représenté à la figure 1, des shunts sont disposés sur la diagonale du dispositif matriciel M, soit un shunt Sii sur chaque intersection Xii (Xij, avec i = j).
Un shunt Ski est avantageux en termes de sécurité de fonctionnement. Il permet de vérifier le bon fonctionnement d’un port d’entrée donné Ink associé ou le bon fonctionnement d’un port de sortie Outl associé, ainsi que la continuité du dispositif matriciel M au niveau de la kème ligne Ligk et de la Ième colonne Coll. Ainsi, une lecture du port d’entrée Ink, lorsque le port de sortie Outl correspondant, soit le port de sortie Outl connecté par le shunt Ski, est commandé, doit indiquer un état « 0 » ou bas, et une lecture du port d’entrée Ink, lorsque le port de sortie Outl n’est pas commandé, doit indiquer un état « 1 » ou haut, si le port d’entrée Ink, le port de sortie Outl, la ligne Ligk et la colonne Coll sont fonctionnels. Tout autre comportement est indicatif d’un défaut de l’un de ces éléments.
Un shunt Sij permet de tester un port d’entrée Ini et un port de sortie Outj. Il est donc avantageux de disposer d’au moins un shunt Sij par ligne Ligi, soit n shunts et/ou d’au moins un shunt Sij par colonne Colj, soit m shunts. Cependant chaque shunt Sij supprime un circuit Cij. Aussi un dispositif matriciel M ainsi modifié par des shunts ne permet plus d’interfacer que n x m - n circuits Cij (si n <= m) ou n x m - m (si m <= n).
Avantageusement un dispositif matriciel d’interface M présente une dimension carrée, soit n = m.
En dehors des intersections Xij et des connections qui y sont réalisées, via des circuits Cij ou via des shunts Sij, telles que décrites précédemment, les lignes Ligi et les colonnes Colj conductrices sont isolées entre elles.
L’acquisition d’une valeur d’état d’au moins un circuit Cij, et avantageusement des valeurs d’état de tous les circuits Cij peut se dérouler selon les étapes suivantes : commande d’un port de sortie Outl, avec pour effet de relier à la masse G les circuits Cil et le shunt Ski de la colonne Coll associée à ce port de sortie Outl, soit les circuits Cil, pour i = 1..k-1, k+1..n, en supposant, par convention, que le shunt Ski de la lème colonne Coll est sur l’intersection Xkl avec la kème ligne Ligk. Dans cette configuration une lecture de chacun des ports d’entrée Ini, pour i = 1 ..k-1, k+1..n, correspondant à un circuit Cil, pour i = 1..k-1,k+1..n, soit tous les ports d’entrée à l’exclusion du kème correspondant au shunt Ski, permet respectivement d’acquérir la valeur d’état du circuit Cil correspondant. En répétant l’opération pour chacun des ports de sortie Outj, avecj = 1..m, on obtient la valeur d’état de tous les circuits Cij interfacés avec le dispositif matriciel M.
Une demande croissante de sécurité de fonctionnement, telle que formulée pour l’automobile par la norme ISO 26262, conduit aujourd’hui, à ajouter à un tel système d’acquisition, une vérification du bon fonctionnement des alimentations Ai de polarisation. Ceci nécessite l’ajout de ports d’entrée de relecture afin de diagnostiquer la présence des alimentations Ai de polarisation des résistances des circuits d’adaptation des entrées actives à la masse.
Sur la plupart des modules de contrôle, tels les BCM (pour « Body Control Module » en langue anglaise), il y a deux alimentations de polarisation : une alimentation pour polariser les entrées qui peuvent réveiller le produit et une alimentation pour polariser les entrées qui ne réveille pas le produit.
Au sens de la sécurité, telle que définie par la norme ISO 26262, le diagnostic des alimentations Ai de polarisation doit inclure tous les contacts du dispositif matriciel d’interface M ainsi que toutes les entrées actives à la masse.
Une réponse évidente à ce problème, utilisée aujourd’hui, consiste à ajouter un port d’entrée Ini supplémentaire pour chaque alimentation Ai. Cependant une telle réponse entraîne un surcoût préjudiciable.
L’invention propose une solution alternative, en remarquant avantageusement que l’état lu par un port d’entrée Ini correspondant à un shunt Sij est indicatif du fonctionnement de l’alimentation de polarisation associée Ai. En effet, en l’absence de circuit Cij, l’état ainsi lu n’est pas dépendant de l’état, pouvant varier, d’un circuit Cij. Ainsi, l’invention répond au problème de diagnostic des alimentations, au moyen d’une modification uniquement logicielle, sans nécessiter aucun ajout matériel.
L’invention a pour objet un procédé de diagnostic d’une alimentation de polarisation pour un système d’acquisition comprenant une unité de traitement et un dispositif matriciel d’interface comprenant un premier nombre de lignes conductrices, un deuxième nombre de colonnes conductrices, chaque ligne étant connectée à un port d’entrée de l’unité de traitement et à une alimentation de polarisation, chaque colonne étant sélectivement connectée à la masse par la commande d’un port de sortie de l’unité de traitement, et à chaque intersection entre une ligne et une colonne soit un circuit dont une borne est connectée à la ligne intersectée et une autre borne est connectée à la colonne intersectée, soit un shunt connectant la ligne intersectée et la colonne intersectée, de telle manière à avoir au plus un shunt par ligne et par colonne, comprenant les étapes suivantes :
• commande d’un port de sortie afin de relier à la masse une colonne et le shunt associés, et • lecture du port d’entrée correspondant au dit shunt, un état bas indiquant une présence normale de l’alimentation associée à la ligne comportant le shunt, un état haut indiquant une absence anormale.
Selon une autre caractéristique, le procédé comprend encore les étapes suivantes :
• arrêt de la commande dudit port de sortie, et • lecture du port d’entrée correspondant audit shunt, un état bas indiquant une présence anormale de l’alimentation associée à la ligne comportant le shunt, un état haut indiquant une absence normale.
Selon une autre caractéristique, une acquisition des valeurs d’état des circuits comprend les étapes suivantes :
• commande d’un port de sortie afin de relier à la masse une colonne et ainsi les circuits de la colonne et le shunt associé, • lecture de chacun des ports d’entrée correspondant à un circuit de manière à acquérir la valeur d’état dudit circuit, et • arrêt de la commande du port de sortie, ces étapes étant réitérées pour tous les ports de sortie, où les étapes de lecture du port d’entrée correspondant à un shunt s’intercalent de manière à réutiliser les opérations de commande, et éventuellement les opérations d’arrêt de la commande, des différents ports de sortie.
Selon une autre caractéristique au moins deux lignes sont reliées à une même alimentation, et le procédé comprend encore une étape de comparaison des lectures du port d’entrée correspondant à l’une des deux lignes et des lectures du port d’entrée correspondant à l’autre des deux lignes, une cohérence indiquant un fonctionnement normal de l’alimentation, une incohérence indiquant un court-circuit de l’alimentation.
Selon une autre caractéristique chaque circuit ou shunt est connecté à sa colonne via une diode orientée de manière à empêcher un courant de circuler depuis la masse.
Selon une autre caractéristique chaque ligne est connectée à son port d’entrée via une résistance.
Selon une autre caractéristique chaque alimentation est connectée à sa ligne via une résistance.
Selon une autre caractéristique chaque colonne est sélectivement connectée à la masse via un transistor commandé par un port de sortie associé.
La description détaillée est donnée en relation avec des dessins sur lesquels :
- la figure 1 illustre l’interface entre une pluralité de circuits à acquérir et une unité de traitement via un dispositif matriciel 5x5.
D'autres caractéristiques, détails et avantages de l'invention ressortiront plus clairement de la description détaillée ci-après.
II est possible de réaliser un diagnostic vérifiant la présence et le bon fonctionnement d’une alimentation Ak de polarisation pour un tel système d’acquisition comprenant une unité de traitement U et un dispositif matriciel M.
Pour cela, il est réalisé une lecture du port d’entrée Ink correspondant à un shunt Ski. Si, ce qui est le cas dans une configuration avantageuse du dispositif matriciel M, un shunt Ski est présent sur la ligne k, il est nécessairement unique et il est disposé sur une colonne que l’on désigne comme la lème, soit Coll.
Aussi, si le lème port de sortie Outl est commandé durant la lecture du port d’entrée Ink correspondant au shunt Ski, le shunt Ski est relié à la masse via sa colonne Coll et à l’alimentation Ak via sa ligne Ligk. Aussi si l’alimentation Ak est normalement présente, le port d’entrée Ink doit voir un état bas. Si un état haut est vu, il est indicatif d’un défaut et indique une absence de l’alimentation Ak.
Ceci peut être réalisé pour chacun des shunts Sij et ainsi fournir un diagnostic de présence de chacune des alimentations Ai reliée à une ligne Ligi comprenant un shunt Sij.
De manière complémentaire, après arrêt de la commande dudit port de sortie Outl, il peut être réalisé une lecture du port d’entrée Ink correspondant à un shunt Ski. Pour cette lecture, un état haut indique une présence de l’alimentation Ak associée à la ligne Ligk comportant le shunt Ski, et donc un défaut pouvant être lié à un court-circuit, alors qu’au contraire un état bas indique une absence normale de ladite alimentation Ak.
Le procédé d’acquisition selon l’art antérieur, tel que précédemment décrit, réalise les acquisitions en série pour les ports d’entrée Ini, lorsqu’un port de sortie Outl est commandé. Cependant, selon l’art antérieur, l’acquisition du port d’entrée Ink correspondant à un shunt Ski, puisqu’elle ne correspond pas à un circuit Cij, était soit non réalisée, soit inutilisée.
Il peut être remarqué que le procédé d’acquisition, tel que précédemment décrit, commande puis arrête, en séquence, un à la fois, chacun des ports de sortie Outj. Aussi selon un mode de réalisation avantageux, ces commande et arrêt des ports de sortie Outj peuvent être mis à profit en les réutilisant pour le procédé de diagnostic en intercalant les lectures des ports d’entrée Ink correspondant à un shunt Ski, le procédé de diagnostic profitant ainsi des instants où un port de sortie Outk est soit commandé, soit non commandé.
Aussi, au cours des acquisitions réalisées en série pour les ports d’entrée Ini lorsque le port de sortie Outl est commandé, l’acquisition du port d’entrée Ink correspondant au shunt Ski, qui auparavant, puisqu’elle ne correspond pas à un circuit Cij, était soit non réalisée, soit inutilisée, devient, selon l’invention, pertinente en ce qu’elle permet un diagnostic de présence de l’alimentation correspondante Ak.
Ainsi lorsqu’une colonne Coll est connectée à la masse G, la lecture du port d’entrée Ink correspondant à un shunt Ski peut avantageusement être réalisée simultanément avec la lecture des autres ports d’entrée Ini, pouri = 1..k-1, k+1..n correspondant à un circuit Cil, pour i = 1 ..k-1, k+1 ..n.
Aussi, les acquisitions peuvent être réalisées pour tous les ports d’entrée Ini, pour i = 1..n, ce qui peut être avantageux sur certaines unités de traitement U qui favorisent des lectures groupées.
Une lecture du port d’entrée Ink correspondant à un shunt Ski lorsque la colonne Coll correspondante n’est pas connectée à la masse G, doit être réalisée à un autre moment, typiquement pendant l’acquisition d’une autre colonne.
Selon un mode de réalisation courant, une même alimentation Ai peut être utilisée pour polariser plusieurs lignes Ligi. Ainsi, s’il n’existe aucun besoin particulier de séparation, une même alimentation Ak peut polariser toutes les lignes Ligi. Alternativement, un mode de réalisation courant consiste à utiliser une première alimentation pour polariser des circuits Cij qui peuvent réveiller l’unité de traitement U et une deuxième alimentation pour polariser des circuits Cij qui ne réveillent pas l’unité de traitement U. Les circuits Cij sont alors regroupés sur une même ligne Ligi, en fonction de leur type relativement au réveil. Compte tenu du nombre de circuits, on a le plus souvent au moins deux lignes pour chacune des deux alimentations.
Dès lors qu’une même alimentation Ak est utilisée pour polariser au moins deux lignes Ligkl, Ligk2 du dispositif matriciel M, il est possible d’ajouter un autre diagnostic de cette alimentation commune Ak. En effet le ou les tests de diagnostic précédents peuvent être réalisés pour la première ligne Ligkl. La lecture du port d’entrée Ink1 associé à la ligne Ligk doit normalement indiquer un état bas lorsque la colonne I comprenant un shunt Sk11 pour ladite ligne Ligkl est reliée à la masse G et un état haut sinon. De même, la lecture du port d’entrée Ink2 associé à la ligne Ligk2 doit normalement indiquer un état bas lorsque la colonne I comprenant un shunt Sk2l pour ladite ligne Ligk2 est reliée à la masse G et un état haut sinon. Les deux lignes Ligkl et Ligk2 étant reliée à une même alimentation Ak doivent être cohérentes en ce qu’elles présentent des états comparables en fonction des commandes de leur port de sortie Outl associé. Si une telle cohérence est présente il peut être considéré que l’alimentation Ak fonctionne normalement. Si une incohérence est détectée, l’alimentation présente un fonctionnement défaillant, vraisemblablement lié à un court-circuit en relation avec l’une ou l’autre des lignes Ligkl, Ligk2, typiquement à la masse G.
Afin de protéger les ports de sortie Outj, le dispositif matriciel M comprend, pour chaque circuit Cij ou shunt Sij, une diode d disposée entre ledit circuit Cij ou ledit shunt Sij et sa colonne Colj associée. Ladite diode d est orientée de manière à empêcher un courant de circuler en provenance de la masse G. Ceci est illustré à la figure 1.
Selon une autre caractéristique, chaque ligne Ligi, pour i = 1..n, est connectée à son port d’entrée Ini, pour i = 1..n, via une première résistance Rai, pour i = 1..n. Ceci est illustré à la figure 1.
Selon une autre caractéristique, chaque alimentation Ai, pouri = 1..n, est connectée à sa ligne Ligi, pour i = 1..n, via une deuxième résistance Rbi, pour i = 1..n. Ceci est illustré à la figure 1.
La connexion d’une colonne Colj, pourj = 1..m, peut être sélectivement connectée à la masse G au moyen d’un transistor Tj, pour j = 1..m. Ce transistor Tj est commandé par le port de sortie Outj, pour j = 1 ..m, associé. Ceci est illustré à la figure 1.
Claims (8)
- REVENDICATIONS1. Procédé de diagnostic d’une alimentation de polarisation pour un système d’acquisition comprenant une unité de traitement (U) et un dispositif matriciel (M) d’interface comprenant un premier nombre (n) de lignes (Ligi, pour i = 1..n) conductrices, un deuxième nombre (m) de colonnes (Colj, pourj = 1..m) conductrices, chaque ligne (Ligi, pour i = 1..n) étant connectée à un port d’entrée (Ini, pour i = 1..n) de l’unité de traitement (U) et à une alimentation (Ai, pouri = 1..n) de polarisation, chaque colonne (Colj, pourj = 1..m) étant sélectivement connectée à la masse (G) par la commande d’un port de sortie (Outj, pourj = 1..m) de l’unité de traitement (U), et à chaque intersection entre une ligne (Ligi, pour i = 1 ..n) et une colonne (Colj, pour j = 1..m) soit un circuit (Cij, pour i = 1..n, j = 1..m) dont une borne est connectée à la ligne (Ligi) intersectée et une autre borne est connectée à la colonne (Colj) intersectée, soit un shunt (Sij) connectant la ligne (Ligi) intersectée et la colonne (Colj) intersectée, de telle manière à avoir au plus un shunt (Sij) par ligne et par colonne, caractérisé en ce qu’il comprend les étapes suivantes :• commande d’un port de sortie (Outl) afin de relier à la masse (G) la colonne (Coll) et le shunt (Ski) associés, et • lecture du port d’entrée (Ink) correspondant au dit shunt (Ski), un état bas indiquant une présence normale de l’alimentation (Ak) associée à la ligne (Ligk) comportant le shunt (Ski), un état haut indiquant une absence anormale.
- 2. Procédé selon la revendication 1, caractérisé en ce qu’il comprend encore les étapes suivantes :• arrêt de la commande dudit port de sortie (Outl), et • lecture du port d’entrée (Ink) correspondant audit shunt (Ski), un état bas indiquant une présence anormale de l’alimentation (Ak) associée à la ligne (Ligk) comportant le shunt (Ski), un état haut indiquant une absence normale.
- 3. Procédé l'une quelconque des revendications 1 ou 2, caractérisé en ce qu’une acquisition des valeurs d’état des circuits (Cij, pour i = 1..n, pourj = 1..m) comprend les étapes suivantes :• commande d’un port de sortie (Outl) afin de relier à la masse (G) une colonne (Coll) et ainsi les circuits (Cil, pour i = 1 ..k-1, k+1 ..n) de la colonne (Coll) et le shunt (Ski) associé, • lecture de chacun des ports d’entrée (Ini, pour i = 1 ..k-1, k+1 ..n) correspondant à un circuit (Cil, pour i = 1 ..k-1, k+1 ..n) de manière à acquérir la valeur d’état dudit circuit (Cil), et • arrêt de la commande du port de sortie (Outl), ces étapes étant réitérées pour tous les ports de sortie (Outj, j = 1 ..m), caractérisé en ce que les étapes de lecture du port d’entrée (Ink) correspondant à un shunt (Ski) s’intercalent de manière à réutiliser les opérations de commande, et éventuellement les opérations d’arrêt de la commande, des différents ports de sortie (Outj, j = 1 ..m).
- 4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu’au moins deux lignes (Ligkl, Ligk2) sont reliées à une même alimentation (Ak), et le procédé comprend encore une étape de comparaison des lectures du port d’entrée (Ink1 ) correspondant à l’une (Ligkl) des deux lignes et des lectures du port d’entrée (Ink2) correspondant à l’autre (Ligk2) des deux lignes, une cohérence indiquant un fonctionnement normal de l’alimentation (Ak), une incohérence indiquant un court-circuit de l’alimentation (Ak).
- 5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que chaque circuit (Cij) ou shunt (Sij) est connecté à sa colonne (Colj) via une diode (d) orientée de manière à empêcher un courant de circuler depuis la masse (G).
- 6. Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce que chaque ligne (Ligi, pour i = 1..n) est connectée à son port d’entrée (Ini, pour i = 1..n) via une résistance (Rai, pour i = 1..n).
- 7. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que chaque alimentation (Ai, pour i = 1 ..n) est connectée à sa ligne (Ligi, pour i = 1 ..n) via une résistance (Rbi, pour i = 1 ..n).
- 8. Procédé selon l'une quelconque des revendications 1 à 7, caractérisé en ce que chaque colonne (Colj, pour j = 1..m) est sélectivement connectée à la masse (G) via un transistor (Tj, pourj = 1..m) commandé par un port de sortie (Outj, pourj = 1..m) associé.1/1
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1661388A FR3059114B1 (fr) | 2016-11-23 | 2016-11-23 | Procede de diagnostic d'une alimentation de polarisation pour un systeme d'acquisition comprenant un dispositif matriciel d'interface |
| PCT/FR2017/053223 WO2018096275A1 (fr) | 2016-11-23 | 2017-11-23 | Procédé de diagnostic d'une alimentation de polarisation pour un système d'acquisition comprenant un dispositif matriciel d'interface |
| US16/340,504 US11269007B2 (en) | 2016-11-23 | 2017-11-23 | Method for diagnosing a bias supply for an acquiring system comprising a matrix-array interface device |
| CN201780072190.XA CN109983351B (zh) | 2016-11-23 | 2017-11-23 | 用于包括阵列接口装置的采集系统的偏置电源的诊断方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1661388A FR3059114B1 (fr) | 2016-11-23 | 2016-11-23 | Procede de diagnostic d'une alimentation de polarisation pour un systeme d'acquisition comprenant un dispositif matriciel d'interface |
| FR1661388 | 2016-11-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3059114A1 true FR3059114A1 (fr) | 2018-05-25 |
| FR3059114B1 FR3059114B1 (fr) | 2019-01-25 |
Family
ID=58455129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1661388A Active FR3059114B1 (fr) | 2016-11-23 | 2016-11-23 | Procede de diagnostic d'une alimentation de polarisation pour un systeme d'acquisition comprenant un dispositif matriciel d'interface |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11269007B2 (fr) |
| CN (1) | CN109983351B (fr) |
| FR (1) | FR3059114B1 (fr) |
| WO (1) | WO2018096275A1 (fr) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0351900A2 (fr) * | 1988-06-17 | 1990-01-24 | Laboratoires D'electronique Philips | Analyseur logique à multiniveaux configurable |
| EP0509360A1 (fr) * | 1991-04-19 | 1992-10-21 | Nec Corporation | Dispositif de mémoire à accès sélectif muni d'un sélecteur à multiple ligne des mots usé dans un test de marquage à chaud |
| FR2821932A1 (fr) * | 2001-03-09 | 2002-09-13 | Denso Corp | Procede et dispositif de detection de defaillance pour un reseau de capteurs |
| WO2007090772A2 (fr) * | 2006-02-03 | 2007-08-16 | Continental Automotive Gmbh | Dispositif de commutation et dispositif de contrôle |
| FR3024794A1 (fr) * | 2014-08-05 | 2016-02-12 | Continental Automotive France | Procede d'acquisition de signaux, tels que signaux representatifs de l'etat de contacts d'un vehicule automobile |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2943714B2 (ja) * | 1996-08-22 | 1999-08-30 | 日本電気株式会社 | 固体撮像装置 |
| US6268711B1 (en) * | 1999-05-05 | 2001-07-31 | Texas Instruments Incorporated | Battery manager |
| US6738307B2 (en) * | 2002-05-13 | 2004-05-18 | Hewlett-Packard Development Company, L.P. | Address structure and methods for multiple arrays of data storage memory |
| DE10251763B3 (de) * | 2002-11-07 | 2004-08-05 | Daimlerchrysler Ag | Vorrichtung zur Ansteuerung mehrerer Elektromotoren |
| CN201131038Y (zh) * | 2007-12-11 | 2008-10-08 | 上海西门子移动通信有限公司 | 基站系统测试用的收发通路自动切换装置 |
| CN101478154A (zh) * | 2008-01-06 | 2009-07-08 | 卢贺成 | 解决串交流、直流接地和短路的措施及直流系统新型设计 |
| US9413303B2 (en) * | 2012-09-23 | 2016-08-09 | Dsp Group, Ltd. | Efficient linear integrated power amplifier incorporating low and high power operating modes |
| CN105223941B (zh) * | 2014-06-23 | 2018-01-02 | 中国航发商用航空发动机有限责任公司 | 硬件在回路故障注入系统 |
-
2016
- 2016-11-23 FR FR1661388A patent/FR3059114B1/fr active Active
-
2017
- 2017-11-23 US US16/340,504 patent/US11269007B2/en active Active
- 2017-11-23 CN CN201780072190.XA patent/CN109983351B/zh active Active
- 2017-11-23 WO PCT/FR2017/053223 patent/WO2018096275A1/fr active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0351900A2 (fr) * | 1988-06-17 | 1990-01-24 | Laboratoires D'electronique Philips | Analyseur logique à multiniveaux configurable |
| EP0509360A1 (fr) * | 1991-04-19 | 1992-10-21 | Nec Corporation | Dispositif de mémoire à accès sélectif muni d'un sélecteur à multiple ligne des mots usé dans un test de marquage à chaud |
| FR2821932A1 (fr) * | 2001-03-09 | 2002-09-13 | Denso Corp | Procede et dispositif de detection de defaillance pour un reseau de capteurs |
| WO2007090772A2 (fr) * | 2006-02-03 | 2007-08-16 | Continental Automotive Gmbh | Dispositif de commutation et dispositif de contrôle |
| FR3024794A1 (fr) * | 2014-08-05 | 2016-02-12 | Continental Automotive France | Procede d'acquisition de signaux, tels que signaux representatifs de l'etat de contacts d'un vehicule automobile |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018096275A1 (fr) | 2018-05-31 |
| CN109983351A (zh) | 2019-07-05 |
| FR3059114B1 (fr) | 2019-01-25 |
| CN109983351B (zh) | 2021-11-02 |
| US20190242945A1 (en) | 2019-08-08 |
| US11269007B2 (en) | 2022-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0699997B1 (fr) | Procédé et dispositif pour l'identification de pannes dans un système complexe | |
| CA2619143C (fr) | Procede de surveillance des moteurs d'avion | |
| EP2539786B1 (fr) | Systeme de detection et de localisation de pannes et moteur comportant un tel systeme | |
| EP0329514B1 (fr) | Interface de raccordement pour un système de transmission d'informations, notamment dans un véhicule automobile | |
| FR2996302A1 (fr) | Procede et systeme de mesure a capteurs multiples | |
| FR2925720A1 (fr) | Systeme securise de transmission de donnees. | |
| EP2869083B1 (fr) | Procédé de contrôle d'intégrité de mesures satellites | |
| FR3059114A1 (fr) | Procede de diagnostic d'une alimentation de polarisation pour un systeme d'acquisition comprenant un dispositif matriciel d'interface | |
| FR2933512A1 (fr) | Procede de diagnostic pour localiser une defaillance dans un systeme complexe et dispositif pour mettre en oeuvre ledit procede | |
| FR3022639A1 (fr) | Procede de marquage de faisceaux de lignes electriques pour le diagnostic par reflectometrie et kit correspondant | |
| EP2204713B1 (fr) | Procédé de contrôle de l'intégrité d'un systéme avionique et dispositif de contrôle pour mettre en ouvre ledit procédé | |
| CA2951071C (fr) | Chaine d'acquisition d'au moins une grandeur physique notamment pour un systeme avionique embarque critique, et procede d'acquisition associe | |
| EP3526619B1 (fr) | Dispositif d'interface entre un systeme de gestion de batteries et des groupes de cellules | |
| EP2786162A1 (fr) | Procédé et dispositif de détection d'une erreur dans des lignes de connexion entre une unité centrale et une multiplicité d'unités électroniques indépendantes l'une de l'autre | |
| FR3026490A1 (fr) | Procede d'identification de l'existence d'une panne, procede d'identification d'un equipement relais en panne, procede d'identification du type de panne et systeme d'alimentation associe | |
| FR2999352A1 (fr) | Circuit electrique redonde de coupure de l'alimentation electronique d'un equipement | |
| FR3007530A1 (fr) | Dispositif de diagnostic de la perte d'une connexion entre un module de controle electronique et une masse | |
| EP0526350B1 (fr) | Interface de sécurité compacte et module de vote la comportant | |
| FR2779828A1 (fr) | Procede de localisation des courts-circuits dans au moins un bus d'un reseau de transmission d'informations multiplexe et dispositif de diagnostic mettant en oeuvre le procede | |
| EP0946882B1 (fr) | Procede et dispositif de controle d'un circuit electrique de vehicule automobile | |
| FR2650451A1 (fr) | Circuit d'entree, du type tout ou rien, d'un dispositif d'automatisme | |
| EP1959266B1 (fr) | Circuit intégré, procédé de test, dispositif et programme d'ordinateur correspondants. | |
| FR3023376A1 (fr) | Procede de detection d'une panne d'au moins un capteur | |
| EP2319117B1 (fr) | Dispositif pour representer numeriquement une tension | |
| FR2827676A1 (fr) | Procede de diagnostic d'etage de puissance discret par des entrees numeriques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20180525 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |
|
| PLFP | Fee payment |
Year of fee payment: 8 |