FR3047606A1

FR3047606A1 - Amplificateur faible bruit entierement integre.

Info

Publication number: FR3047606A1
Application number: FR1650888A
Authority: FR
Inventors: Raphael Paulin
Original assignee: STMicroelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 2016-02-04
Filing date: 2016-02-04
Publication date: 2017-08-11
Anticipated expiration: 2036-02-04
Also published as: US20170230014A1; US20180097481A1; CN107040219B; CN107040219A; CN206041940U; FR3047606B1; US10243522B2

Abstract

Il est proposé un dispositif amplificateur faible bruit intégré (2) comportant un élément inductif d'entrée (Lin), un circuit amplificateur (CA), un élément inductif de sortie (Lout) et un élément inductif de dégénérescence (Ldeg). Selon une caractéristique générale, le circuit amplificateur (CA) et lesdits éléments inductifs de sortie (Lout) et de dégénérescence (Ldeg) sont situés à l'intérieur dudit élément inductif d'entrée (Lin).

Description

Amplificateur faible bruit entièrement intégré. L’invention concerne les amplificateurs faible bruit notamment utilisés dans les systèmes de télécommunications sans fil et plus précisément pour la téléphonie mobile.

Dans un système émetteur/récepteur de signaux radiofréquences, l’étage de réception comprend une antenne permettant la réception du signal qui sera transmis à un circuit amplificateur. Des éléments tels que des filtres peuvent être insérés entre l’antenne et le circuit amplificateur. L’amplificateur a pour rôle principal d’amener le signal à un niveau adapté pour le circuit de démodulation.

Dans le cas des récepteurs pour infrastructures de télécommunications sans fil, il existe un besoin important d’amplifier le signal reçu avec un très faible bruit et de manière linéaire.

Les amplificateurs faible bruit (ou LNA pour « Low Noise Amplifier » en anglais) exigent simultanément un gain plus ou moins élevé selon la norme utilisée, un faible bruit, une bonne adaptation d’entrée et de sortie et une ferme stabilité au courant de fonctionnement.

Habituellement, les amplificateurs faible bruit sont équipés d’un circuit amplificateur comportant généralement des éléments actifs tels que des transistors, d’un élément inductif de dégénérescence, d’un élément inductif de sortie, et, en plus, d’un élément inductif d’adaptation de l’impédance d’entrée (ou élément inductif d’entrée). L’élément inductif d’entrée permet au premier ordre d’annuler la partie imaginaire de l’impédance d’entrée de l’amplificateur afin d’avoir une impédance d’entrée correspondant à l’impédance du système connectée sur l’entrée (généralement 50 ohms pour une antenne), à la fréquence de fonctionnement de l’amplificateur. Cela permet un transfert d’énergie optimal.

Afin de minimiser le bruit, à des fréquences de l’ordre du GHz, l’élément inductif d’entrée présente avantageusement un facteur de qualité « Q » le plus élevé possible. Une augmentation de la surface de l’élément inductif, par rapport à un élément inductif plus compact et de même inductance, permet d’augmenter le facteur de qualité « Q ». C’est pourquoi habituellement, pour des performances de bruit exigeantes, l’élément inductif d’entrée n’est pas intégré sur le même substrat, par exemple de silicium, que le circuit amplificateur, du fait de sa grande taille potentielle. L’élément inductif d’entrée est par conséquent usuellement disposé à l’extérieur du circuit intégré d’amplificateur, par exemple sur une plaque de circuit imprimé, ou « board » en anglais. Ces éléments inductifs externes, aussi appelés éléments discrets, offrent un facteur de qualité « Q » élevé.

Actuellement, notamment dans le cadre des normes d’évolution à long terme des télécommunications LTE (« Long Term Evolution » en anglais), les performances d’un amplificateur faible bruit dans une bande de fréquence de 2,62GHz à 2,69GHz, sont par exemple un gain d’environ 13dB, un facteur de bruit (« NF » pour « Noise Factor » en anglais) d’environ ldB, un point d’interception du troisième ordre en entrée (IIP3, « 3rd order Input Interception Point » en anglais) d’environ 5dBm, et une isolation S12 d’environ -20dB.

Le paramètre d’isolation S12 représente la façon dont une variation appliquée sur la sortie d’un système est ressentie sur son entrée, et inversement. On peut alors parler de robustesse du système d’amplification. Le paramètre IIP3 est représentatif de la linéarité de l’amplification.

Selon un mode de réalisation, il est proposé un dispositif LNA présentant des performances en accord avec les normes LTE et totalement incorporé dans un circuit intégré, n’ayant pas besoin d’un élément inductif d’adaptation d’entrée connecté à l’extérieur du circuit intégré, aussi appelé élément discret.

Le dispositif proposé permet par conséquent par exemple de réduire la taille du circuit amplificateur complet, correspondant à l’élément discret et le circuit intégré d’amplificateur du cas habituel, et permet également notamment avantageusement une facilité d’incorporation et d’utilisation du dispositif, par exemple dans un système de télécommunication sans fil.

Le dispositif amplificateur proposé est obtenu en réalisant avantageusement sur un même substrat semiconducteur muni d’une partie d’interconnexions (connue par l’homme du métier sous l’acronyme anglosaxon BEOL : « Back End Of Line »), le circuit amplificateur actif ainsi que l’élément inductif d’entrée, le circuit amplificateur étant disposé à l’intérieur de la bobine de l’élément inductif d’entrée.

Par conséquent le dispositif proposé occupe une surface sensiblement inchangée par rapport à un circuit amplificateur classique nécessitant en plus un élément discret.

Ainsi, selon un aspect il est proposé un dispositif amplificateur, avantageusement du type faible bruit, intégré comportant un élément inductif d’entrée, un circuit amplificateur, un élément inductif de sortie et un élément inductif de dégénérescence, le circuit amplificateur et lesdits éléments inductifs de sortie et de dégénérescence étant situés à l’intérieur dudit élément inductif d’entrée.

Ainsi, l’élément inductif d’entrée est inclus dans le circuit intégré d’amplificateur faible bruit, par exemple sur silicium, pour une surface de silicium sensiblement inchangée par rapport à un circuit intégré d’amplificateur habituel nécessitant un élément inductif externe à son entrée. La taille du système d’amplification complet, c’est-à-dire comprenant l’élément inductif d’entrée, est par conséquent notablement réduite pour des performances équivalentes.

Selon un mode de réalisation, l’élément inductif d’entrée est configuré pour autoriser une circulation d’un courant d’entrée entre une borne d’entrée et le circuit amplificateur dans un premier sens, et l’élément inductif de sortie est configuré pour autoriser une circulation d’un courant de sortie entre le circuit amplificateur et une borne d’alimentation dans un deuxième sens, opposé au premier sens.

Cela permet d’obtenir un couplage magnétique réduit entre l’élément inductif d’entrée et l’élément inductif de sortie. En effet, les champs magnétiques générés à l’intérieur d’une bobine génèrent un champ magnétique perturbant l’environnement, pouvant moduler par inductance mutuelle la valeur inductive des éléments inductifs voisins par exemple.

Selon un mode de réalisation, le circuit amplificateur comprend au moins un premier transistor configuré en mode d’amplification, et peut comprendre avantageusement un montage cascode comportant le premier transistor et un second transistor.

Les montages cascodes comprennent généralement deux transistors en série et présentent l’avantage d’assurer une bonne isolation de paramètre S12, avec peu d’interactions entre la sortie et l’entrée. En outre, les montages cascode présentent généralement une bonne stabilité.

Selon un mode de réalisation, l’élément inductif d’entrée est couplé entre la grille du premier transistor et une borne d’entrée dudit dispositif, et la grille du premier transistor peut être placée au plus près d’une extrémité de l’élément inductif d’entrée, c’est-à-dire à la plus petite distance permise par les règles de dessin de la technologie considérée.

En d’autres termes, l’interconnexion entre la borne d’entrée et la grille du transistor est optimisée de sorte à obtenir la valeur inductive « L » désirée et un facteur de qualité « Q » optimal à la fréquence de travail. C’est l’ensemble de cette interconnexion qui est optimisée, à l’aide d’un simulateur électromagnétique par exemple.

Une telle configuration permet notamment d’optimiser la performance de bruit du dispositif en limitant les pertes d’entrée.

Selon un mode de réalisation, l’élément inductif de dégénérescence est couplé entre la source du premier transistor et une borne de masse, la source du premier transistor étant placée au plus près d’une extrémité dudit élément inductif de dégénérescence et la borne de masse étant placée au plus près d’une autre extrémité dudit élément inductif de dégénérescence, c’est-à-dire aux plus petites distances permises par les règles de dessin de la technologie considérée.

En d’autres termes, l’interconnexion entre la source du premier transistor et la borne de masse est optimisée de sorte à obtenir la valeur inductive « L » désirée et un facteur de qualité « Q » optimal à la fréquence de travail. C’est l’ensemble de cette interconnexion qui est également optimisée, à l’aide d’un simulateur électromagnétique par exemple.

Afin de subir un minimum de signaux parasites, ledit élément inductif d’entrée peut comprendre avantageusement une piste métallique en forme de spirale sans entrecroisement. En effet, les pistes métalliques qui se croisent introduisent des composantes parasites contraignantes.

Il est également proposé un circuit intégré incorporant un dispositif amplificateur tel que défini ci-avant. D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : - la figure 1 représente un exemple d’étage de réception d’un système de télécommunication ; - la figure 2 représente un exemple de schéma électronique d’un dispositif amplificateur selon l’invention ; - la figure 3 représente un exemple d’architecture d’une structure de dispositif amplificateur selon l’invention.

La figure 1 représente un exemple d’étage de réception classique, par exemple d’un système de télécommunication, comprenant une antenne 1, directement couplée à un amplificateur faible bruit (LNA) 2.

Le signal amplifié en sortie du LNA 2 est mélangé par deux mélangeurs 3 avec respectivement un signal d’oscillateur local 4 et ce signal d’oscillateur local déphasé de 90° par un déphaseur 5.

On obtient, en sortie des mélangeurs 3, des signaux analogiques transposés sur la voie I et sur la voie en quadrature de phase Q, qui seront ensuite filtrés par des filtres 6 et convertis en signaux numériques par un convertisseur analogique-numérique 7, puis traités, notamment démodulés, par un étage de traitement 8.

La figure 2 représente un schéma électronique d’un dispositif amplificateur 2 selon l’invention, avantageusement faible bruit, comprenant un circuit amplificateur CA et des éléments inductifs d’entrée Lin, de dégénérescence Ldeg et de sortie Lout.

Le circuit amplificateur CA comporte des éléments actifs, tels que par exemple des transistors.

Le dispositif amplificateur 2 comprend classiquement des bornes d’alimentation Vdd et de masse GND, une entrée RFIN+VGGOl, une sortie RFOUT et une borne de tension de polarisation VGG02.

Le circuit amplificateur CA comprend ici un montage cascode de deux transistors Ml, M2 en série, la source du transistor M2 étant connectée au drain du transistor Ml, utilisé en mode d’amplification. La fonction d’amplification pourrait être assurée par un montage source commune par exemple ou tout autre montage assurant cette fonction.

La source du transistor Ml est connectée à la masse via l’élément inductif de dégénérescence Ldeg. L’élément inductif d’entrée Lin est connecté entre l’entrée RF_IN+VG_G01 et la grille du transistor Ml.

La grille du transistor M2 est connectée à un nœud reliant une résistance de polarisation Rbias connectée à la borne de tension de polarisation VG_G02 et un condensateur de découplage Cgo2 connecté à la masse GND.

Le drain du transistor M2 est connecté à un nœud de sortie reliant la sortie RF OUT de l’amplificateur 2 via un condensateur de sortie Coût et un élément inductif de sortie Lout connecté à la borne d’alimentation Vdd. La borne d’alimentation Vdd est directement connectée à un condensateur de découplage Cvdd relié à la masse GND.

Ainsi, le transistor Ml est contrôlé sur sa grille par le signal d’entrée RFIN+VGGOl, ledit signal d’entrée comportant le signal à amplifier RF_IN transmis par une antenne par exemple, et une tension de polarisation VG_G01 polarisant le transistor Ml dans un état passant donné correspondant à une consommation énergétique souhaitée.

Le signal d’entrée RFIN+VGGOl génère résistivement un courant d’entrée IRFin parcourant l’élément inductif d’entrée Lin. L’élément inductif de dégénérescence Ldeg permet d’optimiser l’adaptation de l’impédance d’entrée en combinaison avec notamment l’élément inductif d’entrée Lin. Plus précisément, au premier ordre, l’élément inductif d’entrée Lin permet d’annuler la partie imaginaire de l’impédance d’entrée du LNA et l’élément inductif de dégénérescence Ldeg permet de fixer la partie réelle de l’impédance d’entrée à 50 ohms, pour une impédance de référence 50 ohms.

La résistance Rbias permet la polarisation de la grille du transistor M2 en présentant une haute impédance pour le signal radiofréquence d’entrée. Le condensateur Cgo2 permet de présenter la masse au signal radiofréquence entrant au niveau du drain du transistor M2.

Le transistor M2 est commandé par la tension de polarisation VG G02, pouvant être par exemple de 1,5V pour polariser le drain du transistor Ml à 1,2V, dans le cas d’une tension d’alimentation Vdd à 2,5V.

Un courant de sortie IRFout, correspondant au courant d’entrée IRFin amplifié, s’écoule dans l’élément inductif de sortie Lout et dans le condensateur de sortie Coût.

Le transistor Ml a été représenté en substrat connecté (ou « body contact » d’après la dénomination anglosaxonne usuelle de l’homme du métier), c’est-à-dire que la borne de source et la borne de substrat (« body ») du transistor Ml sont reliées, offrant une bonne linéarité d’amplification. Le transistor M2 a été représenté en substrat flottant (ou « floating body » d’après la dénomination anglosaxonne usuelle de l’homme du métier), c’est-à-dire que le potentiel de son substrat (« body ») est flottant, facilitant l’architecture tout en présentant une impédance de sortie satisfaisante.

Préférentiellement les transistors Ml et M2 sont réalisées en technologie du type « Silicium sur Isolant » (SOI). La technologie SOI permet l’obtention de facteurs de qualité élevés en comparaison avec d’autres technologies.

Cependant les transistors Ml et M2 peuvent, en fonction des besoins, être dans une autre configuration que respectivement substrat connecté et substrat flottant, ou d’une autre nature, par exemple des transistors bipolaires, CMOS, ou réalisés dans une technologie BiCMOS (bipolaire et CMOS).

Le condensateur de découplage Cvdd permet d'évacuer et de filtrer les variations potentielles de l’alimentation Vdd vers la masse. L’élément inductif de sortie Lout permet notamment d’adapter l’impédance de sortie à une valeur requise. L’ensemble de l’élément inductif de sortie Lout et du condensateur de sortie Coût permet d’obtenir l’adaptation de sortie désirée à la fréquence de travail.

La figure 3 représente une architecture d’une structure de dispositif amplificateur intégré 2, avantageusement faible bruit, correspondant au circuit précédemment détaillé en relation avec la figure 2 dans laquelle le circuit amplificateur CA et les éléments inductifs de dégénérescence Ldeg et de sortie Lout sont disposés à l’intérieur de l’élément inductif d’entrée Lin.

Le dispositif amplificateur intégré 2 est réalisé selon cette architecture sur un unique substrat semiconducteur surmonté d’une partie d’interconnexions (ou « BEOL » selon la dénomination anglosaxonne « back end of line » habituellement utilisé par l’homme du métier) et comprend classiquement des plots de connexion aux bornes d’alimentation Vdd, de masse GND, d’entrée RFIN+VGGOl, de sortie RFOUT et de tension de polarisation VG G02.

Les différents plots de connexion aux bornes de masse GND représentés sur la figure 3 sont tous reliés à un plan de masse non-visible dans cette représentation, correspondant à une masse commune uniforme.

Usuellement, le circuit amplificateur CA est réalisé dans et sur le substrat semiconducteur et les éléments inductifs dans les niveaux de métallisation de la partie d’interconnexions.

Ces plots de connexion sont destinés par exemple à recevoir des gouttes de métallisation afin d’être interconnectés en puce retournée (ou plus couramment « flip chip » en anglais). Ces plots de connexion peuvent également permettre par exemple une mesure sous pointe afin de caractériser le circuit en petit signal, en bruit et en linéarité. L’élément inductif d’entrée Lin est formé ici par une piste métallique en forme de spirale plane sans entrecroisement, c’est-à-dire que la piste métallique s’enroule sans se dérouler, une extrémité de l’élément inductif d’entrée étant par conséquent situé à l’extérieur de la spirale et l’autre extrémité à l’intérieur de la spirale.

Par conséquent, dans cette configuration évitant avantageusement la superposition de pistes métalliques de l’élément inductif d’entrée Lin, source de composantes parasites, le plot de connexion à la borne d’entrée RF IN+VG G02 est situé à l’extérieur de la spirale.

Le plot de connexion à la borne de tension de polarisation VG G02 est également situé sur cette représentation non limitative à l’extérieur de l’élément inductif d’entrée Lin, mais selon les caractéristiques générales de l’invention, rien n’empêche une réalisation comprenant ce plot situé à l’intérieur de l’élément inductif d’entrée Lin.

Le transistor Ml est disposé très proche de l’extrémité intérieure de l’élément inductif d’entrée Lin afin de minimiser la longueur d’une piste de connexion Pg reliant ledit élément inductif d’entrée Lin à la grille du transistor Ml. Cela permet notamment de réduire les pertes en entrée du circuit d’amplification CA. L’élément inductif de dégénérescence Ldeg est configuré de manière à être le plus compact possible. Des pistes de connexion Ps et Pgnd aux extrémités de l’élément inductif Ldeg ainsi que l’élément inductif Ldeg sont optimisés ensemble, de sorte à obtenir la valeur inductive « L » désirée et un facteur de qualité « Q » optimal à la fréquence de travail.

Cela permet notamment d’économiser la surface occupée à l’intérieur de l’élément inductif d’entrée Lin.

Dans cette représentation, contrairement à l’élément inductif d’entrée Lin, l’élément inductif de dégénérescence Ldeg est formé par une spirale plane qui s’entrecroise, c’est-à-dire sous la forme d’une piste métallique qui s’enroule et se déroule, et dont les deux extrémités sont à l’extérieur de la spirale.

Les condensateurs de découplage Cgo2 et Cvdd de la figure 2 sont représentés non limitativement ici selon des combinaisons respectives de couples de condensateurs Cgo2_l et Cgo2_2, Cvdd l et Cvdd_2. Chaque couple de condensateurs comprend un condensateur (Cgo2_l, Cvdd_l) par exemple réalisé en technologie MOM (« Metal-Oxyde-Metal »), à entrecroisement de « doigts » métalliques séparés par des espaces d’oxyde, et d’un condensateur (Cgo2_2, Cvdd_2) par exemple réalisé en technologie PIPCAP (« Poly-Insulator-Poly CAPacitor »), par superposition de couches de polysilicium, d’isolant et de polysilicium.

Ces deux technologies de condensateur sont bien connues de l’homme du métier et sont utilisées en combinaison afin de bénéficier des avantages de chacune. Ces avantages sont basés sur les critères de linéarité et de densité, i.e. la valeur capacitive par pm2. L’élément inductif de sortie Lout est disposé dans une configuration telle que, lors d’un fonctionnement normal du dispositif amplificateur 2, la portion de courant de sortie IRFout circulant dans l’élément inductif de sortie Lout circule dans un sens de rotation inverse du sens de rotation du courant d’entrée IRFin circulant dans l’élément inductif d’entrée Lin.

En effet, dans la configuration représentée en figure 3, le courant d’entrée IRFin circule dans l’élément inductif d’entrée Lin dans le sens antihoraire, de la borne d’entrée RF IN+VG GOl vers la grille du transistor Ml. Dans cette même configuration, la portion de courant de sortie IRFout circule dans l’élément inductif de sortie Lout dans le sens horaire, du drain du transistor M2 vers la borne d’alimentation Vdd.

Les champs magnétiques générés par les deux éléments inductifs d’entrée Lin et de sortie Lout sont par conséquent de sens opposés et le couplage de l’un à l’autre s’en voit très réduit.

Cette configuration permet d’obtenir un meilleur facteur d’isolation S12, par exemple une diminution de sensiblement 6dB par rapport à une configuration où le courant circule dans le même sens dans lesdits deux éléments inductifs.

Les autres composants du circuit amplificateur CA précédemment détaillés en relation avec la figure 2 sont disposés avantageusement sur la surface disponible à l’intérieur de l’élément inductif d’entrée Lin et la configuration représentée en figure 3 est nullement limitative géométriquement.

Claims

REVENDICATIONS

1. Dispositif amplificateur intégré (2) comportant un élément inductif d’entrée (Lin), un circuit amplificateur (CA), un élément inductif de sortie (Lout) et un élément inductif de dégénérescence (Ldeg), le circuit amplificateur (CA) et lesdits éléments inductifs de sortie (Lout) et de dégénérescence (Ldeg) étant situés à l’intérieur dudit élément inductif d’entrée (Lin).
2. Dispositif selon la revendication 1, dans lequel l’élément inductif d’entrée (Lin) est configuré pour autoriser une circulation d’un courant d’entrée (IRFin) entre une borne d’entrée (RFIN) et le circuit amplificateur (CA) dans un premier sens, et l’élément inductif de sortie (Lout) est configuré pour autoriser une circulation d’un courant de sortie (IRFout) entre le circuit amplificateur (CA) et une borne d’alimentation (Vdd) dans un deuxième sens, opposé au premier sens.
3. Dispositif selon l’une quelconque des revendications 1 ou 2, dans lequel le circuit amplificateur (CA) comprend au moins un premier transistor (Ml) configuré en mode d’amplification.
4. Dispositif selon la revendication 3, dans lequel le circuit amplificateur (CA) comprend un montage cascode comportant le premier transistor (Ml) et un second transistor (M2).
5. Dispositif selon l’une quelconque des revendications 3 ou 4, dans lequel l’élément inductif d’entrée (Lin) est couplé entre la grille du premier transistor (Ml) et une borne d’entrée (RF IN) dudit dispositif (2), la grille du premier transistor (Ml) étant placée au plus près d’une extrémité de l’élément inductif d’entrée (Lin).
6. Dispositif selon l’une quelconque des revendications 3 à 5, dans lequel ledit élément inductif de dégénérescence (Ldeg) est couplé entre la source du premier transistor (Ml) et une borne de masse (GND), la source du premier transistor (Ml) étant placée au plus près d’une extrémité dudit élément inductif de dégénérescence (Ldeg) et la borne de masse (GND) étant placée au plus près d’une autre extrémité dudit élément inductif de dégénérescence (Ldeg).
7. Dispositif selon l’une quelconque des revendications précédentes, dans lequel ledit élément inductif d’entrée (Lin) comprend une piste métallique en forme de spirale sans entrecroisement.
8. Circuit intégré comportant un dispositif selon l’une quelconque des revendications précédentes.