FR3047565A1 - Procede et dispositif de test d'une chaine de bascules - Google Patents

Procede et dispositif de test d'une chaine de bascules Download PDF

Info

Publication number
FR3047565A1
FR3047565A1 FR1650947A FR1650947A FR3047565A1 FR 3047565 A1 FR3047565 A1 FR 3047565A1 FR 1650947 A FR1650947 A FR 1650947A FR 1650947 A FR1650947 A FR 1650947A FR 3047565 A1 FR3047565 A1 FR 3047565A1
Authority
FR
France
Prior art keywords
chain
signal
flip
flops
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1650947A
Other languages
English (en)
Other versions
FR3047565B1 (fr
Inventor
Sylvain Clerc
Gilles Gasiot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1650947A priority Critical patent/FR3047565B1/fr
Priority to US15/244,586 priority patent/US10048317B2/en
Publication of FR3047565A1 publication Critical patent/FR3047565A1/fr
Application granted granted Critical
Publication of FR3047565B1 publication Critical patent/FR3047565B1/fr
Priority to US16/031,395 priority patent/US10684326B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318392—Generation of test inputs, e.g. test vectors, patterns or sequences for sequential circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318566—Comparators; Diagnosing the device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Le procédé de test d'une chaîne de bascules (CB) comprend une génération d'un signal de référence (SR) à partir d'un motif de test (MOT) cycliquement rebouclé au rythme d'un signal d'horloge (SH), une propagation du signal de référence (SR) à travers la chaîne de bascules (CB) au rythme du signal d'horloge (SH) de façon à générer un signal de test (ST) en sortie de la chaîne (CB), une comparaison effectuée au rythme du signal d'horloge (SH) entre le signal de test (ST) et le signal de référence (SR) retardé d'un retard prenant en compte le nombre (N) de bascules de la chaîne (CB) et la longueur (K) du motif de test (MOT), et une génération d'un signal de sortie (SS) au rythme du signal d'horloge (SH) dont la valeur dépend du résultat de la comparaison.

Description

Procédé et dispositif de test d’une chaîne de bascules
Des modes de mise en œuvre et de réalisation de l’invention concernent les dispositifs électroniques de test, et plus particulièrement les dispositifs de test intégrés pour effectuer un autotest intégré, communément désignés par l’homme du métier sous l’acronyme anglosaxon « BIST » (« Built In Self Test »), sur une chaîne de bascules (« Flip-Flops » en anglais) formant par exemple un registre à décalage, ou une chaîne d’analyse (« scan chain » en anglais).
En général, un tel dispositif de test intégré destiné à tester une structure, par exemple une chaîne de bascules, comprend un générateur de motif de test configuré pour générer une série de données connues, et un analyseur de signal configuré pour comparer ladite série de données connues et un signal de test issu de la propagation de ladite série de données au sein de ladite structure à tester, et pour délivrer par exemple un taux de bits erronés (« bit error rate » en anglais) en fonction du résultat de ladite comparaison.
Cependant, la longueur de ladite série de données connues délivrée par ledit générateur est généralement liée de façon étroite au nombre de bascules de la structure à tester.
On peut se référer à cet égard au document « Autonomous bit error rate testing at multi-gbits/s rates implemented in a 5 AM SiGe circuit for radiation effects self test (CREST) », (P. Marshall, M. Carts, S. Currie, et al, IEEE Trans. Nucl. Sci., vol. 52, no. 6, pp. 2446-2454, Dec. 2005) qui décrit un dispositif de test comportant un générateur de motif de test dont la longueur du motif est de 2Λ7-1, soit 127 bits. Ce dispositif de test est par conséquent compatible seulement avec une structure à tester, par exemple un registre à décalage, comportant 127 bascules.
En autres termes, un tel dispositif de test classique n’est pas interchangeable pour tester des structures ayant des nombres de bascules différents.
Ainsi, selon un mode de mise en œuvre et de réalisation, il est proposé d’offrir un dispositif de test qui puisse être compatible avec toute longueur de chaîne de bascules à tester.
Selon un mode de mise en œuvre et de réalisation, il est proposé une solution technique à faible complexité utilisant un motif de test dont la longueur est indépendante du nombre de bascules à tester.
Selon un aspect, il est proposé un procédé de test d’une chaîne de bascules. Ce procédé comprend une génération d’un signal de référence à partir d’un motif de test cycliquement rebouclé au rythme d’un signal d’horloge ; une propagation du signal de référence à travers la chaîne de bascules au rythme du signal d’horloge de façon à générer un signal de test en sortie de la chaîne ; une comparaison effectuée au rythme du signal d’horloge entre le signal de test et le signal de référence retardé d’un retard prenant en compte le nombre de bascules de la chaîne et la longueur du motif de test ; et une génération d’un signal de sortie au rythme du signal d’horloge dont la valeur dépend du résultat de la comparaison.
Ladite génération du signal de référence peut comprendre un chargement du motif de test dans une chaîne rebouclée de bascules de référence et un cadencement des bascules de référence par ledit signal d’horloge. La dernière bascule de référence de la chaîne délivre séquentiellement et cycliquement ledit signal de référence au rythme du signal d’horloge.
Toutes les étapes dudit procédé de test peuvent avantageusement être cadencées par le signal d’horloge, par exemple un signal d’horloge principal en très haute fréquence, de façon à améliorer la performance du test. A titre d’exemple, la génération du signal de référence peut comprendre un temps d’attente d’au moins un cycle du signal d’horloge entre le chargement dudit motif et le cadencement des bascules de référence permettant la délivrance séquentielle et cyclique du signal de référence.
Ledit retard peut par exemple correspondre à un nombre de cycles d’horloge dudit signal d’horloge. Ledit nombre peut être calculé en soustrayant un nombre de cycles d’horloge correspondant à une compensation de cycles de la somme du nombre de bascules de la chaîne et du nombre de bascules de référence.
Selon un mode de mise en œuvre, ledit procédé comprend en outre une étape de configuration de la chaîne de bascules avec possibilité de court-circuiter sélectivement chaque bascule de la chaîne.
Une telle étape de configuration permet de vérifier l’état de fonctionnement de chaque bascule de ladite chaîne et de localiser éventuellement des bascules défaillantes au sein de ladite chaîne.
Avantageusement, ledit nombre de bascules de la chaîne est indépendant de la longueur du motif de test.
Une telle caractéristique technique permet de réaliser des tests sur différentes chaînes de bascules de longueurs différentes sans changer le motif de test.
Selon un autre aspect, il est proposé un dispositif électronique de test pour une chaîne de bascules. Ce dispositif comprend des moyens de génération configurés pour générer un signal de référence à partir d’un motif de test cycliquement rebouclé au rythme d’un signal d’horloge et pour délivrer le signal de référence à l’entrée de la chaîne de bascules ; et des moyens de traitement configurés pour effectuer une comparaison au rythme du signal d’horloge entre d’une part un signal de test délivré en sortie de la chaîne de bascules et issu de la propagation du signal de référence dans ladite chaîne et d’autre part le signal de référence retardé d’un retard prenant en compte le nombre de bascules de la chaîne et la longueur du motif de test, et pour générer un signal de sortie au rythme du signal d’horloge dont la valeur dépend du résultat de la comparaison. A titre indicatif mais non limitatif, les moyens de génération comportent une chaîne rebouclée de bascules de référence et des premiers moyens de commande configurés pour effectuer un chargement du motif de test dans la chaîne rebouclée de bascules de référence puis pour autoriser un cadencement des bascules de référence par ledit signal d’horloge. La dernière bascule de référence de la chaîne est configurée pour délivrer séquentiellement et cycliquement ledit signal de référence au rythme du signal d’horloge.
Le fait que tous les moyens de génération et tous les moyens de traitement puissent avantageusement être cadencés par ledit signal d’horloge, par exemple un signal d’horloge principal à très haute fréquence, permet d’améliorer la performance dudit dispositif électronique de test au niveau de la vitesse de traitement.
Les premiers moyens de commande peuvent par exemple être configurés pour appliquer un temps d’attente d’au moins un cycle du signal d’horloge entre le chargement dudit motif et le cadencement des bascules de références permettant la délivrance séquentielle et cyclique du signal de référence.
Ledit retard peut correspondre à un nombre de cycles d’horloge dudit signal d’horloge, ledit nombre étant égal à la somme du nombre de bascules de la chaîne et du nombre de bascules de référence diminuée du nombre de cycles d’horloge correspondant à une compensation de cycles.
Selon un mode de réalisation, les moyens de traitement comportent un moyen de comptage configuré pour compter le nombre d’erreurs de comparaison entre le signal de test et le signal de référence retardé.
Ledit moyen de comptage peut comprendre un compteur en anneau, par exemple du type compteur Johnson.
Selon un autre mode de réalisation, ledit dispositif comprend en outre des moyens de configuration aptes à court-circuiter sélectivement chaque bascule de la chaîne.
Lesdits moyens de configuration permettent avantageusement de vérifier l’état de fonctionnement de chaque bascule de ladite chaîne et de localiser éventuellement des bascules défaillantes au sein de ladite chaîne. A titre d’exemple, ledit dispositif peut comprend en outre un chemin spécifique pour véhiculer le signal d’horloge.
Un tel chemin spécifique peut avantageusement éviter des problèmes de décalage d’horloge (« clock tree skew » en anglais) au niveau de la transmission dudit signal d’horloge vers chaque bascule de ladite chaîne.
Selon encore un autre mode de réalisation, ledit dispositif comprend un étage de génération comportant trois moyens de génération identiques connectés en parallèle et reliés à un premier circuit de vote majoritaire et un étage de traitement comportant trois moyens de traitement identiques connectés en parallèle et reliés à un deuxième circuit de vote majoritaire.
Avantageusement, une telle structure en trois exemplaires peut éviter éventuellement des erreurs en provenance dudit dispositif lui-même. D’autre avantages et caractéristiques de l’invention apparaîtront à l’étude de la description détaillée de modes de mise en œuvre et de réalisation, pris à titre d’exemples non limitatifs et illustrés par les dessins annexés sur lesquels : - Les figures 1 à 7 illustrent de manière schématique différents modes de mise en œuvre et de réalisation de l’invention.
La figure 1 illustre très schématiquement un exemple d’un dispositif DIS électronique de test selon l’invention destiné à tester une chaîne de bascules CB, par exemple une chaîne de 10000 voire 80000 bascules.
Le dispositif DIS comprend des moyens de génération MG configurés pour générer un signal de référence SR à partir d’un motif de test MOT et pour délivrer ledit signal de référence SR à l’entrée E de la chaîne de bascules CB.
Ledit motif de test MOT peut avantageusement être très court, par exemple un motif de quatre bits, et est cycliquement rebouclé au rythme d’un signal d’horloge SH. Le signal d’horloge SH est fourni par une horloge principale HP, avantageusement à haute fréquence, par exemple de 600MHz à 1GHz.
En recevant ledit signal de référence SR à son entrée E, une propagation de ce signal de référence SR est effectuée au sein de la chaîne de bascules CB qui est configurée pour délivrer un signal de test ST à sa sortie S.
Ledit dispositif DIS comprend en outre des moyens de traitement MT connectés d’une part aux moyens de génération MG et d’autre part à la sortie S de ladite chaîne CB et configurés pour effectuer une comparaison au rythme du signal d’horloge SH entre ledit signal de test ST et ledit signal de référence SR qui est retardé d’un retard prenant en compte le nombre de bascules de la chaîne CB et la longueur du motif de test MOT.
Les moyens de traitement MT sont en outre configurés pour générer un signal de sortie SS au rythme du signal d’horloge SH. La valeur du signal de sortie SS est fonction du résultat de la comparaison.
On se réfère maintenant à la figure 2 pour illustrer plus en détails un exemple des moyens de génération MG comportant ici une chaîne rebouclée de bascules de référence CBR, et des premiers moyens de commande MCI reliés à ladite chaîne rebouclée CBR et configurés pour effectuer un chargement du motif de test MOT dans les bascules de référence CBR puis pour autoriser un cadencement des bascules CBR chaînées. A titre d’exemple, la chaîne rebouclée de bascules de référence CBR comporte quatre bascules de référence BR0-BR3. Les premiers moyens de commande MCI comportent une logique de commande LG1, qui se comporte comme une machine d’états et des multiplexeurs MUX0-MUX3 commandés par un signal de commande SC délivré par la logique de commande LG1.
La sortie Q de chaque bascule de référence BR0-BR3 est reliée à l’entrée « 0 » du multiplexeur MUXi dont la sortie est reliée à l’entrée D de la bascule suivante de la chaîne rebouclée CBR.
Les premiers moyens de commande MCI comprennent en outre un registre RG, ici de quatre bits, dont chaque bit MOTO-MOT3 représente un bit du motif de test MOT. La sortie du registre RG est couplée à l’entrée « 1 » du multiplexeur correspondant MUX0-MUX3. Ledit registre RG peut être configurable via un bus externe.
La logique de commande LG1 possède trois états : un état de veille EV, un état de chargement ECH et un état de cadencement ECA, comme illustré sur la figure 3. A partir de l’état de veille EV, la machine d’états bascule, à l’arrivée d’un signal d’activation SA dans l’état de chargement ECH.
Une fois dans l’état de chargement ECH, la logique de commande LG1 délivre le signal de commande SC ayant une valeur « 1 » aux multiplexeurs MUX0-MUX3. Par conséquent, les quatre bits du registre RG, autrement dit le motif de test MOT, sont chargés respectivement dans les quatre bascules de référence BR0-BR3.
La machine d’états est ensuite configurée pour appliquer un temps d’attente TA avant de basculer dans l’état de cadencement ECA dans lequel la logique de commande LG1 délivre le signal de commande SC valant « 0 ». Ladite chaîne CBR est alors rebouclée. La dernière bascule de référence BR3 de ladite chaîne CBR génère séquentiellement et cycliquement ledit signal de référence SR au rythme dudit signal d’horloge SH. Ledit temps d’attente TA peut durer par exemple au moins un cycle du signal d’horloge SH.
La figure 4 illustre schématiquement un exemple des moyens de traitement MT selon l’invention.
Les moyens de traitement MT comportent un moyen de comparaison CMP pour comparer le signal de test ST et le signal de référence retardé SR, et un moyen de comptage MC configuré pour compter le nombre d’erreurs dans ladite comparaison de façon à générer ledit signal de sortie SS.
Ledit moyen de comptage MC peut être implémenté en utilisant un compteur classique. Avantageusement on peut aussi utiliser un compteur en anneau, ou encore plus particulièrement un compteur en anneau par inversion, par exemple un compteur de Johnson offrant le double avantage d’une limite supérieur double de celle d’un compteur en anneau classique et d’une auto-initialisation. Le bit de sortie d’un compteur Johnson est inversé avant d’être bouclé sur son l’entrée, comme illustré sur la figure 4.
Les moyens de traitement MT comprennent en outre une logique de commande LG2 et un compteur CA formant ensemble une machine d’états FSM comportant quatre états : un état de veille EV, un état d’initialisation El, un état d’attente EA, et un état de contrôle EC, comme illustré sur la figure 5.
La machine d’états FSM démarre par défaut dans l’état de veille EV. Elle bascule dans l’état d’initialisation El lors de la réception dudit signal de référence SR et le compteur d’attente CA est initialisé à une valeur égale au retard R correspondant à un nombre de cycles d’horloge dudit signal d’horloge SH. Ce nombre est égal à la somme du nombre N de bascules de la chaîne CB et du nombre K de bascules de références diminuée d’un nombre OFFSET de cycles d’horloge correspondant à une compensation de cycles qui dépend de l’implémentation desdits moyens de traitement MT. Cette compensation de cycles peut par exemple durer un cycle d’horloge dudit signal d’horloge SH.
La machine d’états FSM passe ensuite dans l’état d’attente EA après ledit temps d’attente TA, ici par exemple un cycle du signal d’horloge SH. Pendant cet état d’attente EA, ledit compteur d’attente CA est décrémenté au rythme du signal d’horloge SH.
Lorsque la valeur du compteur atteint la valeur zéro, la machine d’états FSM bascule dans l’état de contrôle EC permettant à la logique de commande LG2 d’activer le moyen de comparaison CMP afin de commencer la comparaison entre le signal de référence SR et le signal de test ST, le moyen de comptage MC débutant le comptage d’erreurs en fonction du résultat de ladite comparaison.
Il convient de noter que le nombre N de bascules de ladite chaîne CB peut être indépendant de la longueur du motif de test MT, c'est-à-dire le nombre K de bascules de référence de la chaîne rebouclée CBR, parce que le motif de test MT est séquentiellement et cycliquement répété et que le retard entre la génération du signal de référence SR et la réception du signal de test est pris en compte.
Une telle caractéristique technique permet avantageusement audit dispositif DIS de pouvoir s’adapter à des chaînes de bascules à tester de tailles différentes et ce même avec un motif de test avantageusement court.
La figure 6 illustre un autre exemple de ladite chaîne de bascules CB selon une variante de l’invention.
De façon à pouvoir notamment détecter quelle bascule est éventuellement en défaut, le dispositif DIS comporte en outre des moyens de configuration MCON aptes à court-circuiter sélectivement chaque bascule Bi de ladite chaîne CB. A titre indicatif mais non limitatif, les moyens de configuration MCON comportent après chaque bascule Bi de ladite chaîne CB un multiplexeur MUXi dont l’entrée « 0 » est couplée à la sortie de ladite bascule Bi, dont l’entrée « 1 » est couplée à l’entrée de ladite bascule Bi, et dont la sortie est couplée à l’entrée de la bascule Bi+1 suivant ledit multiplexeur MUXi. Les entrées de commande desdits
multiplexeurs sont couplées par exemple à un bus logique BL véhiculant un mot de commande MCONi-MCONn.
En mettant une valeur « 1 » dans un bit, par exemple le premier bit, et une valeur « 0 » dans les autres bits dudit mot de commande MCONi-MCONn, les moyens de configuration MCON court-circuitent la bascule correspondante, par exemple la première bascule Bl, de ladite chaîne CB.
Ainsi, si l’on fait propager une signature de défaut dans ladite chaîne CB et si cette signature ne se retrouve pas dans le signal de test ST à la sortie S de la chaîne CB, la bascule court-circuitée est défaillante.
En faisant varier les valeurs dudit mot de commande MCONi-MCONn, les moyens de configuration peuvent vérifier l’état de fonctionnement de chaque bascule de ladite chaîne CB et avantageusement localiser éventuellement des bascules défaillantes au sein de ladite chaîne CB. Une fois localisées, on peut court-circuiter ces bascules défaillantes de façon à atténuer leur influence sur le test de ladite chaîne CB, ou procéder à une inspection de la bascule court-circuitée pour déterminer la cause de défaillance.
En variante, afin d’éviter d’éventuelles erreurs intrinsèques provenant dudit dispositif DIS électronique de test, certains moyens du dispositif DIS peuvent être « tripliqués ».
Plus précisément, le dispositif DIS comprend (figure 7) un étage de génération EG comportant trois moyens de génération MG1-MG3 identiques connectés en parallèle et reliés à un premier circuit de vote majoritaire MAJ1. Les signaux de référence SR1-SR3 générés par ces trois moyens de génération MG sont délivrés audit premier circuit MAJ1 de façon à générer un signal de référence majoritaire SRM en fonction d’une valeur majoritaire parmi les valeurs des trois signaux de référence SR1-SR3.
Le dispositif DIS comprend en outre un étage de traitement ET comportant trois moyens de traitement MT1-MT3 identiques connectés en parallèle et reliés à un deuxième circuit de vote majoritaire MAJ2. Ledit signal de référence majoritaire SRM est délivré respectivement à ladite chaîne et aux trois moyens de traitement MT1-MT3. Les signaux de sortie SS1-SS3 générés par ces trois moyens de traitement MT1-MT3 sont délivrés audit deuxième circuit MAJ2 de façon à générer un signal de sortie majoritaire SSM en fonction d’une valeur majoritaire parmi les valeurs des trois signaux de sortie SS1-SS3.
Il convient de noter que tous les moyens dudit dispositif DIS sont cadencés par le même signal d’horloge SH. De ce fait, un chemin spécifique pour véhiculer le signal d’horloge à chaque moyen et plus particulièrement à chaque bascule de la chaîne CB est particulièrement avantageux afin d’éviter des problèmes de décalage d’horloge (« clock tree skew » en anglais). Ledit chemin spécifique peut être conçu et déterminé avant application des outils de routage automatique.
On peut obtenir un dispositif électronique de test pour une chaîne de bascules offrant une vitesse de test élevée, par exemple jusqu’à 1GHz sur une technologie de silicium sur isolant totalement déserté, connu par l’homme du métier sous l’acronyme anglosaxon « FDSOI » (« Fully Depleted Silicon On Insulator ») 28nm, un encombrement réduit sur silicium grâce notamment aux moyens de génération comportant une chaîne rebouclée de bascules de référence.

Claims (16)

  1. REVENDICATIONS
    1. Procédé de test d’une chaîne de bascules (CB), comprenant : -une génération d’un signal de référence (SR) à partir d’un motif de test (MOT) cycliquement rebouclé au rythme d’un signal d’horloge (SH), -une propagation du signal de référence (SR) à travers la chaîne de bascules (CB) au rythme du signal d’horloge (SH) de façon à générer un signal de test (ST) en sortie de la chaîne (CB), -une comparaison effectuée au rythme du signal d’horloge (SH) entre le signal de test (ST) et le signal de référence (SR) retardé d’un retard (R) prenant en compte le nombre (N) de bascules de la chaîne (CB) et la longueur (K) du motif de test (MOT), et -une génération d’un signal de sortie (SS) au rythme du signal d’horloge (SH) dont la valeur dépend du résultat de la comparaison.
  2. 2. Procédé selon la revendication 1, dans lequel la génération du signal de référence (SR) comprend un chargement du motif de test (MOT) dans une chaîne rebouclée de bascules de référence (CBR) et un cadencement des bascules de référence (BR0-BR3) par ledit signal d’horloge (SH), la dernière bascule de référence (BR3) de la chaîne (CBR) délivrant séquentiellement et cycliquement ledit signal de référence (SR) au rythme du signal d’horloge (SH).
  3. 3. Procédé selon la revendication 2, dans lequel la génération du signal de référence (SR) comprend un temps d’attente (TA) d’au moins un cycle du signal d’horloge (SH) entre le chargement dudit motif (MOT) et le cadencement des bascules de référence permettant la délivrance séquentielle et cyclique du signal de référence (SR).
  4. 4. Procédé selon la revendication 3, dans lequel ledit retard (R) correspond à un nombre de cycles d’horloge dudit signal d’horloge (SH), ledit nombre étant calculé en soustrayant un nombre (OFFSET) de cycles d’horloge correspondant à une compensation de cycles de la somme du nombre (N) de bascules de la chaîne (CB) et du nombre (K) de bascules de référence (BR).
  5. 5. Procédé selon l’une quelconque des revendications précédentes, comprenant en outre une étape de configuration de la chaîne de bascules (CB) avec possibilité de court-circuiter sélectivement chaque bascule de la chaîne (CB).
  6. 6. Procédé selon l’une quelconque des revendications précédentes, dans lequel le nombre (N) de bascules de la chaîne (CB) est indépendant de la longueur (K) du motif de test (MOT).
  7. 7. Dispositif (DIS) électronique de test pour une chaîne de bascules (CB), comprenant : - des moyens de génération (MG) configurés pour générer un signal de référence (SR) à partir d’un motif de test (MOT) cycliquement rebouclé au rythme d’un signal d’horloge (SH) et pour délivrer le signal de référence (SR) à l’entrée (E) de la chaîne de bascules (CB), - des moyens de traitement (MT) configurés pour effectuer une comparaison au rythme du signal d’horloge (SH) entre d’une part un signal de test (ST) délivré en sortie (S) de la chaîne de bascules (CB) et issu de la propagation du signal de référence (SR) dans ladite chaîne (CB) et d’autre part le signal de référence (SR) retardé d’un retard (R) prenant en compte le nombre (N) de bascules de la chaîne (CB) et la longueur (K) du motif de test (MT), et pour générer un signal de sortie (SS) au rythme du signal d’horloge (SH) dont la valeur dépend du résultat de la comparaison.
  8. 8. Dispositif (DIS) selon la revendication 7, dans lequel les moyens de génération (MG) comportent une chaîne rebouclée de bascules de référence (CBR) et des premiers moyens de commande (MCI) configurés pour effectuer un chargement du motif de test (MOT) dans la chaîne rebouclée de bascules de référence (CBR) puis pour autoriser un cadencement des bascules de référence (BR0-BR3) par ledit signal d’horloge (SH), la dernière bascule de référence (BR3) de la chaîne (CBR) étant configurée pour délivrer séquentiellement et cycliquement ledit signal de référence (SR) au rythme du signal d’horloge (SH).
  9. 9. Dispositif (DIS) selon la revendication 8, dans lequel les premiers moyens de commande (MCI) sont configurés pour appliquer un temps d’attente (TA) d’au moins un cycle d’horloge du signal d’horloge (SH) entre le chargement dudit motif (MOT) et le cadencement des bascules de référence permettant la délivrance séquentielle et cyclique du signal de référence (SR).
  10. 10. Dispositif (DIS) selon la revendication 9, dans lequel ledit retard (R) correspond à un nombre de cycles d’horloge dudit signal d’horloge (SH), ledit nombre étant égal à la somme du nombre (N) de bascules de la chaîne (CB) et du nombre (K) de bascules de référence diminuée du nombre (OFFSET) de cycles d’horloge correspondant à une compensation de cycles.
  11. 11. Dispositif (DIS) selon l’une quelconque des revendications 8 à 10, dans lequel le nombre (N) de bascules de la chaîne (CB) est indépendant de la longueur (K) du motif de test (MT).
  12. 12. Dispositif (DIS) selon l’une quelconque des revendications 8 à 11, dans lequel les moyens de traitement (MT) comportent un moyen de comptage (MC) configuré pour compter le nombre d’erreurs de comparaison entre le signal de test (ST) et le signal de référence (SR) retardé.
  13. 13. Dispositif (DIS) selon la revendication 12, dans lequel le moyen de comptage (MC) comprend un compteur en anneau, par exemple du type compteur Johnson.
  14. 14. Dispositif (DIS) selon l’une quelconque des revendications 8 à 13, comprenant en outre des moyens de configuration (MCON) aptes à court-circuiter sélectivement chaque bascule de la chaîne (CB).
  15. 15. Dispositif (DIS) selon l’une quelconque des revendications 8 à 14, comprenant en outre un chemin spécifique pour véhiculer le signal d’horloge (CS).
  16. 16. Dispositif (DIS) selon l’une quelconque des revendications 8 à 15, comprenant un étage de génération (EG) comportant trois moyens de génération (MG1-MG3) identiques connectés en parallèle et reliés à un premier circuit de vote majoritaire (MAJ1) et un étage de traitement (ET) comportant trois moyens de traitement (MT1-MT3) identiques connectés en parallèle et reliés à un deuxième circuit de vote majoritaire (MAJ2).
FR1650947A 2016-02-05 2016-02-05 Procede et dispositif de test d'une chaine de bascules Active FR3047565B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1650947A FR3047565B1 (fr) 2016-02-05 2016-02-05 Procede et dispositif de test d'une chaine de bascules
US15/244,586 US10048317B2 (en) 2016-02-05 2016-08-23 Method and device for testing a chain of flip-flops
US16/031,395 US10684326B2 (en) 2016-02-05 2018-07-10 Method and device for testing a chain of flip-flops

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1650947 2016-02-05
FR1650947A FR3047565B1 (fr) 2016-02-05 2016-02-05 Procede et dispositif de test d'une chaine de bascules

Publications (2)

Publication Number Publication Date
FR3047565A1 true FR3047565A1 (fr) 2017-08-11
FR3047565B1 FR3047565B1 (fr) 2018-03-09

Family

ID=55486970

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1650947A Active FR3047565B1 (fr) 2016-02-05 2016-02-05 Procede et dispositif de test d'une chaine de bascules

Country Status (2)

Country Link
US (2) US10048317B2 (fr)
FR (1) FR3047565B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10591541B2 (en) * 2018-08-13 2020-03-17 Micron Technology, Inc. Comparator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574733A (en) * 1995-07-25 1996-11-12 Intel Corporation Scan-based built-in self test (BIST) with automatic reseeding of pattern generator
US20120137187A1 (en) * 2010-11-28 2012-05-31 Freescale Semiconductor, Inc System and method for scan testing integrated circuits
WO2015119541A1 (fr) * 2014-02-05 2015-08-13 Telefonaktiebolaget L M Ericsson (Publ) Auto-essais intégrés configurables de circuits logiques numériques

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7128270B2 (en) * 1999-09-17 2006-10-31 Silverbrook Research Pty Ltd Scanning device for coded data
US7793180B1 (en) * 2006-09-19 2010-09-07 Marvell International Ltd. Scan architecture for full custom blocks
JP5032395B2 (ja) * 2008-05-16 2012-09-26 川崎マイクロエレクトロニクス株式会社 テスト条件の生成方法およびテスト条件生成装置
US7975195B1 (en) * 2008-08-28 2011-07-05 Marvell International Ltd. Scan architecture for full custom blocks with improved scan latch
US8381144B2 (en) * 2010-03-03 2013-02-19 Qualcomm Incorporated System and method of test mode gate operation
US8549369B2 (en) * 2011-05-26 2013-10-01 GlobalFoundries, Inc. Semiconductor-based test device that implements random logic functions
US9121892B2 (en) * 2012-08-13 2015-09-01 Analog Devices Global Semiconductor circuit and methodology for in-system scan testing
US20140245066A1 (en) * 2013-02-27 2014-08-28 Lionel J. Riviere-Cazaux Scan diagnosis analysis using callout clustering
DK2772293T3 (da) 2013-03-01 2020-08-24 Gore & Ass Stoffiltersystem og fremgangsmåde til regenerering af et stoffilter
US20180019733A1 (en) * 2016-07-14 2018-01-18 Qualcomm Incorporated Multi-level clock gate controls to address scan mode power droop and voltage bump requirement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574733A (en) * 1995-07-25 1996-11-12 Intel Corporation Scan-based built-in self test (BIST) with automatic reseeding of pattern generator
US20120137187A1 (en) * 2010-11-28 2012-05-31 Freescale Semiconductor, Inc System and method for scan testing integrated circuits
WO2015119541A1 (fr) * 2014-02-05 2015-08-13 Telefonaktiebolaget L M Ericsson (Publ) Auto-essais intégrés configurables de circuits logiques numériques

Also Published As

Publication number Publication date
US20180321308A1 (en) 2018-11-08
US10684326B2 (en) 2020-06-16
FR3047565B1 (fr) 2018-03-09
US10048317B2 (en) 2018-08-14
US20170227602A1 (en) 2017-08-10

Similar Documents

Publication Publication Date Title
US7836367B2 (en) Dynamically reconfigurable shared scan-in test architecture
US7249298B2 (en) Multiple scan chains with pin sharing
US8819508B2 (en) Scan test circuitry configured to prevent violation of multiplexer select signal constraints during scan testing
US7504896B2 (en) Methods and apparatus for inline measurement of switching delay history effects in PD-SOI technology
FR2701120A1 (fr) Appareil de test de mémoire.
US8689067B1 (en) Control of clock gate cells during scan testing
EP2422206A1 (fr) Dispositif de surveillance du fonctionnement d'un circuit numerique
FR3003398A1 (fr) Procede, dispositif et systeme de detection automatique de defauts dans des vias tsv
FR2960977A1 (fr) Generateur de sequence a sollicitation variable pour circuit d'autotest integre
EP0146661A1 (fr) Procédé de diagnostic électrique pour identifier une cellule défectueuse dans une chaîne de cellules formant un registre à décalage
US20080282122A1 (en) Single scan clock in a multi-clock domain
US8700962B2 (en) Scan test circuitry configured to prevent capture of potentially non-deterministic values
US8302065B2 (en) Device and method for testing a device
FR2888014A1 (fr) Procede et dispositif pour determiner l'emplacement de defauts de collage dans des chaines de cellules utilisant des chaines de test
FR3047565A1 (fr) Procede et dispositif de test d'une chaine de bascules
WO2015197813A1 (fr) Procédé de gestion du fonctionnement d'un circuit redondant à vote majoritaire et dispositif associé
US10551436B2 (en) Customer-transparent logic redundancy for improved yield
EP2852846B1 (fr) Dispositif de test et de surveillance ou monitoring de circuits numeriques
US7222277B2 (en) Test output compaction using response shaper
EP1159628A1 (fr) Procede de test de circuits integres avec acces a des points de memorisation du circuit
US20060282730A1 (en) Semiconductor integrated circuit incorporating test configuration and test method for the same
FR3067815A1 (fr) Procede et systeme de detection de defauts dans une ligne de transmission
Shaik et al. A graph approach to DFT hardware placement for robust delay fault BIST
FR3069646A1 (fr) Systeme de reflectometrie pour l'analyse de defauts dans au moins une ligne de transmission, le systeme comprenant un correlateur complexe
FR2885417A1 (fr) Circuit integre comportant un mode de test securise par detection de l'etat chaine des cellules configurables du circuit integre

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170811

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9