FR3040499A1 - Circuit integre comprenant un dispositif actif de confinement d'un flux lumineux - Google Patents
Circuit integre comprenant un dispositif actif de confinement d'un flux lumineux Download PDFInfo
- Publication number
- FR3040499A1 FR3040499A1 FR1557883A FR1557883A FR3040499A1 FR 3040499 A1 FR3040499 A1 FR 3040499A1 FR 1557883 A FR1557883 A FR 1557883A FR 1557883 A FR1557883 A FR 1557883A FR 3040499 A1 FR3040499 A1 FR 3040499A1
- Authority
- FR
- France
- Prior art keywords
- trench
- integrated circuit
- doped
- rib
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000004907 flux Effects 0.000 claims abstract description 13
- 239000012212 insulator Substances 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12004—Combinations of two or more optical elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12083—Constructional arrangements
- G02B2006/12097—Ridge, rib or the like
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12083—Constructional arrangements
- G02B2006/121—Channel; buried or the like
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Abstract
Le circuit intégré (IC) comprend dans un substrat (F) semiconducteur, un dispositif actif (DA) de confinement d'un flux lumineux comportant une nervure de confinement (NC) séparée de deux zones dopées (ZD) par deux tranchées (T), chaque zone dopée (ZD) comportant une zone de prise de contact (PC) sur une face supérieure (FS) de cette zone dopée (ZD). Chaque tranchée (T) s'évase depuis sa paroi de fond (PF) vers la face supérieure (FS) de la zone dopée (ZD) correspondante.
Description
Circuit intégré comprenant un dispositif actif de confinement d’un flux lumineux
Des modes de mise en œuvre et de réalisation de l’invention concernent les circuits intégrés, et plus particulièrement les dispositifs actifs intégrés de confinement d’un flux lumineux tel qu’un faisceau laser.
Des exemples non limitatifs de dispositifs actifs de confinement comprennent des guides d’ondes par exemple incorporés au sein de modulateurs optiques ou bien de résonateurs en anneau.
Actuellement, les dispositifs actifs de confinement d’un flux lumineux comportent souvent des structures à base de nervures de confinement (« rib structure » en anglais).
Par exemple, des résonateurs actifs en anneau comportant une structure de nervure de confinement sont largement utilisés dans des différentes plateformes photoniques intégrées sur silicium.
Une structure à base de nervure de confinement comprend généralement une nervure de confinement séparée de deux zones dopées par deux tranchées réalisées dans un film semiconducteur d’un substrat semiconducteur ayant un indice de réfraction élevé.
Les deux tranchées possèdent généralement une profondeur uniforme dépendant des configurations et architectures des autres dispositifs présents dans le circuit intégré. Les parois de la nervure de confinement déterminent le confinement horizontal du mode de propagation du flux lumineux tandis que les interfaces du film semiconducteur (c'est-à-dire, l’interface de la face supérieure de cette nervure et l’interface de la face inférieure de la dalle (« slab »)) avec des couches supérieures et inférieures déterminent le confinement vertical du mode de propagation.
En dépit d’un bon fonctionnement pour des coupleurs à réseau (« grating coupler » en anglais), les structures actives de nervure avec des tranchées peu profondes souffrent généralement d’une faible efficacité à cause de mauvais confinements horizontaux. Par conséquence, de très longs dispositifs sont nécessaires pour moduler correctement le flux lumineux. Il en résulte des pertes optiques à cause de la dispersion de l’énergie du flux lumineux le long du parcours.
En outre, le flux lumineux ne peut pas être courbé facilement et un rayon de courbure supérieur à 40 pm est généralement nécessaire.
Des structures à base de nervures avec des tranchées profondes présentent par contre un bon confinement optique et un rayon de courbure de l’ordre de 5 pm peut être utilisé, sans pertes optiques excessives.
Cependant, une résistance électrique plus élevée de la dalle semiconductrice est constatée par rapport à une configuration à tranchées peu profondes même si le film semiconducteur est fortement dopé, ce qui conduit à une résistance électrique d’accès élevée à la structure active de nervure.
Par ailleurs, si on réduit l’ouverture des tranchées, c'est-à-dire la distance entre la nervure de confinement et une des deux zones dopées, on aura des effets parasites dans la partie d’interconnexion (BEOL : Back End Of Lines) du circuit intégré, résultant également en des pertes importantes.
En pratique, un modulateur en anneau compatible avec la norme IEEE Datacom nécessite un rayon d’anneau relativement petit afin d’obtenir une petite empreinte sur silicium. Ceci implique d’avoir un bon confinement dans le guide d’ondes afin d’éviter les pertes latérales dans les courbes. Comme les modulateurs en anneau doivent en outre être adressés électriquement, on doit utiliser des guides d’ondes du type nervure car une structure en ruban ne convient pas.
Par ailleurs, la double condition de faibles pertes et de petit rayon de courbure impose l’utilisation de tranchées profondes
Toutefois, la dalle semiconductrice doit être la plus épaisse possible de façon à réduire la résistance d’accès.
On aboutit donc à une contradiction.
Ainsi, selon un mode de réalisation, il est proposé de former une structure à nervure de confinement permettant avantageusement d’assurer un bon confinement optique ainsi qu’une faible résistance d’accès, ce qui la rend compatible en particulier pour des modulateurs en anneau conforme à la norme IEEE Datacom.
Selon un aspect, il est proposé un circuit intégré, comprenant dans un substrat semi-conducteur un dispositif actif de confinement d’un flux lumineux comportant une nervure de confinement séparée de deux zones dopées par deux tranchées, chaque zone dopée comportant une zone de prise de contact sur une face supérieure de cette zone dopée.
Selon une caractéristique générale de cet aspect chaque tranchée s’évase depuis sa paroi de fond vers la face supérieure de la zone dopée correspondante.
Selon un mode de réalisation, cet évasement peut être obtenu par le fait que la paroi de chaque tranchée située du côté de la zone dopée correspondante, a un profil étagé.
Avantageusement, le profil étagé peut définir avec la paroi située du côté de la nervure de confinement au moins une première partie de tranchée et une deuxième partie de tranchée, la première partie de tranchée étant plus profonde et plus étroite que la deuxième partie de tranchée.
Bien entendu un plus grand nombre de parties de tranchées pourrait être envisagé.
Selon un mode de réalisation, l’ouverture de la première partie de tranchée est inférieure à 400 nm et l’ouverture totale (ouverture de la deuxième partie de tranchée par exemple) de chaque tranchée est supérieure à 1,5 pm.
Les parties du substrat semi-conducteur respectivement sous-jacentes auxdites première et deuxième parties de tranchée possèdent par exemple respectivement une première épaisseur de l’ordre de 50 à 70 nm et une deuxième épaisseur de l’ordre 120 à 180 nm.
Le substrat semi-conducteur peut avantageusement être un film semiconducteur d’un substrat de type silicium sur isolant (SOI : Silicon On Insulator). D’autre avantages et caractéristiques de l’invention apparaîtront à l’étude de la description détaillée de modes de réalisation, pris à titre d’exemples non limitatifs et illustrés par les dessins annexés sur lesquels : - la figure 1 illustre schématiquement un mode de réalisation d’un circuit intégré selon l’invention, et, - les figures 2 à 7 illustrent schématiquement différentes étapes d’un exemple de procédé de fabrication d’un circuit intégré selon l’invention.
Sur la figure 1 qui est une coupe transversale schématique, la référence IC désigne un circuit intégré comprenant un dispositif actif DA de confinement d’un flux lumineux, par exemple un résonateur en anneau, disposé dans un substrat formé ici d’un film semiconducteur F.
Le substrat est un substrat S de type silicium sur isolant (SOI : Silicon On Insulator) comprenant le film semiconducteur F, par exemple en silicium, situé au-dessus d’une couche isolante enterrée BOX, communément désignée sous l’acronyme anglosaxon de « BOX » (« Buried OXide ») elle-même située au-dessus d’un substrat porteur SP, par exemple un caisson semiconducteur, qui permet d’assurer la rigidité du circuit intégré IC compte tenu des faibles épaisseurs du film semiconducteur F et de la couche isolante enterrée BOX. Le film semiconducteur F a par exemple une épaisseur de 300 nm.
Le dispositif actif DA comporte une nervure de confinement NC séparée de deux zones dopées ZD par deux tranchées T.
Chaque tranchée s’évase depuis sa paroi de fond PF vers une face supérieure FS de la zone dopée ZD correspondante.
Dans ce mode de réalisation, l’évasement est obtenu par un profil étagé de la paroi PA de chaque tranchée T située du côté de la zone dopée ZD correspondante.
Un tel profil étagé permet d’avoir au moins une première partie PI de tranchée et une deuxième partie P2 de tranchée. La première partie PI de tranchée est située à côté de la nervure de confinement NC et est plus profonde que la deuxième partie P2 de tranchée.
Une telle première partie PI de tranchée profonde permet avantageusement d’assurer un bon confinement optique pour des flux lumineux FL dans la nervure de confinement NC ainsi qu’un rayon de courbure faible, par exemple de l’ordre de 5 pm. L’ouverture 01 de la première partie PI de tranchée est avantageusement inférieure à 400 nm, par exemple de l’ordre de 300 nm. La dalle semiconductrice SS1 sous-jacente à la première partie PI de tranchée présente une épaisseur relativement faible, par exemple de l’ordre de 50 à 70 nm.
La deuxième partie P2 de tranchée située au-dessus de la première partie PI présente une profondeur plus faible que celle de la première partie PI et la dalle semiconductrice SS2 sous-jacente à la deuxième partie P2 est donc relativement plus épaisse, par exemple une épaisseur égale à la moitié de l’épaisseur du film semiconducteur F, à 20% près, soit dans l’exemple d’un film semiconducteur F de 300 nm, une épaisseur de l’ordre de 120 à 180 nm.
Une telle structure de la deuxième partie P2 permet avantageusement de réduire la résistance d’accès du dispositif actif DA tout en assurant le bon confinement optique de la nervure de confinement NC. L’ouverture totale OT de chaque tranchée, c'est-à-dire ici l’ouverture 02 de la deuxième partie P2, est par exemple supérieure à 1,5 pm afin d’éviter des interactions de modes.
Bien que l’on n’ait décrit ci-avant un profil étagé n’ayant qu’un seul palier, on pourrait également prévoir, si nécessaire, plusieurs paliers associés à des parties de tranchées ayant des profondeurs progressivement réduites en direction de la zone dopée ZD correspondante.
Chaque zone dopée ZD comporte en outre une zone de prise de contact sur la face supérieure FS de cette zone dopée ZD, par exemple une zone siliciurée ZPC, pour recevoir un contact PC.
On se réfère maintenant aux figures 2 à 6 pour illustrer un exemple de procédé de fabrication d’un circuit intégré IC selon l’invention.
La figure 2 montre un substrat S de type silicium sur isolant (SOI : Silicon On Insulator) prévu pour une réalisation du circuit intégré IC selon l’invention.
Le substrat S de type SOI comporte le film semiconducteur F situé sur la couche isolante enterrée BOX elle-même située au-dessus du substrat porteur SP.
On réalise tout d’abord un dépôt de masque dur MI sur le film semiconducteur F, par un procédé usuel du domaine des semi-conducteurs, tels que PVD (Physical Vapor Déposition), CVD (Chemical Vapor Déposition) ou de couches atomiques communément connu par l’homme du métier sous l’acronyme anglosaxon « ALD » (« Atomic Layer Déposition »). Le masque dur MI peut être une couche de matériau isolant, par exemple du nitrure de silicium.
Pour la réalisation des tranchées T on protège les zones prévues pour la nervure de confinement NC et les zones dopées ZD par des premiers blocs de résine BRI formés classiquement par photolithographie.
On effectue (figure 3) ensuite une première gravure anisotrope GV1 de la couche de matériau isolant MI et du film F semiconducteur de façon à former des tranchées initiales Tl séparant la nervure de confinement NC et les zones dopées ZD. Cette gravure anisotrope sélective peut être une gravure sèche du type gravure ionique réactive (« RIE : Reactive-Ion Etching ») bien connue de l’homme de métier.
Puis, on forme par photolithographie des deuxièmes blocs de résine BR2 remplissant partiellement les tranchées Tl afin de protéger les parties de tranchées situées à côté des zones dopées ZD, comme illustré sur la figure 4.
On effectue (figure 5) à nouveau une deuxième gravure anisotrope GV2 du film semiconducteur F de façon à obtenir les premières parties PI de tranchées.
On enlève (figure 6) ensuite les premiers et deuxièmes blocs de résine BRI et BR2 de façon à former les deuxièmes parties P2 de tranchée.
Il convient de noter que la première partie PI de tranchée est plus profonde et plus étroite que la deuxième partie P2 de tranchée.
De ce fait, les parois PA des tranchées situées du côté des zones dopées ZD possèdent des profils étagés et chaque tranchée T s’évase depuis sa paroi de fond PF vers une face supérieure FS de la zone dopée ZD correspondante.
Puis, on enlève (figure 7) la couche de matériau isolant MI et on forme les zones dopées ZD par une implantation de dopants appropriés. Enfin, on réalise des zones de prise de contact ZPC sur les faces supérieures FS des zones dopées ZD pour les contacts PC, comme illustré sur la figure 7.
Ainsi, on obtient un circuit intégré IC comprenant un dispositif actif DA de confinement d’un flux lumineux dont le profil évasé (par exemple étagé) de chaque tranchée permet d’obtenir un bon confinement optique ainsi qu’une faible résistance d’accès du dispositif actif DA.
Claims (6)
- REVENDICATIONS1. Circuit intégré (IC), comprenant dans un substrat (F) semiconducteur, un dispositif actif (DA) de confinement d’un flux lumineux comportant une nervure de confinement (NC) séparée de deux zones dopées (ZD) par deux tranchées (T), chaque zone dopée (ZD) comportant une zone de prise de contact (PC) sur une face supérieure (FS) de cette zone dopée (ZD), caractérisé en ce que chaque tranchée (T) s’évase depuis sa paroi de fond (PF) vers la face supérieure (FS) de la zone dopée (ZD) correspondante.
- 2. Circuit intégré (IC) selon la revendication 1, dans lequel la paroi (PA) de chaque tranchée (T) située du côté de la zone dopée (ZD) correspondante à un profil étagé.
- 3. Circuit intégré (IC) selon la revendication 2, dans lequel le profil étagé définit avec la paroi (PA) située du côté de la nervure de confinement (NC) au moins une première partie (PI) de tranchée et une deuxième partie (P2) de tranchée, la première partie (PI) de tranchée étant plus profonde et plus étroite que la deuxième partie (P2) de tranchée.
- 4. Circuit intégré (IC) selon la revendication 3, dans lequel l’ouverture (01) de la première partie (PI) de tranchée est inférieure à 400 nm et l’ouverture totale (OT) de chaque tranchée T est supérieure à 1,5 pm.
- 5. Circuit intégré (IC) selon la revendication 3 ou 4, dans lequel les parties de substrat semiconducteur (SS1 et SS2) respectivement sous-jacentes auxdites première (PI) et deuxième parties (P2) de tranchée possèdent respectivement une première épaisseur de l’ordre de 50 à 70 nm et une deuxième épaisseur de l’ordre 120 à 180 nm.
- 6. Circuit intégré (IC) selon l’une quelconque des revendications précédentes, dans lequel le substrat (F) semi-conducteur est un film semiconducteur d’un substrat de type silicium sur isolant (S).
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1557883A FR3040499B1 (fr) | 2015-08-24 | 2015-08-24 | Circuit integre comprenant un dispositif actif de confinement d'un flux lumineux |
| US15/051,904 US10073219B2 (en) | 2015-08-24 | 2016-02-24 | Integrated circuit including an active device for confinement of a light flux defined by trenches having a tiered sidewall |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1557883A FR3040499B1 (fr) | 2015-08-24 | 2015-08-24 | Circuit integre comprenant un dispositif actif de confinement d'un flux lumineux |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3040499A1 true FR3040499A1 (fr) | 2017-03-03 |
| FR3040499B1 FR3040499B1 (fr) | 2017-10-13 |
Family
ID=54291511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1557883A Expired - Fee Related FR3040499B1 (fr) | 2015-08-24 | 2015-08-24 | Circuit integre comprenant un dispositif actif de confinement d'un flux lumineux |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10073219B2 (fr) |
| FR (1) | FR3040499B1 (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10466515B2 (en) | 2016-03-15 | 2019-11-05 | Intel Corporation | On-chip optical isolator |
| US20180059446A1 (en) * | 2016-08-29 | 2018-03-01 | Woosung Kim | Optical iso-modulator |
| US11500157B1 (en) | 2019-03-22 | 2022-11-15 | Ciena Corporation | Silicon Selective Epitaxial Growth (SEG) applied to a Silicon on Insulator (SOI) wafer to provide a region of customized thickness |
| US10866440B1 (en) * | 2019-07-17 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optical modulator and package |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2355312A (en) * | 1999-10-13 | 2001-04-18 | Bookham Technology Ltd | Integrated optical components on a silicon-on-insulator chip |
| WO2004008232A1 (fr) * | 2002-07-12 | 2004-01-22 | Bookham Technology Plc | Dispositif de guide d'onde optique semi-conducteur |
| US20110007761A1 (en) * | 2009-07-07 | 2011-01-13 | International Business Machines Corporation | Temperature control device for optoelectronic devices |
| US20140116983A1 (en) * | 2012-10-31 | 2014-05-01 | Sumitomo Electric Industries, Ltd. | Method for producing optical semiconductor device |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995008787A1 (fr) * | 1993-09-21 | 1995-03-30 | Bookham Technology Limited | Dispositif electro-optique |
| US6936839B2 (en) * | 1996-10-16 | 2005-08-30 | The University Of Connecticut | Monolithic integrated circuit including a waveguide and quantum well inversion channel devices and a method of fabricating same |
| GB2323450A (en) * | 1997-03-20 | 1998-09-23 | Secr Defence | Optical modulator |
| JP4860022B2 (ja) * | 2000-01-25 | 2012-01-25 | エルピーダメモリ株式会社 | 半導体集積回路装置の製造方法 |
| US7555173B2 (en) * | 2003-04-09 | 2009-06-30 | Cornell Research Foundation, Inc. | Electro-optic modulator on rib waveguide |
| US7528403B1 (en) * | 2005-04-25 | 2009-05-05 | California Institute Of Technology | Hybrid silicon-on-insulator waveguide devices |
| US7694911B2 (en) * | 2005-10-20 | 2010-04-13 | Eggen Thomas P | Flexible conduit dispensing device |
| US7642144B2 (en) * | 2006-12-22 | 2010-01-05 | Texas Instruments Incorporated | Transistors with recessed active trenches for increased effective gate width |
| KR101382505B1 (ko) * | 2007-09-03 | 2014-04-10 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그 제조 방법 |
| KR100907250B1 (ko) * | 2007-12-10 | 2009-07-10 | 한국전자통신연구원 | 도파로 구조체 |
| US8385698B2 (en) * | 2007-12-12 | 2013-02-26 | Hewlett-Packard Development Company, L.P. | Controllable optical ring resonator having periodically spaced control electrodes |
| US8300990B2 (en) * | 2010-04-14 | 2012-10-30 | Oracle America, Inc. | Slotted optical waveguide with electro-optic material |
| JP5455955B2 (ja) * | 2011-03-23 | 2014-03-26 | 株式会社東芝 | リング光変調器 |
| FR3011346A1 (fr) * | 2013-10-02 | 2015-04-03 | St Microelectronics Sa | Dephaseur electro-optique a capacite d'oxyde |
-
2015
- 2015-08-24 FR FR1557883A patent/FR3040499B1/fr not_active Expired - Fee Related
-
2016
- 2016-02-24 US US15/051,904 patent/US10073219B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2355312A (en) * | 1999-10-13 | 2001-04-18 | Bookham Technology Ltd | Integrated optical components on a silicon-on-insulator chip |
| WO2004008232A1 (fr) * | 2002-07-12 | 2004-01-22 | Bookham Technology Plc | Dispositif de guide d'onde optique semi-conducteur |
| US20110007761A1 (en) * | 2009-07-07 | 2011-01-13 | International Business Machines Corporation | Temperature control device for optoelectronic devices |
| US20140116983A1 (en) * | 2012-10-31 | 2014-05-01 | Sumitomo Electric Industries, Ltd. | Method for producing optical semiconductor device |
Non-Patent Citations (2)
| Title |
|---|
| SACHER WESLEY D ET AL: "Multilayer Silicon Nitride-on-Silicon Integrated Photonic Platforms and Devices", JOURNAL OF LIGHTWAVE TECHNOLOGY, IEEE SERVICE CENTER, NEW YORK, NY, US, vol. 33, no. 4, 15 February 2015 (2015-02-15), pages 901 - 910, XP011573642, ISSN: 0733-8724, [retrieved on 20150220], DOI: 10.1109/JLT.2015.2392784 * |
| TAN SHAOYANG ET AL: "High power 1060-nm super large vertical cavity semiconductor lasers", OPTOMECHATRONIC MICRO/NANO DEVICES AND COMPONENTS III : 8 - 10 OCTOBER 2007, LAUSANNE, SWITZERLAND; [PROCEEDINGS OF SPIE , ISSN 0277-786X], SPIE, BELLINGHAM, WASH, vol. 9266, 17 November 2014 (2014-11-17), pages 92660O - 92660O, XP060043007, ISBN: 978-1-62841-730-2, DOI: 10.1117/12.2071443 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170059774A1 (en) | 2017-03-02 |
| US10073219B2 (en) | 2018-09-11 |
| FR3040499B1 (fr) | 2017-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3352312B1 (fr) | Dispositif photonique comportant un laser optiquement connecté à un guide d'onde silicium et procédé de fabrication d'un tel dispositif photonique | |
| EP3540878B1 (fr) | Dispositif photonique comportant un laser optiquement connecté à un guide d onde silicium et procédé de fabrication d'un tel dispositif photonique | |
| EP3716345B1 (fr) | Procédé de fabrication d'une puce photonique comprenant une photodiode sacm-apd couplée optiquement à un guide d'ondes intégré | |
| EP3502047A1 (fr) | Transistor fet à nanofil à resistance de contact reduite | |
| FR3040499A1 (fr) | Circuit integre comprenant un dispositif actif de confinement d'un flux lumineux | |
| FR2981803A1 (fr) | Structure optique integree comportant un isolateur optique | |
| FR3024910A1 (fr) | Procede de fabrication d'un circuit integre photonique couple optiquement a un laser en un materian iii-v | |
| EP3001230B1 (fr) | Coupleur optique intégré sur un substrat et comprenant trois elements | |
| EP2840589B1 (fr) | Procédé améliore de séparation entre une zone activé d'un substrat et sa face arrière ou une portion de sa face arrière | |
| FR2990295A1 (fr) | Procede de formation de contacts de grille, de source et de drain sur un transistor mos | |
| FR3009893A1 (fr) | Procede de fabrication d'une jonction pin en arete et a zones dopees espacees, application a la fabrication de modulateurs electro-optique en silicium et photo-detecteurs en germanium | |
| FR2717307A1 (fr) | Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes quasi planes, et dispositif correspondant. | |
| FR2979481A1 (fr) | Procede de realisation d'un circuit integre tridimensionnel | |
| FR3078437A1 (fr) | Jonction pn | |
| FR2976120A1 (fr) | Procede de fabrication d'un circuit integre comprenant au moins un guide d'ondes coplanaire | |
| EP3994509A1 (fr) | Assemblage d'un composant semi-conducteur actif et d'un composant optique passif à base de silicium | |
| EP3642914B1 (fr) | Composant laser semiconducteur hybride et procédé de fabrication d'un tel composant | |
| FR3076916A1 (fr) | Modulateur de phase electro-optique | |
| EP3104402B1 (fr) | Realisation d'elements d'interconnexions auto-alignes pour circuit integre 3d | |
| FR3041116A1 (fr) | Modulateur electro-optique integre | |
| WO2006070154A1 (fr) | Structure amelioree de transistor sur film mince semi-conducteur | |
| EP4178051B1 (fr) | Procédé d'intégration sur silicium d'un composant iii-v et composant iii-v intégré sur silicium | |
| EP4229724B1 (fr) | Dispositif photonique avec dissipation thermique amelioree pour laser heterogene iii-v/si et procede de fabrication associe | |
| EP3944322B1 (fr) | Procédé de fabrication d'un dispositif microélectronique | |
| FR3138707A1 (fr) | Modulateur de phase optique, procédé et systèmes associés |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20170303 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| ST | Notification of lapse |
Effective date: 20220405 |