FR3030110A1 - METHOD FOR COATING AN ELECTRONIC COMPONENT - Google Patents

METHOD FOR COATING AN ELECTRONIC COMPONENT Download PDF

Info

Publication number
FR3030110A1
FR3030110A1 FR1462195A FR1462195A FR3030110A1 FR 3030110 A1 FR3030110 A1 FR 3030110A1 FR 1462195 A FR1462195 A FR 1462195A FR 1462195 A FR1462195 A FR 1462195A FR 3030110 A1 FR3030110 A1 FR 3030110A1
Authority
FR
France
Prior art keywords
stack
coating
front face
layers
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1462195A
Other languages
French (fr)
Other versions
FR3030110B1 (en
Inventor
De Brugiere Baptiste Goubault
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1462195A priority Critical patent/FR3030110B1/en
Publication of FR3030110A1 publication Critical patent/FR3030110A1/en
Application granted granted Critical
Publication of FR3030110B1 publication Critical patent/FR3030110B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401Structure
    • H01L2224/1403Bump connectors having different sizes, e.g. different diameters, heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16111Disposition the bump connector being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27424Immersion coating, e.g. in a solder bath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/275Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/275Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/2755Selective modification
    • H01L2224/27552Selective modification using a laser or a focussed ion beam [FIB]
    • H01L2224/27554Stereolithography, i.e. solidification of a pattern defined by a laser trace in a photosensitive resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29011Shape comprising apertures or cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29016Shape in side view
    • H01L2224/29017Shape in side view being non uniform along the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29016Shape in side view
    • H01L2224/29018Shape in side view comprising protrusions or indentations
    • H01L2224/29019Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2902Disposition
    • H01L2224/29023Disposition the whole layer connector protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2902Disposition
    • H01L2224/29034Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2902Disposition
    • H01L2224/29034Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001Structure
    • H01L2224/3003Layer connectors having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3005Shape
    • H01L2224/30051Layer connectors having different shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83193Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862Heat curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

La présente invention concerne un procédé d'enrobage d'un composant électronique comportant un substrat (41) sur une face avant (43) duquel fait saillie au moins un organe d'interconnexion (42), le procédé comportant un recouvrement réalisé avec un revêtement d'enrobage au niveau d'une surface de la face avant (42) en dehors du au moins un organe d'interconnexion (42), caractérisé en ce que le recouvrement comporte la formation d'au moins un empilement (6) d'une pluralité de couches sur une zone de ladite surface.The present invention relates to a method for coating an electronic component comprising a substrate (41) on a front face (43) from which protrudes at least one interconnection member (42), the method comprising a coating made with a coating for coating at a surface of the front face (42) outside the at least one interconnection member (42), characterized in that the covering comprises the formation of at least one stack (6) of a plurality of layers on an area of said surface.

Description

1 DOMAINE TECHNIQUE DE L'INVENTION La présente invention concerne un procédé d'enrobage d'un composant électronique, un procédé d'assemblage d'un premier composant électronique et d'un deuxième composant électronique, ainsi qu'un composant électronique. Ce dernier peut comprendre des organes électriques ou électroniques, actifs aussi bien que passifs. L'industrie de la microélectronique, ce qui est ici considéré comme incluant les nanotechnologies, est concernée.TECHNICAL FIELD OF THE INVENTION The present invention relates to a method of coating an electronic component, a method of assembling a first electronic component and a second electronic component, as well as an electronic component. The latter may include electrical or electronic organs, active as well as passive. The microelectronics industry, which is here considered to include nanotechnologies, is concerned.

ETAT DE LA TECHNIQUE Les systèmes électroniques ou informatiques sont de plus en plus compacts et, à cet effet, le recours à des circuits intégrés s'est généralisé. Dans le but de réaliser des circuits complexes toujours plus denses, il est connu de superposer des composants, en particulier pour former des ensembles tridimensionnels dont la dimension en hauteur limite l'encombrement latéral et, souvent, permet de réduire la longueur des chemins de connexion électrique. On peut par exemple hybrider directement des puces avec des billes de soudure sur des substrats multicouches réalisant les interconnexions entre les puces. Une technique dite « flip-chip » conduit à l'hybridation de centaines de puces sur des substrats, par report individuel des puces sur un substrat. D'une manière générale, un report comprend une mise en vis-à-vis de deux faces de deux composants (tels une puce et un substrat principal), avec un raccordement électrique d'organes d'interconnexion présents sur chacune des faces. On forme ainsi un assemblage électriquement cohérent en empilement.STATE OF THE ART Electronic or computer systems are increasingly compact and, to this end, the use of integrated circuits has become widespread. In order to produce increasingly complex complex circuits, it is known to superimpose components, in particular to form three-dimensional assemblies whose height dimension limits the lateral bulk and often reduces the length of the connection paths. electric. For example, chips can be directly hybridized with solder balls on multilayer substrates providing the interconnections between the chips. A technique called "flip-chip" leads to the hybridization of hundreds of chips on substrates, by individual report chips on a substrate. In general, a transfer comprises facing two faces of two components (such as a chip and a main substrate), with an electrical connection of interconnection members present on each of the faces. An electrically coherent assembly is thus formed in a stack.

Dans une optique de réduire les épaisseurs des composants, tout en accroissant la densité des intégrations, des problèmes de résistance mécanique et/ou d'exposition à l'air des organes d'interconnexion, telles des billes de soudure, il est connu de procéder à un enrobage de la face active des composants. Au cours des dernières années, plusieurs techniques d'enrobage se sont développées. Ces techniques peuvent être classées en deux grandes catégories : l'enrobage appliqué après assemblage appelé « post-enrobage » et l'enrobage appliqué avant assemblage appelé « pré-enrobage ». A titre d'exemple, un procédé d'enrobage de composants électroniques avant leur assemblage, encore appelé « spin coating », consiste à déposer une goutte calibrée d'une substance d'enrobage telle qu'une résine d'enrobage sur la face du composant à recouvrir. Une rotation du composant induite par un support rotatif produit 3030110 2 un étalement de la résine sur toute la face du composant, autour des organes d'interconnexion. La publication WO-A1-2008/069805 montre que cette technique, comme d'autres, sont difficiles à ajuster pour obtenir l'enrobage souhaité. En particulier, ce 5 document explique qu'un enrobage efficace est difficile à conjuguer avec un non- recouvrement des organes d'interconnexion ; une solution y est proposée, qui nécessite un produit répulsif additionnel évitant la pollution des organes d'interconnexion par la résine d'enrobage. D'une manière générale, il existe un besoin pour améliorer l'enrobage de 10 composants, en particulier dans les phases de pré-enrobage. Les techniques actuelles sont en effet limitées dans les configurations d'enrobage que l'on peut obtenir. RESUME DE L'INVENTION Un aspect de mode de réalisation de l'invention concerne un procédé d'enrobage 15 de tout ou partie d'un composant électronique comportant un substrat sur une face avant duquel fait saillie au moins un organe d'interconnexion, le procédé comportant un recouvrement réalisé avec un revêtement d'enrobage au niveau d'une surface de la face avant en dehors du au moins un organe d'interconnexion. De manière avantageuse, le recouvrement comporte la formation d'au moins un empilement d'une 20 pluralité de couches sur au moins une zone de ladite surface De préférence, la formation d'au moins un empilement est effectuée par une méthode de fabrication additive dans laquelle les couches de la pluralité de couches sont formées de manière successive. Ainsi, l'invention offre une nouvelle solution pour opérer les enrobages, avec des 25 empilements de couches dont, notamment, la nature, le nombre et la forme peuvent être adaptés suivant les besoins. Par exemple, on peut entourer les organes d'interconnexion avec la matière d'enrobage, sans risquer une pollution de ces organes. D'autres exemples d'avantages sont donnés plus loin. Alors que les techniques actuelles sont toutes orientées « pleine plaque » en le 30 sens qu'elles impliquent nécessairement un recouvrement complet de la face du composant, la présente invention combat ce préjugé et offre la possibilité de dépôts de revêtements d'enrobage localisés. En outre, en mettant en oeuvre des techniques de fabrication additive multicouches, l'invention peut, selon certains modes de réalisation, ajuster très 35 finement l'épaisseur des empilements à réaliser.In order to reduce the thickness of the components, while increasing the density of the integrations, mechanical strength and / or air exposure problems of the interconnection members, such as solder balls, it is known to proceed to a coating of the active face of the components. In recent years, several coating techniques have developed. These techniques can be classified into two broad categories: the coating applied after assembly called "post-coating" and the coating applied before assembly called "pre-coating". By way of example, a process for coating electronic components before assembly, also called "spin coating", consists in depositing a calibrated drop of a coating substance such as a coating resin on the face of the coating. component to be covered. Rotation of the component induced by a rotating support produces a spread of the resin over the entire face of the component around the interconnecting members. Publication WO-A1-2008 / 069805 shows that this technique, like others, is difficult to adjust to obtain the desired coating. In particular, this document explains that effective coating is difficult to combine with non-overlapping interconnect devices; a solution is proposed, which requires an additional repellent product avoiding the pollution of the interconnection members by the coating resin. In general, there is a need to improve the coating of components, particularly in the pre-coating phases. Current techniques are indeed limited in the coating configurations that can be obtained. SUMMARY OF THE INVENTION An embodiment of the invention relates to a method for coating all or part of an electronic component comprising a substrate on a front face from which at least one interconnection member protrudes, the process comprising a coating made with a coating coating at a surface of the front face outside the at least one interconnection member. Advantageously, the covering comprises the formation of at least one stack of a plurality of layers on at least one zone of said surface. Preferably, the formation of at least one stack is carried out by an additive manufacturing method in wherein the layers of the plurality of layers are formed successively. Thus, the invention offers a new solution for operating the coatings, with stacks of layers, including, in particular, the nature, number and shape can be adapted as needed. For example, one can surround the interconnection members with the coating material, without risking pollution of these bodies. Other examples of advantages are given below. While current techniques are all "full plate" oriented in the sense that they necessarily imply a complete overlap of the component face, the present invention fights this prejudice and offers the possibility of localized coating coatings. In addition, by using multilayer additive manufacturing techniques, the invention may, according to some embodiments, very finely adjust the thickness of the stacks to be produced.

3030110 3 Suivant d'autres aspects de modes de réalisation de l'invention, on décrit un procédé d'assemblage d'un premier composant électronique comportant un premier substrat sur une face avant duquel fait saillie au moins un premier organe d'interconnexion et d'un deuxième composant électronique comportant un deuxième 5 substrat sur une face avant duquel fait saillie au moins un deuxième organe d'interconnexion, procédé dans lequel on effectue une étape de mise en contact d'au moins une paire d'organes d'interconnexion, ladite paire comprenant un premier organe d'interconnexion et un deuxième organe d'interconnexion, par rapprochement des faces avant des premier et deuxième composants, caractérisé en ce qu'il 10 comprend, avant l'étape de mise en contact, un enrobage de tout ou partie d'au moins un parmi le premier composant électronique et le deuxième composant électronique en mettant en oeuvre le procédé introduit précédemment. En enchainant un enrobage adapté selon l'invention, puis un assemblage de deux composants, on peut par exemple produire un écoulement du revêtement 15 d'enrobage lors de l'assemblage de sorte à remplir les espaces intercalaires entre les organes d'interconnexion. Est aussi présenté un composant électronique comportant un substrat sur une face avant duquel fait saillie au moins un organe d'interconnexion, comportant un revêtement d'enrobage au niveau d'une surface de la face avant en dehors du au 20 moins un organe d'interconnexion, caractérisé en ce que le revêtement comporte au moins un empilement d'une pluralité de couches sur une zone de ladite surface. D'autres aspects de l'invention sont un composant obtenu par le procédé d'enrobage et un ensemble de composants obtenu par le procédé d'assemblage. L'invention a aussi trait à un système de composants selon l'invention assemblés 25 par leurs faces avant. INTRODUCTION DE DESSINS Les buts, objets, ainsi que les caractéristiques et avantages de l'invention ressortiront mieux de la description détaillée d'un mode de réalisation de cette dernière qui est illustré par les dessins d'accompagnement suivants dans lesquels : 30 - les figures la à le présentent des étapes successives potentielles de fabrication d'un système de composants assemblés avec, en figure la, le positionnement par exemple d'une plaque encore souvent appelée en anglais « wafer », sur un support, en figure 1 b le tronçonnage de la plaque en une pluralité de composants individuels, en figure le la manipulation d'un de ces composants destiné à 35 être rapporté en figure 1d sur une zone prédéterminée d'un autre composant pour l'assembler comme en figure 1 e ; 3030110 4 - les figures 2 à 4 montrent des modes de réalisation d'une première couche d'un empilement de formation d'un revêtement d'enrobage à la surface d'un composant ; - les figures 5 à 9 présentent différents modes de réalisation de configurations 5 d'empilements à la surface du composant ; - les figures 10 et 11 présentent deux modes de réalisation d'un assemblage de composants ; - les figures 12 à 14 montrent des variantes de l'invention avec des organes d'interconnexion de diverses formes ; 10 - les figures 15 à 17 présentent des modes de réalisation pour un assemblage de deux composants ; - les figures 18 à 20 montrent une première possibilité de fabrication de couche, par la méthode additive appelée en anglais « Fused Deposition Modeling » (ou dépôt de filament fondu); 15 - les figures 21 et 22 montrent un deuxième exemple de méthode de fabrication additive appelée « stéréolithographie » Les dessins joints sont donnés à titre d'exemples et ne sont pas limitatifs de l'invention. Ces dessins sont des représentations schématiques et ne sont pas nécessairement à l'échelle de l'application pratique. En particulier, les épaisseurs 20 relatives des couches et des substrats ne sont pas forcément représentatives de la réalité. DESCRIPTION DETAILLEE Avant d'entrer dans le détail de mode de réalisation de l'invention, notamment en 25 référence aux dessins, des caractéristiques non limitatives que l'invention peut présenter individuellement ou selon toutes combinaisons sont introduites brièvement ci-après : - le recouvrement est opéré de sorte à ce que le au moins un empilement ne couvre pas toute la surface de la face avant en dehors du au moins un organe 30 d'interconnexion ; - la formation d'au moins un empilement comporte une formation d'un empilement avec au moins deux couches de la pluralité de couches constituées de matériaux différents ; - les matériaux des au moins deux couches ont des caractéristiques physiques 35 différentes choisies parmi : la conductivité électrique, la conductivité 3030110 5 thermique, la viscosité, l'élasticité, la dureté, le coefficient de dilation thermique ; - les couches de matériaux différents sont déposées plusieurs fois de manière alternée ; 5 - la formation d'au moins un empilement comporte la formation d'une pluralité d'empilements sur des zones distinctes de la surface de la face avant ; éventuellement, un empilement donné peut être associé à un seul ou à plusieurs organes d'interconnexion ; - la pluralité d'empilements comporte au moins deux empilements de hauteurs 10 différentes ; - au moins un empilement comporte au moins deux couches de sections différentes suivant un plan parallèle à un plan défini par la face avant du substrat ; - la hauteur du au moins un empilement est supérieure ou égale à celle du au moins un organe d'interconnexion ; néanmoins la situation inverse est 15 possible ; - on effectue la formation d'au moins un empilement primaire sur la face avant du premier substrat et d'au moins un empilement complémentaire sur la face avant du deuxième substrat, lesdits empilements primaire et complémentaire étant configurés pour former une paire d'empilements de sorte que, lors du 20 rapprochement des faces avant des premier et deuxième composants, lesdits empilements primaire et complémentaire soient mis en contact ; - la hauteur résultante de la paire d'empilements est choisie supérieure à celle de l'une quelconque parmi la au moins une paire d'organes d'interconnexion ; dans le cas contraire, au moins un des organes d'interconnexion de la paire 25 correspondante est de préférence choisi en un matériau apte à se déformer ou conçu pour permettre la mise en contact lors de l'assemblage (insertion, emboitement, etc.) desdits empilements primaire et complémentaire ; - lors du rapprochement des faces avant des premier et deuxième composants, l'exercice d'une pression relative entre les premier et deuxième composants est 30 configure pour déformer plastiquement au moins partielle de l'empilement primaire et/ou l'empilement complémentaire ; cette plastification peut être assistée par chauffage (thermocompression). Ainsi, pour obtenir ladite plastification on peut jouer sur les paramètres suivants: pression, temps et température ; - cette plastification peut avoir lieu au niveau d'une ou de plusieurs couches d'au 35 moins un empilement ; la plastification peut comprendre un écoulement d'au moins une couche d'enrobage en un matériau polymère non réticulé ou non 3030110 6 totalement réticulé ; éventuellement après l'exercice d'une pression, une étape de réticulation finale de ladite au moins une couche d'enrobage est opérée. - on effectue la formation d'au moins un empilement individuel sur la face avant du premier substrat sans opérer de recouvrement sur une portion de la 5 surface de la face avant du deuxième composants, ladite portion étant située en regard dudit empilement individuel lors du rapprochement des faces avant des premier et deuxième composants, la hauteur dudit empilement individuel étant choisie de sorte que, lors du rapprochement des faces avant des premier et deuxième composants, ledit empilement individuel et ladite portion 10 soient mis en contact ; - la hauteur dudit empilement individuel est choisie supérieure à la hauteur résultante de l'une quelconque parmi la au moins une paire d'organes d'interconnexion ; bien entendu, comme précédemment, dans le cas contraire, au moins un des organes d'interconnexion de la paire 15 correspondante est de préférence choisi en un matériau apte à se déformer ou conçu pour permettre la mise en contact de l'empilement individuel avec ladite portion lors de l'assemblage. - lors du rapprochement des faces avant des premier et deuxième composants, l'exercice d'une pression relative entre les premier et deuxième composants 20 est configuré pour déformer plastiquement au moins partiellement l'empilement individuel. - la déformation plastique comprend un écoulement d'au moins une couche de l'empilement d'enrobage, ladite couche étant en un matériau polymère non réticulé ou non totalement réticulé. 25 - après l'exercice d'une pression, une étape de réticulation finale de ladite au moins une couche d'enrobage est opérée ; - un assemblage est réalisé à partir d'un premier et d'un deuxième composants configurés pour former deux paires d'organes d'interconnexion adjacentes, dans lequel on forme au moins un empilement intercalé entre les deux paires 30 d'organes d'interconnexion adjacentes, et dans lequel, lors du rapprochement des faces avant des premier et deuxième composants, on déforme plastiquement au moins partiellement ledit au moins un empilement intercalé de sorte à ce qu'il remplisse intégralement un espace compris entre les deux paires d'organes, l'une parmi la face avant du premier substrat et la face avant 35 du deuxième substrat et un niveau de hauteur prédéterminé à partir de ladite 3030110 7 une parmi la face avant du premier substrat et la face avant du deuxième substrat ; - le niveau de hauteur prédéterminé de l'empilement est choisi égal à la hauteur résultante des paires d'organes d'interconnexion adjacentes après 5 assemblage. Il est précisé que dans le cadre de la présente invention, le terme « sur », « surmonte » ou « sous-jacent » ou leurs équivalent ne signifient pas obligatoirement « au contact de ». Ainsi par exemple, le dépôt d'une deuxième couche d'enrobage sur une première couche, ne signifie pas obligatoirement que les deux couches sont 10 directement au contact l'une de l'autre mais cela signifie que la première couche recouvre au moins partiellement la deuxième couche en étant soit directement à son contact soit en étant séparée d'elle par une autre couche ou un autre élément. Dans la description qui suit, les épaisseurs sont généralement mesurées selon des directions perpendiculaires au plan de la face avant, la dimension en épaisseur 15 correspondant à celle du substrat du composant. Une définition de certains termes employés dans la présente description est donnée ci-après. Eventuellement, des exemples d'implémentations structurelles des éléments correspondant à ces termes sont donnés à des fins non limitatives. - L'expression « composant électronique » s'entend de tout dispositif pouvant 20 avoir une application dans le domaine de l'électronique et de la microélectronique, le terme « microélectronique » étant considéré comme intégrant les nanotechnologies. Le terme « composant électronique » n'est pas limité à des composants ayant une fonction électrique. En ce sens, l'expression « organe d'interconnexion » désigne tout organe permettant de réaliser une liaison entre deux parties d'un assemblage, en 25 particulier deux composants assemblés par un report. L'interconnexion peut donc être électrique, de sorte à relier électriquement les deux composants, mais aussi ou alternativement par exemple mécanique, pour participer à la liaison mécanique entre les composants. Des organes d'interconnexion peuvent être des billes, des interconnexions tubulaires du type insert, ou encore, par exemple, des préformes. 30 - Une technique préférée pour la réalisation multicouche de l'enrobage est la fabrication additive. Le terme recouvre les techniques de fabrication par apport de matière et en plusieurs couches. Il s'agit d'un procédé de mise en forme d'une pièce par ajout de matière et par empilement de couches successives. Une définition de la fabrication additive est donnée par I'ASTM International (organisme de normalisation).According to other aspects of embodiments of the invention, there is described a method of assembling a first electronic component comprising a first substrate on a front face which projects at least one first interconnection member and a second electronic component comprising a second substrate on a front face from which at least one second interconnection member protrudes, a method in which a step of contacting at least one pair of interconnection members is carried out, said pair comprising a first interconnection member and a second interconnection member, by approaching the front faces of the first and second components, characterized in that it comprises, before the contacting step, a coating of any or part of at least one of the first electronic component and the second electronic component by implementing the previously introduced method. By sequencing a suitable coating according to the invention, and then an assembly of two components, it is possible, for example, to produce a flow of the coating coating during assembly so as to fill the interspaces between the interconnecting members. Also disclosed is an electronic component having a substrate on a front face from which protrudes at least one interconnecting member, having a coating coating at a surface of the front face apart from at least one body member. interconnection, characterized in that the coating comprises at least one stack of a plurality of layers on an area of said surface. Other aspects of the invention are a component obtained by the coating process and a set of components obtained by the assembly process. The invention also relates to a system of components according to the invention assembled by their front faces. BRIEF DESCRIPTION OF THE DRAWINGS The objects, objects, as well as the features and advantages of the invention will become more apparent from the detailed description of an embodiment thereof which is illustrated by the following accompanying drawings in which: FIGS. the at present the potential successive steps of manufacturing a system of components assembled with, in Figure la, the positioning for example of a plate still often called in English "wafer", on a support, in Figure 1 b the bucking of the plate into a plurality of individual components, in Figure 1 the manipulation of one of these components to be reported in Figure 1d on a predetermined area of another component to assemble as in Figure 1 e; FIGS. 2 to 4 show embodiments of a first layer of a stack for forming a coating coating on the surface of a component; Figures 5 to 9 show different embodiments of stack configurations on the surface of the component; - Figures 10 and 11 show two embodiments of a component assembly; - Figures 12 to 14 show variants of the invention with interconnect members of various shapes; Figures 15 to 17 show embodiments for an assembly of two components; FIGS. 18 to 20 show a first possibility of layer fabrication, by the additive method known as "Fused Deposition Modeling" (or deposition of molten filament); FIGS. 21 and 22 show a second example of an additive manufacturing method called "stereolithography". The accompanying drawings are given by way of examples and are not limiting of the invention. These drawings are schematic representations and are not necessarily at the scale of the practical application. In particular, the relative thicknesses of the layers and substrates are not necessarily representative of reality. DETAILED DESCRIPTION Before going into the detail of embodiment of the invention, particularly with reference to the drawings, nonlimiting features which the invention may present individually or in any combination are briefly introduced hereinafter: is operated so that the at least one stack does not cover the entire surface of the front face outside the at least one interconnection member; the formation of at least one stack comprises a formation of a stack with at least two layers of the plurality of layers made of different materials; the materials of the at least two layers have different physical characteristics chosen from: electrical conductivity, thermal conductivity, viscosity, elasticity, hardness, coefficient of thermal expansion; the layers of different materials are deposited several times alternately; The formation of at least one stack comprises the formation of a plurality of stacks on distinct areas of the surface of the front face; optionally, a given stack may be associated with one or more interconnection members; the plurality of stacks comprises at least two stacks of different heights; at least one stack comprises at least two layers of different sections in a plane parallel to a plane defined by the front face of the substrate; the height of the at least one stack is greater than or equal to that of the at least one interconnection member; nevertheless the opposite situation is possible; the formation of at least one primary stack on the front face of the first substrate and at least one complementary stack on the front face of the second substrate, said primary and complementary stacks being configured to form a pair of stacks of so that, when the front faces of the first and second components are brought together, said primary and complementary stacks are brought into contact; the resulting height of the pair of stacks is chosen to be greater than that of any one of the at least one pair of interconnection members; in the opposite case, at least one of the interconnection members of the corresponding pair is preferably chosen from a material capable of deforming or designed to allow contacting during assembly (insertion, interlocking, etc.). said primary and complementary stacks; when approaching the front faces of the first and second components, the exercise of a relative pressure between the first and second components is configured to deform plastically at least partially of the primary stack and / or the complementary stack; this lamination can be assisted by heating (thermocompression). Thus, to obtain said plasticization, the following parameters can be used: pressure, time and temperature; this plasticization can take place at one or more layers of at least one stack; the plasticization may comprise a flow of at least one coating layer of a non-crosslinked or non-cross-linked polymeric material; optionally after the exercise of a pressure, a final step of crosslinking said at least one coating layer is performed. the formation of at least one individual stack is carried out on the front face of the first substrate without making any overlap on a portion of the surface of the front face of the second component, said portion being located opposite said individual stack during the approximation front faces of the first and second components, the height of said individual stack being chosen so that, on approaching the front faces of the first and second components, said individual stack and said portion 10 are brought into contact; the height of said individual stack is chosen greater than the resultant height of any one of the at least one pair of interconnection members; of course, as before, in the opposite case, at least one of the interconnecting members of the corresponding pair 15 is preferably chosen from a material capable of deforming or designed to allow the individual stack to be brought into contact with said portion during assembly. - When bringing the front faces of the first and second components, the exercise of a relative pressure between the first and second components 20 is configured to plastically deform at least partially the individual stack. the plastic deformation comprises a flow of at least one layer of the coating stack, said layer being made of a non-crosslinked or non-fully crosslinked polymer material. After the exercise of a pressure, a final crosslinking step of the said at least one coating layer is carried out; an assembly is made from a first and a second component configured to form two pairs of adjacent interconnection members, in which at least one stack is formed interposed between the two pairs of interconnection members. adjacent, and in which, when the front faces of the first and second components are brought together, at least one interposed stack is at least partially plastically deformed so that it completely fills a space between the two pairs of members, one of the front face of the first substrate and the front face of the second substrate and a predetermined height level from said one of the front face of the first substrate and the front face of the second substrate; the predetermined height level of the stack is chosen equal to the resulting height of the pairs of adjacent interconnecting members after assembly. It is specified that in the context of the present invention, the term "over", "overcomes" or "underlying" or their equivalent do not necessarily mean "in contact with". For example, the deposition of a second coating layer on a first layer does not necessarily mean that the two layers are in direct contact with each other but that means that the first layer at least partially covers the second layer being either directly in contact with it or separated from it by another layer or another element. In the following description, the thicknesses are generally measured in directions perpendicular to the plane of the front face, the thickness dimension corresponding to that of the substrate of the component. A definition of certain terms used in the present description is given below. Optionally, examples of structural implementations of elements corresponding to these terms are given for non-limiting purposes. The term "electronic component" refers to any device that may have application in the field of electronics and microelectronics, the term "microelectronics" being considered as integrating nanotechnologies. The term "electronic component" is not limited to components having an electrical function. In this sense, the term "interconnection member" designates any member for making a connection between two parts of an assembly, in particular two components assembled by a transfer. The interconnection can therefore be electrical, so as to electrically connect the two components, but also or alternatively for example mechanical, to participate in the mechanical connection between the components. Interconnecting members may be balls, tubular interconnections of the insert type, or, for example, preforms. A preferred technique for the multilayer embodiment of the coating is additive manufacturing. The term covers the techniques of manufacturing by adding material and in several layers. This is a method of forming a part by adding material and stacking successive layers. A definition of additive manufacturing is given by ASTM International (standardization body).

35 A titre d'illustration, pour une mode de fabrication additive, le matériau de base peut être principalement utilisé sous forme liquide, de poudre, de fil ou de ruban. Cette 3030110 8 matière peut être présente dès le début du processus de fabrication ou déposée au fur et à mesure de ce processus. Un procédé de stéréolithographie consiste à insoler couche pour couche un matériau photosensible présent sous forme liquide dans un bassin. Au fur et à mesure que la plateforme mobile descend dans le bac de résine, un 5 laser par exemple ultraviolet balaye les zones à réticuler définies par le modèle numérique. Dans le cas d'un apport de matière au cours de la fabrication, on peut mettre en oeuvre un procédé de fabrication par filament de plastique fondu (Fused deposition Modeling (FDM) en anglais). Avec ce procédé, le matériau de base est apporté au fur 10 et à mesure de la fabrication de la pièce à l'aide d'une buse chauffante qui se déplace aux endroits définis par le modèle numérique. La mise en forme de la matière peut se faire grâce à un laser, une lumière visible, ultraviolet ou infra-rouge, ou grâce à une source de chaleur. Le processus de mise en forme peut être physique (fusion, frittage, etc.) ou chimique (polymérisation, 15 réticulation, etc.). La fabrication additive couvre aussi le procédé de fusion sélective par laser (Selective Laser Melting (SLM) en anglais) qui consiste à fondre par un balayage laser, des poudres métalliques déposées couche par couche. Le procédé de frittage sélectif par laser (Selective Laser Sintering (SLS) en anglais) fonctionne sur le même principe à la seule différence que les poudres ne sont pas fondues mais 20 suffisamment chauffées pour atteindre la soudure des poudres. D'autres technologies de fabrication additives sont la fusion par faisceau d'électrons, le polyjet, le dépôt direct de matière ou l'impression jet d'encre. Les techniques dites d'impression tridimensionnelle 3D sont considérées comme comprises dans le terme de « fabrication additive ». 25 - Le terme « substrat » s'entend de tout support semi-conducteur ou non, formant tout ou partie d'un composant. Il peut être mono ou multicouches. Typiquement, l'orientation du substrat définit, de part et d'autre de son épaisseur, deux faces. L'une des faces, au niveau de laquelle on souhaite réaliser un enrobage, est ici appelée face avant en ce sens qu'elle comporte un ou plusieurs organes 30 d'interconnexion pour l'accostage d'un autre composant. Il n'est pas exclu que l'autre face soit enrobée. Il n'est pas non plus exclu que cette face comporte des organes d'interconnexion. - Le revêtement d'enrobage peut servir d'isolant électrique. Il peut aussi avoir une fonction de conduction électrique dans la mesure où, de manière avantageuse, 35 l'invention offre la possibilité de régler la conductance de l'empilement en sélectionnant le ou les matériaux de l'empilement selon leur conductivité.By way of illustration, for an additive manufacturing method, the base material may be mainly used in liquid, powder, wire or ribbon form. This material may be present from the beginning of the manufacturing process or deposited as this process progresses. A stereolithography process consists in insolating a layer for a layer of photosensitive material present in liquid form in a basin. As the mobile platform descends into the resin bin, for example an ultraviolet laser scans the areas to be crosslinked defined by the digital model. In the case of a contribution of material during manufacture, it is possible to implement a method of manufacture by molten plastic filament (Fused deposition Modeling (FDM) in English). With this process, the base material is supplied as the workpiece is made using a heating nozzle which moves to the locations defined by the numerical model. The shaping of the material can be done with a laser, a visible light, ultraviolet or infra-red, or thanks to a source of heat. The shaping process can be physical (melting, sintering, etc.) or chemical (polymerization, crosslinking, etc.). Additive manufacturing also covers the Selective Laser Melting (SLM) process, which consists of melting, by laser scanning, metal powders deposited layer by layer. The Selective Laser Sintering (SLS) process operates on the same principle with the only difference that the powders are not melted but sufficiently heated to reach the powder weld. Other additive manufacturing technologies are electron beam fusion, polyjet, direct material deposition or inkjet printing. The so-called 3D 3D printing techniques are considered to be included in the term "additive manufacturing". The term "substrate" refers to any semiconductor medium or not, forming all or part of a component. It can be mono or multilayer. Typically, the orientation of the substrate defines, on both sides of its thickness, two faces. One of the faces, at which one wishes to achieve a coating, is here called front face in that it comprises one or more interconnection members for the docking of another component. It is not excluded that the other face is coated. It is also possible that this face has interconnection members. - The coating coating can serve as an electrical insulator. It can also have an electrical conduction function insofar as, advantageously, the invention offers the possibility of adjusting the conductance of the stack by selecting the material or materials of the stack according to their conductivity.

3030110 9 Les figures la à le présentent quelques étapes de fabrication possibles pour un système de composants assemblés. En figure la, on a illustré un support 1 recevant une plaque 2 sur laquelle ont été préalablement formés une pluralité de composants électroniques. A titre d'exemple, 5 une telle plaque, encore dénommée « wafer », peut se présenter sous la forme d'un substrat, par exemple en un matériau semi-conducteur avec une pluralité de composants et de circuits électroniques formés sur au moins une face des composants. Toute autre configuration de composants entre dans le cadre de la présente invention.3030110 9 Figures la to show some possible manufacturing steps for a system of assembled components. In Figure la, there is illustrated a support 1 receiving a plate 2 on which have been previously formed a plurality of electronic components. By way of example, such a plate, also called "wafer", may be in the form of a substrate, for example a semiconductor material with a plurality of components and electronic circuits formed on at least one face of the components. Any other component configuration is within the scope of the present invention.

10 La plaque 2 incorporant les différents composants est l'objet en figure 1b d'une découpe en une pluralité de morceaux individuels chacun réalisant un composant 3. Les découpes sont réalisées suivant des lignes de découpe dont un exemple est donné au repère 21 en figure 1 b. En figure 1c, on a schématisé la préhension d'un composant 3 parmi les 15 composants découpés, ce composant étant destiné à être assemblé avec un autre composant 4 schématisé par la surface 4 en la figure ld. La zone d'assemblage entre les deux composants 3, 4 est par ailleurs schématisée à cette figure. Pour réaliser l'assemblage, on peut par exemple avoir recours à des organes d'interconnexion qui vont permettre avantageusement à la fois de produire une continuité électrique entre 20 les deux composants 3, 4 et de réaliser en tout ou partie l'assemblage mécanique entre les composants. Par exemple, on peut avoir recours à des microbilles de soudure dont la matière va, entre les deux composants 3, 4, réaliser une soudure autogène. Un résultat est schématisé en figure 1 e. L'invention ne fait pas d'hypothèse sur le type de composant 4 sur lequel on peut 25 rapporter le composant 3. Néanmoins, il peut par exemple s'agir d'un composant 4 de plus grande dimension en surface, le composant 4 pouvant recevoir un ou plusieurs composants 3 et être lui-même un substrat découpable en plusieurs composants. Les illustrations données aux figures 2 à 9 sont réalisées dans l'exemple d'un enrobage d'un composant 4 mais il est entendu qu'un même type d'enrobage peut être 30 appliqué au composant 3. Par ailleurs, la réalisation d'un enrobage sur une face avant d'au moins un composant avant l'assemblage illustré aux figures ld et le est en soi connu. D'une manière générale, on cherchera à recouvrir uniquement la partie de la face avant située en dehors des organes d'interconnexion sans couvrir ces derniers.The plate 2 incorporating the various components is the object in FIG. 1b of a cutout in a plurality of individual pieces each producing a component 3. The cutouts are produced along cutting lines, an example of which is given at reference 21 in FIG. 1 b. In Figure 1c, schematized the gripping of a component 3 among the 15 cut components, this component being intended to be assembled with another component 4 schematized by the surface 4 in Figure ld. The assembly zone between the two components 3, 4 is also shown schematically in this figure. To achieve the assembly, it is possible, for example, to use interconnection devices which will advantageously make it possible both to produce electrical continuity between the two components 3, 4 and to make all or part of the mechanical assembly between the components. For example, it is possible to use solder microbeads whose material goes between the two components 3, 4 to produce an autogenous weld. A result is shown schematically in Figure 1 e. The invention does not make any assumption about the type of component 4 to which the component 3 can be related. Nevertheless, it may for example be a component 4 of larger surface dimension, the component 4 being able to receive one or more components 3 and be itself a multi-component cutting substrate. The illustrations given in FIGS. 2 to 9 are made in the example of a coating of a component 4, but it is understood that the same type of coating can be applied to component 3. Furthermore, the embodiment of a coating on a front face of at least one component before assembly shown in Figures ld and is known per se. In general, it will seek to cover only the portion of the front face located outside the interconnection members without covering them.

35 Cependant, cette possibilité n'est pas exclue par l'invention. Par exemple, il n'est pas 3030110 10 exclu qu'une fine partie de l'enrobage soit réalisée en superposition de tout ou partie d'au moins un des organes d'interconnexion. La figure 2 présente un exemple de tels organes d'interconnexion sous forme de billes réalisées sur une face avant 43 d'un substrat 41 d'un composant 4. Dans le cas 5 représenté, la face arrière 44 opposée à la face avant 43 ne comporte pas de composant actif ou passif. Il n'est pas exclu pour autant que cette face arrière 44 soit elle-même le lieu de formation d'un ou plusieurs composants. La figure 2 montre par ailleurs la réalisation d'une couche d'enrobage 5 sur la face avant 43. Les matériaux d'enrobage utilisables sont les matériaux polymères.However, this possibility is not excluded by the invention. For example, it is not possible for a thin portion of the coating to be superimposed on all or part of at least one of the interconnecting members. FIG. 2 shows an example of such interconnect members in the form of balls made on a front face 43 of a substrate 41 of a component 4. In the case represented, the rear face 44 opposite to the front face 43 does not has no active or passive component. It is not excluded as far as this rear face 44 is itself the place of formation of one or more components. FIG. 2 also shows the production of a coating layer 5 on the front face 43. The coating materials which can be used are the polymeric materials.

10 On peut par exemple choisir comme matériau d'enrobage : - des résines époxy ; - des résines photosensibles ; - des polymères thermoplastiques ; - des polymères thermodurcissables ; 15 - des cires, des vernis ou encore des silicones. Dans le cas de l'exemple de la figure 2, toute la face avant 43 en dehors des organes d'interconnexion 42 est couverte par la couche d'enrobage 5. La figure 3 en montre une variante avec la couche d'enrobage 5 située uniquement dans une zone entre les organes d'interconnexion 42, en laissant une 20 portion de la face avant 43 non recouverte par la couche d'enrobage 5, ici en périphérie du composant 4. On notera que l'épaisseur de la couche d'enrobage 5 est avantageusement bien plus faible que la hauteur 45 des organes d'interconnexion 42. Une autre variante est donnée en figure 4 avec une couche d'enrobage 5 réalisée en plusieurs portions discontinues sur la face avant 43. Notamment, une 25 portion située entre deux organes d'interconnexion 42 est intégralement recouverte alors que des portions situées entre d'autres organes d'interconnexion 42 ne sont que partiellement recouvertes. Les zones recouvertes 7 peuvent donc être de configurations particulièrement diverses suivant la nécessité de recouvrement de la face avant 43.For example, the following may be chosen as coating material: epoxy resins; photosensitive resins; thermoplastic polymers; thermosetting polymers; Waxes, varnishes or silicones. In the case of the example of Figure 2, the entire front face 43 outside the interconnection members 42 is covered by the coating layer 5. Figure 3 shows a variant with the coating layer 5 located only in a zone between the interconnection members 42, leaving a portion of the front face 43 not covered by the coating layer 5, here at the periphery of the component 4. It will be noted that the thickness of the layer of The coating 5 is advantageously much smaller than the height 45 of the interconnection members 42. Another variant is given in FIG. 4 with a coating layer 5 made in several discontinuous portions on the front face 43. between two interconnecting members 42 is completely covered while portions between other interconnection members 42 are only partially covered. The covered areas 7 can therefore be of particularly diverse configurations depending on the need for recovery of the front face 43.

30 La réalisation d'empilements 6 pour réaliser le revêtement d'enrobage à partir de couches d'enrobage 5 empilées permet d'obtenir différentes configurations de revêtements à la surface du composant 4. La figure 5 illustre l'une d'entre elles avec un empilement 6 réalisé avec sept couches d'enrobage 5 successives, ces différentes couches remplissant intégralement, 35 jusqu'à un niveau de hauteur prédéterminé au-dessus de la surface de la face avant 43, 3030110 11 les espaces intercalaires entre les organes d'interconnexion 42. Ceux-ci restent cependant saillants dans le cas de la figure 5. Dans le cas de la figure 6, des empilements 6 similaires à ceux de la figure 5 sont prévus dans trois espaces intercalaires entre les organes d'interconnexion 42.The production of stacks 6 for producing the coating coating from stacked coating layers 5 makes it possible to obtain different coating configurations on the surface of the component 4. FIG. 5 illustrates one of them with a stack 6 made with seven successive coating layers 5, these different layers completely filling, up to a predetermined height level above the surface of the front face 43, 3030110 11 interspaces between the organs of interconnection 42. These remain however salient in the case of Figure 5. In the case of Figure 6, stacks 6 similar to those of Figure 5 are provided in three interspace between the interconnecting members 42.

5 Cependant, à la périphérie de ce groupe d'organes d'interconnexion 42, par exemple en bordure du composant 4, les empilements 6 sont de plus faible hauteur et sont par exemple réalisés en limitant le nombre d'empilements successifs. Ainsi, par exemple, certains empilements comportent sept couches d'enrobage 5 alors que les deux empilements périphériques ne comportent que quatre couches 10 d'enrobage 5. Eventuellement, plus de cent couches peuvent être formées. Un empilement comprend au moins deux couches. Une autre variante est réalisée en figure 7 avec des empilements 6 ne couvrant pas l'intégralité de l'espace intercalaire entre les organes d'interconnexion 42. Ainsi, les couches 6 sont déposées successivement de manière locale en laissant subsister, 15 à partir de la face avant 43, des zones non recouvertes telle que la partie repérée 8 à la figure 7. Dans le cas représenté à la figure 7, les zones qui sont par contre recouvertes portant la référence 7, sont de même hauteur et réalisées avec le même nombre de couches mais cette configuration n'est pas limitative. Par ailleurs, en figure 7, la hauteur des empilements 6 est inférieure à la hauteur 45 des organes 20 d'interconnexion 42 ou, d'une façon plus générale, du plus haut des organes d'interconnexion 42 si ces derniers ont des hauteurs différentes. Par contre, dans la variante de la figure 8, au moins un des empilements 6 et par exemple tous, ont une hauteur 61 supérieure à celle des organes d'interconnexion 42. On comprend que, dans ce cas, les organes d'interconnexion 42 se trouvent logés dans des espaces tels 25 que la surface distale 63 des empilements 6 soit située au-dessus des organes d'interconnexion 42 et éventuellement au-dessus de tout autre organe saillant au-delà de la face avant 43. Tant en figure 7 qu'en figure 8, les empilements 6 sont de même nature et réalisés avec les mêmes dimensions et les mêmes formes. Ce cas n'est pas limitatif de 30 l'invention comme le montre la figure 9 avec une pluralité d'empilements 6 présentant au moins une caractéristique différente parmi : la hauteur, la largeur, le profil latéral 62, le nombre de couches, etc. Un intérêt de l'ajustement des empilements 6 est de pouvoir faire varier l'épaisseur totale déposée pour s'adapter aux dimensions des interconnexions. Un 35 autre intérêt cumulatif ou alternatif est de permettre un écoulement optimal des couches d'enrobage 5 lors de l'assemblage qui sera décrit en détail plus loin. Un autre 3030110 12 intérêt est de régler le profil de l'empilement par modification des sections des couches successives. On peut avec l'invention éviter l'apparition de bulles d'air, c'est-à-dire de zones non remplies par le matériau d'enrobage. La variation du profil du matériau d'enrobage 5 peut aussi permettre d'éviter une trop forte présence de matériau d'enrobage à certains endroits et de suivre, par exemple, le profil des organes d'interconnexion 42 pour s'ajuster le plus finement à leur forme. La figure 10 illustre un exemple de deux composants 3, 4 après assemblage, exemple dans lequel le revêtement d'enrobage a complètement rempli les espaces 10 interstitiels entre les organes d'interconnexion 42. En outre, un filet sous forme de congé 10 a été formé sur la périphérie du composant 3 assemblé sur le composant 4. La variation des formes ou des profils des empilements 6 permet notamment de régler la forme du congé 10. De façon préférentielle, le volume du matériau d'enrobage déposé en une 15 pluralité de couches 5 est ajusté de sorte à remplir l'espace final entre les composants, en comblant la différence de hauteur 9 illustrée en figure 11. Cet espace intercalaire reflété par la hauteur 9 est généralement contrôlé par la dimension des organes d'interconnexion 42. Grâce au dépôt d'une pluralité de couches 5, on peut finement contrôler l'épaisseur totale du matériau d'enrobage de sorte à ajuster le volume du 20 matériau d'enrobage en fonction du volume des espaces intercalaires entre les organes d'interconnexion 42. Outre le comblement total d'espaces intercalaires entre les organes d'interconnexion 42, un intérêt de la présente invention est la préservation, à la surface de la face avant 43, de zones non enrobées, par exemple au niveau des lignes de 25 découpe 21 schématiquement représentées à la figure 1 b. A ce niveau, l'absence d'enrobage évite d'interférer avec les découpes. A ce sujet, on notera que l'enrobage du composant 4 ou du composant 3 peut être réalisé avant ou après la phase de découpe. Ainsi, préférentiellement, on réalisera les phases d'enrobage sur des plaquettes 2 complètes et non sur les composants déjà individualisés.However, at the periphery of this group of interconnection members 42, for example at the edge of the component 4, the stacks 6 are of lower height and are for example made by limiting the number of successive stacks. Thus, for example, some stacks have seven coating layers while the two peripheral stacks have only four coating layers 5. Optionally, more than one hundred layers may be formed. A stack comprises at least two layers. Another variant is made in FIG. 7 with stacks 6 not covering the entirety of the intermediate space between the interconnection members 42. Thus, the layers 6 are deposited successively in a local manner while leaving them remaining, starting from the front face 43, uncovered areas such as the portion 8 in Figure 7. In the case shown in Figure 7, the areas which are on the contrary covered with the reference 7, are of the same height and made with the same number of layers but this configuration is not limiting. Moreover, in FIG. 7, the height of the stacks 6 is less than the height 45 of the interconnection members 42 or, more generally, of the highest of the interconnection members 42 if the latter have different heights . In contrast, in the variant of Figure 8, at least one of the stacks 6 and for example all, have a height 61 greater than that of the interconnection members 42. It is understood that, in this case, the interconnection members 42 are accommodated in spaces such that the distal surface 63 of the stacks 6 is situated above the interconnection members 42 and possibly above any other member projecting beyond the front face 43. Both in FIG. 7 that in Figure 8, the stacks 6 are of the same nature and made with the same dimensions and the same shapes. This case is not limiting of the invention as shown in FIG. 9 with a plurality of stacks 6 having at least one different characteristic among: the height, the width, the lateral profile 62, the number of layers, etc. . An advantage of the adjustment of the stacks 6 is to be able to vary the total thickness deposited to adapt to the dimensions of the interconnections. Another cumulative or alternative interest is to allow optimum flow of the coating layers 5 during assembly which will be described in detail later. Another interest is to adjust the profile of the stack by changing the sections of the successive layers. With the invention it is possible to avoid the appearance of air bubbles, that is to say areas not filled by the coating material. The variation of the profile of the coating material 5 can also make it possible to avoid an excessive presence of coating material in certain places and to follow, for example, the profile of the interconnection members 42 to adjust more finely. to their shape. FIG. 10 illustrates an example of two components 3, 4 after assembly, in which example the coating coating has completely filled the interstitial spaces between the interconnecting members 42. In addition, a fillet net 10 has been formed on the periphery of the component 3 assembled on the component 4. The variation of the shapes or profiles of the stacks 6 allows in particular to adjust the shape of the fillet 10. Preferably, the volume of the coating material deposited in a plurality of layer 5 is adjusted so as to fill the final space between the components, filling the difference in height 9 illustrated in FIG. 11. This interspace reflected by the height 9 is generally controlled by the dimension of the interconnection members 42. at the deposition of a plurality of layers 5, the total thickness of the coating material can be finely controlled so as to adjust the volume of the coating material in operation In addition to the total filling of intercalated spaces between the interconnection members 42, an advantage of the present invention is the preservation, on the surface of the front face 43, of uncoated areas, for example at the cutting lines 21 schematically shown in Figure 1 b. At this level, the absence of coating avoids interfering with the cuts. In this regard, it will be noted that the coating of the component 4 or the component 3 can be performed before or after the cutting phase. Thus, preferentially, the coating phases will be carried out on complete platelets 2 and not on the already individualized components.

30 La figure 12 montre par ailleurs des organes d'interconnexion 42 de hauteurs différentes et l'adaptation des hauteurs des empilements 6 à la hauteur de chaque organe d'interconnexion 42. Les figures 13 et 14 montrent des variantes de l'invention et l'applicabilité de l'invention à des organes d'interconnexion 42 de toutes natures. Ainsi, dans le cas de 35 la figure 13, les interconnexions sont du type tube creux et présentent un trou central 3030110 13 qu'il ne faut pas remplir d'enrobage. Par contre, les espaces périphériques aux tubes sont intégralement remplis dans le cas de la figure 13. Alternativement, les organes d'interconnexion 42 peuvent être de formes complexes comme dans le cas de la figure 14 et le dépôt multicouche permet de 5 s'adapter au profil de ces organes complexes. Comme indiqué précédemment, les couches d'enrobage 5 successives peuvent être réalisées en un seul et même matériau ou en différents matériaux. On peut par exemple alterner deux matériaux différents ou plus. On peut réaliser autant de couches que de matériaux différents à déposer. On peut par exemple dans les zones où le 10 comblement des espaces intercalaires entre les organes d'interconnexion 42 est facile à réaliser par le dépôt des couches d'enrobage, utiliser des matériaux moins visqueux que dans les zones où un comblement des espaces interstitiels entre les organes d'interconnexion 42 devra être réalisé par un écoulement lors de l'assemblage. Dans ces endroits, sur la ou les couches superficielles de l'empilement 6, on pourra utiliser 15 des matériaux plus fluides que pour les couches sous-jacentes. La différence de matériaux peut aussi être sélectionnée suivant certaines propriétés physiques des matériaux et notamment la conductivité électrique ou encore l'étanchéité aux gaz ou aux liquides. On décrit ci-après des exemples d'assemblage entre deux composants 3, 4.FIG. 12 also shows interconnection members 42 of different heights and the adaptation of the heights of the stacks 6 to the height of each interconnection member 42. FIGS. 13 and 14 show variants of the invention and FIG. applicability of the invention to interconnection members 42 of any kind. Thus, in the case of FIG. 13, the interconnections are of the hollow tube type and have a central hole 3030110 13 which must not be encapsulated. By cons, the peripheral spaces to the tubes are fully filled in the case of Figure 13. Alternatively, the interconnection members 42 may be of complex shapes as in the case of Figure 14 and the multilayer deposition allows to adapt to the profile of these complex organs. As indicated above, the successive coating layers can be made of one and the same material or different materials. For example, two or more different materials can be alternated. As many layers can be made as different materials to be deposited. For example, in areas where the filling of the interspaces between the interconnecting members 42 is easy to achieve by the deposition of the coating layers, use less viscous materials than in the areas where a filling of the interstitial spaces between the interconnection members 42 should be made by a flow during assembly. In these locations, on the surface layer or layers of the stack 6, more fluid materials may be used than for the underlying layers. The difference in materials can also be selected according to certain physical properties of the materials and in particular the electrical conductivity or the gas or liquid tightness. Examples of assembly between two components 3, 4 are described below.

20 Ainsi que schématisé en figures 1d et 1e, l'assemblage 3, 4 s'effectue en plaçant une face avant 43 du composant 4 au regard de la face avant du composant 3. Le composant 4 comporte des organes d'interconnexion 42 tout comme le composant 3. Dans le cas de la figure 15, les organes d'interconnexion 42 du composant 4 sont des billes de soudure et les organes d'interconnexion 31 du composant 3 sont des motifs 25 conducteurs (plots et/ou pistes) sur la face avant de ce composant 3. Les organes d'interconnexion 42, 31 sont disposés de sorte à être positionnables en regard pour former une paire d'organes d'interconnexion 12 pouvant être mis au contact lors de la phase d'assemblage, cette phase étant réalisée suivant la direction de la flèche de la figure 15.As schematized in FIGS. 1d and 1e, the assembly 3, 4 is made by placing a front face 43 of the component 4 with respect to the front face of the component 3. The component 4 comprises interconnection members 42 just as component 3. In the case of Figure 15, the interconnection members 42 of the component 4 are solder balls and the interconnection members 31 of the component 3 are conductive patterns (pads and / or tracks) on the front face of this component 3. The interconnection members 42, 31 are arranged so as to be positionable facing to form a pair of interconnecting members 12 that can be brought into contact during the assembly phase, this phase being made in the direction of the arrow of Figure 15.

30 Cette figure montre en outre que le composant 4 a fait l'objet d'un revêtement par une pluralité de couches formant des empilements de configuration complexe. Par exemple, on note que les extrémités distales des empilements 6 du composant 4 sont configurées pour entrer en contact avec des zones de la face avant du composant 3 situées en dehors des organes d'interconnexion 31. En outre, les empilements 6 sont 35 d'une hauteur supérieure à la hauteur des organes d'interconnexion 42, si bien que 3030110 14 l'accostage entre les deux composants 3, 4 s'effectue d'abord par les surfaces distales des empilements 6. Dans le mode de réalisation de cette figure, on notera en outre que le composant 3 ne comporte pas de revêtement d'enrobage.This figure further shows that component 4 has been coated by a plurality of layers forming complex configuration stacks. For example, it is noted that the distal ends of the stacks 6 of the component 4 are configured to contact areas of the front face of the component 3 located outside the interconnection members 31. In addition, the stacks 6 are 35 a height greater than the height of the interconnection members 42, so that the docking between the two components 3, 4 is effected first by the distal surfaces of the stacks 6. In the embodiment of this embodiment In addition, it will be noted that component 3 does not comprise a coating coating.

5 On comprend que, lors de l'assemblage, une pression exercée suivant le sens de la flèche permettra une mise en contact des empilements 6 avec la surface du composant 3 et une déformation plastique progressive de la matière d'une ou plusieurs des couches d'enrobage 5 des empilements 6. De cette façon, de manière avantageuse, on va remplir l'intégralité des espaces intercalaires entre les organes 10 d'interconnexion 42 et 31 et les faces avant des composants 3, 4, si bien qu'aucun espace notamment empli d'air ne peut subsister à ces endroits. La déformation plastique s'entend notamment comme couvrant une déformation au moins en partie irréversible (ou encore permanente ou résiduelle), par opposition à une déformation élastique dans laquelle un retour à la forme initiale est produit lors d'un relâchement 15 des contraintes appliquées. A titre préféré, pour réaliser un écoulement de matière des couches d'enrobage 5 lors de la mise en pression du composant 3 sur le composant 4, on peut utiliser, pour la ou les couches destinées à cet écoulement, des matériaux d'enrobage ayant une viscosité dynamique comprise entre 10-3 Pa.s (Pascal seconde) et 106 Pa.s, ces 20 valeurs étant prises de préférence à 20°C. Un autre exemple de réalisation d'un assemblage de composants 3, 4 est donné en figure 16 au niveau de laquelle c'est cette fois le composant 3 qui est équipé d'empilements 6 de revêtements d'enrobage. Par contre, le composant 4 est laissé à nu au niveau de sa face avant 43. Un fonctionnement similaire à celui précédemment 25 décrit en référence à la figure 15 peut être mis en oeuvre pour réaliser l'accostage entre les deux composants ayant noté que la hauteur des empilements 6 est dans ce cas au moins égale à celle des organes d'interconnexion. On peut aussi avoir des organes d'interconnexion plus hauts que l'épaisseur d'enrobage, et qui se déforment ou s'em boitent aussi lors de l'assemblage.It is understood that, during assembly, a pressure exerted in the direction of the arrow will allow contacting of the stacks 6 with the surface of the component 3 and a progressive plastic deformation of the material of one or more layers of In this way, advantageously, all of the interspaces between the interconnecting members 42 and 31 and the front faces of the components 3, 4 will be filled, so that no gaps will be created. especially filled with air can not survive in these places. Plastic deformation is understood to include covering an at least partly irreversible (or permanent or residual) deformation, as opposed to elastic deformation in which a return to the initial shape is produced upon relaxation of the applied stresses. Preferably, to achieve a material flow of the coating layers 5 during the pressurization of the component 3 on the component 4, it is possible to use, for the layer or layers intended for this flow, coating materials having a dynamic viscosity of between 10-3 Pa.s (Pascal seconds) and 106 Pa.s, these values being taken preferably at 20 ° C. Another embodiment of an assembly of components 3, 4 is given in FIG. 16, at which time component 3 is equipped with stacks 6 of coating coatings. On the other hand, the component 4 is left bare at its front face 43. A similar operation to that previously described with reference to FIG. 15 can be implemented to achieve the docking between the two components having noted that the height of the stacks 6 is in this case at least equal to that of the interconnection members. It is also possible to have interconnect members higher than the coating thickness, and which deform or become stuck during assembly.

30 La figure 17 montre une autre possibilité dans laquelle des revêtements d'enrobage sont aussi bien formés sur le composant 3 que le composant 4. A cet effet, des paires d'empilements 6 portant la référence 11 sont ainsi produites de sorte qu'un empilement 6 du composant 4 coopère avec un empilement 6 du composant 3. De préférence, on s'arrange pour que la hauteur cumulée des empilements 6 d'une paire 35 d'empilements 11 soit supérieure à la hauteur cumulée des organes d'interconnexion 42, 31 d'une paire d'organes d'interconnexion 12.FIG. 17 shows another possibility in which coating coatings are as well formed on the component 3 as the component 4. For this purpose, pairs of stacks 6 bearing the reference 11 are thus produced so that a 6 of the component 4 cooperates with a stack 6 of the component 3. Preferably, it is arranged that the cumulative height of the stacks 6 of a pair of stacks 11 is greater than the cumulative height of the interconnection members 42 , 31 of a pair of interconnecting members 12.

3030110 15 La fabrication de la pluralité de couches d'enrobage 5 peut-être réalisée par les différentes techniques de fabrication additives décrites précédemment. On donne aux figures18 à 20 des exemples d'une telle fabrication additive par une technique de dépôt FDM (de l'anglais « Fused Deposition Modeling ») utilisant un fil fondu pour le 5 dépôt. Avec ce procédé de base, le matériau de base est apporté au fur et à mesure de la fabrication de la couche d'enrobage 5 à l'aide d'une buse chauffante formant une tête de dépôt 13 qui se déplace à des endroits prédéfinis par une commande numérique. En figure 18, le dépôt d'une première couche est ainsi particulièrement précis et 10 permet de combler intégralement les espaces interstitiels entre les organes d'interconnexion 42. L'altitude suivant la direction z est ajustée en fonction de la couche d'enrobage 5 à réaliser et de la typologie de la surface, ici définie par le plan xy. On peut ainsi déposer le matériau d'enrobage aux endroits souhaités. Les couches suivantes peuvent être réalisées de la même façon en modifiant l'altitude suivant la 15 direction z comme dans le cas de la figure 19. La succession de ces couches peut être réalisée en variant un ou plusieurs paramètres de couches, par exemple l'épaisseur, la surface du dépôt ou le matériau. Une autre variante est donnée en figure 20, avec un déplacement de la tête 13 tel qu'on évite les organes d'interconnexion 42 et que l'on dépose localement les 20 empilements 6 de couches d'enrobage. Comme précédemment, ces dépôts sont successifs, réalisés itérativement une couche d'enrobage 5 après l'autre. Une variante de réalisation de procédé des empilements 6 en déposant successivement en déposant les couches d'enrobage 5 est donnée aux figures 21 et 22. Ce procédé de fabrication additive est du type stéréolithographique. Dans ce cas, 25 le composant 4 est placé sur un support lui-même immergé dans un bain d'une solution d'enrobage 16. Le support peut notamment comprendre un plateau 15 présentant une mobilité suivant une direction perpendiculaire au plan xy (direction z des figures 18 à 20). En figure 21, l'immersion du composant 4 dans la solution d'enrobage 16 est opérée de sorte à laisser une fine couche du matériau de la solution 30 d'enrobage 16 recouvrir la face avant 43. Ensuite, une tête d'insolation 14 est utilisée pour réticuler les zones souhaitées de la solution d'enrobage 16 pour former la couche d'enrobage 5. Dans le cas de la figure 21, seuls les espaces intercalaires entre les organes d'interconnexion 42 sont réticulés pour former la couche d'enrobage 5 à cet endroit.The manufacture of the plurality of coating layers can be carried out by the various additive manufacturing techniques described above. Figures 18 to 20 show examples of such additive manufacturing by a FDM (Fused Deposition Modeling) deposition technique using a molten wire for deposition. With this basic process, the base material is provided as the coating layer 5 is produced by means of a heating nozzle forming a deposition head 13 which moves to predefined locations by a numerical control. In FIG. 18, the deposition of a first layer is thus particularly precise and makes it possible to completely fill the interstitial spaces between the interconnection members 42. The altitude along the z direction is adjusted as a function of the coating layer 5 to achieve and the typology of the surface, here defined by the xy plane. It is thus possible to deposit the coating material at the desired locations. The following layers can be made in the same way by modifying the altitude along the z direction as in the case of FIG. 19. The succession of these layers can be carried out by varying one or more layer parameters, for example the thickness, the surface of the deposit or the material. Another variant is given in FIG. 20, with a displacement of the head 13 such that the interconnection members 42 are avoided and the stacks 6 of coating layers are deposited locally. As before, these deposits are successive, iteratively carried out one coating layer 5 after the other. An alternative embodiment of the stack process 6 by depositing successively by depositing the coating layers 5 is given in FIGS. 21 and 22. This additive manufacturing process is of the stereolithographic type. In this case, the component 4 is placed on a support itself immersed in a bath of a coating solution 16. The support may in particular comprise a plate 15 having a mobility in a direction perpendicular to the xy plane (z direction Figures 18 to 20). In FIG. 21, the immersion of the component 4 in the coating solution 16 is carried out so as to leave a thin layer of the material of the coating solution 16 covering the front face 43. Then, an insolation head 14 is used to cross-link the desired areas of the coating solution 16 to form the coating layer 5. In the case of FIG. 21, only the interspaces between the interconnecting members 42 are cross-linked to form the coating layer. coating 5 at this location.

35 Par contre, les zones situées en périphérie du groupe d'interconnexions, au niveau des bordures du composant 4 sont laissées libres.On the other hand, the zones situated at the periphery of the interconnection group at the borders of the component 4 are left free.

3030110 16 Ensuite, une descente progressive du plateau 15 à l'intérieur de la solution d'enrobage 16 permet de faire apparaître au-dessus de la couche d'enrobage 5 un nouveau film de solution d'enrobage 16 qui peut être à son tour réticulé par la tête d'insolation 14. Cette tête peut notamment être configurée pour générer un faisceau de 5 lumière ultraviolette. Les positions de réticulation peuvent être différentes d'une couche à l'autre comme dans les cas précédents. Une fois la succession de couches 5 réalisée, le substrat est retiré du bain de la solution d'enrobage 16. Seules les zones de matériau d'enrobage insolées restent sur le composant 4. Le matériau d'enrobage non insolé est évacué et éventuellement un rinçage peut être réalisé.Subsequently, a progressive descent of the plate 15 inside the coating solution 16 makes it possible to reveal, above the coating layer 5, a new film of coating solution 16 which may in turn be This head can in particular be configured to generate a beam of ultraviolet light. The crosslinking positions may be different from one layer to another as in the previous cases. Once the succession of layers 5 has been carried out, the substrate is removed from the bath of the coating solution 16. Only the areas of insolated coating material remain on the component 4. The non-insulated coating material is removed and optionally a rinsing can be achieved.

10 On notera que les deux exemples de techniques de fabrication précédentes ne sont pas limitatifs. Aussi, il est possible de combiner l'une ou l'autre de ces techniques avec une ou plusieurs autres techniques de fabrication additive telles que le polyjet, le jetting, le frittage laser, etc. Ainsi, on peut alterner la technique de dépôt. Par exemple, une couche 15 d'enrobage 5 peut être réalisée avec une autre technologie que la technologie utilisée pour la couche précédente ou la couche suivante. On peut notamment réaliser une première couche par stéréolithographie d'un premier matériau suivie par une stéréolithographie d'un deuxième matériau. Dans ce cas, il faudra changer le bain de la solution d'enrobage 16. On peut 20 aussi réaliser la stéréolithographie d'une couche d'enrobage 5 en un premier matériau suivie d'une déposition FDM (ou toute autre technologie de fabrication additive) pour le même matériau ou un autre matériau. Un intérêt est de faire varier le type de matériau d'enrobage d'une couche à l'autre et de pouvoir notamment jouer sur les propriétés isolantes ou conductrices 25 électriquement telles qu'indiquées précédemment. On notera qu'il est avantageux de réaliser des couches d'enrobage 5 sans les réticuler ou sans les réticuler totalement à l'issue de leur déposition. De cette façon, une certaine viscosité résiduelle est laissée aux matériaux des empilements 6 pour la phase d'assemblage entre les composants 3 et 4. Eventuellement, après l'assemblage, une réticulation finale peut intervenir de 30 sorte à durcir, avantageusement totalement cette fois, les matériaux des empilements 6. D'une manière générale, on peut utiliser différentes techniques de réticulation ou polymérisation, partielle ou totale, aussi bien avant qu'après l'assemblage des deux composants. On peut notamment : 35 - réaliser un stockage en température, en étuve en particulier, pendant un temps prédéfini. La température est de préférence comprise entre 25°C et 450°C et 3030110 17 /ou le temps de stockage est supérieur à 1 seconde. Par exemple, le matériau diélectrique Intervia® de la société Rohm et Haas peut faire l'objet d'un étuvage à 200°C pendant 2 heures ; ou encore, la résine E512 de la société Epotecny peut être stockée à 25°C pendant 48 heures ; la résine 5 Epo-tek® H2OE d'Epoxy Technology peut être stockée à 120°C pendant 15 minutes ; - opérer une insolation sous rayons ultraviolets ; par exemple les matériaux utilisés sont sensibles à des longueurs d'onde comprises entre 10nm et 1mm pour des temps d'insolation supérieurs à 1seconde ; suivant un exemple, une 10 résine « Epo-tek® 0G116-31 » de la société Epoxy Technology, peut être insolée par une lampe UV d'intensité 100mVV/cm2, à une longueur d'onde comprise entre 240nm et 365nm, et pendant 2 minutes ; suivant un autre exemple, la résine Vitralit® 7989 peut être insolée par une lampe UV d'intensité 45mW/cm2, à une longueur d'onde de 365nm, et pendant 5 15 secondes ; - utiliser des matériaux capable de ramollir au-delà d'un seuil de température donné, par exemple 20°C ; ces matériaux peuvent être des polymères thermoplastiques qui peuvent être indéfiniment ramollis (diminution de la viscosité) ou durcis (augmentation de la viscosité) respectivement en les 20 chauffant ou en les refroidissant.It should be noted that the two examples of prior manufacturing techniques are not limiting. Also, it is possible to combine one or the other of these techniques with one or more other additive manufacturing techniques such as polyjet, jetting, laser sintering, etc. Thus, we can alternate the deposition technique. For example, a coating layer 5 may be made with a technology other than the technology used for the previous layer or the next layer. In particular, a first layer can be produced by stereolithography of a first material followed by stereolithography of a second material. In this case, it will be necessary to change the bath of the coating solution 16. The stereolithography of a coating layer 5 can also be carried out in a first material followed by FDM deposition (or any other additive manufacturing technology). ) for the same material or another material. An interest is to vary the type of coating material from one layer to another and in particular to be able to play on the insulating or electrically conductive properties as indicated above. It should be noted that it is advantageous to produce coating layers without crosslinking them or without completely crosslinking them after their deposition. In this way, a certain residual viscosity is left to the materials of the stacks 6 for the assembly phase between the components 3 and 4. Possibly, after the assembly, a final crosslinking can intervene so as to harden, advantageously totally this time. In general, one can use different techniques of crosslinking or polymerization, partial or total, both before and after the assembly of the two components. In particular, it is possible to: - carry out storage in temperature, in an oven in particular, for a predefined time. The temperature is preferably between 25 ° C and 450 ° C and 3030110 17 / or the storage time is greater than 1 second. For example, the Intervia® dielectric material from Rohm and Haas can be baked at 200 ° C for 2 hours; or the E512 resin from Epotecny can be stored at 25 ° C for 48 hours; Epoxy Technology Epo-tek® H2OE resin can be stored at 120 ° C for 15 minutes; - operate an insolation under ultraviolet rays; for example, the materials used are sensitive to wavelengths between 10 nm and 1 mm for insolation times greater than 1 second; according to one example, an "Epo-tek® 0G116-31" resin from Epoxy Technology, can be insolated by a UV lamp of intensity 100mVV / cm 2, at a wavelength of between 240 nm and 365 nm, and during 2 minutes ; according to another example, the Vitralit® 7989 resin can be insolated by a UV lamp of intensity 45 mW / cm 2, at a wavelength of 365 nm, and for 5 seconds; use materials capable of softening above a given temperature threshold, for example 20 ° C .; these materials may be thermoplastic polymers which can be indefinitely softened (reduced viscosity) or cured (increased viscosity) respectively by heating or cooling them.

3030110 18 REFERENCES 1. Support 2. Plaque 5 21. Ligne de découpe 3. Composant 31. Organe d'interconnexion 4. Composant 41. Substrat 10 42. Organe d'interconnexion 43. Face avant 44. Face arrière 45. Hauteur 5. Couche d'enrobage 15 6. Empilement 61. Hauteur 62. Profil 63. Surface distale 7. Zone recouverte 20 8. Partie non recouverte 9. Ecartement 10. Congé 11. Paire d'empilements 12. Paire d'organes d'interconnexion 25 13. Tête de dépôt 14. Tête d'insolation 15. Plateau 16. Solution d'enrobage3030110 18 REFERENCES 1. Bracket 2. Bracket 5 21. Cutting line 3. Component 31. Interconnect 4. Component 41. Substrate 10 42. Interconnecting member 43. Front 44. Back 45. Height 5. Coating layer 15 6. Stacking 61. Height 62. Profile 63. Distal surface 7. Covered area 20 8. Uncovered part 9. Spacing 10. Leave 11. Pair of stacks 12. Pair of interconnecting members 25 13. Depositing head 14. Insolation head 15. Tray 16. Coating solution

Claims (22)

REVENDICATIONS1. Procédé d'enrobage de tout ou partie d'un composant électronique comportant un substrat (41) sur une face avant (43) duquel fait saillie au moins un organe d'interconnexion (42), le procédé comportant un recouvrement réalisé avec un revêtement d'enrobage au niveau d'une surface de la face avant (43) en dehors du au moins un organe d'interconnexion (42), caractérisé en ce que le recouvrement comporte la formation d'au moins un empilement (6) d'une pluralité de couches sur au moins une zone de ladite surface.REVENDICATIONS1. Process for coating all or part of an electronic component comprising a substrate (41) on a front face (43) from which at least one interconnection member (42) projects, the method comprising a covering made with a coating of coating at a surface of the front face (43) outside the at least one interconnection member (42), characterized in that the covering comprises the formation of at least one stack (6) of a plurality of layers on at least one area of said surface. 2. Procédé selon la revendication 1 dans lequel la formation d'au moins un empilement (6) est effectuée par une méthode de fabrication additive dans laquelle les couches de la pluralité de couches sont formées de manière successive.The method of claim 1 wherein the formation of at least one stack (6) is performed by an additive manufacturing method wherein the layers of the plurality of layers are successively formed. 3. Procédé selon l'une des revendications précédentes, dans lequel le recouvrement est opéré de sorte à ce que le au moins un empilement (6) ne couvre pas toute la surface de la face avant (43) en dehors du au moins un organe d'interconnexion (42).3. Method according to one of the preceding claims, wherein the covering is operated so that the at least one stack (6) does not cover the entire surface of the front face (43) outside the at least one organ interconnection (42). 4. Procédé selon l'une des revendications précédentes dans lequel la formation d'au moins un empilement (6) comporte une formation d'un empilement (6) avec au moins deux couches de la pluralité de couches constituées de matériaux différents.4. Method according to one of the preceding claims wherein the formation of at least one stack (6) comprises a formation of a stack (6) with at least two layers of the plurality of layers of different materials. 5. Procédé selon la revendication précédente, dans lequel les matériaux des au moins deux couches ont des caractéristiques physiques différentes choisies parmi la conductivité électrique, la conductivité thermique, la viscosité, l'élasticité, la dureté, le coefficient de dilation thermique.5. Method according to the preceding claim, wherein the materials of the at least two layers have different physical characteristics selected from electrical conductivity, thermal conductivity, viscosity, elasticity, hardness, coefficient of thermal expansion. 6. Procédé selon l'une des deux revendications précédentes dans lequel les couches de matériaux différents sont déposées plusieurs fois de manière alternée.6. Method according to one of the two preceding claims wherein the layers of different materials are deposited several times alternately. 7. Procédé selon l'une des revendications précédentes dans lequel la formation d'au moins un empilement (6) comporte la formation d'une pluralité d'empilements (6) sur des zones distinctes de la surface de la face avant (43).7. Method according to one of the preceding claims wherein the formation of at least one stack (6) comprises forming a plurality of stacks (6) on distinct areas of the surface of the front face (43). . 8. Procédé selon la revendication précédente, dans lequel la pluralité d'empilements (6) comporte au moins deux empilements (6) de hauteurs différentes.8. Method according to the preceding claim, wherein the plurality of stacks (6) comprises at least two stacks (6) of different heights. 9. Procédé selon l'une des revendications précédentes, dans lequel au moins un empilement (6) comporte au moins deux couches de sections différentes suivant un plan parallèle à un plan défini par la face avant (43) du substrat (41). 3030110 209. Method according to one of the preceding claims, wherein at least one stack (6) comprises at least two layers of different sections in a plane parallel to a plane defined by the front face (43) of the substrate (41). 3030110 20 10. Procédé selon l'une des revendications précédentes dans lequel la hauteur du au moins un empilement (6) est supérieure ou égale à celle du au moins un organe d'interconnexion (42).10. Method according to one of the preceding claims wherein the height of the at least one stack (6) is greater than or equal to that of the at least one interconnection member (42). 11. Procédé d'assemblage d'un premier composant électronique (4) 5 comportant un premier substrat (41) sur une face avant (43) duquel fait saillie au moins un premier organe d'interconnexion (42) et d'un deuxième composant électronique (31) comportant un deuxième substrat sur une face avant (43) duquel fait saillie au moins un deuxième organe d'interconnexion (3), procédé dans lequel on effectue une étape de mise en contact d'au moins une paire d'organes d'interconnexion (12), ladite paire 10 comprenant un premier organe d'interconnexion (42) et un deuxième organe d'interconnexion (31), par rapprochement des faces avant des premier et deuxième composants (3, 4), caractérisé en ce qu'il comprend, avant l'étape de mise en contact, un enrobage de tout ou partie d'au moins un parmi le premier composant électronique (4) et le deuxième composant électroniques (3) en mettant en oeuvre le procédé selon 15 l'une des revendications précédentes.11. A method of assembling a first electronic component (4) comprising a first substrate (41) on a front face (43) of which projects at least a first interconnection member (42) and a second component. electronic device (31) comprising a second substrate on a front face (43) from which protrudes at least a second interconnection member (3), in which process a step of contacting at least one pair of members is carried out interconnection (12), said pair comprising a first interconnection member (42) and a second interconnection member (31), by approaching the front faces of the first and second components (3, 4), characterized in that it comprises, before the step of bringing into contact, a coating of all or part of at least one of the first electronic component (4) and the second electronic component (3) by implementing the method according to the invention; one of the preceding claims. 12. Procédé selon la revendication précédente dans lequel on effectue la formation d'au moins un empilement primaire sur la face avant (43) du premier substrat (41) et d'au moins un empilement complémentaire sur la face avant du deuxième substrat, lesdits empilements primaire et complémentaire étant configurés pour former 20 une paire d'empilements (11) de sorte que, lors du rapprochement des faces avant (43) des premier et deuxième composants (3, 4), lesdits empilements primaire et complémentaire soient mis en contact.12. Method according to the preceding claim wherein is carried out the formation of at least one primary stack on the front face (43) of the first substrate (41) and at least one complementary stack on the front face of the second substrate, said primary and complementary stacks being configured to form a pair of stacks (11) so that, when the front faces (43) of the first and second components (3, 4) are brought together, said primary and complementary stacks are brought into contact with each other. . 13. Procédé selon la revendication précédente, dans lequel la hauteur résultante de la paire d'empilements est choisie supérieure à celle de l'une quelconque 25 parmi la au moins une paire d'organes d'interconnexion.13. The method according to the preceding claim, wherein the resulting height of the pair of stacks is chosen to be greater than that of any one of the at least one pair of interconnecting members. 14. Procédé selon la revendication précédente, comprenant, lors du rapprochement des faces avant des premier et deuxième composants (3, 4), l'exercice d'une pression, relative entre les premier et deuxième composants configurée (3, 4) pour opérer une plastification au moins partielle de l'empilement primaire et/ou de 30 l'empilement complémentaire.14. Method according to the preceding claim, comprising, on approaching the front faces of the first and second components (3, 4), the exercise of a relative pressure between the first and second components configured (3, 4) to operate. at least partial plasticization of the primary stack and / or the complementary stack. 15. Procédé selon l'une des revendications 11 à 14, dans lequel on effectue la formation d'au moins un empilement individuel sur la face avant (43) du premier substrat (41) sans opérer de recouvrement sur une portion de la surface de la face avant du deuxième composant (4), ladite portion étant située en regard dudit empilement individuel lors du rapprochement des faces avant des premier et deuxième composants (3, 4), la hauteur dudit empilement individuel étant choisie de sorte que, 3030110 21 lors du rapprochement des faces avant des premier et deuxième composants (3, 4), ledit empilement individuel et ladite portion soient mises en contact.15. Method according to one of claims 11 to 14, wherein the formation of at least one individual stack on the front face (43) of the first substrate (41) without performing recovery on a portion of the surface of the front face of the second component (4), said portion being located opposite said individual stack when the front faces of the first and second components (3, 4) are brought together, the height of said individual stack being chosen so that, 3030110 21 when approximation of the front faces of the first and second components (3, 4), said individual stack and said portion are brought into contact. 16. Procédé selon la revendication précédente dans lequel la hauteur dudit empilement individuel est choisie supérieure à la hauteur résultante de l'une 5 quelconque parmi la au moins une paire d'organes d'interconnexion (12).16. The method according to the preceding claim wherein the height of said individual stack is chosen to be greater than the resultant height of any one of the at least one pair of interconnecting members (12). 17. Procédé selon la revendication précédente, comprenant, lors du rapprochement des faces avant des premier et deuxième composants (3, 4), l'exercice d'une pression relative entre les premier et deuxième composants configurée pour opérer une plastification au moins partielle de l'empilement individuel. 1017. Method according to the preceding claim, comprising, on approaching the front faces of the first and second components (3, 4), the exercise of a relative pressure between the first and second components configured to perform at least partial plasticization of individual stacking. 10 18. Procédé selon la revendication précédente ou la revendication 14, dans lequel la plastification comprend un écoulement d'au moins une couche de l'empilement d'enrobage, ladite couche étant en un matériau polymère non réticulé ou non totalement réticulé.18. Method according to the preceding claim or claim 14, wherein the plasticization comprises a flow of at least one layer of the coating stack, said layer being made of a non-crosslinked or non-fully crosslinked polymer material. 19. Procédé selon la revendication précédente, comprenant, après l'exercice 15 d'une pression, une étape de réticulation finale de ladite au moins une couche d'enrobage.19. Method according to the preceding claim, comprising, after the exercise of a pressure, a final step of crosslinking said at least one coating layer. 20. Procédé selon l'une des revendications 11 à 19 pour l'assemblage d'un premier et d'un deuxième composants (3, 4) configurés pour former deux paires d'organes d'interconnexion (12) adjacentes, dans lequel on forme au moins un 20 empilement intercalé entre les deux paires d'organes d'interconnexion adjacentes, et dans lequel, lors du rapprochement des faces avant des premier et deuxième composants (3, 4), on plastifie au moins partiellement ledit au moins un empilement intercalé de sorte à ce qu'il remplisse intégralement un espace compris entre les deux paires d'organes, l'une parmi la face avant du premier substrat et la face avant du 25 deuxième substrat et un niveau de hauteur prédéterminé à partir de ladite une parmi la face avant (43) du premier substrat et la face avant du deuxième substrat.20. Method according to one of claims 11 to 19 for assembling a first and a second component (3, 4) configured to form two pairs of interconnecting members (12) adjacent, wherein forms at least one stack interposed between the two pairs of adjacent interconnection members, and wherein, on approaching the front faces of the first and second components (3, 4), at least one of said at least one stack is at least partially plasticized; interposed so that it completely fills a space between the two pairs of members, one of the front face of the first substrate and the front face of the second substrate and a predetermined height level from said one from the front face (43) of the first substrate and the front face of the second substrate. 21. Procédé selon la revendication précédente dans lequel le niveau de hauteur prédéterminé est choisi égal à la hauteur résultante des paires d'organes d'interconnexion (12) adjacentes après assemblage 3021. Method according to the preceding claim wherein the predetermined height level is chosen equal to the resulting height of the pairs of interconnecting members (12) adjacent after assembly. 22. Composant électronique comportant un substrat sur une face avant duquel fait saillie au moins un organe d'interconnexion, comportant un revêtement d'enrobage au niveau d'une surface de la face avant en dehors du au moins un organe d'interconnexion, caractérisé en ce que le revêtement comporte au moins un empilement d'une pluralité de couches sur une zone de ladite surface. 35An electronic component comprising a substrate on a front face from which at least one interconnection member protrudes, comprising a coating coating at a surface of the front face outside the at least one interconnection member, characterized in that the coating comprises at least one stack of a plurality of layers on an area of said surface. 35
FR1462195A 2014-12-10 2014-12-10 METHOD FOR COATING AN ELECTRONIC COMPONENT Expired - Fee Related FR3030110B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1462195A FR3030110B1 (en) 2014-12-10 2014-12-10 METHOD FOR COATING AN ELECTRONIC COMPONENT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1462195A FR3030110B1 (en) 2014-12-10 2014-12-10 METHOD FOR COATING AN ELECTRONIC COMPONENT

Publications (2)

Publication Number Publication Date
FR3030110A1 true FR3030110A1 (en) 2016-06-17
FR3030110B1 FR3030110B1 (en) 2017-12-15

Family

ID=52469164

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1462195A Expired - Fee Related FR3030110B1 (en) 2014-12-10 2014-12-10 METHOD FOR COATING AN ELECTRONIC COMPONENT

Country Status (1)

Country Link
FR (1) FR3030110B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11895812B2 (en) * 2017-07-11 2024-02-06 Microsoft Technology Licensing, Llc Additively manufactured protrusions

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060228829A1 (en) * 2005-04-08 2006-10-12 Shih-Ping Hsu Method for fabricating a flip chip package
US20070117277A1 (en) * 2000-06-08 2007-05-24 Salman Akram Methods for fabricating protective layers on semiconductor device components
US20120085575A1 (en) * 2010-10-08 2012-04-12 Nobuhiro Yamamoto Electronic Apparatus Manufacturing Method, Electronic Component, and Electronic Apparatus
US20120220080A1 (en) * 2005-03-24 2012-08-30 Texas Instruments Incorporated Method for Fabricating Flip-Attached and Underfilled Semiconductor Devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070117277A1 (en) * 2000-06-08 2007-05-24 Salman Akram Methods for fabricating protective layers on semiconductor device components
US20120220080A1 (en) * 2005-03-24 2012-08-30 Texas Instruments Incorporated Method for Fabricating Flip-Attached and Underfilled Semiconductor Devices
US20060228829A1 (en) * 2005-04-08 2006-10-12 Shih-Ping Hsu Method for fabricating a flip chip package
US20120085575A1 (en) * 2010-10-08 2012-04-12 Nobuhiro Yamamoto Electronic Apparatus Manufacturing Method, Electronic Component, and Electronic Apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11895812B2 (en) * 2017-07-11 2024-02-06 Microsoft Technology Licensing, Llc Additively manufactured protrusions

Also Published As

Publication number Publication date
FR3030110B1 (en) 2017-12-15

Similar Documents

Publication Publication Date Title
EP2053646B1 (en) Method for vertical interconnection inside 3D electronic modules using vias
EP2737964A1 (en) Method for melting powder by heating the area adjacent to the bath
EP2771908B1 (en) Flip-chip hybridization of microelectronic components by local heating of connecting elements
EP2441088B1 (en) Method for positioning chips during the production of a reconstituted wafer
FR3030109B1 (en) METHOD FOR MANUFACTURING AN ELECTRONIC MODULE AND ELECTRONIC MODULE
EP2365741B1 (en) Method for metallizing blind vias
FR2959350A1 (en) METHOD FOR MANUFACTURING A MICROELECTRONIC DEVICE AND MICROELECTRONIC DEVICE SO MANUFACTURED
FR3030110A1 (en) METHOD FOR COATING AN ELECTRONIC COMPONENT
FR2925222A1 (en) METHOD OF MAKING ELECTRIC INERCONNECTION BETWEEN TWO CONDUCTIVE LAYERS
EP3009678B1 (en) Device for cooling by heat transfer liquid for electronic components
EP3182450A1 (en) Inductance device and method for manufacturing same
FR2994768A1 (en) HYBRIDIZATION FACE AGAINST FACE OF TWO MICROELECTRONIC COMPONENTS USING A UV RECEIVER
WO2020083833A1 (en) Manufacture of piezoelectric components and devices with a three-dimensional printing method
EP3002789B1 (en) Method for localised annealing of semiconductor elements by means of a reflecting area
EP2920811B1 (en) Graphene interposer and method of manufacturing such an interposer
EP3651195B1 (en) Method for manufacturing a cooling circuit
EP2766927B1 (en) Flip-chip hybridization of microelectronic components using suspended fusible resistive connection elements
EP3917872A1 (en) Method for producing 3d microfluidic devices
EP2332882B1 (en) Method for forming a three-dimensionally controlled surface coating inside a cavity
FR2878506A1 (en) Micro-components e.g. microelectromechanical systems, packaging method, involves heating metal layer until to obtain sealing so that each cavity receiving micro-component has sealing zone and is closed by part of plate and/or layer
FR3007315A1 (en) CUTTED CONNECTION GRID AND PROCESS FOR PRODUCING SAME, ASSISTED BY LASER WELDING
FR2642899A1 (en) METHOD FOR COATING AN INTEGRATED CIRCUIT ON A SUPPORT, DEVICE FOR IMPLEMENTING IT, AND ELECTRONIC ASSEMBLY OBTAINED BY IMPLEMENTING THE METHOD
CA2135632C (en) Method for producing a card with at least one electronic component, and card thereby obtained
FR3127097A1 (en) Method for manufacturing a multilayer electronic circuit
FR3001652A1 (en) Device for manufacturing part from material e.g. polymer material, to be heated, has outer layer provided with structured outer surface, and resistive heating tracks arranged in outer layer, where material is applied to outer surface

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20160617

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

ST Notification of lapse

Effective date: 20200906